KR960015843A - 게이트 옥사이드 영역을 선택적으로 두껍게하기 위한 프로세스 - Google Patents
게이트 옥사이드 영역을 선택적으로 두껍게하기 위한 프로세스 Download PDFInfo
- Publication number
- KR960015843A KR960015843A KR1019950037502A KR19950037502A KR960015843A KR 960015843 A KR960015843 A KR 960015843A KR 1019950037502 A KR1019950037502 A KR 1019950037502A KR 19950037502 A KR19950037502 A KR 19950037502A KR 960015843 A KR960015843 A KR 960015843A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide layer
- transistor
- thickness
- gate structure
- layer
- Prior art date
Links
- 230000008719 thickening Effects 0.000 title claims abstract 6
- 239000000758 substrate Substances 0.000 claims abstract 11
- 230000004888 barrier function Effects 0.000 claims 4
- 230000001590 oxidative effect Effects 0.000 claims 4
- 230000000903 blocking effect Effects 0.000 claims 2
- 229910052581 Si3N4 Inorganic materials 0.000 claims 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims 1
- 239000002019 doping agent Substances 0.000 claims 1
- 239000000463 material Substances 0.000 claims 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/911—Differential oxidation and etching
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/981—Utilizing varying dielectric thickness
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Non-Volatile Memory (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명의 한 실시예는 단일 기판(14) 상에 고전압(12) 및 저전압(10) 장치들을 동시에 형성하는 방법으로서, 상기 방법은 상기 저전압 장치용 게이트 옥사이드를 위한 소망의 두께를 갖는 얇은 옥사이드층(18)을 상기 기판 상에 형성하는 단계; 상기 얇은 옥사이드가 게이트 구조물과 상기 기판 사이에 놓이도록 상기 고전압 장치용 상기 게이트 구조물(30)을 선택적으로 형성하는 단계; 및 상기 저전압 장치에 사용되는 상기 얇은 옥사이드층을 상기 소망의 두께로 유지시키면서 상기 게이트 구조물 하부의 상기 얇은 옥사이드를 선택적으로 두껍게 만드는 단계를 포함한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 내지 제4도는 본 발명의 한 실시예의 프로세스에 따라 제조된 2가지 반도체 장치들의 단면도.
Claims (15)
- 단일 기판 상에 제1장치 및 제2장치들을 동시에 형성되는 방법에 있어서, 제1두께를 갖는 옥사이드층을 상기 기판 상에 형성하는 단계; 상기 옥사이드층이 게이트 구조물과 상기 기판 사이에 놓이도록, 상기 제1장치용 폭을 갖는 게이트 구조물을 형성하는 단계; 및 상기 옥사이드층의 잔존 부분을 상기 제1두께로 유지시키면서 상기 게이트 구조물 전체 폭에 대해 실질적으로 하부에 있는 상기 옥사이드를 선택적으로 두껍게하는 단계를 포함하는 것을 특징으로 하는 방법.
- 전기적 장치 구조물용 단일 기판 상에 캐1트랜지스터 및 제2트랜지스터들은 동시에 형성하는 방법에 있어서, 상기 제1트랜지스터용 영역 및 제2트랜지스터용 영역을 갖는 기판을 제공하는 단계; 제1두께를 갖는 옥사이드층을 상기 기판 상에 형성하는 단계; 상기 제1트랜지스터 및 제2트랜지스터용 상기 영역 내의 상기 옥사이드층과 상기 기판을 덮도록 도천층을 상기 옥사이드층 상에 형성하는 단계; 상기 제1트랜지스터용 폭을 갖는 게이트 구조물을 형성하기 위하여 상기 제2트랜지스터용 상기 영역 내에 남겨질 상기 도전층이 남겨지도록 상기 도전층의 일부분을 제거하는 단계; 상기 옥사이드층의 잔존 부분물은 상기 제1두께로 유지시키면서 상기 게이트 구조물 전체 폭에 대해 실질적으로 하부에 있는 상기 옥사이드층을 제2두께로 두껍게 만드는 단계; 및 상기 제2트랜지스터용 게이트 구조들을 형성하기 위하여 상기 제1두께를 갖는 상기 옥사이드층이 상기 제2트랜지스터용 상기 게이트 구조물과 상기 기판사이에 배치되도록 상기 제2트렌지스터용 상기 영역의 상기 잔존 도전층 부분을 제거하는 단계를 포함하는 것을 특징으로 하는 방법.
- 제2항에 있어서, 상기 도전층 상에 차단층을 형성하는 것을 특징으로 하는 방법.
- 제3항에 있어서, 상기 차단층은 상기 제2트랜지스터의 상기 영역에서 상기 잔류 도전층의 상기 일부분을 제거하기 전에 형성되며, 상기 차단층 부분은 상기 제2트랜지스터의 상기 영역에서 상기 잔류 도전층의 부분들의 제거와 함께 제거되는 것을 특징으로 하는 방법.
- 제3항에 있어서, 상기 차단층은 실리콘 나이트라이드, 티타늄 나이트라이드 또는 그들의 임의의 조합으로 구성된 그룹으로부터 선택된 물질로 구성되는 것을 특징으로 하는 방법.
- 제3항에 있어서, 상기 차단층은 Si2N4로 구성되는 것을 특징으로 하는 방법.
- 제3항에 있어서, 상기 차단층은 TiN으로 구성되는 것을 특징으로 하는 방법.
- 제2항에 있어서, 상기 옥사이드층은 선택적으로 두껍게 만드는 상기 단계는 상기 전기 장치 구조물을 800℃와 1000℃ 사이에서 건식 산화 분위기로 처리하는 단계인 것을 특징으로 하는 방법.
- 제8항에 있어서, 상기 전기 장치 구조물을 건식 산화 분위기로 처리하는 상기 단계는 상기 전기 장치를 30 내지 50분 동안 상기 분위기로 처리하는 것을 특징으로 하는 방법.
- 제9항에 있어서, 상기 옥사이드층은 약 0.6/㎛ 폭인 게이트 구조물에 대해 80 및 100Å 사이의 두께를 갖는 것을 특징으로 하는 방법.
- 제9항에 있어서, 상기 옥사이드층은 약 0.35/㎛ 폭인 게이트 구조물에 대해 50 및 70Å 사이의 두께를 갖는 것을 특징으로 하는 방법.
- 제2항에 있어서, 상기 옥사이드층을 두껍게 만드는 상기 단계는 상기 전기 장치 구조물을 800℃와 1000℃ 사이에서 스팀 분위기(steam atmosphere)로 처리하는 것을 특징으로 하는 방법.
- 제12항에 있어서, 상기 전기 장치 구조물을 습식 산화 분위기로 처리하는 상기 단계는 상기 전기 장치를 10 내지 50분 동안 상기 습식 산화 분위기로 처리하는 것을 특징으로 하는 방법.
- 제13항에 있어서, 상기 옥사이드층은 약 0.6/㎛ 폭인 게이트 구조를에 대해 80 및 100Å 사이의 두께를 갖는 것을 특징으로 하는 방법.
- 제13항에 있어서, 상기 옥사이드층은 약 0.35/㎛ 폭인 게이트 구조물에 대해 50 및 70Å 사이의 두께를 갖는 것을 특징으로 하는 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/330,655 US5595922A (en) | 1994-10-28 | 1994-10-28 | Process for thickening selective gate oxide regions |
JP08/330,655 | 1994-10-28 | ||
US08/330655 | 1994-10-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960015843A true KR960015843A (ko) | 1996-05-22 |
KR100373665B1 KR100373665B1 (ko) | 2003-05-01 |
Family
ID=23290713
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950037502A KR100373665B1 (ko) | 1994-10-28 | 1995-10-27 | 게이트옥사이드영역을선택적으로두껍게하기위한프로세스 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5595922A (ko) |
EP (1) | EP0713249A1 (ko) |
JP (1) | JPH08255881A (ko) |
KR (1) | KR100373665B1 (ko) |
TW (1) | TW290741B (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100367740B1 (ko) * | 2000-08-16 | 2003-01-10 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 산화막 제조방법 |
Families Citing this family (41)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08167705A (ja) * | 1994-12-15 | 1996-06-25 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
TW334581B (en) * | 1996-06-04 | 1998-06-21 | Handotai Energy Kenkyusho Kk | Semiconductor integrated circuit and fabrication method thereof |
JP3212882B2 (ja) * | 1996-08-15 | 2001-09-25 | 日本電気株式会社 | 半導体装置の製造方法 |
JPH10223771A (ja) * | 1997-02-12 | 1998-08-21 | Yamaha Corp | 半導体装置とその製造方法 |
JPH10308497A (ja) * | 1997-05-08 | 1998-11-17 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP3077630B2 (ja) * | 1997-06-05 | 2000-08-14 | 日本電気株式会社 | 半導体装置およびその製造方法 |
TW343364B (en) * | 1997-09-26 | 1998-10-21 | United Microelectronics Corp | Process for producing twin gate oxide elements |
US6015736A (en) * | 1997-12-19 | 2000-01-18 | Advanced Micro Devices, Inc. | Method and system for gate stack reoxidation control |
KR100253394B1 (ko) * | 1997-12-29 | 2000-04-15 | 김영환 | 듀얼 게이트절연막을 가지는 게이트전극의 제조방법 |
US6009023A (en) * | 1998-05-26 | 1999-12-28 | Etron Technology, Inc. | High performance DRAM structure employing multiple thickness gate oxide |
JP2000003965A (ja) * | 1998-06-15 | 2000-01-07 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
KR100267010B1 (ko) * | 1998-06-15 | 2000-09-15 | 윤종용 | 반도체 장치의 제조 방법 |
US6096664A (en) * | 1998-08-06 | 2000-08-01 | Siemens Aktiengesellschaft | Method of manufacturing semiconductor structures including a pair of MOSFETs |
US6319759B1 (en) | 1998-08-10 | 2001-11-20 | International Business Machines Corporation | Method for making oxide |
US6373092B1 (en) | 1998-09-29 | 2002-04-16 | Texas Instruments Incorporated | Staggered-edge capacitor electrode |
US6133164A (en) * | 1999-02-23 | 2000-10-17 | Vantis Corporation | Fabrication of oxide regions having multiple thicknesses using minimized number of thermal cycles |
US6706577B1 (en) | 1999-04-26 | 2004-03-16 | Taiwan Semiconductor Manufacturing Company | Formation of dual gate oxide by two-step wet oxidation |
JP2000315733A (ja) * | 1999-04-28 | 2000-11-14 | Fujitsu Ltd | 多電源半導体装置の製造方法 |
US6165918A (en) * | 1999-05-06 | 2000-12-26 | Integrated Device Technology, Inc. | Method for forming gate oxides of different thicknesses |
US6323106B1 (en) * | 1999-09-02 | 2001-11-27 | Lsi Logic Corporation | Dual nitrogen implantation techniques for oxynitride formation in semiconductor devices |
KR100317972B1 (ko) | 1999-11-05 | 2001-12-24 | 윤종용 | 반도체 집적회로의 커패시터 제조방법 및 그에 의해제조된 커패시터 |
US6339001B1 (en) * | 2000-06-16 | 2002-01-15 | International Business Machines Corporation | Formulation of multiple gate oxides thicknesses without exposing gate oxide or silicon surface to photoresist |
US6268251B1 (en) * | 2000-07-12 | 2001-07-31 | Chartered Semiconductor Manufacturing Inc. | Method of forming MOS/CMOS devices with dual or triple gate oxide |
JP2002110972A (ja) | 2000-09-28 | 2002-04-12 | Nec Corp | 半導体装置およびその製造方法 |
JP4989074B2 (ja) * | 2000-12-05 | 2012-08-01 | セイコーインスツル株式会社 | 半導体装置 |
EP1459377A2 (en) * | 2001-07-03 | 2004-09-22 | Koninklijke Philips Electronics N.V. | Method of manufacturing a semiconductor device comprising mos-transistors having gate oxides of different thicknesses |
KR100399911B1 (ko) * | 2001-12-29 | 2003-09-29 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 제조 방법 |
US6879007B2 (en) * | 2002-08-08 | 2005-04-12 | Sharp Kabushiki Kaisha | Low volt/high volt transistor |
US6846714B1 (en) * | 2002-10-03 | 2005-01-25 | Lattice Semiconductor Corporation | Voltage limited EEPROM device and process for fabricating the device |
KR20050066367A (ko) * | 2003-12-26 | 2005-06-30 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
KR100533386B1 (ko) * | 2004-04-22 | 2005-12-06 | 주식회사 하이닉스반도체 | 디램 셀 및 그 제조 방법 |
CA2520140C (en) * | 2004-05-06 | 2007-05-15 | Sidense Corp. | Split-channel antifuse array architecture |
US7755162B2 (en) | 2004-05-06 | 2010-07-13 | Sidense Corp. | Anti-fuse memory cell |
US9123572B2 (en) | 2004-05-06 | 2015-09-01 | Sidense Corporation | Anti-fuse memory cell |
US8735297B2 (en) | 2004-05-06 | 2014-05-27 | Sidense Corporation | Reverse optical proximity correction method |
JP4505349B2 (ja) * | 2005-02-28 | 2010-07-21 | Okiセミコンダクタ株式会社 | 半導体装置の製造方法 |
US20060240601A1 (en) * | 2005-04-22 | 2006-10-26 | Omnivision Technologies, Inc. | Selective smile formation under transfer gate in a CMOS image sensor pixel |
JP2010067747A (ja) * | 2008-09-10 | 2010-03-25 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
JP5444176B2 (ja) * | 2010-09-14 | 2014-03-19 | パナソニック株式会社 | 半導体装置 |
US8941177B2 (en) | 2012-06-27 | 2015-01-27 | International Business Machines Corporation | Semiconductor devices having different gate oxide thicknesses |
US9972540B2 (en) | 2016-08-07 | 2018-05-15 | International Business Machines Corporation | Semiconductor device having multiple thickness oxides |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2902665A1 (de) * | 1979-01-24 | 1980-08-07 | Siemens Ag | Verfahren zum herstellen von integrierten mos-schaltungen in silizium-gate- technologie |
US4516313A (en) * | 1983-05-27 | 1985-05-14 | Ncr Corporation | Unified CMOS/SNOS semiconductor fabrication process |
JPS61224349A (ja) * | 1985-03-28 | 1986-10-06 | Sharp Corp | Siゲ−トMOS半導体装置の製造方法 |
IT1191558B (it) * | 1986-04-21 | 1988-03-23 | Sgs Microelettronica Spa | Dispositivo a semiconduttore integrato di tipo mos con spessore dell'ossido di porta non uniforme e procedimento di fabbricazione dello stesso |
JPS6373566A (ja) * | 1986-09-16 | 1988-04-04 | Toshiba Corp | 不揮発性半導体記憶装置の製造方法 |
JPH02187063A (ja) * | 1989-01-13 | 1990-07-23 | Fuji Electric Co Ltd | Mos集積回路装置 |
JPH088312B2 (ja) * | 1989-03-02 | 1996-01-29 | 三菱電機株式会社 | 半導体装置の製造方法 |
US5057449A (en) * | 1990-03-26 | 1991-10-15 | Micron Technology, Inc. | Process for creating two thicknesses of gate oxide within a dynamic random access memory |
JPH04206770A (ja) * | 1990-11-30 | 1992-07-28 | Mitsubishi Electric Corp | 半導体集積回路 |
KR920013709A (ko) * | 1990-12-21 | 1992-07-29 | 김광호 | 불휘발성 반도체 메모리장치 및 그 제조방법 |
US5314834A (en) * | 1991-08-26 | 1994-05-24 | Motorola, Inc. | Field effect transistor having a gate dielectric with variable thickness |
US5371026A (en) * | 1992-11-30 | 1994-12-06 | Motorola Inc. | Method for fabricating paired MOS transistors having a current-gain differential |
-
1994
- 1994-10-28 US US08/330,655 patent/US5595922A/en not_active Expired - Lifetime
-
1995
- 1995-10-19 EP EP95116487A patent/EP0713249A1/en not_active Withdrawn
- 1995-10-27 KR KR1019950037502A patent/KR100373665B1/ko not_active IP Right Cessation
- 1995-10-27 JP JP7280928A patent/JPH08255881A/ja active Pending
-
1996
- 1996-02-02 TW TW085101280A patent/TW290741B/zh not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100367740B1 (ko) * | 2000-08-16 | 2003-01-10 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 산화막 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
KR100373665B1 (ko) | 2003-05-01 |
JPH08255881A (ja) | 1996-10-01 |
US5595922A (en) | 1997-01-21 |
EP0713249A1 (en) | 1996-05-22 |
TW290741B (ko) | 1996-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960015843A (ko) | 게이트 옥사이드 영역을 선택적으로 두껍게하기 위한 프로세스 | |
KR890003036A (ko) | 반도체장치 | |
KR890003038A (ko) | 페데스탈 구조를 가지는 반도체 제조 공정 | |
KR870010625A (ko) | 반도체장치 및 그 제조방법 | |
KR910008811A (ko) | 집적 회로 장치, 반도체 장치 및 전기 절연 구조 형성 방법 | |
KR970030640A (ko) | 반도체 장치의 소자 분리막 형성방법 | |
KR920008848A (ko) | 표면적이 극대화된 도전층 제조방법 | |
KR970060388A (ko) | 반도체 장치 및 반도체 장치의 제조방법 | |
GB1579168A (en) | Field effect transistor and method of construction thereof | |
KR910005458A (ko) | 반도체장비의 제조방법 | |
JPH0376272A (ja) | 絶縁ゲート型電界効果トランジスタ | |
KR930022481A (ko) | 다결정 실리콘 게이트를 평탄화하는 집적 회로 제조방법 | |
KR900003974A (ko) | 반도체장치의 제조방법 | |
KR870010611A (ko) | 플리실리콘상에 평탄한 경계면을 갖고 있는 직접 회로 및 이의 제조방법 | |
JPH0246764A (ja) | 半導体装置 | |
KR940008047A (ko) | 반도체장치의 금속라인에 금속공백을 제거하는 방법 및 장치 | |
KR940010387A (ko) | 반도체 소자 제조방법 | |
KR920013625A (ko) | 반도체장치의 이온 주입 방법 | |
KR910013436A (ko) | 반도체소자의 제조방법 | |
KR970003479A (ko) | 반도체 장치의 매복접촉 형성방법 | |
KR970003708A (ko) | 반도체 소자의 게이트 전극의 제조방법 | |
KR960026582A (ko) | 반도체소자의 소자분리 방법 | |
KR970063491A (ko) | 반도체 장치의 배선 형성 방법 | |
KR970063500A (ko) | 반도체소자의 금속배선 형성방법 | |
KR920003460A (ko) | 반도체 집적회로의 소자 분리 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110201 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |