JP5444176B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5444176B2
JP5444176B2 JP2010205599A JP2010205599A JP5444176B2 JP 5444176 B2 JP5444176 B2 JP 5444176B2 JP 2010205599 A JP2010205599 A JP 2010205599A JP 2010205599 A JP2010205599 A JP 2010205599A JP 5444176 B2 JP5444176 B2 JP 5444176B2
Authority
JP
Japan
Prior art keywords
film
semiconductor device
insulating film
dielectric constant
high dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010205599A
Other languages
English (en)
Other versions
JP2012064648A (ja
Inventor
理 伊藤
善也 守山
浩 大川
晋 赤松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2010205599A priority Critical patent/JP5444176B2/ja
Priority to PCT/JP2011/002868 priority patent/WO2012035684A1/ja
Publication of JP2012064648A publication Critical patent/JP2012064648A/ja
Priority to US13/665,305 priority patent/US8796779B2/en
Application granted granted Critical
Publication of JP5444176B2 publication Critical patent/JP5444176B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、半導体装置及び半導体装置の製造方法に関し、特に、半導体基板上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極とを有するＭＩＳ（metal insulator semiconductor ）型の半導体装置及び半導体装置の製造方法に関する。
半導体集積回路装置の高速化及び低消費電力化の要求に応じる為、ＭＩＳＦＥＴ（metal insulator semiconductor field-effect transitor：以下、ＭＩＳトランジスタと称する）では、ゲート絶縁膜の薄膜化が行われている。このようなゲート絶縁膜の薄膜化において、従来から使用されているシリコン酸化膜を薄膜化した場合、トンネル電流に起因するゲートリーク電流が増大する。そこで、シリコン酸化膜に代えて、ＨｆＯ2 膜等のいわゆる高誘電率絶縁膜をゲート絶縁膜に用いることによって、等価酸化膜厚（Equivalent oxide thickness：ＥＯＴ）を薄膜化すると共に、ゲート電極となるポリシリコン膜とゲート絶縁膜との間に、ゲート電極の一部として金属含有膜を挟み込む所謂ＭＩＰＳ（Metal Inserted Poly Silicon ）構造を用いることによって、ゲート電極の空乏化を防止することが試みられている（例えば非特許文献１参照）。尚、高誘電率絶縁膜とは、シリコン窒化膜の比誘電率よりも高い比誘電率を持つ絶縁膜、例えば比誘電率が８以上の絶縁膜を意味する。
以下、同一基板上に設けられたｎ型ＭＩＳトランジスタとｐ型ＭＩＳトランジスタとから構成されたＣＭＩＳ（Complementary metal insulator semiconductor ）素子を備え、ゲート絶縁膜にはＨｆＯ2 膜を、ゲート電極にはＭＩＰＳ構造をそれぞれ用いた従来の半導体装置の製造方法について、図１１〜図１３を参照しながら説明する。図１１〜図１３は、従来の半導体装置の製造方法を工程順に示す断面図（ゲート長方向の断面図）である。尚、図１１〜図１３において、左側に示す「ｎＭＩＳトランジスタ領域」とは、Ｎ型ＭＩＳトランジスタが形成される領域を示し、右側に示す「ｐＭＩＳトランジスタ領域」とは、Ｐ型ＭＩＳトランジスタが形成される領域を示す。
まず、図１１に示すように、ｐ型シリコンからなる半導体基板１００の上部に、シャロートレンチ分離１０１を選択的に形成することによって、ｐＭＩＳトランジスタ領域とｎＭＩＳトランジスタ領域とを区画する。ここで、ｐＭＩＳトランジスタ領域の半導体基板１００におけるシャロートレンチ分離１０１に囲まれた部分が活性領域１００ａとなり、ｎＭＩＳトランジスタ領域の半導体基板１００におけるシャロートレンチ分離１０１に囲まれた部分が活性領域１００ｂとなる。
次に、ｐＭＩＳトランジスタ領域の半導体基板１００にｎ型ウェル領域１２１Ｎを形成し、ｎＭＩＳトランジスタ領域の半導体基板１００にｐ型ウェル領域１２１Ｐを形成する。その後、フォトリソグラフィ法及びドライエッチング法により、ｐＭＩＳトランジスタ領域の活性領域１００ａ上にゲート絶縁膜１２２ａを介してゲート電極１２３ａを形成すると共に、ｎＭＩＳトランジスタ領域の活性領域１００ｂ上にゲート絶縁膜１２２ｂを介してゲート電極１２３ｂを形成する。
ここで、ゲート絶縁膜１２２ａは、シリコン酸化膜からなる界面層１０２ａと、界面層１０２ａ上に形成され且つＨｆＯ2 膜からなる高誘電率絶縁膜（以下、ｈｉｇｈ−ｋ膜と称する）１０３ａと、ｈｉｇｈ−ｋ膜１０３ａ上に形成されたｐＭＩＳ用キャップ膜１０４ａとからなる。また、ゲート絶縁膜１２２ｂは、シリコン酸化膜からなる界面層１０２ｂと、界面層１０２ｂ上に形成され且つＨｆＯ2 膜からなるｈｉｇｈ−ｋ膜１０３ｂと、ｈｉｇｈ−ｋ膜１０３ｂ上に形成されたｎＭＩＳ用キャップ膜１０４ｂとからなる。ｐＭＩＳ用キャップ膜１０４ａ及びｎＭＩＳ用キャップ膜１０４ｂによって各ゲート電極１２３ａ及び１２３ｂの仕事関数の制御が可能となる。
また、ゲート電極１２３ａは、メタル膜１０６ａと、メタル膜１０６ａ上に形成されたポリシリコン膜１０７ａとからなり、ゲート電極１２３ｂは、メタル膜１０６ｂと、メタル膜１０６ｂ上に形成されたポリシリコン膜１０７ｂとからなる。
次に、図１２に示すように、ｐＭＩＳトランジスタ領域の半導体基板１００にｐ型不純物を導入することによって、ゲート電極１２３ａの両側にエクステンション領域１０８ａを形成し、ｎＭＩＳトランジスタ領域の半導体基板１００にｎ型不純物を導入することによって、ゲート電極１２３ｂの両側にエクステンション領域１０８ｂを形成する。
次に、半導体基板１００上の全面にシリコン酸化膜及びシリコン窒化膜を順次堆積した後、シリコン窒化膜及びシリコン酸化膜に対して異方性エッチングを行う。これにより、図１３に示すように、ゲート電極１２３ａの両側面上に、シリコン酸化膜１０９ａ及びシリコン窒化膜１１０ａからなるサイドウォールスペーサ１１１ａが形成されると共に、ゲート電極１２３ｂの両側面上に、シリコン酸化膜１０９ｂ及びシリコン窒化膜１１０ｂからなるサイドウォールスペーサ１１１ｂが形成される。その後、ｐＭＩＳトランジスタ領域の半導体基板１００にｐ型不純物を導入することによって、ゲート電極１２３ａ及びサイドウォールスペーサ１１１ａの両側にソースドレイン領域１１２ａを形成し、ｎＭＩＳトランジスタ領域の半導体基板１００にｎ型不純物を導入することによって、ゲート電極１２３ｂ及びサイドウォールスペーサ１１１ｂの両側にソースドレイン領域１１２ｂを形成する。以上の工程によって、ＣＭＩＳ素子が形成される。
T. Schram 他、Novel Process To Pattern Selectively Dual Dielectric Capping Layers Using Soft-Mask Only、2008. Symp. On VLSI techonology 、p.44
前述のようなＣＭＩＳ素子を使用して、異なる閾値電圧（Ｖｔｈ）を有する複数のトランジスタを半導体集積回路内に形成すると共に、高速動作が要求される回路では低Ｖｔｈトランジスタを、低スタンバイリークが要求される回路では高Ｖｔｈトランジスタを使用することによって、より高性能な半導体集積回路装置を形成することが可能となる。
図１４は、トランジスタにおける実効仕事関数と飽和電流との関係を示している。図１４においては、実効仕事関数値を変化させながら、それぞれの実効仕事関数値で最も高い飽和電流が得られるようにトランジスタチャンネル内不純物を設定した場合のトランジスタ飽和電流を異なる２種類のソースオフリークについて破線で示している。
図１４に示すように、ｎＭＩＳトランジスタ及びｐＭＩＳトランジスタのそれぞれにおいて、実効仕事関数に対して飽和電流が最大となる点が異なっていること、及び、同じ導電型のトランジスタであっても、ソースオフリークが異なるトランジスタの間では、飽和電流が最大となる実効仕事関数が異なっていることがわかる。
尚、「実効仕事関数」とは、ＭＩＳトランジスタの電気特性から求められる仕事関数であって、真空準位と金属のエネルギー準位との差を示す物性的な仕事関数に絶縁膜中の準位などの影響を加味することによって得られる。また、図１４に示す「飽和電流」は、単位ゲート幅当たりの駆動電流であって、トランジスタの駆動力を表している。
ところで、所望のソースオフリーク電流及びＶｔｈ（閾値電圧）に対して実効仕事関数がｎＭＩＳトランジスタにおいては低すぎ、ｐＭＩＳトランジスタにおいては高すぎる場合、チャンネル内不純物濃度を高く設定しなければならないので、トランジスタ飽和電流は低下する。また、所望のソースオフリーク電流及びＶｔｈに対して実効仕事関数がｎＭＩＳトランジスタにおいては高すぎ、ｐＭＩＳトランジスタにおいては低すぎる場合、Ｖｔｈ調整のためのチャンネル内不純物を十分に導入できないため、サブスレッショルド特性が悪化するので、オフリーク電流一定条件下でのトランジスタ飽和電流は低下する。
従って、複数のＶｔｈを必要とする半導体集積回路装置において、それぞれのＶｔｈでのトランジスタ駆動電流を極大にするためには、異なる仕事関数を有する複数のゲート構造を１チップ内に形成することが必要となる。
しかしながら、前述の従来の半導体装置の製造方法においては、ｎＭＩＳトランジスタ及びｐＭＩＳトランジスタのそれぞれにおいて一種類の仕事関数しか設定できない。
前記に鑑み、本発明は、ゲート絶縁膜にｈｉｇｈ−ｋ膜を使用したＭＩＳ構造の半導体装置において、互いに異なる仕事関数を有する複数の同一導電型トランジスタを設けることを可能にすることを目的とする。
前記の目的を達成するために、本願発明者らは、異なる仕事関数を有するゲート構造（ゲート絶縁膜とゲート電極とのスタック構造）を作り分ける方法として、ｎＭＩＳ用キャップ膜やｐＭＩＳ用キャップ膜の膜厚を変える方法、及び、トランジスタ毎にメタル電極を作り分ける方法等を検討してみたが、こられの方法はいずれも製造工程の大幅な増加を招くので、実用的ではない。
そこで、本願発明者らは、さらなる検討を行った結果、ゲート構造の形成後に、ゲート絶縁膜の最下層を構成する界面層の厚さを選択的酸化により増大させることによって、異なる仕事関数を有するゲート構造を作り分けることに想到した。
具体的には、本発明に係る半導体装置は、同じ導電型の第１のＭＩＳトランジスタ及び第２のＭＩＳトランジスタを同じ半導体基板上に有する半導体装置であって、前記第１のＭＩＳトランジスタは、前記半導体基板における第１の活性領域上に形成された第１のゲート絶縁膜と、前記第１のゲート絶縁膜上に形成された第１のゲート電極とを備え、前記第２のＭＩＳトランジスタは、前記半導体基板における第２の活性領域上に形成された第２のゲート絶縁膜と、前記第２のゲート絶縁膜上に形成された第２のゲート電極とを備え、前記第１のゲート絶縁膜は、前記半導体基板と接する第１の界面層と、前記第１の界面層上に形成された第１の高誘電率絶縁膜とを含み、前記第２のゲート絶縁膜は、前記半導体基板と接する第２の界面層と、前記第２の界面層上に形成された第２の高誘電率絶縁膜とを含み、前記第１の界面層の厚さは、前記第２の界面層の厚さよりも厚い。
本発明に係る半導体装置によると、第１のＭＩＳトランジスタにおけるゲート絶縁膜の界面層の厚さは、第１のＭＩＳトランジスタと同じ導電型の第２のＭＩＳトランジスタにおけるゲート絶縁膜の界面層の厚さよりも厚い。このため、第１のＭＩＳトランジスタのゲート絶縁膜のＥＯＴが増大するので、第１のＭＩＳトランジスタの実効仕事関数が増大する。従って、ゲート絶縁膜にｈｉｇｈ−ｋ膜を使用したＭＩＳ構造の半導体装置において、互いに異なる仕事関数を有する複数の同一導電型トランジスタを設けることが可能となる。
本発明に係る半導体装置において、前記第１のゲート電極の側面上には第１の絶縁性スペーサを介して第１のサイドウォールスペーサが形成されており、前記第２のゲート電極の側面上には第２の絶縁性スペーサを介して第２のサイドウォールスペーサが形成されており、前記第１の絶縁性スペーサの厚さは、前記第２の絶縁性スペーサの厚さよりも薄くてもよい。このようにすると、ゲート構造の形成後、サイドウォールスペーサの形成前に、選択酸化を行うことによって、第１のＭＩＳトランジスタにおけるゲート絶縁膜の界面層を厚くすることができる。この場合、前記第１の絶縁性スペーサは、Ｉ字状の断面形状を持つオフセットスペーサであり、前記第２の絶縁性スペーサは、Ｌ字状の断面形状を持つ下地スペーサであってもよい。また、前記第１のゲート電極は、前記第１の高誘電率絶縁膜上に形成された第１の金属含有膜と、前記第１の金属含有膜上に形成された第１のシリコン膜とを含み、前記第２のゲート電極は、前記第２の高誘電率絶縁膜上に形成された第２の金属含有膜と、前記第２の金属含有膜上に形成された第２のシリコン膜とを含み、前記第１のシリコン膜と前記第１の絶縁性スペーサとの間にはシリコン酸化膜が介在しており、前記第２のシリコン膜と前記第２の絶縁性スペーサと接していてもよい。ここで、前記第１のシリコン膜上には第１の金属シリサイド層が形成されており、前記第２のシリコン膜上には第２の金属シリサイド層が形成されていてもよいし、或いは、前記第１の活性領域と前記第１のサイドウォールスペーサとの間にもシリコン酸化膜が介在していてもよい。また、前記第１の絶縁性スペーサ及び前記第２の絶縁性スペーサはシリコン窒化膜から構成されていてもよい。
本発明に係る半導体装置において、前記第１のＭＩＳトランジスタ及び前記第２のＭＩＳトランジスタはｐＭＩＳトランジスタであり、前記第１の高誘電率絶縁膜及び前記第２の高誘電率絶縁膜はアルミニウムを含有していてもよい。この場合、前記第１のゲート絶縁膜は、前記第１の高誘電率絶縁膜上に形成され且つアルミニウムを含有する第１のキャップ膜をさらに含み、前記第２のゲート絶縁膜は、前記第２の高誘電率絶縁膜上に形成され且つアルミニウムを含有する第２のキャップ膜をさらに含んでいてもよい。
本発明に係る半導体装置において、前記第１のＭＩＳトランジスタ及び前記第２のＭＩＳトランジスタはｎＭＩＳトランジスタであり、前記第１の高誘電率絶縁膜及び前記第２の高誘電率絶縁膜はランタンを含有していてもよい。この場合、前記第１のゲート絶縁膜は、前記第１の高誘電率絶縁膜上に形成され且つランタンを含有する第１のキャップ膜をさらに含み、前記第２のゲート絶縁膜は、前記第２の高誘電率絶縁膜上に形成され且つランタンを含有する第２のキャップ膜をさらに含んでいてもよい。尚、第１の高誘電率絶縁膜、第２の高誘電率絶縁膜、第１のキャップ膜、第２のキャップ膜が、ランタンに代えて、Ｄｙ（ジスプロシウム）、Ｓｃ（スカンジウム）、Ｇｄ（ガドリニウム）を含有していてもよい。
本発明に係る半導体装置において、前記第１の高誘電率絶縁膜及び前記第２の高誘電率絶縁膜はハフニウム又はジルコニウムを含んでいてもよい。
本発明に係る半導体装置において、前記第１の界面層及び前記第２の界面層はシリコン酸化膜から構成されていてもよい。
本発明に係る半導体装置において、前記第１の高誘電率絶縁膜の厚さと、前記第２の高誘電率絶縁膜の厚さとは実質的に同じであってもよいし、或いは、前記第１のゲート電極の材料と、前記第２のゲート電極の材料とは実質的に同じであってもよい。すなわち、本発明に係る半導体装置において、第１のＭＩＳトランジスタ及び第２のＭＩＳトランジスタは、界面層の厚さを除いて、実質的に同じゲート構造を有していてもよい。
本発明に係る半導体装置において、前記第１のＭＩＳトランジスタの実効仕事関数は、前記第２のＭＩＳトランジスタの実効仕事関数よりも高くてもよい。
また、本発明に係る半導体装置の製造方法は、第１の活性領域及び第２の活性領域を有する半導体基板上に、界面層、高誘電率絶縁膜及びゲート電極材料膜を順次形成する工程（ａ）と、前記ゲート電極材料膜、前記高誘電率絶縁膜及び前記界面層をパターニングすることによって、前記第１の活性領域上に、前記界面層及び前記高誘電率絶縁膜を含む第１のゲート絶縁膜を介して、前記ゲート電極材料膜からなる第１のゲート電極を形成すると共に、前記第２の活性領域上に、前記界面層及び前記高誘電率絶縁膜を含む第２のゲート絶縁膜を介して、前記ゲート電極材料膜からなる第２のゲート電極を形成する工程（ｂ）と、前記工程（ｂ）の後に、前記第１のゲート絶縁膜における前記界面層の厚さを選択的に厚くする工程（ｃ）とを備えている。
本発明に係る半導体装置の製造方法によると、第１のＭＩＳトランジスタにおけるゲート絶縁膜の界面層の厚さを選択的に厚くするため、第１のＭＩＳトランジスタのゲート絶縁膜のＥＯＴが増大するので、第１のＭＩＳトランジスタの実効仕事関数が増大する。従って、ゲート絶縁膜にｈｉｇｈ−ｋ膜を使用したＭＩＳ構造の半導体装置において、互いに異なる仕事関数を有する複数の同一導電型トランジスタを設けることが可能となる。
本発明に係る半導体装置の製造方法において、前記工程（ｃ）は、前記第１のゲート電極及び前記第２のゲート電極を絶縁膜によって覆った後、前記第１のゲート電極を覆う前記絶縁膜に対して選択的にエッチングを行い、その後、酸化処理によって前記第１のゲート絶縁膜における前記界面層を厚くする工程を含んでいてもよい。このようにすると、第１のＭＩＳトランジスタにおけるゲート絶縁膜の界面層の厚さを確実に選択的に厚くすることができる。この場合、第１のゲート電極及び第２のゲート電極を覆う絶縁膜は、例えばシリコン窒化膜であってもよい。また、第１のＭＩＳトランジスタにおけるゲート絶縁膜の界面層の厚さを選択的に厚くするための酸化処理は、例えば、酸素含有雰囲気中での熱処理又はプラズマ処理であってもよい。また、前記ゲート電極材料膜は、前記高誘電率絶縁膜上に形成された金属含有膜と、前記金属含有膜上に形成されたシリコン膜とを含み、前記工程（ｃ）において、前記第１のゲート電極の側面上に残存する前記絶縁膜と、前記第１のゲート電極における前記シリコン膜との間に、シリコン酸化膜が形成されてもよい。
尚、本発明に係る半導体装置の製造方法において、高誘電率絶縁膜を形成する工程と、ゲート電極材料膜を形成する工程との間に、高誘電率絶縁膜上に、閾値電圧（Ｖｔｈ）調整用金属を含むキャップ膜を形成する工程を含んでいてもよい。
本発明によると、ゲート絶縁膜にｈｉｇｈ−ｋ膜を使用したＭＩＳ構造の半導体装置において、互いに異なる仕事関数を有する複数の同一導電型トランジスタを設けることが可能となる。
図１は、一実施形態に係る半導体装置の製造方法の一工程を示す断面図（ゲート長方向の断面図）である。 図２は、一実施形態に係る半導体装置の製造方法の一工程を示す断面図（ゲート長方向の断面図）である。 図３は、一実施形態に係る半導体装置の製造方法の一工程を示す断面図（ゲート長方向の断面図）である。 図４は、一実施形態に係る半導体装置の製造方法の一工程を示す断面図（ゲート長方向の断面図）である。 図５は、一実施形態に係る半導体装置の製造方法の一工程を示す断面図（ゲート長方向の断面図）である。 図６は、一実施形態に係る半導体装置の製造方法の一工程を示す断面図（ゲート長方向の断面図）である。 図７は、一実施形態に係る半導体装置の製造方法の一工程を示す断面図（ゲート長方向の断面図）である。 図８は、一実施形態に係る半導体装置の製造方法の一工程を示す断面図（ゲート長方向の断面図）である。 図９は、一実施形態に係る半導体装置の製造方法の一工程を示す断面図（ゲート長方向の断面図）である。 図１０は、一実施形態に係る半導体装置における等価酸化膜厚（ＥＯＴ）とトランジスタの実効仕事関数との関係を示す図である。 図１１は、従来の半導体装置の製造方法の一工程を示す断面図（ゲート長方向の断面図）である。 図１２は、従来の半導体装置の製造方法の一工程を示す断面図（ゲート長方向の断面図）である。 図１３は、従来の半導体装置の製造方法の一工程を示す断面図（ゲート長方向の断面図）である。 図１４は、チャネルドーズを変化させてソースオフリークを一定に設定したトランジスタにおける実効仕事関数と飽和電流との関係を示す図である。
以下、本発明の一実施形態に係る半導体装置及びその製造方法について、図面を参照しながら説明する。
図１〜図９は、本実施形態に係る半導体装置の製造方法の各工程を示す断面図（ゲート長方向の断面図）である。尚、図１〜図９において、一番右側の「第１のｐＭＩＳトランジスタ領域」とは、第１のｐＭＩＳトランジスタが形成される領域を示し、右側から２番目の「第２のｐＭＩＳトランジスタ領域」とは、第２のｐＭＩＳトランジスタが形成される領域を示し、右側から３番目の「第１のｎＭＩＳトランジスタ領域」とは、第１のｎＭＩＳトランジスタが形成される領域を示し、一番左側の「第２のｎＭＩＳトランジスタ領域」とは、第２のｎＭＩＳトランジスタが形成される領域を示す。
尚、本実施形態においては、第１のｐＭＩＳトランジスタ及び第２のｎＭＩＳトランジスタは、例えば、高速動作が必要な低Ｖｔｈ（例えば０．１〜０．２５Ｖ）トランジスタとして用いられる。また、第２のｐＭＩＳトランジスタ及び第１のｎＭＩＳトランジスタは、例えば、低スタンバイリークが必要な高Ｖｔｈ（例えば０．３５〜０．５Ｖ）トランジスタとして用いられる。
まず、図１に示すように、例えばｐ型シリコンからなる半導体基板５０の上部に、例えばシリコン酸化膜が充填されたシャロートレンチからなる素子分離領域１を選択的に形成することによって、ｐＭＩＳトランジスタ領域とｎＭＩＳトランジスタ領域とを区画する。ここで、第１のｐＭＩＳトランジスタ領域の半導体基板５０における素子分離領域１に囲まれた部分が活性領域５０ａとなり、第２のｐＭＩＳトランジスタ領域の半導体基板５０における素子分離領域１に囲まれた部分が活性領域５０ｂとなり、第１のｎＭＩＳトランジスタ領域の半導体基板５０における素子分離領域１に囲まれた部分が活性領域５０ｃとなり、第２のｎＭＩＳトランジスタ領域の半導体基板５０における素子分離領域１に囲まれた部分が活性領域５０ｄとなる。
次に、第１及び第２のｐＭＩＳトランジスタ領域の半導体基板５０に、例えば砒素等のｎ型不純物をイオン注入により導入することによって、ｎ型ウェル領域５１Ｎを形成する。また、第１及び第２のｎＭＩＳトランジスタ領域の半導体基板５０に、例えばボロン等のｐ型不純物をイオン注入により導入することによって、ｐ型ウェル領域５１Ｐを形成する。尚、第１のｐＭＩＳトランジスタ領域に導入されるｎ型不純物の濃度と、第２のｐＭＩＳトランジスタ領域に導入されるｎ型不純物の濃度とが異なっていてもよいし、第１のｎＭＩＳトランジスタ領域に導入されるｐ型不純物の濃度と、第２のｎＭＩＳトランジスタ領域に導入されるｐ型不純物の濃度とが異なっていてもよい。
次に、各ＭＩＳトランジスタ領域を含む半導体基板５０上に、例えばシリコン酸化膜からなる厚さ０．８ｎｍ程度の界面層２、及び、例えばＨｆ又はＺｒとＯとを含む厚さ１．２ｎｍ程度の高誘電率絶縁膜（ｈｉｇｈ−ｋ膜）３を順次形成する。
次に、ｈｉｇｈ−ｋ膜３上に、例えばＡｌ及びＯを含むｐＭＩＳ用キャップ膜４を形成した後、第１及び第２のｎＭＩＳトランジスタ領域からｐＭＩＳ用キャップ膜４を除去し、その後、ｈｉｇｈ−ｋ膜３上及びｐＭＩＳ用キャップ膜４上に、例えばＬａ及びＯを含むｎＭＩＳ用キャップ膜４’を形成した後、第１及び第２のｐＭＩＳトランジスタ領域からｎＭＩＳ用キャップ膜４’を除去する。ここで、ｐＭＩＳ用キャップ膜４は、ｐＭＩＳトランジスタの実効仕事関数を高くすることができる調整用金属として、例えばＡｌ（アルミニウム）を含有している。また、ｎＭＩＳ用キャップ膜４’は、ｎＭＩＳトランジスタの実効仕事関数を高くすることができる調整用金属として、例えばＬａ（ランタン）を含有している。
次に、ｐＭＩＳ用キャップ膜４上及びｎＭＩＳ用キャップ膜４’上に、例えばＴｉ、Ｔａ又はＲｕ等とＮとを含む厚さ５ｎｍ程度の金属含有膜６、及び例えばポリシリコンからなる厚さ６０ｎｍ程度のシリコン膜７を順次形成する。
次に、フォトリソグラフィ法及びドライエッチング法により、シリコン膜７、金属含有膜６、ｐＭＩＳ用キャップ膜４、ｎＭＩＳ用キャップ膜４’、ｈｉｇｈ−ｋ膜３及び界面層２をパターニングする。これにより、図２に示すように、第１のｐＭＩＳトランジスタ領域の活性領域５０ａ上にゲート絶縁膜５２ａを介してゲート電極５３ａを形成し、第２のｐＭＩＳトランジスタ領域の活性領域５０ｂ上にゲート絶縁膜５２ｂを介してゲート電極５３ｂを形成し、第１のｎＭＩＳトランジスタ領域の活性領域５０ｃ上にゲート絶縁膜５２ｃを介してゲート電極５３ｃを形成し、第２のｎＭＩＳトランジスタ領域の活性領域５０ｄ上にゲート絶縁膜５２ｄを介してゲート電極５３ｄを形成する。
ここで、ゲート絶縁膜５２ａは、界面層２ａとｈｉｇｈ−ｋ膜３ａとｐＭＩＳ用キャップ膜４ａとからなり、ゲート絶縁膜５２ｂは、界面層２ｂとｈｉｇｈ−ｋ膜３ｂとｐＭＩＳ用キャップ膜４ｂとからなり、ゲート絶縁膜５２ｃは、界面層２ｃとｈｉｇｈ−ｋ膜３ｃとｎＭＩＳ用キャップ膜４ｃとからなり、ゲート絶縁膜５２ｄは、界面層２ｄとｈｉｇｈ−ｋ膜３ｄとｎＭＩＳ用キャップ膜４ｄとからなる。
また、ゲート電極５３ａは、金属含有膜６ａとシリコン膜７ａとからなり、ゲート電極５３ｂは、金属含有膜６ｂとシリコン膜７ｂとからなり、ゲート電極５３ｃは、金属含有膜６ｃとシリコン膜７ｃとからなり、ゲート電極５３ｄは、金属含有膜６ｄとシリコン膜７ｄとからなる。
次に、図３に示すように、ゲート電極５３ａ、５３ｂ、５３ｃ、５３ｄの上を含む半導体基板５０上の全面に、例えばシリコン窒化膜からなる厚さ６ｎｍ程度の絶縁膜８を形成する。
次に、第２のｐＭＩＳトランジスタ領域に開口を有するレジストパターン（図示省略）を用いて、例えばボロン等のｐ型不純物を半導体基板５０にイオン注入により導入することによって、図４に示すように、活性領域５０ｂにおけるゲート電極５３ｂの側方下に位置する領域にｐ型エクステンション領域９ｂを形成した後、前記レジストパターンを除去する。ここで、イオン注入条件は、例えば、注入エネルギーが０．８ｋｅＶ、ドーズ量が１×１０15ｃｍ-2である。尚、ボロン等のｐ型不純物のイオン注入の前に、ゲルマニウム（Ｇｅ）及び炭素（Ｃ）を第２のｐＭＩＳトランジスタ領域の半導体基板５０に注入してもよい。この場合、Ｇｅの注入条件は、例えば、注入エネルギーが５ｋｅＶ、ドーズ量が５×１０14ｃｍ-2であり、Ｃの注入条件は、例えば、注入エネルギーが２ｋｅＶ、ドーズ量が５×１０14ｃｍ-2である。
次に、第２のｎＭＩＳトランジスタ領域に開口を有するレジストパターン（図示省略）を用いて、例えば砒素等のｎ型不純物を半導体基板５０にイオン注入により導入することによって、活性領域５０ｄにおけるゲート電極５３ｄの側方下に位置する領域にｎ型エクステンション領域９ｄを形成した後、前記レジストパターンを除去する。ここで、イオン注入条件は、例えば、注入エネルギーが１．２ｋｅＶ、ドーズ量が１×１０15ｃｍ-2である。尚、砒素等のｎ型不純物のイオン注入の前に、ゲルマニウム（Ｇｅ）及び炭素（Ｃ）を第２のｎＭＩＳトランジスタ領域の半導体基板５０に注入してもよい。この場合、Ｇｅの注入条件は、例えば、注入エネルギーが５ｋｅＶ、ドーズ量が５×１０14ｃｍ-2であり、Ｃの注入条件は、例えば、注入エネルギーが２ｋｅＶ、ドーズ量が５×１０14ｃｍ-2である。
次に、図５に示すように、フォトリソグラフィ法により、第２のｐＭＩＳトランジスタ領域及び第２のｎＭＩＳトランジスタ領域を覆うレジストパターン１１を形成した後、レジストパターン１１をマスクとして、ドライエッチング法により、絶縁膜８に対してエッチングを行う。これにより、第１のｐＭＩＳトランジスタ領域のゲート電極５３ａの側面上に、Ｉ字状の断面形状を持つオフセットスペーサ８ａが形成されると共に、第１のｎＭＩＳトランジスタ領域のゲート電極５３ｃの側面上に、Ｉ字状の断面形状を持つオフセットスペーサ８ｃが形成される。このとき、オフセットスペーサ８ａ及び８ｃの幅は、元の絶縁膜８の厚さ（例えば６ｎｍ程度）と比較して、例えば２．５ｎｍ程度まで薄くなる。
次に、レジストパターン１１を除去した後、例えば酸素を含むガスからなるプラズマ中において、半導体基板５０に対して、例えば４００℃程度で酸化処理を行う。これにより、図６に示すように、第１のｐＭＩＳトランジスタ領域におけるゲート絶縁膜５２ａの界面層２ａがそのエッジ側から０．３ｎｍ程度厚くなって界面層２Ａとなると共に、第１のｎＭＩＳトランジスタ領域におけるゲート絶縁膜５２ｃの界面層２ｃがそのエッジ側から０．３ｎｍ程度厚くなって界面層２Ｃとなる。ここで、厚い界面層２Ａ及び界面層２Ｃの形成後においても、ｈｉｇｈ−ｋ膜３ａ及び３ｃの厚さには実質的な変化はない。すなわち、厚い界面層２Ａ及び界面層２Ｃの形成後においても、ｈｉｇｈ−ｋ膜３ａ、３ｂ、３ｃ、３ｄは実質的に同じ厚さを有している。
また、図６に示す工程においては、第１のｐＭＩＳトランジスタ領域におけるゲート電極５３ａのシリコン膜７ａの上部及び両側部に厚さ０．３ｎｍ程度のシリコン酸化膜１３ａが形成されると共に、第１のｎＭＩＳトランジスタ領域におけるゲート電極５３ｃのシリコン膜７ｃの上部及び両側部に厚さ０．３ｎｍ程度のシリコン酸化膜１３ｃが形成される。すなわち、第１のｐＭＩＳトランジスタ領域におけるゲート電極５３ａのシリコン膜７ａとオフセットスペーサ８ａとの間に介在するようにシリコン酸化膜１３ａが形成されると共に、第１のｎＭＩＳトランジスタ領域におけるゲート電極５３ｃのシリコン膜７ｃとオフセットスペーサ８ｃとの間に介在するようにシリコン酸化膜１３ｃが形成される。また、ゲート電極５３ａの両側に位置する部分の活性領域５０ａの表面部にも厚さ０．３ｎｍ程度のシリコン酸化膜１３ａが形成されると共に、ゲート電極５３ｃの両側に位置する部分の活性領域５０ｃの表面部にも厚さ０．３ｎｍ程度のシリコン酸化膜１３ｃが形成される。
尚、ゲート絶縁膜５２ａの界面層２ａ及びゲート電極５３ａのシリコン膜７ａ側部は、オフセットスペーサ８ａを透過した酸素によって酸化されており、ゲート絶縁膜５２ｃの界面層２ｃ及びゲート電極５３ｃのシリコン膜７ｃ側部は、オフセットスペーサ８ｃを透過した酸素によって酸化されている。
一方、図６に示す工程において、第２のｐＭＩＳトランジスタ領域及び第２のｎＭＩＳトランジスタ領域のそれぞれのゲート構造は厚さ６ｎｍ程度の絶縁膜８により覆われているため、第２のｐＭＩＳトランジスタ領域のゲート絶縁膜５２ｂの界面層２ｂ、及び第２のｎＭＩＳトランジスタ領域のゲート絶縁膜５２ｄの界面層２ｄが厚くなることはない。
尚、本実施形態において、界面層２ａ及び２ｃを酸化させるために、酸素含有雰囲気中でプラズマ処理を行ったが、これに代えて、酸素含有雰囲気中で例えば６００℃程度の熱処理を行ってもよい。
次に、第１のｐＭＩＳトランジスタ領域に開口を有するレジストパターン（図示省略）を用いて、例えばボロン等のｐ型不純物を半導体基板５０にイオン注入により導入することによって、図７に示すように、活性領域５０ａにおけるゲート電極５３ａの側方下に位置する領域にｐ型エクステンション領域９ａを形成した後、前記レジストパターンを除去する。ここで、イオン注入条件は、例えば、注入エネルギーが０．８ｋｅＶ、ドーズ量が１×１０15ｃｍ-2である。尚、ボロン等のｐ型不純物のイオン注入の前に、ゲルマニウム（Ｇｅ）及び炭素（Ｃ）を第１のｐＭＩＳトランジスタ領域の半導体基板５０に注入してもよい。この場合、Ｇｅの注入条件は、例えば、注入エネルギーが５ｋｅＶ、ドーズ量が５×１０14ｃｍ-2であり、Ｃの注入条件は、例えば、注入エネルギーが２ｋｅＶ、ドーズ量が５×１０14ｃｍ-2である。
次に、第１のｎＭＩＳトランジスタ領域に開口を有するレジストパターン（図示省略）を用いて、例えば砒素等のｎ型不純物を半導体基板５０にイオン注入により導入することによって、活性領域５０ｃにおけるゲート電極５３ｃの側方下に位置する領域にｎ型エクステンション領域９ｃを形成した後、前記レジストパターンを除去する。ここで、イオン注入条件は、例えば、注入エネルギーが１．２ｋｅＶ、ドーズ量が１×１０15ｃｍ-2である。尚、砒素等のｎ型不純物のイオン注入の前に、ゲルマニウム（Ｇｅ）及び炭素（Ｃ）を第１のｎＭＩＳトランジスタ領域の半導体基板５０に注入してもよい。この場合、Ｇｅの注入条件は、例えば、注入エネルギーが５ｋｅＶ、ドーズ量が５×１０14ｃｍ-2であり、Ｃの注入条件は、例えば、注入エネルギーが２ｋｅＶ、ドーズ量が５×１０14ｃｍ-2である。
次に、半導体基板５０上の全面にシリコン酸化膜及びシリコン窒化膜を順次堆積した後、当該シリコン窒化膜及び当該シリコン酸化膜に対してエッチバックを行う。これにより、図８に示すように、ゲート電極５３ａ、５３ｂ、５３ｃ及び５３ｄの両側面上にサイドウォールスペーサ１８ａ、１８ｂ、１８ｃ、１８ｄが形成される。ここで、サイドウォールスペーサ１８ａ、１８ｂ、１８ｃ、１８ｄは、Ｌ字状の断面形状を持ち且つシリコン酸化膜からなる内側サイドウォールスペーサ１６ａ、１６ｂ、１６ｃ、１６ｄと、内側サイドウォールスペーサ１６ａ、１６ｂ、１６ｃ、１６ｄ上に形成され且つシリコン窒化膜からなる外側サイドウォールスペーサ１７ａ、１７ｂ、１７ｃ、１７ｄとからなる。
尚、図８に示す工程においては、第２のｐＭＩＳトランジスタ領域及び第２のｎＭＩＳトランジスタ領域のそれぞれに残存していた絶縁膜８もエッチバックされる。その結果、ゲート電極５３ｂとサイドウォールスペーサ１８ｂ（内側サイドウォールスペーサ１６ｂ）との間に、Ｌ字状の断面形状を持つ下地スペーサ８ｂが形成されると共に、ゲート電極５３ｄとサイドウォールスペーサ１８ｄ（内側サイドウォールスペーサ１６ｄ）との間に、Ｌ字状の断面形状を持つ下地スペーサ８ｄが形成される。ここで、下地スペーサ８ｂはゲート電極５３ｂのシリコン膜７ｂと接していると共に、下地スペーサ８ｄはゲート電極５３ｄのシリコン膜７ｄと接している。また、下地スペーサ８ｂ及び８ｄの幅は、元の絶縁膜８の厚さ（例えば６ｎｍ程度）と同程度であって、オフセットスペーサ８ａ及び８ｃの幅（例えば２．５ｎｍ程度）よりも厚い。
また、図８に示す工程においては、ゲート電極５３ａ上及び活性領域５０ａ上のシリコン酸化膜１３ａ、並びにゲート電極５３ｃ上及び活性領域５０ｃ上のシリコン酸化膜１３ｃもエッチバックされる。その結果、ゲート電極５３ａの側面とサイドウォールスペーサ１８ａとの間にはオフセットスペーサ８ａ及び残存するシリコン酸化膜１３ａが介在すると共に、活性領域５０ａ（ｐ型エクステンション領域９ａ）とサイドウォールスペーサ１８ａとの間には残存するシリコン酸化膜１３ａが介在する。また、ゲート電極５３ｃの側面とサイドウォールスペーサ１８ｃとの間にはオフセットスペーサ８ｃ及び残存するシリコン酸化膜１３ｃが介在すると共に、活性領域５０ｃ（ｐ型エクステンション領域９ｃ）とサイドウォールスペーサ１８ｃとの間には残存するシリコン酸化膜１３ｃが介在する。
次に、第１及び第２のｐ型ＭＩＳトランジスタ領域に開口を有するレジストパターン（図示省略）を用いて、例えばボロン等のｐ型不純物を半導体基板５０にイオン注入により導入することによって、図９に示すように、活性領域５０ａにおけるサイドウォールスペーサ１８ａの外側方下に位置する領域にをｐ型ソースドレイン領域１９ａ形成する一方、活性領域５０ｂにおけるサイドウォールスペーサ１８ｂの外側方下に位置する領域にｐ型ソースドレイン領域１９ｂを形成した後、前記レジストパターンを除去する。ここで、イオン注入条件は、例えば、注入エネルギーが１．６ｋｅＶ、ドーズ量が１×１０15ｃｍ-2である。尚、ボロン等のｐ型不純物のイオン注入の前に、ゲルマニウム（Ｇｅ）を第１及び第２のｐＭＩＳトランジスタ領域の半導体基板５０に注入してもよい。この場合、Ｇｅの注入条件は、例えば、注入エネルギーが１０ｋｅＶ、ドーズ量が５×１０15ｃｍ-2である。
次に、第１及び第２のｎＭＩＳトランジスタ領域に開口を有するレジストパターン（図示省略）を用いて、例えば砒素等のｎ型不純物を半導体基板５０にイオン注入により導入することによって、活性領域５０ｃにおけるサイドウォールスペーサ１８ｃの外側方下に位置する領域にｎ型ソースドレイン領域１９ｃを形成する一方、活性領域５０ｄにおけるサイドウォールスペーサ１８ｄの外側方下に位置する領域にｎ型ソースドレイン領域１９ｄを形成した後、前記レジストパターンを除去する。ここで、イオン注入条件は、例えば、注入エネルギーが１０ｋｅＶ、ドーズ量が５×１０15ｃｍ-2である。
その後、例えば１０００℃程度でアニールを行うことによって、イオン注入により導入された不純物を活性化する。このとき、ｈｉｇｈ−ｋ膜３ａ及び３ｂ中にｐＭＩＳ用キャップ膜４ａ及び４ｂ中のＡｌが拡散して、Ａｌ含有ｈｉｇｈ−ｋ膜３Ａ及び３Ｂとなると共に、ｈｉｇｈ−ｋ膜３ｃ及び３ｄ中にｎＭＩＳ用キャップ膜４ｃ及び４ｄ中のＬａが拡散して、Ｌａ含有ｈｉｇｈ−ｋ膜３Ｃ及び３Ｄとなる。
その後、半導体基板５０上の全面に、例えばＮｉ等からなる金属膜を堆積した後、例えば２６０℃程度でアニール処理を行い、ゲート電極５３ａ、５３ｂ、５３ｃ、５３ｄのシリコン膜７ａ、７ｂ、７ｃ、７ｄの表面部、ｐ型ソースドレイン領域１９ａ及び１９ｂの表面部、並びにｎ型ソースドレイン領域１９ｃ及び１９ｄの表面部のそれぞれと、前記金属膜とを反応させて金属シリサイド層２０ａ、２０ｂ、２０ｃ、２０ｄを形成し、その後、未反応の金属膜を除去する。以上の工程によって、ＣＭＩＳ構造が形成される。
図１０は、本実施形態のトランジスタにおける等価酸化膜厚（ＥＯＴ）と実効仕事関数との関係を示す。図１０に示すように、第２のｐＭＩＳトランジスタ及び第２のｎＭＩＳトランジスタと比較して、第１のｐＭＩＳトランジスタ及び第１のｎＭＩＳトランジスタでは、厚い界面層２Ａ及び２Ｃによって等価酸化膜厚が厚膜化すると同時に、実効仕事関数が上昇している。以下、その理由について述べる。
例えばＨｆＯ2 からなるｈｉｇｈ−ｋ膜では、工程中の熱処理により、ｈｉｇｈ−ｋ膜中の酸素が拡散してｈｉｇｈ−ｋ膜中から抜け出るため、ｈｉｇｈ−ｋ膜と界面層との間に界面ダイポールが形成されるので、ｐＭＩＳトランジスタにおいてもｎＭＩＳトランジスタにおいても実効仕事関数が低くシフトしてしまうと考えられている。
一方、図６に示す工程で説明したように、第１のｐＭＩＳトランジスタ及び第１のｎＭＩＳトランジスタでは、ゲート電極５３ａ及び５３ｃのそれぞれの側面に薄いオフセットスペーサ８ａ及び８ｃを形成した状態で酸化雰囲気に晒すことによって、界面層２ａ及び界面層２ｃが厚くなって界面層２Ａ及び界面層２Ｃとなる。このため、十分な酸素が含まれている界面層２Ａ及び界面層２Ｃからｈｉｇｈ−ｋ膜（キャップ膜中の金属が拡散する前）３ａ及び３ｃに十分に酸素が供給されるので、ｈｉｇｈ−ｋ膜３ａ及び３ｃからの酸素脱離が抑制される。これにより、前述の界面ダイポールが形成されにくくなる結果、各ＭＩＳトランジスタにおいて実効仕事関数を高く設定することができる。
実効仕事関数が高く設定された第１のｎＭＩＳトランジスタでは、閾値電圧（Ｖｔｈ）が上昇するので、ソースオフリーク電流が低減される。すなわち、第１のｎＭＩＳトランジスタは、低リーク用途に使用可能である。また、実効仕事関数が高く設定された第１のｐＭＩＳトランジスタでは、閾値電圧（Ｖｔｈ）が低下するので、駆動力が向上する。すなわち、第１のｐＭＩＳトランジスタは、高駆動力用途に使用可能である。
以上に説明したように、本実施形態によると、第１のｐＭＩＳトランジスタ及び第１のｎＭＩＳトランジスタにおけるゲート絶縁膜５２ａ及び５２ｃの界面層２ａ及び２ｃの厚さを選択的に厚くする。このため、第１のｐＭＩＳトランジスタ及び第１のｎＭＩＳトランジスタにおけるゲート絶縁膜５２ａ及び５２ｃのＥＯＴが増大するので、第１のｐＭＩＳトランジスタ及び第１のｎＭＩＳトランジスタの実効仕事関数が増大する。従って、ゲート絶縁膜にｈｉｇｈ−ｋ膜を使用したＭＩＳ構造の半導体装置において、互いに異なる仕事関数を有する複数の同一導電型トランジスタを設けることが可能となる。このように、複数の仕事関数を持つＭＩＳトランジスタを集積回路内に混載させることが可能となると、低ＶｔｈのＭＩＳトランジスタ及び高ＶｔｈのＭＩＳトランジスタのそれぞれにおいてトランジスタ駆動電流を極大化することができる結果、高速且つ低リークの集積回路を実現することができる。
尚、本実施形態において、界面層２ａ（２Ａ）、２ｂ、２ｃ（２Ｃ）、２ｄとして、シリコン酸化膜を形成したが、これに代えて、例えばシリコン酸窒化膜を形成してもよい。
また、本実施形態では、半導体装置の最終構造においてもｐＭＩＳ用キャップ膜４ａ及び４ｂ並びにｎＭＩＳ用キャップ膜４ｃ及び４ｄを残存させている。しかし、半導体装置の最終構造としては、Ａｌ含有ｈｉｇｈ−ｋ膜３Ａ及び３Ｂ並びにＬａ含有ｈｉｇｈ−ｋ膜３Ｃ及び３Ｄが形成されていれば良く、ｐＭＩＳ用キャップ膜４ａ及び４ｂ並びにｎＭＩＳ用キャップ膜４ｃ及び４ｄについては必ずしも残存させる必要はない。例えば、図１に示す工程において、金属含有膜６を形成する前に、Ａｌ含有ｈｉｇｈ−ｋ膜及びＬａ含有ｈｉｇｈ−ｋ膜を形成すれば、金属含有膜６を形成する際に、ｐＭＩＳ用キャップ膜４及びｎＭＩＳ用キャップ膜４’を残存させておく必要はない。
また、本実施形態において、ｎＭＩＳ用キャップ膜４’として、Ｌａ（ランタン）を含有するキャップ膜を用いたが、これに代えて、Ｄｙ（ジスプロシウム）、Ｓｃ（スカンジウム）又はＧｄ（ガドリニウム）等を含有するキャップ膜を用いてもよい。
また、本実施形態においては、各ＭＩＳトランジスタにおけるゲート構造（界面層厚さを除く）を実質的に同じにしたが、これに代えて、例えば、キャップ膜厚さやゲート電極材料をトランジスタ毎に変えてもよい。
以上に説明したように、本発明は、異なる閾値電圧（Ｖｔｈ）を持つ複数のＭＩＳトランジスタを備えたＣＭＩＳ構造の半導体装置及びその製造方法として有用である。
１ 素子分離領域
２、２ａ、２ｂ、２ｃ、２ｄ 界面層
２Ａ、２Ｃ 厚い界面層
３、３ａ、３ｂ、３ｃ、３ｄ ｈｉｇｈ−ｋ膜
３Ａ、３Ｂ Ａｌ含有ｈｉｇｈ−ｋ膜
３Ｃ、３Ｄ Ｌａ含有ｈｉｇｈ−ｋ膜
４、４ａ、４ｂ ｐＭＩＳ用キャップ膜
４’、４ｃ、４ｄ ｎＭＩＳ用キャップ膜
６、６ａ、６ｂ、６ｃ、６ｄ 金属含有膜
７、７ａ、７ｂ、７ｃ、７ｄ シリコン膜
８ 絶縁膜
８ａ、８ｃ オフセットスペーサ
８ｂ、８ｄ 下地スペーサ
９ａ、９ｂ ｐ型エクステンション領域
９ｃ、９ｄ ｎ型エクステンション領域
１１ レジストパターン
１３ａ、１３ｃ シリコン酸化膜
１６ａ、１６ｂ、１６ｃ、１６ｄ 内側サイドウォールスペーサ
１７ａ、１７ｂ、１７ｃ、１７ｄ 外側サイドウォールスペーサ
１８ａ、１８ｂ、１８ｃ、１８ｄ サイドウォールスペーサ
１９ａ、１９ｂ ｐ型ソースドレイン領域
１９ｃ、１９ｄ ｎ型ソースドレイン領域
２０ａ、２０ｂ、２０ｃ、２０ｄ 金属シリサイド層
５０ 半導体基板
５０ａ、５０ｂ、５０ｃ、５０ｄ 活性領域
５１Ｎ ｎ型ウェル領域
５１Ｐ ｐ型ウェル領域
５２ａ、５２ｂ、５２ｃ、５２ｄ ゲート絶縁膜
５３ａ、５３ｂ、５３ｃ、５３ｄ ゲート電極

Claims (15)

  1. 同じ導電型の第１のＭＩＳトランジスタ及び第２のＭＩＳトランジスタを同じ半導体基板上に有する半導体装置であって、
    前記第１のＭＩＳトランジスタは、前記半導体基板における第１の活性領域上に形成された第１のゲート絶縁膜と、前記第１のゲート絶縁膜上に形成された第１のゲート電極とを備え、
    前記第２のＭＩＳトランジスタは、前記半導体基板における第２の活性領域上に形成された第２のゲート絶縁膜と、前記第２のゲート絶縁膜上に形成された第２のゲート電極とを備え、
    前記第１のゲート絶縁膜は、前記半導体基板と接する第１の界面層と、前記第１の界面層上に形成された第１の高誘電率絶縁膜とを含み、
    前記第２のゲート絶縁膜は、前記半導体基板と接する第２の界面層と、前記第２の界面層上に形成された第２の高誘電率絶縁膜とを含み、
    前記第１の界面層の厚さは、前記第２の界面層の厚さよりも厚く、
    前記第１のゲート電極の側面上には第１の絶縁性スペーサを介して第１のサイドウォールスペーサが形成されており、
    前記第２のゲート電極の側面上には第２の絶縁性スペーサを介して第２のサイドウォールスペーサが形成されており、
    前記第１の絶縁性スペーサの厚さは、前記第２の絶縁性スペーサの厚さよりも薄いことを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記第１の絶縁性スペーサは、Ｉ字状の断面形状を持つオフセットスペーサであり、
    前記第２の絶縁性スペーサは、Ｌ字状の断面形状を持つ下地スペーサであることを特徴とする半導体装置。
  3. 請求項１又は２に記載の半導体装置において、
    前記第１のゲート電極は、前記第１の高誘電率絶縁膜上に形成された第１の金属含有膜と、前記第１の金属含有膜上に形成された第１のシリコン膜とを含み、
    前記第２のゲート電極は、前記第２の高誘電率絶縁膜上に形成された第２の金属含有膜と、前記第２の金属含有膜上に形成された第２のシリコン膜とを含み、
    前記第１のシリコン膜と前記第１の絶縁性スペーサとの間にはシリコン酸化膜が介在しており、
    前記第２のシリコン膜と前記第２の絶縁性スペーサと接していることを特徴とする半導体装置。
  4. 請求項３に記載の半導体装置において、
    前記第１のシリコン膜上には第１の金属シリサイド層が形成されており、
    前記第２のシリコン膜上には第２の金属シリサイド層が形成されていることを特徴とする半導体装置。
  5. 請求項３又は４に記載の半導体装置において、
    前記第１の活性領域と前記第１のサイドウォールスペーサとの間にもシリコン酸化膜が介在していることを特徴とする半導体装置。
  6. 請求項１〜５のいずれか１項に記載の半導体装置において、
    前記第１の絶縁性スペーサ及び前記第２の絶縁性スペーサはシリコン窒化膜からなることを特徴とする半導体装置。
  7. 請求項１〜６のいずれか１項に記載の半導体装置において、
    前記第１のＭＩＳトランジスタ及び前記第２のＭＩＳトランジスタはｐＭＩＳトランジスタであり、
    前記第１の高誘電率絶縁膜及び前記第２の高誘電率絶縁膜はアルミニウムを含有することを特徴とする半導体装置。
  8. 請求項７に記載の半導体装置において、
    前記第１のゲート絶縁膜は、前記第１の高誘電率絶縁膜上に形成され且つアルミニウムを含有する第１のキャップ膜をさらに含み、
    前記第２のゲート絶縁膜は、前記第２の高誘電率絶縁膜上に形成され且つアルミニウムを含有する第２のキャップ膜をさらに含むことを特徴とする半導体装置。
  9. 請求項１〜６のいずれか１項に記載の半導体装置において、
    前記第１のＭＩＳトランジスタ及び前記第２のＭＩＳトランジスタはｎＭＩＳトランジスタであり、
    前記第１の高誘電率絶縁膜及び前記第２の高誘電率絶縁膜はランタンを含有することを特徴とする半導体装置。
  10. 請求項９に記載の半導体装置において、
    前記第１のゲート絶縁膜は、前記第１の高誘電率絶縁膜上に形成され且つランタンを含有する第１のキャップ膜をさらに含み、
    前記第２のゲート絶縁膜は、前記第２の高誘電率絶縁膜上に形成され且つランタンを含有する第２のキャップ膜をさらに含むことを特徴とする半導体装置。
  11. 請求項１〜１０のいずれか１項に記載の半導体装置において、
    前記第１の高誘電率絶縁膜及び前記第２の高誘電率絶縁膜はハフニウム又はジルコニウムを含むことを特徴とする半導体装置。
  12. 請求項１〜１１のいずれか１項に記載の半導体装置において、
    前記第１の界面層及び前記第２の界面層はシリコン酸化膜からなることを特徴とする半導体装置。
  13. 請求項１〜１２のいずれか１項に記載の半導体装置において、
    前記第１の高誘電率絶縁膜の厚さと、前記第２の高誘電率絶縁膜の厚さとは同じであることを特徴とする半導体装置。
  14. 請求項１〜１３のいずれか１項に記載の半導体装置において、
    前記第１のゲート電極の材料と、前記第２のゲート電極の材料とは同じであることを特徴とする半導体装置。
  15. 請求項１〜１４のいずれか１項に記載の半導体装置において、
    前記第１のＭＩＳトランジスタの実効仕事関数は、前記第２のＭＩＳトランジスタの実効仕事関数よりも高いことを特徴とする半導体装置。
JP2010205599A 2010-09-14 2010-09-14 半導体装置 Expired - Fee Related JP5444176B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010205599A JP5444176B2 (ja) 2010-09-14 2010-09-14 半導体装置
PCT/JP2011/002868 WO2012035684A1 (ja) 2010-09-14 2011-05-24 半導体装置及びその製造方法
US13/665,305 US8796779B2 (en) 2010-09-14 2012-10-31 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010205599A JP5444176B2 (ja) 2010-09-14 2010-09-14 半導体装置

Publications (2)

Publication Number Publication Date
JP2012064648A JP2012064648A (ja) 2012-03-29
JP5444176B2 true JP5444176B2 (ja) 2014-03-19

Family

ID=45831180

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010205599A Expired - Fee Related JP5444176B2 (ja) 2010-09-14 2010-09-14 半導体装置

Country Status (3)

Country Link
US (1) US8796779B2 (ja)
JP (1) JP5444176B2 (ja)
WO (1) WO2012035684A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5605182B2 (ja) * 2010-11-17 2014-10-15 富士通セミコンダクター株式会社 半導体装置の製造方法及び半導体装置
JP5927017B2 (ja) * 2012-04-20 2016-05-25 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
KR20140034347A (ko) * 2012-08-31 2014-03-20 삼성전자주식회사 반도체 장치 및 그 제조 방법
US20200135873A1 (en) * 2018-10-30 2020-04-30 International Business Machines Corporation Device variation control of vertical transport fin field effect transistor devices by selective oxide deposition for shallow trench isolation formation

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5595922A (en) 1994-10-28 1997-01-21 Texas Instruments Process for thickening selective gate oxide regions
JPH08306797A (ja) * 1995-05-11 1996-11-22 Ricoh Co Ltd 半導体装置の製造方法
WO2003005439A2 (en) * 2001-07-03 2003-01-16 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device comprising mos-transistors having gate oxides of different thicknesses
JP3943881B2 (ja) * 2001-09-25 2007-07-11 株式会社東芝 半導体装置及びその製造方法
JP2004079606A (ja) * 2002-08-12 2004-03-11 Fujitsu Ltd 高誘電率膜を有する半導体装置及びその製造方法
US6787421B2 (en) 2002-08-15 2004-09-07 Freescale Semiconductor, Inc. Method for forming a dual gate oxide device using a metal oxide and resulting device
JP4040425B2 (ja) 2002-10-17 2008-01-30 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US7563730B2 (en) * 2006-08-31 2009-07-21 Micron Technology, Inc. Hafnium lanthanide oxynitride films
JP2009123944A (ja) 2007-11-15 2009-06-04 Panasonic Corp 半導体装置及びその製造方法
JP5464853B2 (ja) 2008-12-29 2014-04-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2010161308A (ja) 2009-01-09 2010-07-22 Toshiba Corp 半導体装置およびその製造方法
JP5465958B2 (ja) * 2009-09-01 2014-04-09 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20130056831A1 (en) 2013-03-07
JP2012064648A (ja) 2012-03-29
US8796779B2 (en) 2014-08-05
WO2012035684A1 (ja) 2012-03-22

Similar Documents

Publication Publication Date Title
US6921691B1 (en) Transistor with dopant-bearing metal in source and drain
JP5235784B2 (ja) 半導体装置
JP5427148B2 (ja) 半導体装置
TWI469262B (zh) 半導體裝置之製造方法及半導體裝置
KR100502426B1 (ko) 듀얼 게이트를 갖는 반도체 소자 및 그 형성 방법
JP2009044051A (ja) 半導体装置及びその製造方法
WO2011036841A1 (ja) 半導体装置及びその製造方法
JP5627165B2 (ja) 半導体装置及び半導体装置の製造方法
WO2010146641A1 (ja) 半導体装置及びその製造方法
JP5444176B2 (ja) 半導体装置
JP2009522796A (ja) 同じ基板上に同じ導電型の低性能及び高性能デバイスを有する半導体デバイス構造体
US8729641B2 (en) Semiconductor device
US20080283974A1 (en) Semiconductor device and method of manufacturing semiconductor device
US7495295B2 (en) Semiconductor device and method for fabricating the same
JP2006013270A (ja) 半導体装置およびその製造方法
JP2008117842A (ja) 半導体装置、およびその製造方法
JP4902888B2 (ja) 半導体装置およびその製造方法
JP5676111B2 (ja) 半導体装置及びその製造方法
JP2009170494A (ja) 半導体装置
JP4828982B2 (ja) 半導体装置の製造方法
JP2012109378A (ja) 半導体装置およびその製造方法
JP2008258354A (ja) 半導体装置及びその製造方法
JP2012023119A (ja) 半導体装置及びその製造方法
JP2004288886A (ja) 半導体装置及びその製造方法
JP2006324528A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120509

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130820

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130913

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131220

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees