KR960005606A - 부하 박막 트랜지스터를 갖는 에스램 장치 - Google Patents

부하 박막 트랜지스터를 갖는 에스램 장치 Download PDF

Info

Publication number
KR960005606A
KR960005606A KR1019950019688A KR19950019688A KR960005606A KR 960005606 A KR960005606 A KR 960005606A KR 1019950019688 A KR1019950019688 A KR 1019950019688A KR 19950019688 A KR19950019688 A KR 19950019688A KR 960005606 A KR960005606 A KR 960005606A
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
node
bit line
gate electrode
Prior art date
Application number
KR1019950019688A
Other languages
English (en)
Other versions
KR0152699B1 (ko
Inventor
가즈히꼬 아베
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR960005606A publication Critical patent/KR960005606A/ko
Application granted granted Critical
Publication of KR0152699B1 publication Critical patent/KR0152699B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H10B10/125—Static random access memory [SRAM] devices comprising a MOSFET load element the MOSFET being a thin film transistor [TFT]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/903—FET configuration adapted for use as static memory cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)
  • Thin Film Transistor (AREA)

Abstract

드레인이 제1,2 전달 벌크 트랜지스터(Qt1, Qt2)를 경유하여 각기 제1, 2비트라인(BL1, BL2)에 접속되는 제1, 2부하 박막 트랜지스터(T1, T2)를 구비하는 플립-플롭을 포함하는 에스램 장치에 있어서, 상기 제2 비트라인이 상기 제1부하 박막 트랜지스터 상에 배열되고, 상기 제1 비트라인이 상기 제2 박막 트랜지스터 상에 배열된다.

Description

부하 박막 트랜지스터를 갖는 에스램 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제8도는 본 발명에 따른 SRAM 셀의 제1실시예를 나타내는 회로도.

Claims (7)

  1. 제1,2전원 공급라인(Vcc, GND)과, 워드라인(WL1)과, 제1,2 비트라인(BL1, BL2)과, 상기 제1,2 노드(N1,N2)와, 상기 제1 전원 공급 라인과 상기 제1 노드 사이에 접속되며 상기 제2 노드에 접속된 게이트 전극(10)을 갖는 제1부하 트랜지스터(T1)와, 상기 제1노드에 접속된 게이트 전극을 갖는 박막 트랜지스터(T2)와, 상기 제1노드와 상기 제2전원 공급라인 사이에 접속되며 상기 제2 노드에 접속된 게이트 전극(5)을 갖는 제1 구동 벌트 트랜지스터(Qd1)와, 상기 제2 노드와 상기 제2 전원 공급라인 사이에 접속되며, 상기 제1 노드에 접속된 게이트 전극(5)을 갖는 제2 구동 벌크 트랜지스터(Qd2)와, 상기 제1 비트라인과 상기 제1 노드사이에 접속되며 상기 워드 라인에 접속된 게이트 전극(5)을 갖는 제1 전달 벌크 트랜지스터(Qt1), 및 상기 제2 비트라인과 상기 노드사이에 접속되며 상기 워드라인에 접속된 게이트 전극(5)을 갖는 제2 전달 트랜지스터(Qt2)를 구비하고, 상기 제2 비트라인은 상기 제1 부하 박막 트랜지스터 근처에 배열되어 제1 기생 부하 박막트랜지스터(T3)를 생성하며, 상기 제1 비트라인은 상기 제2 부하 박막 트랜지스터 근처에 배열되어 제2기생 부하 박막 트랜지스터(T4)를 생성하는 것을 특징으로 하는 에스램 장치.
  2. 제1항에 있어서, 상기 제2 비트라인은 그의 소오스-채널-드레인층(12)에 대해 상기 제1부하 박막 트랜지스터의 게이트 전극의 반대측에 위치하며, 상기 제1 비트라인은 그의 소오스-채널-드레인층(12)에 대해 상기 제2 부하 박막 트랜지스터의 게이트 전극의 반대측에 위치하는 것을 특징으로 하는 에스램 장치.
  3. 제1, 2 전원 공급 라인 (Vcc, GND)과, 동일한 위치에 배치되는 제1, 2 워드라인(WL1, WL2)과, 제1,2 비트라인(BL1, BL2)과, 제1, 2 노드(N1, N2)와, 상기 제1 전원공급라인과 상기 제1 노드 사이에 접속되며 상기 제2 노드에 접속된 게이트 전극(10)을 갖는 제1 부하 박막트랜지스터(T1)와, 상기 제1 전원공급라인과 상기 제2 노드 사이에 접속되며 상기 제1 노드에 접속된 게이트 전극을 갖는 박막 트랜지스터(T2)와, 상기 제1 노드와 상기 제2 전원공급라인 사이에 접속되며 상기 제2 노드사이에 접속된 게이트 전극(5)을 갖는 제1 구동 벌크 트랜지스터(Qd1)와, 상기 제2노드와 상기 제2 전원 공급라인 사이에 접속되며, 상기 제1 노드에 접속된 게이트 전극(5)을 갖는 제2 구동 벌크 트랜지스터(Qd2)와, 상기 제1 비트라인과 상기 제1 노드사이에 접속되며 상기 워드라인에 접속된 게이트 전극(5)을 갖는 제1 전달 벌크 트랜지스터(Qt1), 및 상기 제2 비트라인과 상기 노드사이에 접속되며 상기 워드라인에 접속된 게이트 전극(5)을 갖는 제2 전달 트랜지스터(Qt2)를 구비하고, 상기 제2 비트라인은 상기 제1 부하 박막 트랜지스터 근처에 배열되어 제1 기생 부하 박막 트랜지스터(T3)를 생성하며, 상기 제1 비트라인은 상기 제2 부하 박막 트랜지스터 근처에 배열되어 제2기생 부하 박막 트랜지스터(T4)를 생성하는 것을 특징으로 하는 에스램 장치.
  4. 제3항에 있어서, 상기 제2 비트라인은 그의 소오스-채널-드레인층(12)에 대해 상기 제1 부하 트랜지스터의 게이트 전극의 반대측에 위치하며, 상기 제1 비트라인은 그의 소오스-채널-드레인층(12)에 대해 상기 제2 부하 박막 트랜지스터의 게이트 전극의 반대측에 위치하는 것을 특징으로 하는 에스램 장치.
  5. 제3항에 있어서, 상기 제1, 2 워드라인, 상기 제1,2 비트라인, 상기 제1,2 박막 트랜지스터, 상기 제1,2 구동 벌크 트랜지스터 및 상기 제1,2 전달 트랜지스터는 균형(P)의 일 중심에 대해 대칭인 것을 특징으로 하는 에스램 장치.
  6. 드레인이 제1,2 전달 벌크 트랜지스터(Qt1, Qt2)를 경유하여 각기 제1,2 비트라인(BL1, BL2)에 접속되는 제1,2 부하 박막 트랜지스터(T1, T2)를 구비하는 플립-플롭을 포함하고, 상기 제2 비트라인이 상기 제1 부하 박막 트랜지스터 상에 배열되고, 상기 제1 비트라인이 상기 제2 박막 트랜지스터 상에 배열되는 것을 특징으로 하는 에스램 장치.
  7. 드레인이 제1,2 전달 벌크 트랜지스터(Qt1, Qt2)를 경유하여 각기 제1,2 비트라인(BL1, BL2)에 접속되는 제1,2 부하 박막 트랜지스터(T1, T2)를 구비하는 플립-플롭을 포함하고, 상기 제1 부하 박막 트랜지스터의 게이트 전극이 상기 제1 부하 박막 트랜지스터의 채널 영역 밑에 위치하며, 상기 제2 비트라인은 상기 제1 부하 박막 트랜지스터의 상기 채널 영역 위에 위치하고, 상기 제2 부하 박막 트랜지스터의 게이트 전극이 상기 제2 부하 박막 트랜지스터의 채널 영역 밑에 위치하며, 상기 제1 비트라인은 상기 제2 부하 박막 트랜지스터의 상기 채널 영역위에 위치하는 것을 특징으로 하는 에스램 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950019688A 1994-07-05 1995-07-05 부하 박막 트랜지스터를 갖는 에스램 장치 KR0152699B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP6174882A JP2601202B2 (ja) 1994-07-05 1994-07-05 半導体記憶装置
JP94-174882 1994-07-05

Publications (2)

Publication Number Publication Date
KR960005606A true KR960005606A (ko) 1996-02-23
KR0152699B1 KR0152699B1 (ko) 1998-12-01

Family

ID=15986318

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950019688A KR0152699B1 (ko) 1994-07-05 1995-07-05 부하 박막 트랜지스터를 갖는 에스램 장치

Country Status (5)

Country Link
US (1) US5535155A (ko)
EP (1) EP0691685B1 (ko)
JP (1) JP2601202B2 (ko)
KR (1) KR0152699B1 (ko)
DE (1) DE69524486T2 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2647045B2 (ja) * 1995-02-28 1997-08-27 日本電気株式会社 半導体記憶装置及びその製造方法
JP3701405B2 (ja) * 1996-08-27 2005-09-28 株式会社ルネサステクノロジ スタティック型半導体記憶装置
US5870330A (en) * 1996-12-27 1999-02-09 Stmicroelectronics, Inc. Method of making and structure of SRAM storage cell with N channel thin film transistor load devices
JPH10242299A (ja) 1997-02-27 1998-09-11 Nec Corp 半導体記憶装置及びその製造方法
JP3058119B2 (ja) * 1997-04-25 2000-07-04 日本電気株式会社 半導体装置の製造方法
US5953606A (en) * 1998-04-27 1999-09-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing a TFT SRAM memory device with improved performance
JP4030198B2 (ja) * 1998-08-11 2008-01-09 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
US6040991A (en) * 1999-01-04 2000-03-21 International Business Machines Corporation SRAM memory cell having reduced surface area

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69011038T2 (de) * 1989-11-02 1995-01-05 Seiko Epson Corp Integrierte Halbleiterschaltung.
JPH0770624B2 (ja) * 1990-06-22 1995-07-31 株式会社東芝 半導体集積回路
JP2789931B2 (ja) * 1991-05-27 1998-08-27 日本電気株式会社 半導体装置
JPH05235304A (ja) * 1992-02-25 1993-09-10 Sony Corp Ｔｆｔ負荷型ｓｒａｍ
US5404326A (en) * 1992-06-30 1995-04-04 Sony Corporation Static random access memory cell structure having a thin film transistor load
JP3236720B2 (ja) * 1993-02-10 2001-12-10 三菱電機株式会社 半導体記憶装置およびその製造方法

Also Published As

Publication number Publication date
EP0691685B1 (en) 2001-12-12
DE69524486D1 (de) 2002-01-24
US5535155A (en) 1996-07-09
DE69524486T2 (de) 2002-08-22
EP0691685A1 (en) 1996-01-10
KR0152699B1 (ko) 1998-12-01
JPH0823038A (ja) 1996-01-23
JP2601202B2 (ja) 1997-04-16

Similar Documents

Publication Publication Date Title
JPS6466899A (en) Memory cell
KR910017636A (ko) 반도체 기억장치
KR920010880A (ko) 스태틱형 메모리셀
KR930017024A (ko) 판독 및 판독/기록 포트를 갖는 듀얼 포트 메모리
KR940010348A (ko) 반도체 메모리장치 및 그 제조방법
KR950021672A (ko) 부하로 동작하는 박막트랜지스터를 가진 정적 램
KR960702157A (ko) 반도체 장치
KR960005606A (ko) 부하 박막 트랜지스터를 갖는 에스램 장치
KR900002558A (ko) 출력회로
KR900017193A (ko) 스태틱형 메모리
KR900002323A (ko) 메모리 셀의 센스앰프 구동회로
KR960002349A (ko) 반도체 메모리 디바이스
KR870002593A (ko) 불휘발성 반도체 기억장치
KR970067369A (ko) 반도체 메모리 장치
KR970060221A (ko) 주워드선과 이 주워드선에 상응하게 제공되는 서브워드선을 갖는 반도체 메모리
KR900019041A (ko) 반도체 메모리
KR950012461A (ko) 정적형 반도체 메모리 디바이스
KR940006270A (ko) 박막트랜지스터 부하를 가지는 반도체 메모리장치
KR950021668A (ko) 소프트 에러 내성이 높은 스태틱 랜덤 억세스 메모리 디바이스
KR960026881A (ko) 스태틱 랜덤 액세스 메모리
KR900008523A (ko) 반도체 메모리 소자
KR950007127A (ko) 박막 트랜지스터 부하를 갖는 정적 랜덤 액세스 메모리 소자
KR880004484A (ko) 메모리 셀회로
KR960015912A (ko) 소프트 에러 억제 저항 부하형 sram 셀
KR920022506A (ko) 정전기 파괴에 대한 높은 내성을 갖는 출력 버퍼

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20140603

Year of fee payment: 17

EXPY Expiration of term