KR950024357A - 반도체 소자의 ldd mosfet 제조방법 - Google Patents
반도체 소자의 ldd mosfet 제조방법 Download PDFInfo
- Publication number
- KR950024357A KR950024357A KR1019940001118A KR19940001118A KR950024357A KR 950024357 A KR950024357 A KR 950024357A KR 1019940001118 A KR1019940001118 A KR 1019940001118A KR 19940001118 A KR19940001118 A KR 19940001118A KR 950024357 A KR950024357 A KR 950024357A
- Authority
- KR
- South Korea
- Prior art keywords
- conductive layer
- film
- layer
- auxiliary
- forming
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000012535 impurity Substances 0.000 claims abstract 15
- 238000005530 etching Methods 0.000 claims abstract 13
- 238000000151 deposition Methods 0.000 claims abstract 5
- 238000000034 method Methods 0.000 claims description 33
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims 7
- 125000006850 spacer group Chemical group 0.000 claims 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 4
- 229920005591 polysilicon Polymers 0.000 claims 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 4
- 239000004020 conductor Substances 0.000 claims 2
- 238000011065 in-situ storage Methods 0.000 claims 2
- 238000005468 ion implantation Methods 0.000 claims 2
- 229910021332 silicide Inorganic materials 0.000 claims 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims 2
- 241000238631 Hexapoda Species 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 1
- 230000004888 barrier function Effects 0.000 claims 1
- 230000000295 complement effect Effects 0.000 claims 1
- 238000001312 dry etching Methods 0.000 claims 1
- 238000010438 heat treatment Methods 0.000 claims 1
- 238000007654 immersion Methods 0.000 claims 1
- 150000004767 nitrides Chemical class 0.000 claims 1
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 229910052698 phosphorus Inorganic materials 0.000 claims 1
- 239000011574 phosphorus Substances 0.000 claims 1
- -1 phosphorus ions Chemical class 0.000 claims 1
- 229910052814 silicon oxide Inorganic materials 0.000 claims 1
- 230000005669 field effect Effects 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명에 반도체 소자 제조방법의 한예는 반도체 기판위에 제1절연막, 도전층, 및 보조막믈 차례로 형성하는 단계와, 상기 보조막의 소정 부위를 제거하여 상기 도전층위에 게이트 패턴과 갈은 보조막 패턴을 형성하는 단계와, 상기 보조막패턴과 상기 노출된 도전층위에 임시막을 데포지션하고 에치백하여 상기 보조막패턴의 측벽에 임시막스페이스를 형성하는 단계와, 상기 보조막패턴과 상기 임시막스페이스를 마스크로하여 상기 도전층의 소정부위를 제거한 후, 상기 반도체 기판 내에 고농도의 제1불순물 매몰층을 형성하는 단계와, 상기 임시막스페이스를 제거하고, 상기 보조막 패턴만을 마스크로 이용하여 상기 도전층을 에치하여 게이트 전극을 형성하고, 이어서 상기 반도체 기판내에 저농도의 제2불순물 매몰층을 형성하는 단계를 포함한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제9도는 본 발명에 따른 반도체 장치의 LDD를 갖는 MOS형 전계효과 트랜지스터 제조방법 중 제1실시예를 도시한 실리콘 기판의 부분 단면도이다,
제10도는 본 발명에 따른 반도체 장치의 LDD를 갖는 MOS형 전계효과 트랜지스터 제조방법 중 제2실시예를 도시한 실리콘 기판의 부분 단면도이다.
Claims (24)
- 반도체 소자 제조방법에 있어서, (가)반도체 기판위에 제1절연막, 도전층, 및 보조막을 차례로 형성하는 단계와, (나) 상기 보조막을 식각하여 게이트영역에 보조막 패턴을 형성하는 단계와, (다) 상기 보조막패턴의 측면에 임시막 사이드 월 스페이스를 형성하는 단계와, (라) 상기 보조막패턴과 상기 임시막 사이드 월 스페이스를 마스크로하여 상기 도전층을 식각한 후, 상기 반도체 기판 내에 고농도의 제1불순물 매몰층을 형성하는 단계와, (마) 상기 임시막스페이스를 제거하고, 상기 보조막패턴만을 마스크로 이용하여 상기 도전층을 에치하여 게이트 전극을 형성하고, 이어서 상기 반도체 기판내에 저농도의 제2불순물매몰충을 형성하는 단계를 포함하여 이루어지는 MOSFET 제조방법.
- 제1항에 있어서, 상기 (가)단계에서 제1절연막은 열산화공정으로 실리콘 산화막을 형성하는 것이 특징인 반도체 장치의 MOSFET 제조방법.
- 제1항에 있어서, 상기 (가)단계에서 도전층은 폴리실리콘으로 형성하는 것이 특징인 MOSFET제조 방법.
- 제1항에 있어서, 상기 (가)단계에서 도전층은 LPCVD방식을 이용하여 인-시튜 도핑된 폴리 실리콘을 2000Å 두께로 증착하여 형성하는 것이 특징인 MOSFET제조방법.
- 제1항에 있어서, 상기 (가)단계에서 보조막은 CVD방식으로 산화막을 증착하여 형성하는 것이 특징인 반도체 장치의 MOSFET제조방법.
- 제1항에 있어서, 상기 (다)단계에서 임시막 사이드 월 스페이스는 질화막으로 형성하는 것이 특징인 MOSFET제조방법.
- 제6항에 있어서, 상기 임시막 사이드 월 스페이스의 형성은 실리콘 질화막을 LPCVD방식으로 1500Å 두께로 증착하고, 이 실리콘 질화막을 CHF3/CF4기체 플라즈마를 원으로 하고 상기 도전층을 에치-스톱층으로 이용하는 비등방성식각을 실시하여 형성하는 것이 특징인 MOSFET제조방법.
- 제1항에 있어서, 상기 도전층의 식각방법은, 상기 보조막패턴과 상기 임시막스페이스를 식각장애막으로 이용하고 상기 제1절연막을 에치스톱층으로 이용하여 HBr/Cl2기체 플라즈마를 원으로 하는 건식식각으로 제거하는 것이 특징인 MOSFET제조방법.
- 제1항에 있어서, 상기 제1불순물매몰층은 As이온을 5.0*1013ions/㎠의 농도와 40KeV에너지 조건으로 실시하는 제1이온주입공정으로 형성하는 것이 특징인 MOSFET제조방법.
- 제1항에 있어서, 상기 제2 불순물매몰층은 인 이온을 2,0*1013ions/㎠의 농도와 30KeV에너지 조건으로 실시하는 제2이온 주입공정으로 형성하는 것이 특징인 MOSFET제조방법.
- 제1항에 있어서, 상기 임시막스페이스의 제거하는 방법은 180℃의 H3PO4용액에 담그어 습식식각으로 제거하는 것이 특징인 MOSFET재조방법.
- 제1항에 있어서, 상기 (가)단계에서 도전층은 도전성재질의 제1도전층으로 형성하고, 상기 보조막은 상기 제1도전층과는 다른 도전성 물질로 된 제2도전층으로 형성하는 것이 특징인 MOSFET제조방법.
- 제12항에 있어서, 상기 제1도전층은 폴리실리콘으로 형성하고 제2도전층은 실리사이드로 형성하는 것이 특징인 MOSFET제조방법.
- 제12항에 있어서, 상기 제1도전층은 LPCVD방식을 이용하여 인-시튜 도핑된 플리실리콘을 2000Å 정도의 두께로 형성하고, 제2도전층은 CVD W실리사이드를 1500Å 정도의 두께로 형성하는 것이 특징인 MOSFET제조방법.
- 제12항에 있어서, 상기 임시막사이드 월 스페이스퍼 형성은 실리콘 질화막을 LPCVD방식으로 1500Å 두께로 증착하고, 이 실리콘 질화막을 CHF3/CF4기체 플라즈마를 원으로 하고 상기 제1도전층을 에치-스톱층으로 이용하는 비등방성식각을 실시하여 형성하는 것이 특징인 MOSFET제조방법.
- 제1항에 있어서, 상기 (마)단계후 상기 제1 불순물매몰층과 상기 제2불순물매몰층을 870℃의 정도의 온도조건으로 약40분간 열처리하는 단계를 추가하는 것이 특징인 MOSFET제조방법.
- 제1항에 있어서, 상기 반도체 기판은 P헝 실리콘 기판을 사용하는 것이 특징인 MOSFET제조방법.
- 제1항에 있어서, 상기 제1불순물영역은 BF2나 B이온을 사용하고 5.0*1013ions/㎠의 농도와 40KeV에너지 조건으로 실시하는 것이 특징인 MOSFET제조방법.
- 제1항에 있어서, 상기 제2불순물영역은 BF2나 B이온을 사용하고 2.0*1013ions/㎠의 농도와 30KeV에너지 조건으로 실시하는 것이 특징인 MOSFET제조방법.
- CMOS 트랜지스터를 제조하는 방법에 있어서, 가), 반도체 기판위에 제1절연막, 도전층 및 보저막을 차례로 형성되는 단계, 상기 보조막을 식각하여 게이트 영역에 상기 보조막 패턴을 형성하는 단계, 상기 보조막 패턴 측면에 임시막 사이드월 스페이서를 형성하는 단계, 나), NMOS영역을 정의하고 , 상기 NMOS영역의 보조막 패턴과 임시막 사이드월 스패이서를 마스크로 하여 도전층을 식각하는 단계, 상기 식각된 도전층을 마스크로 하여 n형 고농도 불순물 영역을 형성하는 단계, 임시막 사이드월 스페이서를 제거하고, 상기 보조막 패턴을 마스크로 하여 상기 도전층을 식각하여 NMOS게이트전극을, 형성하는 공정, 상기 NKOS게이트 전극을 마스크로 하여 n형 저농도 불순물 영역을 형성하는 단계, 다), PMOS영역을 정의하고, 상기 PMOS영역의 보조막 패턴과 임시막 사이드월 스페이서를 마스크로 하여 도전층을 식각하는 단계, 상기 식각된 도전층을 마스크로 하여 P헝 고농도 불순물 영역을 형성하는 단계, 임시막 사이드월 스페이서를 제거하고, 상기 보조막 패턴을 마스크로 하여 상기 도전층을 식각하여 PMOS게이트 전극을 형성하는 단계, 상기 PMOS게이트 전극을 마스크로하여 P형 저농도 불순물 영역을 형성하는 단계를 포함하는 CMOS 트랜지스터의 제조방법.
- 제20항에 있어서, 임시막 사이드 월 스페이서는 도전층과 보조막에 대해서 선택식각성이 있는 실리콘 질화막으로 형성하는 것이 특징인 CMOS 트랜지스터의 제조방법.
- 제20항에 있어서, 상기 나)단계에서 n형 고농도 불순물영역을 형성한 후 온도 약 900℃, O2개스 분위기하에서 수분 정도 열처리를 실시하는 것이 특징인 CMOS 트랜지스터의 제조방법.
- 제20항에 있어서, 상기 가)공정 후 제1산화막을 형성하고, NMOS 공정 진행때는 NMOS영역을 오픈하고, 상기 나)공정 후 제2산화막을 형성하고, PMOS 공정 진행때는 PMOS 영역을 오픈하는 것을 특징으로 하는 것이 특징인 CMOS 트랜지스터치 제조방법.
- 제20항에 있어서, 상기 반도체기판을 p-웰과 N-웰이 형성되어 있는 것이 특징인 CMOS 트랜지스터의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940001118A KR0129125B1 (ko) | 1994-01-21 | 1994-01-21 | 반도체 소자의 ldd mosfet 제조방법 |
JP6178138A JP2735486B2 (ja) | 1994-01-21 | 1994-07-29 | Mosfetの製造方法 |
US08/376,514 US5468665A (en) | 1994-01-21 | 1995-01-23 | Process for making a semiconductor MOS transistor employing a temporary spacer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940001118A KR0129125B1 (ko) | 1994-01-21 | 1994-01-21 | 반도체 소자의 ldd mosfet 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR950024357A true KR950024357A (ko) | 1995-08-21 |
KR0129125B1 KR0129125B1 (ko) | 1998-04-07 |
Family
ID=19376053
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940001118A KR0129125B1 (ko) | 1994-01-21 | 1994-01-21 | 반도체 소자의 ldd mosfet 제조방법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5468665A (ko) |
JP (1) | JP2735486B2 (ko) |
KR (1) | KR0129125B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100554201B1 (ko) * | 1999-03-29 | 2006-02-22 | 페어차일드코리아반도체 주식회사 | 씨디모스 제조방법 |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW301032B (en) * | 1996-06-27 | 1997-03-21 | Winbond Electronics Corp | Structure of self-aligned salicide device with double sidewall spacers and fabrication method thereof |
US6037254A (en) * | 1996-10-31 | 2000-03-14 | Texas Instruments Incorporated | Method of making a surface protective layer for improved silicide formation |
US5763312A (en) * | 1997-05-05 | 1998-06-09 | Vanguard International Semiconductor Corporation | Method of fabricating LDD spacers in MOS devices with double spacers and device manufactured thereby |
US5866448A (en) * | 1997-07-30 | 1999-02-02 | Chartered Semiconductor Manufacturing Ltd. | Procedure for forming a lightly-doped-drain structure using polymer layer |
US7009264B1 (en) * | 1997-07-30 | 2006-03-07 | Micron Technology, Inc. | Selective spacer to prevent metal oxide formation during polycide reoxidation |
US5925918A (en) * | 1997-07-30 | 1999-07-20 | Micron, Technology, Inc. | Gate stack with improved sidewall integrity |
US6232188B1 (en) | 1997-07-31 | 2001-05-15 | Texas Instruments Incorporated | CMP-free disposable gate process |
JP3453289B2 (ja) * | 1997-11-28 | 2003-10-06 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
KR100434961B1 (ko) * | 1997-12-27 | 2004-07-16 | 주식회사 하이닉스반도체 | 반도체 소자의 콘택 형성방법 |
KR19990065891A (ko) * | 1998-01-19 | 1999-08-05 | 구본준 | 통합 반도체 소자의 제조방법 |
US6060400A (en) * | 1998-03-26 | 2000-05-09 | The Research Foundation Of State University Of New York | Highly selective chemical dry etching of silicon nitride over silicon and silicon dioxide |
KR100555459B1 (ko) * | 1998-12-15 | 2006-04-21 | 삼성전자주식회사 | Bf₃플라즈마를 사용하여 게이트 전극을 도핑하고 ldd구조를 형성하는 반도체 장치의 제조방법 |
US6339005B1 (en) | 1999-10-22 | 2002-01-15 | International Business Machines Corporation | Disposable spacer for symmetric and asymmetric Schottky contact to SOI MOSFET |
US6277683B1 (en) * | 2000-02-28 | 2001-08-21 | Chartered Semiconductor Manufacturing Ltd. | Method of forming a sidewall spacer and a salicide blocking shape, using only one silicon nitride layer |
US6528376B1 (en) | 2001-11-30 | 2003-03-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Sacrificial spacer layer method for fabricating field effect transistor (FET) device |
US6677646B2 (en) | 2002-04-05 | 2004-01-13 | International Business Machines Corporation | Method and structure of a disposable reversed spacer process for high performance recessed channel CMOS |
KR100572316B1 (ko) * | 2002-10-11 | 2006-04-19 | 삼성전자주식회사 | 역티 형태의 게이트 전극을 갖는 모스 트랜지스터들 및 그제조방법들 |
US7205185B2 (en) * | 2003-09-15 | 2007-04-17 | International Busniess Machines Corporation | Self-aligned planar double-gate process by self-aligned oxidation |
US7723785B2 (en) * | 2007-07-31 | 2010-05-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | High performance power MOS structure |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4599118A (en) * | 1981-12-30 | 1986-07-08 | Mostek Corporation | Method of making MOSFET by multiple implantations followed by a diffusion step |
US4722909A (en) * | 1985-09-26 | 1988-02-02 | Motorola, Inc. | Removable sidewall spacer for lightly doped drain formation using two mask levels |
FR2618011B1 (fr) * | 1987-07-10 | 1992-09-18 | Commissariat Energie Atomique | Procede de fabrication d'une cellule de memoire |
US5217913A (en) * | 1988-08-31 | 1993-06-08 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing an MIS device having lightly doped drain structure and conductive sidewall spacers |
US5202277A (en) * | 1989-12-08 | 1993-04-13 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating a semiconductor device |
JPH0476925A (ja) * | 1990-07-18 | 1992-03-11 | Fujitsu Ltd | 半導体装置の製造方法 |
US5061647A (en) * | 1990-10-12 | 1991-10-29 | Motorola, Inc. | ITLDD transistor having variable work function and method for fabricating the same |
US5162884A (en) * | 1991-03-27 | 1992-11-10 | Sgs-Thomson Microelectronics, Inc. | Insulated gate field-effect transistor with gate-drain overlap and method of making the same |
US5182619A (en) * | 1991-09-03 | 1993-01-26 | Motorola, Inc. | Semiconductor device having an MOS transistor with overlapped and elevated source and drain |
JP3043135B2 (ja) * | 1991-09-26 | 2000-05-22 | 新日本製鐵株式会社 | 不揮発性半導体メモリの製造方法 |
JPH05121701A (ja) * | 1991-10-25 | 1993-05-18 | Rohm Co Ltd | Nand構造の半導体装置の製造方法 |
US5296410A (en) * | 1992-12-16 | 1994-03-22 | Samsung Electronics Co., Ltd. | Method for separating fine patterns of a semiconductor device |
US5374575A (en) * | 1993-11-23 | 1994-12-20 | Goldstar Electron Co., Ltd. | Method for fabricating MOS transistor |
-
1994
- 1994-01-21 KR KR1019940001118A patent/KR0129125B1/ko not_active IP Right Cessation
- 1994-07-29 JP JP6178138A patent/JP2735486B2/ja not_active Expired - Lifetime
-
1995
- 1995-01-23 US US08/376,514 patent/US5468665A/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100554201B1 (ko) * | 1999-03-29 | 2006-02-22 | 페어차일드코리아반도체 주식회사 | 씨디모스 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
KR0129125B1 (ko) | 1998-04-07 |
US5468665A (en) | 1995-11-21 |
JPH07221293A (ja) | 1995-08-18 |
JP2735486B2 (ja) | 1998-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100512029B1 (ko) | 마스킹 단계들이 감소된 nmos 및 pmos 디바이스 제조 방법 | |
KR950024357A (ko) | 반도체 소자의 ldd mosfet 제조방법 | |
US20060281265A1 (en) | Selective nitridation of gate oxides | |
KR950024362A (ko) | 반도체 모스 트랜지스터 및 그 제조방법 | |
EP0465045B1 (en) | Method of field effect transistor fabrication for integrated circuits | |
US5466615A (en) | Silicon damage free process for double poly emitter and reverse MOS in BiCMOS application | |
US6051459A (en) | Method of making N-channel and P-channel IGFETs using selective doping and activation for the N-channel gate | |
US6218224B1 (en) | Nitride disposable spacer to reduce mask count in CMOS transistor formation | |
US5885874A (en) | Method of making enhancement-mode and depletion-mode IGFETS using selective doping of a gate material | |
KR100414382B1 (ko) | 반도체장치의 제조방법 | |
JPH09167804A (ja) | 半導体装置及びその製造方法 | |
US5817564A (en) | Double diffused MOS device and method | |
US5124817A (en) | Polysilicon emitter and a polysilicon gate using the same etch of polysilicon on a thin gate oxide | |
US6635522B2 (en) | Method of forming a MOS transistor in a semiconductor device and a MOS transistor fabricated thereby | |
US5824596A (en) | POCl3 process flow for doping polysilicon without forming oxide pillars or gate oxide shorts | |
KR970023872A (ko) | 모스 트랜지스터의 제조방법 | |
JP2917696B2 (ja) | Cmos半導体装置の製造方法 | |
JPH08186082A (ja) | 半導体装置の製造方法 | |
KR20010030433A (ko) | 반도체장치 제조방법 | |
US6369434B1 (en) | Nitrogen co-implantation to form shallow junction-extensions of p-type metal oxide semiconductor field effect transistors | |
KR101025917B1 (ko) | Mos 트랜지스터 및 그 제조 방법 | |
KR100589493B1 (ko) | 게이트 산화막 형성방법 | |
KR100358174B1 (ko) | 반도체장치의소오스및드레인형성방법 | |
US20040126976A1 (en) | Method of manufacturing a semiconductor device | |
JP3208952B2 (ja) | 高耐圧トランジスタの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20111024 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20121022 Year of fee payment: 16 |
|
EXPY | Expiration of term |