KR950009925A - 단차비가 감소된 반도체 소자의 콘택홀 형성방법 - Google Patents

단차비가 감소된 반도체 소자의 콘택홀 형성방법 Download PDF

Info

Publication number
KR950009925A
KR950009925A KR1019930018526A KR930018526A KR950009925A KR 950009925 A KR950009925 A KR 950009925A KR 1019930018526 A KR1019930018526 A KR 1019930018526A KR 930018526 A KR930018526 A KR 930018526A KR 950009925 A KR950009925 A KR 950009925A
Authority
KR
South Korea
Prior art keywords
oxide film
device isolation
forming
isolation oxide
contact hole
Prior art date
Application number
KR1019930018526A
Other languages
English (en)
Other versions
KR960016230B1 (ko
Inventor
이경복
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019930018526A priority Critical patent/KR960016230B1/ko
Publication of KR950009925A publication Critical patent/KR950009925A/ko
Application granted granted Critical
Publication of KR960016230B1 publication Critical patent/KR960016230B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 단차비가 감소된 반도체 소자의 콘택홀 형성방법에 관하여 기술한 것으로, 반도체 웨이퍼상에 소자간을 분리하기 위하여 형성하는 소자분리 산화막 또는 트랜지스터의 게이트 전극등의 상부면이 실리콘 기판의 표면과 비슷한 높이로 형성되도록 하여 후공정의 콘택홀의 단차비가 감소되도록 하는 반도체 소자의 콘택홀 형성방법에 관하여 기술된다.

Description

단차비가 감소된 반도체 소자의 콘택홀 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2a도 내지 제2f도는 본 발명에 의한 단차비가 감소된 콘택홀 형성하는 단계를 도시한 단면도.

Claims (3)

  1. 반도체 소자의 콘택홀 형성방법에 있어서, 실리콘 기판(11)상에 제1질화막(19a)을 증착한 후, 마스크 공정 및 식각공정으로 소자분리 산화막이 형성될 부분과 게이트 전극이 형성될 부분이 제1질화막(19a)을 식각하는 단계와, 상기 단계로부터 열적으로 산화공정을 실시하여 소자분리영역에 제1소자분리 산화막(12a)을, 게이트 전극이 형성될 부분에 산화막(20)을 동시에 형성하는 단계와, 상기 단계로부터 형성된 제1소자분리 산화막(12a) 및 산화막(20)을 제거한 후, 전체구조상부에 제2질화막(19b)을 증착한 다음, 마스크 공정 및 식각공정으로 상기 제1소자분리 산화막(12a)이 제거된 부분에 증착된 제2질화막(19b)을 식각하는 단계와, 상기 단계로부터 다시 열적으로 산화공정을 실시하여 상기 제1소자분리 산화막(12a)이 제거된 부분에 실리콘 기판(11)의 표면 높이가 되도록 제2소자분리 산화막(12b)을 형성한 후, 상기 식각되고 남은 제2질화막(19b)을 제거한 다음, 전체적으로 실리콘 기판(11)상에 게이트 산화막(13)을 형성하는 단계와, 상기 단계로부터 전체구조상부에 폴리실리콘을 증착한 다음, 게이트 전극 마스크를 사용하여 상기 산화막(20)이 제거되어 실리콘 기판(11) 표면이 함몰된 부분에 게이트 전극(14)을 형성한 후, 불순물주입공정으로 소오스/드레인 전극(16)을 형성하는 단계와, 상기 단계로부터 전체구조 상부에 층간 절연막(17)을 두껍게 증착 평탄화한후, 콘택 마스크를 사용하여 콘택홀(18)을 형성하는 단계로 이루어져, 콘택홀의 단차비에 직접적인 영향을 미치는 소자분리 산화막 및 게이트 전극을 실리콘 기판의 표면 높이가 되도록 형성하여 콘택홀의 단차비를 감소시키는 것을 특징으로 하는 소자의 콘택홀 형성방법.
  2. 반도체 소자의 콘택홀 형성방법에 있어서, 실리콘 기판(11)상에 제1질화막(19a)을 증축한 후, 마스크 공정 및 식각공정으로 소자분리 산화막이 형성될 부분과 게이트 전극이 형성될 부분의 제1질화막(19a)을 식각하는 단계와, 상기 단계로부터 열적으로 산화공정을 실시하여 소자분리영역에 제1소자분리 산화막(12a)을, 게이트 전극이 형성될 부분에 산화막(20)을 동시에 형성하는 단계와, 상기 단계로부터 형성된 제1소자분리 산화막(12a) 및 산화막(20)을 제거한 후, 전체구조상부에 제2질화막(19b)을 증착한 다음, 마스크 공정 및 식각공정으로 상기 제1소자분리 산화막(12a)이 제거된 부분에 증착된 제2질화막(19b)을 식각하는 단계와, 상기 단계로부터 다시 열적으로 산화공정을 실시하여 상기 제1소자분리 산화막(12a)이 제거된 부분에 실리콘 기판(11)의 표면 높이가 되도록 제2소자분리 산화막(12b)을 형성한 후, 상기 식각되고 남은 제2질화막(19b)을 제거한 다음, 전체적으로 실리콘 기판(11)상에 게이트 산화막(13)을 형성하는 단계와, 상기 단계로부터 전체구조상부에 폴리실리콘을 증착한 다음, 게이트 전극 마스크 및 금속배선 마스크를 사용하여 상기 산화막(20)이 제거되어 실리콘 기판(11) 표면이 함몰된 부분에 게이트 전극(14)을, 상기 제2소자분리 산화막(12b) 상의 식각흠(21)에 금속배선(14a)을 형성한 후, 불순물 주입공정으로 소오스/드레인 전극(16)을 형성하는 단계와, 상기 단계로부터 전체구조 상부에 층간 절연막(17)을 두껍게 증착 평탄화한 후, 콘택 마스크를 사용하여 콘택홀(18)을 형성하는 단계로 이루어져, 콘택홀의 단차비에 직접적인 영향을 미치는 소자분리 산화막, 게이트 전극 및 소자분리 산화막상에 형성된 금속배선을 실리콘 기판의 표면 높이가 되도록 형성하여 콘택홀의 단차비를 감소시키는 것을 특징으로 하는 소자의 콘택홀 형성방법.
  3. 반도체 소자의 콘택홀 형성방법에 있어서, 공지의 방법에 의해 소자분리 산화막(12)이 형성된 상태에서, 마스크 공정 및 식각공정으로 상기 소자분리 산화막(12) 상부에 소정의 금속배선이 형성될 부분을 일정 깊이로 식각하여 식각홈(21)을 형성한 다음, 전체적으로 실리콘 기판(11)상에 게이트 산화막(13)을 형성하는 단계와, 상기 단계로부터 전체구조상부에 폴리실리콘을 증착한 다음, 게이트 전극 마스크 및 금속배선 마스크를 사용하여 실리콘 기판(11) 상에 게이트 전극(14)을, 상기 소자분리 산화막(12)상의 식각홈(21)에 금속배선(14a)을 형성한 후, 불순물 주입공정으로 소오스/드레인 전극(16)을 형성하는 단계와, 상기 단계로부터 전체구조상부에 층간절연막(17)을 두껍게 증착평탄화한 후, 콘택 마스크를 사용하여 콘택홀(18)을 형성하는 단계로 이루어져, 콘택홀의 단차비에 영향을 미치는 소자분리 산화막상에 형성된 금속배선을 소자분리 산화막 표면 높이가 되도록 형성하여 콘택홀의 단차비를 감소시키는 것을 특징으로 하는 소자의 콘택홀 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930018526A 1993-09-15 1993-09-15 단차비가 감소된 반도체 소자의 콘택홀 형성방법 KR960016230B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930018526A KR960016230B1 (ko) 1993-09-15 1993-09-15 단차비가 감소된 반도체 소자의 콘택홀 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930018526A KR960016230B1 (ko) 1993-09-15 1993-09-15 단차비가 감소된 반도체 소자의 콘택홀 형성방법

Publications (2)

Publication Number Publication Date
KR950009925A true KR950009925A (ko) 1995-04-26
KR960016230B1 KR960016230B1 (ko) 1996-12-07

Family

ID=19363558

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930018526A KR960016230B1 (ko) 1993-09-15 1993-09-15 단차비가 감소된 반도체 소자의 콘택홀 형성방법

Country Status (1)

Country Link
KR (1) KR960016230B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970060491A (ko) * 1996-01-26 1997-08-12 김주용 반도체 소자의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970060491A (ko) * 1996-01-26 1997-08-12 김주용 반도체 소자의 제조방법

Also Published As

Publication number Publication date
KR960016230B1 (ko) 1996-12-07

Similar Documents

Publication Publication Date Title
KR100317219B1 (ko) 기생용량이감소되는반도체장치제조방법
KR100286073B1 (ko) 측벽막을 갖는 mosfet의 제조 방법
KR100242861B1 (ko) 반도체장치의 제조방법
JP3325432B2 (ja) Ｍｏｓ型半導体装置及びその製造方法
KR950009925A (ko) 단차비가 감소된 반도체 소자의 콘택홀 형성방법
JPH04275436A (ja) Ｓｏｉｍｏｓトランジスタ
KR970703615A (ko) 바이폴라 트랜지스터 및 모스 트랜지스터를 구비한 반도체장치의 제조 방법(METHOD OF MANUFACTURING A SEMICONDUCTOR DEVICE WITH BiCMOS CIRCUIT)
KR100307541B1 (ko) 모스 트랜지스터 제조방법
KR100290912B1 (ko) 반도체소자의 격리막 형성방법
KR0142786B1 (ko) 반도체 소자 콘택홀 형성방법
KR19990032670A (ko) 트렌치를 이용한 반도체소자의 커패시터 형성방법
KR950021753A (ko) 전계 효과형 반도체 소자의 제조방법
KR0186186B1 (ko) 반도체소자의 제조방법
KR100511090B1 (ko) 모스페트트랜지스터의 금속배선 형성방법
KR950021724A (ko) 전계 효과형 반도체 소자의 제조방법
KR950021428A (ko) 반도체 장치 및 그 제조방법
KR940016619A (ko) 반도체 소자의 게이트전극 형성방법
KR20020030338A (ko) 반도체 장치 제조방법
KR950021096A (ko) 반도체 소자의 콘택홀 형성방법
KR950021787A (ko) 전계 효과형 반도체 소자의 제조방법
KR970003613A (ko) 반도체소자의 트랜지스터 형성방법
KR930003366A (ko) 반도체 장치의 소자 분리방법
KR970003520A (ko) 미세 반도체 소자의 콘택홀 형성방법
KR950021276A (ko) 반도체 모스펫(mosfet) 제조방법
JPH0216019B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20041119

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee