Claims (3)
반도체 소자의 콘택홀 형성방법에 있어서, 실리콘 기판(11)상에 제1질화막(19a)을 증착한 후, 마스크 공정 및 식각공정으로 소자분리 산화막이 형성될 부분과 게이트 전극이 형성될 부분이 제1질화막(19a)을 식각하는 단계와, 상기 단계로부터 열적으로 산화공정을 실시하여 소자분리영역에 제1소자분리 산화막(12a)을, 게이트 전극이 형성될 부분에 산화막(20)을 동시에 형성하는 단계와, 상기 단계로부터 형성된 제1소자분리 산화막(12a) 및 산화막(20)을 제거한 후, 전체구조상부에 제2질화막(19b)을 증착한 다음, 마스크 공정 및 식각공정으로 상기 제1소자분리 산화막(12a)이 제거된 부분에 증착된 제2질화막(19b)을 식각하는 단계와, 상기 단계로부터 다시 열적으로 산화공정을 실시하여 상기 제1소자분리 산화막(12a)이 제거된 부분에 실리콘 기판(11)의 표면 높이가 되도록 제2소자분리 산화막(12b)을 형성한 후, 상기 식각되고 남은 제2질화막(19b)을 제거한 다음, 전체적으로 실리콘 기판(11)상에 게이트 산화막(13)을 형성하는 단계와, 상기 단계로부터 전체구조상부에 폴리실리콘을 증착한 다음, 게이트 전극 마스크를 사용하여 상기 산화막(20)이 제거되어 실리콘 기판(11) 표면이 함몰된 부분에 게이트 전극(14)을 형성한 후, 불순물주입공정으로 소오스/드레인 전극(16)을 형성하는 단계와, 상기 단계로부터 전체구조 상부에 층간 절연막(17)을 두껍게 증착 평탄화한후, 콘택 마스크를 사용하여 콘택홀(18)을 형성하는 단계로 이루어져, 콘택홀의 단차비에 직접적인 영향을 미치는 소자분리 산화막 및 게이트 전극을 실리콘 기판의 표면 높이가 되도록 형성하여 콘택홀의 단차비를 감소시키는 것을 특징으로 하는 소자의 콘택홀 형성방법.In the method for forming a contact hole of a semiconductor device, after depositing the first nitride film 19a on the silicon substrate 11, the portion where the device isolation oxide film is to be formed and the portion where the gate electrode is to be formed are formed by a mask process and an etching process. Etching the first nitride film 19a, and thermally oxidizing the same to form the first device isolation oxide film 12a in the device isolation region and the oxide film 20 in the portion where the gate electrode is to be formed. And removing the first device isolation oxide film 12a and the oxide film 20 formed from the step, depositing a second nitride film 19b over the entire structure, and then separating the first device by a mask process and an etching process. Etching the second nitride film 19b deposited on the portion where the oxide film 12a is removed, and thermally oxidizing again from the step to remove the first device isolation oxide film 12a from the silicon substrate. Surface height of 11 After forming the second device isolation oxide film 12b as much as possible, removing the etched and remaining second nitride film 19b, and then forming the gate oxide film 13 on the silicon substrate 11 as a whole. After depositing polysilicon on the entire structure, the oxide film 20 was removed using a gate electrode mask to form a gate electrode 14 in a portion where the surface of the silicon substrate 11 was recessed, and then an impurity implantation process. Forming a source / drain electrode 16, and thickening and planarizing the interlayer insulating film 17 over the entire structure from the step, and then forming a contact hole 18 using a contact mask. A device isolation oxide and a gate electrode having a direct influence on the step difference ratio of the hole are formed to be the surface height of the silicon substrate to reduce the step ratio of the contact hole. Taekhol forming method.
반도체 소자의 콘택홀 형성방법에 있어서, 실리콘 기판(11)상에 제1질화막(19a)을 증축한 후, 마스크 공정 및 식각공정으로 소자분리 산화막이 형성될 부분과 게이트 전극이 형성될 부분의 제1질화막(19a)을 식각하는 단계와, 상기 단계로부터 열적으로 산화공정을 실시하여 소자분리영역에 제1소자분리 산화막(12a)을, 게이트 전극이 형성될 부분에 산화막(20)을 동시에 형성하는 단계와, 상기 단계로부터 형성된 제1소자분리 산화막(12a) 및 산화막(20)을 제거한 후, 전체구조상부에 제2질화막(19b)을 증착한 다음, 마스크 공정 및 식각공정으로 상기 제1소자분리 산화막(12a)이 제거된 부분에 증착된 제2질화막(19b)을 식각하는 단계와, 상기 단계로부터 다시 열적으로 산화공정을 실시하여 상기 제1소자분리 산화막(12a)이 제거된 부분에 실리콘 기판(11)의 표면 높이가 되도록 제2소자분리 산화막(12b)을 형성한 후, 상기 식각되고 남은 제2질화막(19b)을 제거한 다음, 전체적으로 실리콘 기판(11)상에 게이트 산화막(13)을 형성하는 단계와, 상기 단계로부터 전체구조상부에 폴리실리콘을 증착한 다음, 게이트 전극 마스크 및 금속배선 마스크를 사용하여 상기 산화막(20)이 제거되어 실리콘 기판(11) 표면이 함몰된 부분에 게이트 전극(14)을, 상기 제2소자분리 산화막(12b) 상의 식각흠(21)에 금속배선(14a)을 형성한 후, 불순물 주입공정으로 소오스/드레인 전극(16)을 형성하는 단계와, 상기 단계로부터 전체구조 상부에 층간 절연막(17)을 두껍게 증착 평탄화한 후, 콘택 마스크를 사용하여 콘택홀(18)을 형성하는 단계로 이루어져, 콘택홀의 단차비에 직접적인 영향을 미치는 소자분리 산화막, 게이트 전극 및 소자분리 산화막상에 형성된 금속배선을 실리콘 기판의 표면 높이가 되도록 형성하여 콘택홀의 단차비를 감소시키는 것을 특징으로 하는 소자의 콘택홀 형성방법.In the method for forming a contact hole of a semiconductor device, after the first nitride film 19a is formed on the silicon substrate 11, a portion of the portion where the device isolation oxide film is to be formed and the gate electrode is to be formed by the mask process and the etching process are formed. Etching the first nitride film 19a, and thermally oxidizing the same to form the first device isolation oxide film 12a in the device isolation region and the oxide film 20 in the portion where the gate electrode is to be formed. And removing the first device isolation oxide film 12a and the oxide film 20 formed from the step, depositing a second nitride film 19b over the entire structure, and then separating the first device by a mask process and an etching process. Etching the second nitride film 19b deposited on the portion where the oxide film 12a is removed, and thermally oxidizing again from the step to remove the first device isolation oxide film 12a from the silicon substrate. Surface height of 11 After forming the second device isolation oxide film 12b as much as possible, removing the etched and remaining second nitride film 19b, and then forming the gate oxide film 13 on the silicon substrate 11 as a whole. After depositing polysilicon on the entire structure, the gate electrode 14 is formed on the portion where the oxide film 20 is removed using the gate electrode mask and the metallization mask to sink the surface of the silicon substrate 11, and the second After the metal wiring 14a is formed on the etch defect 21 on the device isolation oxide film 12b, the source / drain electrode 16 is formed by an impurity implantation process. 17) thickening and planarization, and then forming a contact hole 18 using a contact mask, on the device isolation oxide, gate electrode, and device isolation oxide directly affecting the step ratio of the contact hole. And forming the formed metal wirings so as to be the surface height of the silicon substrate to reduce the step difference ratio of the contact holes.
반도체 소자의 콘택홀 형성방법에 있어서, 공지의 방법에 의해 소자분리 산화막(12)이 형성된 상태에서, 마스크 공정 및 식각공정으로 상기 소자분리 산화막(12) 상부에 소정의 금속배선이 형성될 부분을 일정 깊이로 식각하여 식각홈(21)을 형성한 다음, 전체적으로 실리콘 기판(11)상에 게이트 산화막(13)을 형성하는 단계와, 상기 단계로부터 전체구조상부에 폴리실리콘을 증착한 다음, 게이트 전극 마스크 및 금속배선 마스크를 사용하여 실리콘 기판(11) 상에 게이트 전극(14)을, 상기 소자분리 산화막(12)상의 식각홈(21)에 금속배선(14a)을 형성한 후, 불순물 주입공정으로 소오스/드레인 전극(16)을 형성하는 단계와, 상기 단계로부터 전체구조상부에 층간절연막(17)을 두껍게 증착평탄화한 후, 콘택 마스크를 사용하여 콘택홀(18)을 형성하는 단계로 이루어져, 콘택홀의 단차비에 영향을 미치는 소자분리 산화막상에 형성된 금속배선을 소자분리 산화막 표면 높이가 되도록 형성하여 콘택홀의 단차비를 감소시키는 것을 특징으로 하는 소자의 콘택홀 형성방법.In the method for forming a contact hole of a semiconductor device, in a state where the device isolation oxide film 12 is formed by a known method, a portion where a predetermined metal wiring is to be formed on the device isolation oxide film 12 by a mask process and an etching process is formed. Etching to a predetermined depth to form an etch groove 21, and then forming a gate oxide film 13 on the silicon substrate 11 as a whole, and depositing polysilicon on the entire structure from the step, and then forming a gate electrode. After the gate electrode 14 is formed on the silicon substrate 11 using the mask and the metal wiring mask, and the metal wiring 14a is formed in the etching groove 21 on the device isolation oxide film 12, the impurity implantation process is performed. Forming a source / drain electrode 16, and thickening and depositing the interlayer insulating film 17 over the entire structure from the above step, and then forming a contact hole 18 using a contact mask, A method for forming a contact hole in a device, characterized in that the metal wiring formed on the device isolation oxide film affecting the step difference ratio of the contact hole is formed to have the surface height of the device isolation oxide film to reduce the step difference ratio of the contact hole.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.