KR950007122A - 반도체집적회로장치 및 그 제조방법 - Google Patents

반도체집적회로장치 및 그 제조방법 Download PDF

Info

Publication number
KR950007122A
KR950007122A KR1019940020874A KR19940020874A KR950007122A KR 950007122 A KR950007122 A KR 950007122A KR 1019940020874 A KR1019940020874 A KR 1019940020874A KR 19940020874 A KR19940020874 A KR 19940020874A KR 950007122 A KR950007122 A KR 950007122A
Authority
KR
South Korea
Prior art keywords
conductive film
region
bit line
semiconductor
misfet
Prior art date
Application number
KR1019940020874A
Other languages
English (en)
Other versions
KR100307602B1 (ko
Inventor
가즈히꼬 가지가야
마사유끼 나가무라
도시까즈 다찌바나
고로 기쯔까와
Original Assignee
가나이 쯔또무
가부시끼가이샤 히다찌세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쯔또무, 가부시끼가이샤 히다찌세이사꾸쇼 filed Critical 가나이 쯔또무
Publication of KR950007122A publication Critical patent/KR950007122A/ko
Application granted granted Critical
Publication of KR100307602B1 publication Critical patent/KR100307602B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

반도체집적회로장치 및 그 제조기술에 관한 것으로써 COB구조의 메모리셀을 갖는 DRAM에 있어서 메모리어레이에 근접해서 배치된 직접주변회로의 점유면적을 축소할 수 있는 기술을 제공하기 위해서 반도체기판의 주면상에 형성한 제1도전막으로 메모리셀선택용 MISFET의 게이트전극을 구성하고 상기 제1도전막의 상층에 형성한 제2도전막으로 메모리셀의 데이타를 센스앰프에 전달하는 비트선을 구성하고, 상기 제2도전막의 상층에 형성한 제3도전막으로 정보축적용 용량소자의 축적전극을 구성하고, 상기 제3도전막의 상층에 형성한 제4도전막으로 정보축적용 용량소자의 플레이트전극을 구성한 메모리셀을 구비한 DRAM을 갖는 반도체집적회로장치에 있어서 메모리어레이에 근접해서 배치된 집접주변회로의 트랜지스터와 상기 제4도전막의 상층에 형성한 제5도전막으로 구성된 배선을 상기 제3도전막으로 구성된 패드층을 거쳐서 전기적으로 접속한 것에 의해 패트층의 상부에 형성하는 콘택트홀의 애스펙트비를 작게 한다.
이러한 장치와 방법을 이용하는 것에 의해 직접주변회로의 실효적인 점유면적을 작게할 수 있으므로 반도체칩의 면적을 축소할 수 있고 웨이퍼1매 당의 칩 취득수를 증가시킬 수 있다.
선택도 : 제1도

Description

반도체집적회로장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예인 DRAM의 메모리셀 및 그것에 인접해서 형성된 직접주변회로의 일부의 레이아웃을 도시한 평면도,
제2도는 제1도의 A-A′선 및 B-B′선에 있어서의 단면도.

Claims (25)

  1. 반도체기판의 주면상에 형성한 제1도전막으로 메모리셀선택용 MISFET의 게이트전극을 구성하고, 상기 제1도전막의 상층에 형성한 제2도전막으로 메모리셀의 데이타를 센스앰프에 전달하는 비트선을 구성하고, 상기 제2도전막의 상층에 형성한 제3도전막으로 정보축적용 용량소자의 축적전극을 구성하고, 상기 제3도전막의 상층에 형성한 제4도전막으로 정보축적용 용량소자의 플레이트전극을 구성한 메모리셀을 구비한 DRAM을 갖는 반도체집적회로장치로써, 메모리어레이에 근접해서 배치된 집접주변회로의 트랜지스터와 상기 제4도전막의 상층에 형성한 제5도전막으로 구성된 배선을 상기 제3도전막으로 구성된 패드층을 거쳐서 전기적으로 접속한 것을 특징으로 하는 반도체집적회로장치.
  2. 반도체기판의 주면상에 형성한 제1도전막으로 메모리셀선택용 MISFET의 게이트전극을 구성하고, 상기 제1도전막의 상층에 형성한 제2도전막으로 메모리셀의 데이타를 센스앰프에 전달하는 비트선을 구성하고, 상기 제2도전막의 상층에 형성한 제3도전막으로 정보축적용 용량소자의 축적전극을 구성하고, 상기 제3도전막의 상층에 형성한 제4도전막으로 정보축적용 용량소자의 플레이트전극을 구성한 메모리셀을 구비한 DRAM을 갖는 반도체집적회로장치로써, 메모리어레이에 근접해서 배치된 직접주변회로의 트랜지스터와 상기 제4도전막의 상층에 형성한 제5도전막으로 구성된 배선을 상기 제3도전막으로 구성된 제1의 패드층 및 상기 제4도전막으로 구성된 제2의 패드층을 거쳐서 전기적으로 접속한 것을 특징으로 하는 반도체집적회로장치.
  3. 제1항에 있어서, 상기 직접주변회로의 n채널형 MISFET을 상기 메모리셀의 메모리셀선택용 MISFET과 평면적으로 동일한 형상, 동일한 치수로 구성한 것을 특징으로 하는 반도체집적회로장치.
  4. 제1항에 있어서, 상기 직접주변회로의 제1의 패드층을 상기 메모리셀의 정보축적용 용량소자의 축적전극과 평면적으로 동일한 형상, 동일한 치수로 구성한 것을 특징으로 하는 반도체집적회로장치.
  5. 제1항에 있어서, 상기 직접주변회로는 1쌍의 n채널형 MISFET으로 래치회로를 구성한 센스엠프인 것을 특징으로 하는 반도체집적회로장치.
  6. 제1항에 있어서, 상기 비트선이 상기 제2도전막으로 구성된 서브비트선과 상기 제5도전막으로 구성된 메인 비트선으로 계층화되고, 상기 서브비트선과 상기 메인비트선이 n채널형 MISFET을 거쳐서 접속되어 있는 것을 특징으로 하는 반도체집적회로장치.
  7. DRAM을 갖는 반도체집적회로장치의 제조방법으로써, 반도체기판의 주면상에 형성한 제1도전막으로 메모리셀선택용 MISFET의 게이트전극과 메모리어레이에 근접해서 배치된 직접주변회로의 MISFET의 게이트전극을 형성하는 공정, 상기 제1도전막의 상층에 형성한 제2도전막으로 메모리셀의 데이타를 센스앰프에 전달하는 비트선을 형성하는 공정, 상기 제2도전막의 상층에 형성한 제3도전막으로 정보축적용 용량소자의 축적전극과 상기 직접주변회로의 MISFET의 한쪽의 반도체영역에 접속되는 패드층을 형성하는 공정, 상기 제3도전막의 상층에 형성한 제4도전막으로 정보축적용 용량소자의 플레이트전극을 형성하는 공정, 상기 제4도전막의 상층에 형성한 제5도전막으로 상기 패드층에 접속되는 배선을 형성하는 공정을 갖는 것을 특징으로 하는 반도체 집적회로장치의 제조방법.
  8. DRAM을 갖는 반도체집적회로장치의 제조방법으로써, 반도체기판의 주면상에 형성한 제1도전막으로 메모리셀선택용 MISFET의 게이트전극과 메모리어레이에 근접해서 배치된 직접주변회로의 MISFET의 게이트전극을 형성하는 공정, 상기 제1도전막의 상층에 형성한 제2도전막으로 메모리셀의 데이타를 센스앰프에 전달하는 비트선을 형성하는 공정, 상기 제2도전막의 상층에 형성한 제3도전막으로 정보축적용 용량소자의 축적전극과 상기 직접주변회로의 MISFET의 한쪽의 반도체영역에 접속되는 패드층을 형성하는 공정, 상기 제3도전막의 상층에 형성한 제4도전막으로 정보축적용 용량소자의 플레이트전극과 제1의 패트층에 접속되는 제2의 패드층을 형성하는 공정, 상기 제4도전막의 상층에 형성한 제5도전막으로 상기 제2의 패드층에 접속되는 배선을 형성하는 공정을 갖는 것을 특징으로 하는 반도체 집적회로장치의 제조방법.
  9. 반도체기판상에 메모리셀선택용 MISFET과 용량소자가 직렬로 접속된 메모리셀이 여러개 접속된 제1비트선, 센스앰프에 접속되고 또한 상기 제1비트선과 평행하게 연장하는 제2비트선, 상기 제2비트선과 상기 제1비트선간에 접속되고, 소정의 제1비트선을 상기 제2비트선에 접속하는 스위칭 MISFET을 갖는 반도체 집적회로장치로써, 상기 메모리셀은 제1도전막으로 구성된 게이트전극, 상기 게이트전극의 양끝에 마련된 제2, 제3반도체영역, 상기 제2반도체영역에 접속되고 상기 제1도전막보다도 상층의 제2도전막으로 구성된 제1비트선, 상기 제2반도체영역에 접속되고 상기 제2도전막보다도 상층의 제3도전막으로 구성된 축적전극, 상기 제3도전막보다도 상층의 제4도전막으로 구성되고 상기 축적전극을 덮도록 형성된 플레이트전극으로 이루어지고, 상기 스위칭 MISFET은 상기 제1도전막으로 구성된 게이트전극과 상기 게이트전극의 양끝에 마련된 제3, 제4반도체영역으로 이루어지고, 상기 스위칭 MISFET의 제3반도체영역은 상기 제1비트선에 접속되어 있고, 상기 스위칭 MISFET의 제4반도체영역은 상기 제3도전막과 같은층의 패드전극을 거쳐서 상기 제4도전막보다도 상층의 제5도전막으로 구성된 메인비트선에 접속되어 있는 것을 특징으로 하는 반도체집적회로장치.
  10. 반도체기판상에 메모리셀선택용 MISFET과 용량소자가 직렬로 접속된 메모리셀이 여러개 접속된 제1비트선, 센스앰프에 접속되고 또한 상기 제1비트선과 평행하게 연장하는 제2비트선, 상기 제2비트선과 상기 제1비트선간에 접속되고 소정의 제1비트선을 상기 제2비트선에 접속하는 스위칭 MISFET을 갖는 반도체집적회로장치로써, 그 주면에 메모리셀영역과 상기 메모리셀영역에 인접한 스위치영역을 갖는 반도체기판, 상기 메모리셀영역에 있어서 행 및 열방향으로 배치된 여러개의 제1의 능동영역, 상기 스위치영역에 있어서 행 및 열방향으로 배치된 여러개의 제2의 능동영역, 상기 메모리셀영역에 있어서 행방향으로 연장하고 또한 열방향으로 제1의 피치로 배치된 여러개의 워드선으로써 상기 워드선의 인접하는 1쌍의 워드선은 상기 제1의 능동영역과 교차하는 여러개의 워드선, 상기 스위치영역에 있어서 행방향으로 연장하고 또한 열방향으로 상기 제1의 피치로 배치된 여러개의 배선으로써 상기 배선의 인접하는 1쌍의 배선은 상기 제2의 능동영역과 교차하는 여러개의 배선, 상기 메모리셀 영역에 있어서 상기 인접하는 1쌍의 워드선의 안쪽으로써 또한 상기 제1의 능동영역중에 위치하고 상기 서브비트선에 접속되어 있는 제1반도체영역, 상기 메모리셀영역에 있어서 1쌍의 워드선의 바깥측으로써 또한 상기 제1의 능동영역중에 위치하고 상기 용량소자에 접속되어 있는 제2반도체영역, 상기 스위치영역에 있어서 상기 인접하는 1쌍의 워드선의 바깥측으로써 또한 상기 제1의 농동영역중에 위치하고 상기 용량소자에 접속되어 있는 제2반도체영역, 상기 스위치영역에 있어서 상기 인접하는 1쌍의 배선의 안측으로써 또한 상기 제2의 능동영역중에 위치하고 상기 서브비트선에 접속되어 있는 제3반도체영역과, 상기 스위치영역에 있어서 상기 인접하는 1쌍의 배선으 바같측으로써 또한 상기 제2의 능동영역중에 위치하는 제4반도체영역, 상기 메모리셀영역 및 스위치영역에 있어서 열방향으로 연장하고 행방향으로 소정의 피치로 배치되고 상기 스위치영역에 있어서 상기 제4반도체영역에 접속되어 있는 메인비트선을 갖고, 상기 메모리셀 선택용 MISFET은 상기 워드선과 상기 제1 및 제2반도체영역으로 이루어지고, 상기 스위칭 MISFET은 상기 배선과 상기 제3 및 제4반도체영역으로 이루어지는 반도체집적회로장치.
  11. 제10항에 있어서, 상기 제1 및 제2의 능동영역은 상기 행 및 열방향에 대해서 경사진 방향으로 배치되어 있는 반도체집적회로장치.
  12. 제10항에 있어서, 상기 메모리셀영역에 있어서 상기 서브비트선은 상기 서브비트선과 상기 제1반도체영역간에 형성된 제1플러그전극을 거쳐서 상기 제1반도체영역과 접속되는 반도체집적회로장치.
  13. 제10항에 있어서, 상기 메모리셀영역에 있어서 상기 제2반도체영역은 제2 및 제3플러그전극을 거쳐서 상기 용량소자에 접속되어 있는 반도체집적회로장치.
  14. 제10항에 있어서, 상기 스위칭 MISFET의 제3반도체영역은 상기 제4플러그전극을 거쳐서 상기 서브비트선과 접속되어 있는 반도체집적회로장치.
  15. 제10항에 있어서, 상기 스위칭 MISFET의 제4반도체영역은 제5 및 제6플러그전극을 거쳐서 상기 메인비트선과 접속되어 있는 반도체집적회로장치.
  16. 제10항에 있어서, 상기 용량소자는 축적전극과 축적전극상에 마련된 플레이트전극을 갖고, 상기 제4반도체 영역은 상기 축적전극과 같은 층의 도전막으로 구성된 패드층을 거쳐서 상기 메인비트선에 접속되어 있는 반도체집적회로장치.
  17. 제15항에 있어서, 상기 스위칭 MISFET의 제4반도체영역은 상기 제5 및 제6플러그전극, 상기 축적전극과 같은 층의 도전막으로 구성된 패드층을 거쳐서 상기 메인비트선과 접속되어 있는 반도체집적회로장치.
  18. 제10항에 있어서, 상기 스위치영역에 상기 서브비트선과 프리챠지전압공급배선간에 접속된 프리챠지 MISFET을 또 갖고, 상기 프리챠지 MISFET은 상기 배선과 상기 제3 및 제4반도체영역으로 이루어진 반도체집적회로장치.
  19. 제18항에 있어서, 상기 용량소자는 축적전극과 축적전극상의 플레이트전극을 갖고, 상기 프리챠지전압공급배선은 상기 축적전극과 같은 층의 도전막으로 이루어진 반도체집적회로장치.
  20. 제19항에 있어서, 상기 프리챠지전압공급배선은 상기 행방향으로 연장하는 반도체집적회로장치.
  21. 제18항에 있어서, 상기 프리챠지 MISFET의 게이트전극을 구성하는 배선과, 상기 스위칭 MISFET의 게이트전극을 구성하는 배선은 양자로 상기 1쌍의 배선을 구성하는 반도체집적회로장치.
  22. 제21항에 있어서, 상기 스위칭 MISFET과 상기 프리챠지 MISFET는 1개의 상기 제2의 능동영역중에 형성되어 있는 반도체집적회로장치.
  23. 제21항에 있어서, 상기 스위칭 MISFET과 상기 프리챠지 MISFET는 각각의 제2의 능동영역중에 형성되어 있는 반도체집적회로장치.
  24. 제10항에 있어서, 상기 반도체기판은 상기 메모리셀영역과 스위치영역과는 다른 영역에 주변회로형성영역을 갖고, 상기 주변회로형성영역에는 주변회로용 MISFET이 형성되어 있는 반도체집적회로장치.
  25. 제24항에 있어서, 상기 메모리셀영역과 상기 스위치영역의 반도체기판의 주면은 상기 주변회로형성영역의 반도체기판의 주면보다도 낮은 반도체집적회로장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940020874A 1993-08-30 1994-08-24 반도체집적회로장치및그제조방법 KR100307602B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP21461093 1993-08-30
JP93-214610 1993-08-30

Publications (2)

Publication Number Publication Date
KR950007122A true KR950007122A (ko) 1995-03-21
KR100307602B1 KR100307602B1 (ko) 2001-12-15

Family

ID=16658575

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940020874A KR100307602B1 (ko) 1993-08-30 1994-08-24 반도체집적회로장치및그제조방법

Country Status (2)

Country Link
US (2) US5604365A (ko)
KR (1) KR100307602B1 (ko)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001167591A (ja) * 1999-12-08 2001-06-22 Matsushita Electric Ind Co Ltd 半導体記憶装置
US5917211A (en) * 1988-09-19 1999-06-29 Hitachi, Ltd. Semiconductor integrated circuit, method of fabricating the same and apparatus for fabricating the same
JP2959412B2 (ja) * 1994-09-28 1999-10-06 日本電気株式会社 半導体記憶装置及びその製造方法
US5959319A (en) * 1995-04-18 1999-09-28 Nippon Steel Corporation Semiconductor memory device having word line conductors provided at lower level than memory cell capacitor and method of manufacturing same
KR0161425B1 (ko) * 1995-08-22 1999-02-01 김광호 반도체 장치의 배선 형성 방법
KR0161438B1 (ko) * 1995-09-19 1999-02-01 김광호 미세 크기의 접촉창을 가지는 반도체 메모리 장치 및 그 제조 방법
JP2803712B2 (ja) * 1995-11-10 1998-09-24 日本電気株式会社 半導体記憶装置
US5825061A (en) * 1995-12-06 1998-10-20 Utron Technology Inc. Channel-type stack capacitor for DRAM cell
SG54456A1 (en) * 1996-01-12 1998-11-16 Hitachi Ltd Semconductor integrated circuit device and method for manufacturing the same
JP3869089B2 (ja) 1996-11-14 2007-01-17 株式会社日立製作所 半導体集積回路装置の製造方法
US6229174B1 (en) * 1997-12-08 2001-05-08 Micron Technology, Inc. Contact structure for memory device
JP3599548B2 (ja) * 1997-12-18 2004-12-08 株式会社日立製作所 半導体集積回路装置の製造方法
JPH11204742A (ja) * 1998-01-20 1999-07-30 Sony Corp メモリ及び情報機器
US6292416B1 (en) * 1998-02-11 2001-09-18 Alliance Semiconductor Corporation Apparatus and method of reducing the pre-charge time of bit lines in a random access memory
JP3185745B2 (ja) * 1998-04-01 2001-07-11 日本電気株式会社 半導体メモリセル
US6172387B1 (en) * 1998-05-04 2001-01-09 Micron Technology, Inc. Semiconductor interconnection structure and method
DE19836736C1 (de) * 1998-08-13 1999-12-30 Siemens Ag Kombinierte Vorlade- und Homogenisierschaltung
JP2000200886A (ja) * 1999-01-07 2000-07-18 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6356958B1 (en) 1999-02-08 2002-03-12 Mou-Shiung Lin Integrated circuit module has common function known good integrated circuit die with multiple selectable functions
US6180426B1 (en) * 1999-03-01 2001-01-30 Mou-Shiung Lin High performance sub-system design and assembly
JP3943294B2 (ja) * 1999-08-18 2007-07-11 株式会社ルネサステクノロジ 半導体集積回路装置
JP2001118999A (ja) * 1999-10-15 2001-04-27 Hitachi Ltd ダイナミック型ｒａｍと半導体装置
JP4427847B2 (ja) * 1999-11-04 2010-03-10 エルピーダメモリ株式会社 ダイナミック型ｒａｍと半導体装置
US6458644B1 (en) * 2000-08-31 2002-10-01 United Memories, Inc. Data bus architecture for integrated circuit devices having embedded dynamic random access memory (DRAM) with a large aspect ratio providing reduced capacitance and power requirements
JP2002151665A (ja) 2000-11-14 2002-05-24 Hitachi Ltd 半導体集積回路装置およびその製造方法
KR100408411B1 (ko) * 2001-06-01 2003-12-06 삼성전자주식회사 반도체 메모리 소자 및 그 제조방법
US6632611B2 (en) * 2001-07-20 2003-10-14 Affymetrix, Inc. Method of target enrichment and amplification
US20040065471A1 (en) * 2002-10-07 2004-04-08 The Hong Kong Polytechnic University Electronic circuit board
JP3897730B2 (ja) * 2003-04-23 2007-03-28 松下電器産業株式会社 半導体記憶装置および半導体集積回路
JP4591809B2 (ja) * 2003-06-27 2010-12-01 エルピーダメモリ株式会社 微細化に対応したメモリアレイ領域のレイアウト方法
JP3920827B2 (ja) * 2003-09-08 2007-05-30 三洋電機株式会社 半導体記憶装置
KR100706233B1 (ko) * 2004-10-08 2007-04-11 삼성전자주식회사 반도체 기억 소자 및 그 제조방법
US7547936B2 (en) * 2004-10-08 2009-06-16 Samsung Electronics Co., Ltd. Semiconductor memory devices including offset active regions
JP2006339343A (ja) * 2005-06-01 2006-12-14 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP6000560B2 (ja) * 2011-02-02 2016-09-28 株式会社半導体エネルギー研究所 半導体メモリ装置
US11100964B1 (en) * 2020-02-10 2021-08-24 Taiwan Semiconductor Manufacturing Company Limited Multi-stage bit line pre-charge
KR20220082148A (ko) * 2020-12-09 2022-06-17 삼성전자주식회사 반도체 메모리 소자

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930010088B1 (ko) * 1985-04-24 1993-10-14 가부시기가이샤 히다찌세이꾸쇼 반도체 기억장치와 그 제조방법
US5235199A (en) * 1988-03-25 1993-08-10 Kabushiki Kaisha Toshiba Semiconductor memory with pad electrode and bit line under stacked capacitor
JP2859363B2 (ja) * 1990-03-20 1999-02-17 富士通株式会社 半導体装置及びその製造方法
KR930009131B1 (ko) * 1991-04-24 1993-09-23 삼성전자 주식회사 초고집적 반도체 메모리장치의 제조방법
JP2990870B2 (ja) * 1991-07-18 1999-12-13 松下電器産業株式会社 半導体集積回路装置及びその製造方法
JP3116478B2 (ja) * 1991-10-29 2000-12-11 ソニー株式会社 半導体メモリ装置
JPH0669449A (ja) * 1992-08-18 1994-03-11 Sony Corp ダイナミックｒａｍの配線構造およびその製造方法

Also Published As

Publication number Publication date
US5976929A (en) 1999-11-02
US5604365A (en) 1997-02-18
KR100307602B1 (ko) 2001-12-15

Similar Documents

Publication Publication Date Title
KR950007122A (ko) 반도체집적회로장치 및 그 제조방법
US4651183A (en) High density one device memory cell arrays
US5032882A (en) Semiconductor device having trench type structure
KR930003329A (ko) 반도체집적회로장치 및 그 제조방법
KR930000761B1 (ko) 배선지연이 적은 배선 및 데코우더를 가진 반도체 집적회로장치
US20100067284A1 (en) Semiconductor Memory Device
KR920010904A (ko) 반도체 기억회로 장치와 그 제조방법
US4638458A (en) Semiconductor memory address lines with varied interval contact holes
KR850006983A (ko) 반도체 메모리 장치
US4631705A (en) Semiconductor integrated circuit memory device
KR940008099A (ko) 적층 캐패시터 셀을 갖는 반도체 메모리
US5194752A (en) Semiconductor memory device
KR20020007421A (ko) 수직형 트랜지스터를 구비한 메모리 셀의 설계 및 배선 방법
CN115020411A (zh) 存储器
JP5462863B2 (ja) 半導体記憶装置
US20020003738A1 (en) Semiconductor integrated circuit device
KR970067851A (ko) 강자성체 비휘발성 메모리 셀 및 메모리 셀 형성 방법
KR950021602A (ko) 셀 선택 트랜지스터의 제어전극 상에 형성된 정보 축적 용량 소자를 각각 가지는 메모리 셀을 포함하는 반도체 기억장치와 그 제조방법
KR100440410B1 (ko) 다중레벨도전체워드라인스트래핑방식
US6570236B2 (en) Semiconductor device
WO2001099152A2 (en) Buried bit line-field plate isolation defined dram cell active areas
US4115871A (en) MOS random memory array
KR100291009B1 (ko) 반도체메모리장치용주변회로
KR960030419A (ko) 반도체 집적회로장치 및 그 제조방법
JPS60234296A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20130801

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140808

Year of fee payment: 14

EXPY Expiration of term