KR930022601A - 반도체 장치의 제조방법 - Google Patents
반도체 장치의 제조방법Info
- Publication number
- KR930022601A KR930022601A KR1019930006004A KR930006004A KR930022601A KR 930022601 A KR930022601 A KR 930022601A KR 1019930006004 A KR1019930006004 A KR 1019930006004A KR 930006004 A KR930006004 A KR 930006004A KR 930022601 A KR930022601 A KR 930022601A
- Authority
- KR
- South Korea
- Prior art keywords
- gate electrode
- silicon substrate
- type silicon
- source
- reduced
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 239000003989 dielectric material Substances 0.000 claims abstract 2
- 239000000463 material Substances 0.000 claims abstract 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052710 silicon Inorganic materials 0.000 abstract description 7
- 239000010703 silicon Substances 0.000 abstract description 7
- 230000003071 parasitic effect Effects 0.000 abstract 3
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 LDD 구조 트랜지스터의 측벽재로 고유전체 재료를 사용하여 LDD 영역의 기생 저항을 작게 했을 경우에 있어서, 게이트 전극과 소스/드레인 영역사이의 게이트 기생 용량을 작게할 수 있다. P형 실리콘 기판(1) 표면상에 게이트산화막 (2)을 통해 설치된 게이트 전극(3)을 마스크로하여, 상기P형 실리콘 기판(1)에 LDD영역의 N-층(11),(12)을 설치하고, 상기게이트 전극(3)의 양측면에 고유전율의 측벽재(4)를 설치하여 이 측벽재(4) 양측의 P형 실리콘기판(1)을 파내려가며 이 파내려간 P형 실리콘 기판(1)에 소스/드레인영역의 N+층(14),(15)을 설치하고 있다. 따라서 게이트 전극(3)과 소스/드레인 영역의 N+(14),(15)사이의 기생용량을 작게할 수 있고, 트랜지스터의 구동능력을 향상시킬 수 있는 동시에 소비전력을 감소시킬 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본발명의 반도체 장치 제조방법의 일실시예를 도시하는 것으로서, P형 실리콘 기판에 소스/드레인 영역을 설치하는 공정을 도시하는 단면도.
제2도는 본 발명인 반도체 장치 제조방법의 일실시예를 도시하는 것으로서, P형 실리콘 기판 표면에 게이트 전극을 설치하는 공정을 도시하는 단면도.
제3도는 본 발명인 반도체 장치 제조방법의 일실시예을 도시하는 것으로서, P형 실리콘 기판에 LDD영역을 설치하는 공정을 도시하는 단면도.
Claims (3)
- 반도체 기판 표면 윗부분에 설치된 게이트 전극의 양측면에 측벽재를 설치하는 공정과, 이 측벽재의 양측 반도체 기판을 파내려가는 공정과, 이 파내려간 반도체 기판에 소스/드레인 영역을 설치하는 공정으로 이루어지는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제1항에 있어서, 상기 반도체 기판에 LDD영역을 설치하는 공정을 가한 것을 특징으로 하는 반도체 장치의 제조방법.
- 제1항에 있어서, 상기 측벽재는 고유전체 재료에 의해 형성되어 있는 것을 특징으로 하는 반도체 장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4094264A JPH0629524A (ja) | 1992-04-14 | 1992-04-14 | 半導体装置の製造方法 |
JP92-094264 | 1992-04-14 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR930022601A true KR930022601A (ko) | 1993-11-24 |
Family
ID=14105428
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019930006004A KR930022601A (ko) | 1992-04-14 | 1993-04-10 | 반도체 장치의 제조방법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5640035A (ko) |
JP (1) | JPH0629524A (ko) |
KR (1) | KR930022601A (ko) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3380086B2 (ja) * | 1995-05-26 | 2003-02-24 | 三菱電機株式会社 | 半導体装置の製造方法 |
US6071825A (en) * | 1995-07-19 | 2000-06-06 | Interuniversitaire Microelektronica Centrum (Imec Vzw) | Fully overlapped nitride-etch defined device and processing sequence |
US5834810A (en) * | 1996-10-17 | 1998-11-10 | Mitsubishi Semiconductor America, Inc. | Asymmetrical vertical lightly doped drain transistor and method of forming the same |
US5814861A (en) * | 1996-10-17 | 1998-09-29 | Mitsubishi Semiconductor America, Inc. | Symmetrical vertical lightly doped drain transistor and method of forming the same |
JPH10284723A (ja) * | 1997-04-01 | 1998-10-23 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
US6812103B2 (en) * | 2002-06-20 | 2004-11-02 | Micron Technology, Inc. | Methods of fabricating a dielectric plug in MOSFETS to suppress short-channel effects |
US7301193B2 (en) * | 2004-01-22 | 2007-11-27 | Spansion Llc | Structure and method for low Vss resistance and reduced DIBL in a floating gate memory cell |
US8258035B2 (en) * | 2007-05-04 | 2012-09-04 | Freescale Semiconductor, Inc. | Method to improve source/drain parasitics in vertical devices |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6390853A (ja) * | 1986-10-06 | 1988-04-21 | Hitachi Ltd | 半導体装置 |
JPS63122174A (ja) * | 1986-11-11 | 1988-05-26 | Hitachi Ltd | 半導体装置およびその製造方法 |
US4906589A (en) * | 1989-02-06 | 1990-03-06 | Industrial Technology Research Institute | Inverse-T LDDFET with self-aligned silicide |
IT1235693B (it) * | 1989-05-02 | 1992-09-21 | Sgs Thomson Microelectronics | Transistore ad effetto di campo superficiale con regione di source e/o di drain scavate per dispositivi ulsi. |
JPH0834313B2 (ja) * | 1989-10-09 | 1996-03-29 | 株式会社東芝 | 半導体装置及びその製造方法 |
-
1992
- 1992-04-14 JP JP4094264A patent/JPH0629524A/ja active Pending
-
1993
- 1993-04-10 KR KR1019930006004A patent/KR930022601A/ko not_active Application Discontinuation
-
1995
- 1995-11-09 US US08/555,550 patent/US5640035A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US5640035A (en) | 1997-06-17 |
JPH0629524A (ja) | 1994-02-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR910017676A (ko) | 박막트랜지스터 | |
KR970072205A (ko) | 에스. 오. 아이(soi)형 트랜지스터 및 그 제조방법 | |
KR960012564A (ko) | 박막 트랜지스터 및 그 형성방법 | |
KR940020594A (ko) | 에스오아이(SOI : silicon on insulator) 구조의 반도체 장치 제조방법 | |
KR970060530A (ko) | 유전체 분리형 박막 반도체 장치 | |
KR930017188A (ko) | 전계효과 트랜지스터 및 그 제조방법 | |
KR950007022A (ko) | 개선된 소오스-하이 성능을 갖는 실리콘 절연체의 트랜지스터 | |
KR940019013A (ko) | 고전압 트랜지스터 | |
KR950034836A (ko) | 절연 게이트 전계 효과 트랜지스터와 그 제조 방법 | |
KR970008332A (ko) | 완전-공핍 동작용 도핑 프로파일을 갖는 soi 트랜지스터 | |
KR960015962A (ko) | 박막트랜지스터 | |
KR920022548A (ko) | 박막 트랜지스터를 향상시키는 반도체 디바이스 | |
KR890004444A (ko) | Mos트랜지스터 | |
KR930022601A (ko) | 반도체 장치의 제조방법 | |
KR960026964A (ko) | 반도체 장치 및 그의 제조 방법 | |
KR960019769A (ko) | 박막트랜지스터 및 그 제조방법 | |
KR950034841A (ko) | 반도체 장치 및 그 제조방법 | |
KR900017190A (ko) | 반도체 집적회로 장치 | |
KR920015641A (ko) | 전계효과 트랜지스터가 구비된 반도체 디바이스 제조방법 | |
KR970024260A (ko) | 채널 영역 아래에 산화막을 가지는 트랜지스터 | |
KR950010138A (ko) | 엠엔오에스(mnos)형 반도체장치 | |
KR970054469A (ko) | 이중(double) 게이트를 갖는 소이 트랜지스터 | |
KR940001451A (ko) | 바텀 게이트를 구비한 fid 폴리 실리콘 tft | |
KR920017275A (ko) | Mos 전계효과형 트랜지스터를 갖는 반도체 장치 및 그 제조방법 | |
KR970054507A (ko) | 박막 트랜지스터 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
J2X1 | Appeal (before the patent court) |
Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL |
|
E801 | Decision on dismissal of amendment |