KR920018582A - 데이타 감지회로 - Google Patents
데이타 감지회로 Download PDFInfo
- Publication number
- KR920018582A KR920018582A KR1019910003584A KR910003584A KR920018582A KR 920018582 A KR920018582 A KR 920018582A KR 1019910003584 A KR1019910003584 A KR 1019910003584A KR 910003584 A KR910003584 A KR 910003584A KR 920018582 A KR920018582 A KR 920018582A
- Authority
- KR
- South Korea
- Prior art keywords
- fet
- terminal
- bit line
- current
- gate
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/065—Differential amplifiers of latching type
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Databases & Information Systems (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
- Read Only Memory (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명을 나타내는 상세회로도.
Claims (5)
- 데이타 감지회로에 있어서, 워드선이 선택되면 전압차가 발생되는 비트선 감지증폭수단⑴, 상기 비트선 감지증폭수단⑴에 비트선(BL1, BL2)으로 연결되어 전압차를 전류차로 변환하는 전압/전류 변환수단⑶ 상기 전압,전류 변화수단⑶에 데이타 라인(DL1,DL2)으로 연결되는 전류감지수단⑷, 상기 전류감지수단⑷에 연결된 전류/전압 변화수단⑸으로 구성됨을 특징으로 하는 데이타 감지회로.
- 제1항에 있어서, 상기 비트선 감지 증폭수단⑴은 워드선(WL)에 게이트단이 연결되고 소오스단은 제1비트선(BL1)에 연결된 FET(N1), 일단은 상기 FET(N1)의 소오스단과 함께 제2비트선(BL1)에 연결되고 타단은 비트선(BL2)에 연결된 비트선 감지 증폭기⑾로 구성됨을 특징으로 하는 데이타 감지회로.
- 제1항에 있어서, 상기 전압/전류 변화수단⑶은 제1비트선(BL1)에 연결된 제1FET(N7), 상기 제1FET(N7)와 제2비트선에 연결된 제2FET(N8)로 구성됨을 특징으로 하는 데이타 감지회로.
- 제1항에 있어서, 상기 전류 감지수단⑷은 제1FET(N11), 상기 제1FET(N11)의 드레인 단과 게이트단이 각각 드레인 단과 게이트단에 서로 연결된 제2FET(N12), 상기 제1FET(N11)의 소오스단이 드레인 단에 연결되고 상기 제2FET(N12)의 소오스단이 게이트단에 연결된 제3FET(N9), 상기 제2FET(N12)의 소오스단이 드레인단에 연결되고 상기 제1FET(N12)의 소오스 단이 게이트단에 연결된 제4FET(N10)로 구성됨을 특징으로 하는 데이타 감지회로.
- 제 1항에 있어서, 전류/전압 변화수단⑸은 게이트단과 드레인단이 연결된 제1FET(P1), 상기 제1FET(P1)의 게이트단과 소오스단에 각각 게이트단과 소오스단이 서로 연결된 제2FET(P2)의 드레인 단이 상기 제1FET(P1)의 드레인 단에 연결되고 상기 전류 감지수단⑷의 출력일단이 게이트단에 연결된 제3FET(N4) 상기 제2FET(P2)의 드레인단이 드레인단에 연결되고 상기 전류 감지수단⑷의 출력의 다른일단이 게이트단에 연결된 제4FET(N5) 상기 제3 및 4FET(N4,N5)에 연결된 제5FET(N6)로 구성됨을 특징으로 하는 데이타 감지회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910003584A KR940003836B1 (ko) | 1991-03-06 | 1991-03-06 | 데이타 감지회로 |
US07/846,179 US5302867A (en) | 1991-03-06 | 1992-03-05 | Apparatus for sensing data in data bus lines |
JP04048873A JP3113372B2 (ja) | 1991-03-06 | 1992-03-05 | データセンス回路 |
DE4207085A DE4207085B8 (de) | 1991-03-06 | 1992-03-06 | Datenleseschaltkreis |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910003584A KR940003836B1 (ko) | 1991-03-06 | 1991-03-06 | 데이타 감지회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR920018582A true KR920018582A (ko) | 1992-10-22 |
KR940003836B1 KR940003836B1 (ko) | 1994-05-03 |
Family
ID=19311816
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019910003584A KR940003836B1 (ko) | 1991-03-06 | 1991-03-06 | 데이타 감지회로 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5302867A (ko) |
JP (1) | JP3113372B2 (ko) |
KR (1) | KR940003836B1 (ko) |
DE (1) | DE4207085B8 (ko) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100304813B1 (ko) * | 1992-12-28 | 2001-11-22 | 사와무라 시코 | 부성저항회로와이를사용한슈미트트리거회로 |
JP3305449B2 (ja) * | 1993-09-17 | 2002-07-22 | 富士通株式会社 | 半導体記憶装置 |
JPH08314795A (ja) * | 1994-05-19 | 1996-11-29 | Hitachi Ltd | 記憶装置の読み出し回路及び記憶システム |
JPH09213078A (ja) * | 1996-02-01 | 1997-08-15 | Hitachi Ltd | 半導体メモリ、デバイス、信号の増幅方法、パストランジスタを制御するための方法および装置 |
JPH1050060A (ja) * | 1996-07-25 | 1998-02-20 | Texas Instr Inc <Ti> | 非差動電流モード技術を用いたデータパスのための装置および方法 |
US8164362B2 (en) * | 2000-02-02 | 2012-04-24 | Broadcom Corporation | Single-ended sense amplifier with sample-and-hold reference |
JP2007207344A (ja) * | 2006-02-01 | 2007-08-16 | Micron Technology Inc | 低電圧データ経路および電流センス増幅器 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5320828A (en) * | 1976-08-11 | 1978-02-25 | Hitachi Ltd | Sense amplifier circuit |
JPS58168310A (ja) * | 1982-03-30 | 1983-10-04 | Fujitsu Ltd | 出力回路 |
JPS61224192A (ja) * | 1985-03-29 | 1986-10-04 | Sony Corp | 読出し増幅器 |
JPS62102499A (ja) * | 1985-10-28 | 1987-05-12 | Nec Corp | メモリ回路 |
US4845681A (en) * | 1987-10-02 | 1989-07-04 | Honeywell Inc. | GaAs SCFL RAM |
JPH01155589A (ja) * | 1987-12-11 | 1989-06-19 | Hitachi Ltd | 半導体記憶装置 |
US4954992A (en) * | 1987-12-24 | 1990-09-04 | Mitsubishi Denki Kabushiki Kaisha | Random access memory having separate read out and write in bus lines for reduced access time and operating method therefor |
-
1991
- 1991-03-06 KR KR1019910003584A patent/KR940003836B1/ko not_active IP Right Cessation
-
1992
- 1992-03-05 JP JP04048873A patent/JP3113372B2/ja not_active Expired - Lifetime
- 1992-03-05 US US07/846,179 patent/US5302867A/en not_active Expired - Lifetime
- 1992-03-06 DE DE4207085A patent/DE4207085B8/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE4207085B8 (de) | 2009-07-09 |
DE4207085A1 (de) | 1992-09-10 |
KR940003836B1 (ko) | 1994-05-03 |
US5302867A (en) | 1994-04-12 |
DE4207085B4 (de) | 2009-02-26 |
JPH0660655A (ja) | 1994-03-04 |
JP3113372B2 (ja) | 2000-11-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR870000703A (ko) | 반도체 메모리 | |
KR920001542A (ko) | 감지 증폭기를 갖는 반도체 메모리 | |
KR900005438A (ko) | 다이나믹형 메모리 | |
KR900019038A (ko) | 다이나믹형 랜덤억세스메모리 | |
KR920017116A (ko) | 전류 감지 증폭회로 | |
KR890010909A (ko) | 반도체 메모리 회로 | |
KR900005440A (ko) | 메모리 | |
KR960706173A (ko) | 비휘발성 반도체 메모리에 대한 감지 증폭기(Sense amplifier for non-volatile semiconductor memory) | |
KR920018582A (ko) | 데이타 감지회로 | |
US4766333A (en) | Current sensing differential amplifier | |
KR970707552A (ko) | 비트라인 레벨 둔감형 센스 증폭기(bitline level insensitive sense amplifier) | |
KR870006572A (ko) | Bimos메모리 감지 증폭기 | |
KR970051189A (ko) | 메모리의 데이타 읽기회로 | |
KR900000906A (ko) | 메모리장치의 센스 앰프 분할 제어회로 | |
KR850002638A (ko) | 센스증폭기 | |
KR900008520A (ko) | 불휘발성 메모리 | |
US6205070B1 (en) | Current sense amplifier | |
KR930008848A (ko) | 반도체 집적회로 | |
KR920000409B1 (ko) | 다이나믹램의 분리회로 | |
KR940001149A (ko) | 반도체 기억장치 | |
KR950001773A (ko) | 반도체 메모리 장치 | |
KR950034263A (ko) | 자동 비트 라인 프리차지 및 등화기능과 함께 비트 라인 부하를 가진 메모리 | |
KR920000078A (ko) | 비휘발성 메모리장치의 센스회로 | |
KR980004981A (ko) | 다뱅크구조에서 데이터 입출력라인 로딩 축소장치 | |
KR940016265A (ko) | 특정 컬럼 선택 드라이버 전압을 가진 디코드화된 소오스 센스 증폭기 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20090427 Year of fee payment: 16 |
|
LAPS | Lapse due to unpaid annual fee |