KR920017219A - 반도체장치와 반도체장치의 제조방법 및 테이프 캐리어 - Google Patents

반도체장치와 반도체장치의 제조방법 및 테이프 캐리어 Download PDF

Info

Publication number
KR920017219A
KR920017219A KR1019920001834A KR920001834A KR920017219A KR 920017219 A KR920017219 A KR 920017219A KR 1019920001834 A KR1019920001834 A KR 1019920001834A KR 920001834 A KR920001834 A KR 920001834A KR 920017219 A KR920017219 A KR 920017219A
Authority
KR
South Korea
Prior art keywords
lead
plastic resin
semiconductor elements
semiconductor device
semiconductor
Prior art date
Application number
KR1019920001834A
Other languages
English (en)
Other versions
KR970001891B1 (ko
Inventor
히로미치 사와야
Original Assignee
아오이 죠이치
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이치, 가부시키가이샤 도시바 filed Critical 아오이 죠이치
Publication of KR920017219A publication Critical patent/KR920017219A/ko
Application granted granted Critical
Publication of KR970001891B1 publication Critical patent/KR970001891B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

내용 없음

Description

반도체장치와 반도체장치의 제조방법 및 테이프 캐리어
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예에 따른 반도체장치의 단면도, 제2도는 본 발명의 제1실시예에 따른 수지밀봉전의 반도체장치의 평면도, 제3도는 본 발명에 따른 리드프레임의 평면도.

Claims (14)

  1. 내부리드(12)와 외부리드(13) 및 섬영역(11)을 갖춘 리드프레임(1)과, 이 리드프레임(1)의 상기 섬영역(11)에 탑재된 복수개의 반도체소자(2A,2B) 및, 상기 리드프레임(1)의 내부리드(12)에 접속되는 외부리드(33) 및 상기 반도체소자(2A,2B)에 형성된 전극패드(38)에 접속되는 내부리드(32)를 갖춘 배선패턴을 구비하고, 또 상기 반도체소자(2A,2B)를 1개씩 그 안에 수용하는 복수의 디바이스홀(36)을 갖춘 가소성 수지테이프(31)를 구비하는 것을 특징으로 하는 반도체장치.
  2. 제1항에 있어서, 상기 리드프레임(1)은 복수의 섬영역(11)을 갖추고, 각 섬영역(11)에는 각각 1개의 반도체소자가 탑재되어 있는 것을 특징으로 하는 반도체장치.
  3. 제1항에 있어서, 상기 리드프레임(1)은 상기 반도체소자(2A,2B)가 복수개 탑재된 섬영역(11)을 적어도 1개 갖춘 것을 특징으로 하는 반도체장치.
  4. 제3항에 있어서, 상기 섬영역(11)의 표면에 세라믹 또는 내열성이 큰 수지로 된 절연막(22)이 형성된 것을 특징으로 하는 반도체장치.
  5. 제1항에 있어서, 상기 가소성 수지테이프(31)에 형성된 배선패턴은 상기 복수개의 반도체소자(2A,2B)에 형성된 상기 전극패드(38)에 접속되고, 상기 반도체소자간을 전기적으로 접속하는 접속리드(34)를 구비하는 것을 특징으로 하는 반도체장치.
  6. 제1항 또는 제5항에 있어서, 상기 전극패드(38)에 접속되는 상기 배선패턴의 내부리드(12) 또는 상기 접속리드(34)와 상기 전극패드(38)와의 사이에 범프전극(21,30)이 개재되어 있는 것을 특징으로 하는 반도체장치.
  7. 제1항에 있어서, 상기 복수개의 반도체소자(2A,2B)중 적어도 1개가 다른 것과 소자의 높이가 다르게 되어 있는 것을 특징으로 하는 반도체장치.
  8. 제1항에 있어서, 상기 반도체소자(2A,2B)와 상기 배선패턴을 갖춘 가소성 수지테이프(31) 및 상기 리드프레임(1)이 수지(4) 밀봉되어 있고, 상기 섬영역(11)에서 상기 반도체소자(2A,2B)가 탑재되어 있는 면과 반대쪽의 면이 상기 밀봉 수지(4)로부터 노출되어 있는 것을 특징으로 하는 반도체장치.
  9. 제1항에 있어서, 상기 반도체소자(2A,2B)와 상기 배선패턴을 갖춘 가소성 수지테이프(31) 및 상기 리드프레임(1)이 수지(4)밀봉되고, 상기 가소성 수지테이프(31)에서 상기 배선패턴이 형성되어 있는 면과 반대쪽의 면이 적어도 부분적으로 상기 밀봉 수지(4)로부터 노출되어 있는 것을 특징으로 하는 반도체장치.
  10. 제1항에 있어서, 상기 배선패턴중 적어도 1개의 내부리드(12)가 상기 반도체소자(2A,2B)의 복수개의 전극패드(38)에 접속되어 있는 것을 특징으로 하는 반도체장치.
  11. 제1항에 있어서, 상기 배선패턴중 적어도 1개의 내부리드(12)가 그외의 내부리드(12)보다 길게 상기 디바이스홀(36)내에 돌출되도록 배치됨과 더불어, 상기 반도체소자(2A,2B)의 임의의 위치에 형성된 전극패드(38)에 접속되도록 되어 있는 것을 특징으로 하는 반도체장치.
  12. 제1항에 있어서, 상기 반도체소자(2A,2B)의 사이가 복수의 상기 가소성 수지테이프(31)의 배선패턴에 의해 전기적으로 접속되고, 인접하는 상기 가소성 수지테이프(31)의 전기적 접속은 한쪽 가소성 수지테이프(31)의 이면에 형성되어 표면의 배선패턴과 관통구멍을 통하여 접속되어 있는 범프전극(21,30)고 다른쪽의 가소성 수지테이프(31)의 배선패턴을 적층하여 접속시킴으로써 행해지는 것을 특징으로 하는 반도체장치.
  13. 반도체소자가 탑재된 복수의 디바이스홀(36)이 형성되어 있는 가소성 수지테이프(31)와, 이 가소성 수지테이프(31)위에 형성되고, 그 선단이 상기 디바이스홀(36)의 각 변으로부터 그 안쪽으로 돌출되어 있는 내부리드(32), 상기 가소성 수지테이프(31)위에 형성되고, 상기 내부리드(32)와 일체적으로 형성된 외부리드(33) 및 상기 가소성 수지테이프(31)의 상기 디바이스홀(36)사이의 영역에 형성되고, 상기 디바이스홀(36)에 배치된 반도체소자의 사이를 전기적으로 접속시키는 접속리드(34)를 구비하는 것을 특징으로 하는 테이프 캐리어.
  14. 복수의 반도체소자(2)를 리드프레임(1)의 섬영역(11)에 탑재하는 공정과, 내부리드(32)와 외부리드(33) 및 접속리드(34)를 갖춘 배선패턴을 구비하고, 복수의 디바이스홀(36)이 형성된 가소성 수지테이프(31)를 상기 리드프레임(1)위에 설치되는 공정, 상기 가소성 수지테이프(31)의 내부리드(32)를 이 내부리드(32)의 선단 또는 상기 반도체소자의 전극패드(38)에 형성된 범프전극(21,30)을 매개로 하여 그 전극패드(38)에 접속시키는 공정, 상기 접속리드(3)를 이 접속리드(34)의 선단 또는 상기 반도체소자의 전극패드에 형성된 상기 범프전극의 매개로 하여 그 전극패드에 접속시킴으로써 상기 복수의 반도체소자간을 전기적으로 접속시키는 공정 및, 상기 가소성 수지테이프(31)의 외부리드(33)를 상기 리드프레임(1)의 외부리드(13)에 접속시키는 공정을 구비하여 구성되는 것을 특징으로 하는 반도체장치의 제조방법.
    ※참고사항:최초출원 내용에 의하여 공개하는 것임.
KR1019920001834A 1991-02-08 1992-02-08 반도체장치와 반도체장치의 제조방법 KR970001891B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP91-018027 1991-02-08
JP1802791 1991-02-08

Publications (2)

Publication Number Publication Date
KR920017219A true KR920017219A (ko) 1992-09-26
KR970001891B1 KR970001891B1 (ko) 1997-02-18

Family

ID=11960187

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920001834A KR970001891B1 (ko) 1991-02-08 1992-02-08 반도체장치와 반도체장치의 제조방법

Country Status (1)

Country Link
KR (1) KR970001891B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040021037A (ko) * 2002-09-02 2004-03-10 주식회사 케이이씨 반도체 패키지
KR100442728B1 (ko) * 2000-04-07 2004-08-02 샤프 가부시키가이샤 반도체장치 및 이를 사용하는 액정모듈
KR100715409B1 (ko) * 2002-12-03 2007-05-07 산요덴키가부시키가이샤 회로 장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001142090A (ja) * 1999-11-11 2001-05-25 Hitachi Ltd 液晶表示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100442728B1 (ko) * 2000-04-07 2004-08-02 샤프 가부시키가이샤 반도체장치 및 이를 사용하는 액정모듈
KR20040021037A (ko) * 2002-09-02 2004-03-10 주식회사 케이이씨 반도체 패키지
KR100715409B1 (ko) * 2002-12-03 2007-05-07 산요덴키가부시키가이샤 회로 장치

Also Published As

Publication number Publication date
KR970001891B1 (ko) 1997-02-18

Similar Documents

Publication Publication Date Title
KR940022755A (ko) 반도체 장치 및 그 제조방법과 반도체장치용 리드프레임(Lead frame)
KR880001180A (ko) 인쇄회로장치
KR930017153A (ko) 반도체 장치
KR960026505A (ko) 반도체 장치 및 그 제조방법
KR950007070A (ko) 반도체 디바이스 패키지 제조 방법
KR920010853A (ko) 수지봉지형 반도체장치
KR950021447A (ko) 반도체 장치 및 그 제조방법
KR950030323A (ko) 반도체 장치와 반도체 장치의 생산방법 및 반도체 모듈
KR920017223A (ko) 반도체장치 및 그 제조방법
KR940001363A (ko) 로우 프로필 오버몰드된 패드 배열 반도체 디바이스 및 그 제조방법
KR970013236A (ko) 금속 회로 기판을 갖는 칩 스케일 패키지
KR830004676A (ko) 회로 패키지들의 제조방법
KR950004467A (ko) 반도체장치 및 그 제조방법
KR920010872A (ko) 멀티칩 모듈
KR960005966A (ko) 반도체 장치와 그의 제조 및 실장방법
KR920001697A (ko) 수직형 반도체 상호 접촉 방법 및 그 구조
KR890001172A (ko) 반도체 장치
KR920017219A (ko) 반도체장치와 반도체장치의 제조방법 및 테이프 캐리어
KR880005685A (ko) 혼성집적회로
KR960035997A (ko) 반도체 패키지 및 그 제조방법
KR950034696A (ko) 초박형 반도체 패키지 및 그 제조방법
US5200642A (en) Internal capacitor arrangement for semiconductor device assembly
KR960019683A (ko) 반도체 장치
KR19980044540A (ko) 클립 리드 패키지
KR100525091B1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030801

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee