KR920007356A - 아나로그-디지탈 변환 시스템 - Google Patents
아나로그-디지탈 변환 시스템 Download PDFInfo
- Publication number
- KR920007356A KR920007356A KR1019910015233A KR910015233A KR920007356A KR 920007356 A KR920007356 A KR 920007356A KR 1019910015233 A KR1019910015233 A KR 1019910015233A KR 910015233 A KR910015233 A KR 910015233A KR 920007356 A KR920007356 A KR 920007356A
- Authority
- KR
- South Korea
- Prior art keywords
- analog
- input terminals
- data input
- conversion system
- digital
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/05—Digital input using the sampling of an analogue quantity at regular intervals of time, input from a/d converter or output to d/a converter
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 양호한 실시예에 따라, A/D 변환기와 하나 이상의 멀티플렉서를 포함하는 A/D 변환기 시스템 도시도.
제2도는 본 발명의 A/D변환기 모듈의 블럭도.
제3도는 제2도에 도시된 제어 레지스터 및 논리 회로(60)의 블럭도.
Claims (4)
- 다수의 데이타 입력 단자(AN16 내지 AN30)과, 적어도 하나의 어드레스 입력 포트(MAO 내지 MA2) 및, 적어도 하나의 데이타 출력 단자(PAO 내지 PA2)를 가진 적어도 하나의 멀티플렉서 회로(10,제1도)에 대해 사용되며, 상기 데이타 입력 단자중 한 단자의 자동 선택을 위한 제공된 아나로그-디지탈 변환 시스템에 있어서, 상기 변환 시스템은 (a)아나로그-디지탈 변환기(6,제1도)와, (b)상기 데이타 입력 단자중 한 단자를 식별하는 어드레스를 한정하는 적어도 하나의 명령 워드(제7도)를 판독하기 위한 수단(60,제2도)및, (c)상기 한 데이타 입력 단자의 아나로그 신호를 샘플링화하기 위해 상기 판독 수단에 응답하는 수단(40,42,제2도)을 포함하는 것을 특징으로 하는 아나로그-디지탈 변환시스템.
- 다수의 데이타 입력 단자(AN16 내지 AN30)와, 적어도 하나의 어드레스 입력 포트(MAO 내지 MA2) 및, 적어도 하나의 데이타 출력 단자(PAO 내지 PA2)를 가진 적어도 하나의 멀티플렉서 회로(10,제1도)에 대해 사용하기 위한 아나로그-디지탈 변환 스템에 있어서, 상기 변환 시스템은 (a)아나로그-디지탈 변환기(6,제1도)와,(b)상기 데이타 입력 단자중 한 단자를 식별하는 일련의 명령 우드(제7도)를 판독하기 위한 수단(60,제2도)및, (c)적어도 2개의 상기 한 데이타 입력 단자의 아나로그 신호를 샘플링화하기 위해 상기 판독 수단에 응답하는 수단(40,42,제2도)을 포함하는 것을 특징으로하는 아나로그-디지탈 변환시스템.
- 다수의 데이타 입력 단자(AN16 내지 AN30)와, 적어도 하나의 어드레스 입력 포트(MAO 내지 MA2) 및,적어도 하나의 데이타 출력 단자(PAO 내지 PA2)를 가진 적어도 하나의 멀티플렉서 회로(10,제1도)에 대해 사용하기 위한 아나로그-디지탈 변환 시스템에 있어서, 상기 변환 시스템은 (a)아나로그-디지탈 변환기(6,제1도)와, (b)상기 데이타 입력 단자중 한 단자를 식별하는 일련의 명령 워드(제7도)를 판독하기 위한 수단(60,제2도)및, (c)적어도 2개의 상기 데이타 입력 단자의 아나로그 신호를 샘플링화하기 위해 상기 판독 수단에 응답하는 수단(40,42, 제2도)을 포함하는 것을 특징으로 하는 아나로그-디지탈 변환 시스템.
- 다수의 데이타 입력 단자(AN16 내지 AN30)과, 적어도 하나의 어드레스 입력 포트(MAO 내지 MA2) 및, 적어도 하나의 데이타 출력 포트(PA0 내지 PA2)를 가진 적어도 하나의 멀티플렉서 회로(10,제1도)에 대해 사용 하기 위한 아나로그-디지탈 변환 시스템에 있어서, 상기 변환 시스템은 아나로그-디지탈 집적 회로(1, 제1도)를 포함하는데, 상기 회로는 (ⅰ)아나로그-디지탈 변환기(6,제1도)와, (ⅱ)다수의 아나로그 입력단자(21,22, 제2도)와 (ⅲ)변환 시퀸스를 한정하는 큐의 형태로 다수의 변환 명령 워드를 판독하기 위한 수단(60,제2도)와, (ⅳ)다수의 대응하는 아나로그 입력 단자의 각각의단자의 아나로그 신호를 차례로 샘플화하기 위해9 상기 큐의 상기다수의 변환 명령 워드에 응답하는 샘플링 수단(60,제2도)과, (ⅴ)상기 아나로그 신호의 샘플화딘 값을 디지탈값으로 변환시키기 위해 상기 샘플링 수단에 응답하는 수단(52) 및, (ⅵ)상기 디지탈 값을 기억시키기 위해 상기변환수단에 응답하는 수단(64)을 포함하는 것을 특징으로 하는 아나로그-디지탈 변환 시스템.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US57724990A | 1990-09-04 | 1990-09-04 | |
| US577,249 | 1990-09-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920007356A true KR920007356A (ko) | 1992-04-28 |
| KR0185727B1 KR0185727B1 (ko) | 1999-04-15 |
Family
ID=24307913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910015233A KR0185727B1 (ko) | 1990-09-04 | 1991-09-02 | 아나로그-디지탈 변환 시스템 |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP0474024B1 (ko) |
| JP (1) | JP3262569B2 (ko) |
| KR (1) | KR0185727B1 (ko) |
| DE (1) | DE69126386T2 (ko) |
| HK (1) | HK1007222A1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6559783B1 (en) | 2000-08-16 | 2003-05-06 | Microchip Technology Incorporated | Programmable auto-converting analog to digital conversion module |
| DE10215405A1 (de) | 2002-04-08 | 2003-10-16 | Bosch Gmbh Robert | Verfahren und Vorrichtung zur Funktionsprüfung eines Analog-Digital-Wandlers sowie Analog-Digital-Wandler |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB8527676D0 (en) * | 1985-11-09 | 1985-12-11 | Burr Brown Ltd | Interfacing between analog signals & system bus |
| DE68926191T2 (de) * | 1988-07-13 | 1996-11-28 | Nippon Electric Co | Ein-Chip-Datenprozessor mit eingebautem A/D-Wandler |
| US4933676A (en) * | 1989-06-12 | 1990-06-12 | Technology 80, Inc. | Programmable multi-input A/D converter |
-
1991
- 1991-08-21 DE DE69126386T patent/DE69126386T2/de not_active Expired - Fee Related
- 1991-08-21 EP EP91113951A patent/EP0474024B1/en not_active Expired - Lifetime
- 1991-08-26 JP JP23880791A patent/JP3262569B2/ja not_active Expired - Fee Related
- 1991-09-02 KR KR1019910015233A patent/KR0185727B1/ko not_active IP Right Cessation
-
1998
- 1998-06-24 HK HK98106256A patent/HK1007222A1/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| DE69126386T2 (de) | 1997-12-18 |
| HK1007222A1 (en) | 1999-04-01 |
| KR0185727B1 (ko) | 1999-04-15 |
| JPH06149479A (ja) | 1994-05-27 |
| JP3262569B2 (ja) | 2002-03-04 |
| DE69126386D1 (de) | 1997-07-10 |
| EP0474024A3 (en) | 1993-09-15 |
| EP0474024A2 (en) | 1992-03-11 |
| EP0474024B1 (en) | 1997-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920007358A (ko) | 아나로그-디지탈 변환 시스템 및 아나로그 신호를 디지탈 신호로 변환시키는 방법 | |
| KR850000793A (ko) | 반도체(rom) | |
| KR920007360A (ko) | 아나로그-디지탈 변환 시스템 및 아나로그 신호를 디지탈 신호로 변환시키는 방법 | |
| KR900006863A (ko) | 뉴랄네트워크 시스템(Neural net work system) | |
| JPS57141779A (en) | Character cutout system | |
| KR920007356A (ko) | 아나로그-디지탈 변환 시스템 | |
| US4609906A (en) | Digital-to-analog/analog-to-digital dual mode circuit | |
| GB1468218A (en) | Method and a device for data recording | |
| KR920009123A (ko) | 셀 스위치 | |
| KR910009090A (ko) | 동기 벡터 프로세서내의 비디오 신호를 연속 프로세싱하기 위한 회로 및 이의 작동방법 | |
| US4186383A (en) | Charge weighting digital-to-analog converter | |
| KR920007359A (ko) | 아나로그-디지털 변환 시스템 및 아나로그 신호를 디지탈 신호로 변환시키는 방법 | |
| KR960020008A (ko) | 아날로그/디지털 변환기 | |
| SU560228A1 (ru) | Устройство дл передачи информации из основной пам ти в каналы ввода-вывода | |
| SU1594542A1 (ru) | Устройство дл определени количества единиц в двоичном коде | |
| SU809564A1 (ru) | Дешифратор | |
| JPS5647802A (en) | Analog output device | |
| TH18208EX (th) | วงจรและกรรมวิธีการทำภาวะเชิงเส้นของแอนะลอกเป็นดิจิตอลที่ไม่เป็นเชิงเส้น | |
| SU1383501A1 (ru) | Каскадный аналого-цифровой преобразователь | |
| KR920006836A (ko) | 마이컴의 키메트릭스장치 | |
| JPS57201326A (en) | Multiplexer type digital-to-analog converting system | |
| SU913364A1 (ru) | Преобразователь кода грея в двоичный код 1 | |
| SU813481A1 (ru) | Устройство дл считывани графичес-КОй иНфОРМАции C KAPT | |
| SU1120411A1 (ru) | Ассоциативное запоминающее устройство | |
| SU1137469A2 (ru) | Устройство дл определени старшего значащего разр да |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20081014 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |