DE68926191T2 - Ein-Chip-Datenprozessor mit eingebautem A/D-Wandler - Google Patents

Description

• Die vorliegende Erfindung betrifft einen Ein-Chip-Datenprozessor, wie beispielsweise einen Mikroprozessor oder einen Mikrocomputer und insbesondere eine eingebaute A/D (Analog/Digital)-Konverterschaltung, die auf demselben Halbleitertyp hergestellt ist.
BESCHREIBUNG DES STANDES DER TECHNIK
• Die Dimensionen von Vorrichtungen sind infolge der vorangetriebenen Verbesserung der Herstelltechniken immer weiter verkleinert worden, und demgemäß hat sich die Anzahl der Bauteilelemente pro Chip erhöht. Daher wird auf einem einzelnen Chip eine komplexe Schaltung realisiert, und es besteht die Tendenz, daß periphere Schaltungen und ein Mikroprozessor sich einen Chip teilen. Beispielsweise ist eine A/D-Konverterschaltung eine beliebte und wichtige, periphere Schaltung, bei der Autoverwendung sowie als auch ein Servomechanismus, und sie wird häufig in Verbindung mit einem Mikroprozessor zur Steuerung des Mechanismus verwendet. Somit wird die A/D-Konverterschaltung mit dem Mikroprozessor bei verschiedenen Anwendungen kombiniert, und ein Ein-Chip-Mikroprozessor mit eingebauter A/D-Konverterschaltung ist für diese Anwendungen entwickelt worden.
• Fig. 1 zeigt ein typisches Beispiel des Ein-Chip-Mikroprozessors mit eingebauter A/D-Konverterschaltung. Eine zentrale Prozessoreinheit 2 und eine A/D-Konverterschaltung 3 teilen sich einen Halbleiterchip 1, die miteinander über ein internes Bussystem 4 verbindbar sind. Die zentrale Prozessoreinheit 2 holt an von der A/D-Konverterschaltung zugeführten Daten sequentiell programmierte Instruktionscodes und führt diese zur Datenverarbeitung aus, und die A/D-Konverterschaltung 3 treibt eine Interruptsignalleitung 5 zur Anforderung einer Interruptservice-Routine.
• Die A/D-Konverterschaltung 3 enthält eine Vielzahl von Eingangsknoten 6, 7, 8, 9, 10, 11, 12 und 13 und einen Analog- Multiplexer 14 und eine A/D-Konvertereinheit 15, eine Vielzahl von Registern 16, 17, 18, 19, 20, 21, 22 und 23, und eine Steuereinheit 24. Die Eingangsknoten 6 und 13 sind parallel zu den außerhalb liegenden Signalgeneratoren (nicht dargestellt) gekoppelt, wie beispielsweise Sensorbauemheiten, die unabhängig analoge Spannungssignale erzeugen. Der Analog-Multiplexer spricht auf ein Mehrfach-Bit-Wählsignal an den Signalleitungen 25 an, und ist für eines der analogen Spannungssignale durchlässig. Das analoge Spannungssignal, das durch den Analog-Multiplexer 14 durchgeht, wird der A/D-Konvertereinheit 15 zugeführt, und wird dann in ein digitales Signal umgewandelt, das bezüglich seines Wertes mit dem analogen Spannungssignal gleichwertig ist. Das so erzeugte digitale Signal wird einem der Register 16 bis 23 zugeführt, das durch ein Adressensignal auf den Adreßsignalleitungen 26 bezeichnet ist, und wird in diesem gespeichert. Dann werden die vorbestimmten A/D-Konversionsvorgänge durchgeführt, die Steuereinheit erzeugt ein Interruptanfragesignal, das über die Interruptsignalleitung 5 der zentralen Prozessoreinheit 2 zugeführt wird. Mit dem Interruptanfragesignal wird die zentrale Prozessoreinheit 2 auf die Interruptservice-Routine verzweigt, und holt die Datenbits, die in den Registern 16 bis 23 in digitaler Form gespeichert sind, zur Datenverarbeitung.
• Somit erzeugt die Steuereinheit 24 nicht nur eine Zeitsteuerung für die Interruptservice-Routine, sondern auch eine Überwachung des Multiplexers 14, der der A/D-Konvertereinheit 15 und den Registern 16 bis 23 zugeordnet ist, und aus diesem Grund ist er mit zwei Registern 27 und 28 versehen. Das Regi-
• -2ster 27 wird zum Erzeugen des Wählsignals verwendet, und eine codierte Knotenwahl ist für den Steuerungsvorgang am Mulitplexer 14 in dem Register 27 gespeichert. Andererseits ist im Register 28 ein Funkionscode gespeichert, der die Funktion der A/D-Konverterschaltung 3 definiert. Beide Register 27 und 28 sind für die zentrale Prozessoreinheit 2 zugänglich und demgemäß werden der Knotenwählcode und der Funktionscode von der zentralen Prozessoreinheit 2 den Registern 27 bzw. 28 zugeführt.
• Die A/D-Konverterschaltung 3 hat üblicherweise zwei Betriebsmodi, d.h. einen festliegenden Betriebsmodus und einen Abtastbetriebsmodus, in Abhängigkeit von dem Funktionscode. In dem festliegenden Betriebsmodus ist der Knotenwählcode während des Betriebes fest in dem Register 27 gespeichert, und aus diesem Grund überträgt der Multiplexer 14 ein analoges Spannungssignal an den Eingangsknoten, der durch den Knotenwählcode spezifiziert ist, auf die A/D-Konvertereinheit 15. Andererseits wird der Knotenwählcode periodisch geändert, um die Eingangsknoten 6 bis 13 während des Abtastbetriebsmodus abzutasten, und der Multiplexer 14 wird sequentiell für alle Eingangsknoten 6 bis 13 durchlässig, wodurch ermöglicht wird, daß alle analogen Spannungssignale der A/D-Konvertereinheit 15 zugeführt werden. Diese zwei Betriebsmodi beziehen sich direkt auf den Ausgangspunkt der vorliegenden Erfindung, so daß die Beschreibung im folgenden für den feststehenden Betriebsmodus sowie auch den Abtastbetriebsmodus unter getrennten Untertiteln gegeben wird.
FESTSTEHENDER BETRIEBSMODUS
• Wenn der Funktionscode den Wert "0" hat, ist der festliegende Betriebsmodus an der A/D-Konverterschaltung 3 errichtet, und demgemäß wandelt die A/D-Konvertereinheit 15 fortlaufend das analoge Spannungssignal an einem der Eingangsknoten 6 bis 13, der durch den Knotenwählcode im Register 27 spezifiziert ist, um. Der Wert des Knotenwählcodes gibt den Ort des spezifizierten Eingangsknotens an. Wenn nämlich der Knotenwählcode einen Wert von "5" hat, überträgt der Multiplexer 14 das analoge Spannungssignal an dem Eingangsknoten 11 an die A/D-Konvertereinheit 15, wenn jedoch der Wert "7" für den Knotenwählcode angegeben ist, geht das analoge Spannungssignal am Eingangsknoten 13 durch den Multiplexer 14 hindurch und erreicht die A/D-Konvertereinheit 15. Nach der A/D-Konversion wird das digitale Signal in einem der Register 16 bis 23 zugeführt. Da die Register 16 bis 23 jeweils den Eingangsknoten 6 bis 13 zugeordnet sind, wird das digitale Signal in dem zugehörigen Register gespeichert. Wenn beispielsweise der Eingangsknoten 11 durch den Knotenwählcode spezifiziert ist, wird das digitale Signal im dem Register 21 gespeichert, wenn jedoch der Eingangsknoten 13 durch den Code gewählt ist, wird fortlaufend das Register 23 für das digitale Signal verwendet.
• Somit fixiert die A/D-Konvertereinheit 15 den Umwandlungsvorgang bei einem der analogen Spannungssignale und erzeugt eine Reihe von digitalen Signalen. Wie vorstehend beschrieben wird nur eines der zugehörigen Register für die digitalen Signale verwendet, und aus diesem Grund erzeugt die Steuereinheit 24 periodisch das Interruptanfragesignal nach der Beendigung jedes einzelnen A/D-Konversionsvorganges.
Abtastbetriebsmodus
• Der Abtastbetriebsmodus ist durch den Funktionscode "1" repräsentiert, und die A/D-Konvertereinheit 15 wiederholt den A/D- Konversionsvorgang für die Eingangsknoten 6 bis 13.
• Im einzelnen startet der Abtastbetriebsmodus mit einem Speichern des Funktionscodes "1", der von der zentralen Prozessoreinheit 2 zugeführt ist. Wann immer der Abtastbetriebsmodus in der A/D-Konverterschaltung 3 errichtet ist, ist der Knotenwählcode, der von der zentralen Prozessoreinheit 2 zugeführt wird, ungültig gemacht, und die Steuereinheit 24 leitet sequentiell dem Multiplexer 14 die Wählsignale zum Steuern der analogen Spannungssignale an den Eingangsknoten 6 bis 13 zu. Das analoge Spannungssignal am Eingangsknoten 6 wird nämlich zuerst auf die A/D-Konvertereinheit 15 übertragen, um ein digitales Signal zu erzeugen, und das digitale Signal wird empfangen und an das Register 16 weitergeleitet. Als nächstes wird der Multiplexer 14 für das analoge Spannungssignal am Eingangsknoten 7 durchlässig, so daß das analoge Spannungssignal durch die A/D-Konvertereinheit 15 in ein digitales Signal umgewandelt wird, und dann wird das digitale Signal im Register 17 gespeichert. Auf diese Art und Weise fragt die Steuereinheit 24 sequentiell den Multiplexer 14 an, um alle der analogen Spannungssignale auf die A/D-Konvertereinheit 15 zu übertragen, und die A/D-Konvertereinheit 15 wiederholt den A/D-Konversionsvorgang zum Füllen der Register 16 bis 23 mit den digitalen Signalen. Wenn der A/D-Konversionsvorgang für das analoge Spannungssignal am Eingangsknoten 13 beendet ist, erzeugt die Steuereinheit 24 das Interruptanfragesignal, und die Interruptsignalleitung 5 leitet das Anfragesignal an die zentrale Prozessoreinheit 2 weiter. Bei Empfang des Interruptanfragesignals ist jedoch an der zentralen Prozessoreinheit 2 keine Aufgabe bezeichnet, und aus diesem Grund wird das Interruptanfragesignal in der zentralen Prozessoreinheit 2 ausgeblendet. Nachdem die Beendigung eines Satzes von A/D-Konversionsvorgängen durch das Interruptanfragesignal berichtet worden ist, bewirkt die Steuereinheit 24, daß der Multiplexer 14 auf das analoge Spannungssignal des Eingangsknotens 6 zurückkehrt.
• Im praktischen Betrieb ist der feststehende Betriebsmodus mit dem Abtastbetriebsmodus vermischt. Wenn nun davon ausgegangen wird, daß die A/D-Konverterschaltung im Abtastbetriebsmodus bleibt, erlaubt die Steuereinheit 24, daß der Mulitplexer 14 sequentiell die analogen Spannungssignale an den Eingangsknoten 6 bis 13 überträgt, um das digitale Signal oder die Digitalcodes zu erzeugen, und die Digitalcodes werden jeweils in den Registern 16 bis 23 gespeichert. Während die Programminstruktionen sequentiell durchgeführt werden, findet jedoch ein A/D-Konversionssubroutinen-Aufruf statt, und die zentrale Prozessoreinheit 2 muß einen der letzten Digitaldatencodes holen, der in den Registern 16 bis 23 gespeichert ist. Die zentrale Prozessoreinheit 2 schreibt den Funktionscode von "0" in das Register 28, und dann wird das Register 27, beispielsweise, mit dem Knotenwählcode gespeist, der für einen der Eingangsknoten 6 repräsentativ ist, die dem notwendigen Digitalcode zugeordnet sind. Mit dem Funktionscode "0" wird die A/D-Konverterschaltung 3 auf den festliegenden Betriebsmodus verschoben, und der Multiplexer 14 überträgt das analoge Spannungssignal am Eingangsknoten 6 auf die A/D-Konvertereinheit 15. Das analoge Spannungssignal wird in den Digitalcode umgewandelt, und wird an das Register 16 als letzter Datencode weitergeleitet. Wenn der digitale Code im Register 16 gespeichert ist, wird das Interruptanfragesignal von der Steuereinheit 24 an die zentrale Prozessoreinheit 2 geleitet. Mit dem Interruptanfragesignal holt die zentrale Prozessoreinheit 2 den Digitalcode im Register 16 und führt für den spätesten Digitalcode die programmierte Instruktion durch. Somit blendet die zentrale Prozessoreinheit 2 das Interruptanfragesignal nicht aus und wiederholt das Datenholen eine bestimmte Anzahl von Malen. Danach gibt die zentrale Prozessoreinheit 2 den Funktionscode "1" in das Register 28, und aus diesem Grund kehrt die A/D- Konverterschaltung 3 in den Abtastbetriebsmodus zurück. Im Abtastbetriebsmodus blendet die zentrale Prozessoreinheit 2 das Interruptanfragesignal wieder aus. Der ausgeblendete Zustand und der nichtausgeblendete Zustand sollten alternativ in der zentralen Prozessoreinheit 2 errichtet werden.
• In dem Artikel gemäß dem Stand der Technik "ELECTRONICS AND WIRELESS WORLD, Vol 93, Nr. 1620, Oktober 1987, Sutton (Surrey), GB; Seiten 1013 - 1017; von YAGER u.a., mit dem Titel: Single-chip data acquisition subsystem" wird ein derartiger Datenprozessor mit einem eingebauten Analog/Digital-Konverter beschrieben; der aufweist
• a) eine zentrale Prozessoreinheit,
• b) eine Vielzahl von analogen Eingangsknoten,
• c) analoge Eingangswählmittel,
• d) eine Analog/Digital-Konvertereinheit,
• e) eine Vielzahl von Registern, und
• f) eine Analog/Digital-Konvertereinheit.
• Wenn einmal die Konversion ausgelöst worden ist, läuft sie autonom ohne Instruktion von der zentralen Prozessoreinheit und wandelt die analogen Signale an allen Analog-Eingangsknoten um. Das Ergebnis der A/D-Konversion wird jedoch in einem RAM gespeichert und der Mikroprozessor muß dem Subsystem einen Befehl zuführen, um einer Konversionsübertragung gewachsen zu sein.
• Bei dem Mikroprozessor mit eingebautem A/D-Konverter gemäß dem Stand der Technik tritt das Problem eines relativ niedrigen Datendurchgangs auf. Dies ist deshalb der Fall, weil die zentrale Prozessor Einheit bei der Errichtung beider Betriebsmodi involviert ist. Wenn nämlich die A/D-Konverterschaltung 3 zwischen dem feststehenden Betriebsmodus und dem Abtastbetriebsmodus hin- und hergeschoben wird, erzeugt die zentrale Prozessoreinheit 2 den Funktionscode, der für den neuen Betriebsmodus repräsentativ ist. Da darüberhinaus der maskierte Zustand in dem Abtastbetriebsmodus errichtet ist, sollte die Maske jedoch von dem Interruptanfragesignal im feststehenden Betriebsmodus entfernt werden. Diese Aufgaben verbrauchen eine beträchtliche Menge Zeit, und aus diesem Grund ist der Datendurchgang in der zentralen Prozessoreinheit 2 verschlechtert.
ZUSAMMENFASSUNG DER ERFINDUNG
• Es ist daher eine wichtige Aufgabe der vorliegenden Erfindung einen Ein-Chip-Mikroprozessor mit eingebautem A/D-Konverter mit einem verbessertem Datendurchgang zu schaffen.
• Es ist auch eine wichtige Aufgabe der vorliegeden Erfindung einen Ein-Chip-Mikroprozessor mit eingebautem A/D-Konverter zu schaffen, der automatisch in den Abtastbetriebsmodus zurückkehrt.
• Um diese Aufgaben zu lösen, wird gemäß der vorliegenden Erfindung ein dritter Betriebsmodus geschaffen, um dem feststehenden Betriebsmodus eine vorbestimmte Anzahl von Malen vor der automatischen Rückkehr zum Abtastbetriebsmodus zu wiederholen.
• Gemäß der vorliegeden Erfindung wird ein Datenprozessor geschaffen, der auf einem einzigen Halbleiterchip ausgebildet ist, mit einer eingebauten Analog/Digital-Konverterschaltung, wie im Patentanspruch 1 beansprucht.
KURZE BESCHREIBUNG DER FIGUREN
• Der Merkmale und Vorteile eines Ein-Chip-Mikroprozessors mit eingebautem A/D-Konverter gemäß der vorliegenden Erfindung gehen aus der folgenden Beschreibung anhand der begleitenden Figuren im einzelnen hervor, in welchen zeigt:
• Fig. 1 ein Blockschaltbild der Schaltungsanordnung eines Ein-Chip-Mikroprozessors mit eingebautem A/D-Konverter gemäß dem Stand der Technik;
• Fig. 2 ein Blockschaltbild der Schaltungsanordnung eines Ein-Chip-Mikroprozessors mit eingebautem A/D-Konverter gemäß der vorliegenden Erfindung;
• Fig 3 ein Schaltplan, der für eine Steüereinheit wie in der Fig. 2 gezeigt, repräsentativ ist; und
• Fig. 4 ein Schaltplan einer A/D-Konversions-Steuereinheit gemäß einer anderen Ausführungsform der vorliegenden Erfindung.
BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN Erste Ausführungsform
• Bezug nehmend auf die Fig. 2 der Zeichnungen ist ein Mikroprozessor mit einem eingebauten A/D-Konverter auf einem einzelnen Halbleiterchip 31 hergestellt. Der Mikroprozessor hat größtenteils eine zentrale Prozessoreinheit 32 und eine A/D-Konverterschaltung 33, die miteinander über ein Mehrfach-Bit-Bussystem 34 in Verbindung zu bringen sind. Die zentrale Prozessoreinheit 32 ist allgemein bekannt, so daß in der folgenden Beschreibung keine weitere Beschreibung enthalten ist. Die A/D-Konverterschaltung 33 hat einen Multiplexer 35, eine A/D- Konvertereinheit 36, eine Vielzahl von Registern 37, 38, 39, 40, 41, 42, 43 und 44, und eine Steuereinheit 45. Die A/D-Konverterschaltung 33 ist zwischen einem feststehenden Betriebsmodus und einem Abtastbetriebsmodus hin- und herschiebbar und beide Betriebsmodi sind ähnlich wie bei dem Mikroprozessor gemäß dem Stand der Technik wie in der Fig. 1 gezeigt.
• Der Multiplexer 35 hat einen zugeordneten Satz Eingangsknoten 47, 48, 49, 50, 51, 52, 53 und 54, und steuert analoge Spannungssignale an den Eingangsknoten 47 bis 54 in Abhängigkeit von einem Wählsignal an den Wähisignalleitungen 55. Die A/D- Konvertereinheit 36 ist über einen Mehrfach-Bit-Bus 56 mit den Registern 37 bis 44 verbunden und konvertiert die analogen Spannungen in entsprechende digitale Datenbits in Abhängigkeit von den Zeitschaltsignalen, die von der Baueinheit 45 über die Zeitschaltsignalleitungen 63 zugeführt werden. Die konvertierten digitalen Datenbits werden auf die entsprechenden Register 37 bis 44 übertragen und in diesen gespeichert. Die Register 37 bis 44 sind jeweils zugeordnet zu den Eingangsknoten 47 bis 54 vorgesehen und die digitalen Signale sind auf die Register 37 bis 44 durch ein Adressensignal ausgezeichnet, das von der Steuereinheit 45 über einen Adressenbus 57 zugeführt wird. Wenn nämlich das Wählsignal, als Beispiel genommen, den Eingangsknoten 47 spezifiziert, werden die digitalen Datenbits von der A/D-Konvertereinheit 46 auf das Register 37 übertragen, wenn jedoch der Eingangsknoten 48 durch das Signal gewählt ist, ist das Register 38 für die digitalen Datenbits, die aus dem analogen Spannungssignal am Eingangsknoten 48 konvertiert sind, durch das Adreßsignal bezeichnet. Die Steuereinheit 45 wird über eine Signalleitung 58 mit einem Konversions-Anfragesignal gespeist, was später im einzelnen beschrieben wird. Ein Interrupt-Anfragesignal wird von der Steuereinheit 45 über eine Interrupt-Signalleitung 59 bei Beendigung des A/D-Konversionssignals oder Zyklus der A/D-Konversionsvorgänge an die zentrale Prozessoreinheit 32 geleitet. Die zentrale Prozessoreinheit 32 ist über das Mehrfach-Bit- Bussystem 34 für die digitalen Codes zugänglich, die in den Registern 37 bis 44 gespeichert sind. Die Steuereinheit 45 hat zwei Funktionsregister 60 und 61, ein Knotenwählregister 62 und einen Detektor 46. Das Knotenwählregister 62 speichert einen Knotenwählcode in einer wiedereinschreibbaren Art und Weise, und die Wählsignale 55 und 57 werden auf der Basis des Knotenwählcodes erzeugt.
• Die Funktionsregister 60 und 61 erzeugen eine Speicherung für einen Funktionscode, und die Inhalte derselben werden durch die zentrale Prozessoreinheit 32 gesteuert. Der Detektor 46 detektiert, daß der Wert "1" in das Funktionsregister 61 eingeschrieben wird, in dem ein Vergleich mit einem Referenzcode durchgeführt wird. Über das Bussystem 34 kann sowohl zu dem Knoten-Wähiregister 62 als auch den Funktionsregistern 60 und 61 der zentralen Prozessoreinheit 32 ein Zugriff erfolgen.
• Die so gebildete A/D-Konverterschaltung 33 hat drei Arten von Betriebsmodi, die im folgenden in Übereinstimmung mit den Funktionscodes beschrieben werden, die in den Funktionsregistern 60 und 61 gespeichert sind.
Für den Fall, daß beide Register 60 und 61 den Funktionscode "0" speichern
• Der feststehende Betriebsmodus wird in der A/D-Konverterschaltung 33 errichtet, und der Multiplexer 35 ist fur eines der analogen Signale an dem Eingangsknoten durchlässig, der durch das Wählsignal 55 spezifiziert ist. Nun wird angenommen, daß der Eingangsknoten 47 durch das Wählsignal 45, das auf der Basis des Knotenwählcodes erzeugt worden ist, der in dem Knotenregister 62 gespeichert ist, gewählt worden ist, dann wird das analoge Spannungssignal am Eingangsknoten 47 auf die A/D-Konvertereinheit 36 übertragen. In Abhängigkeit von den Zeitschaltsignalen 63 wiederholt die A/D-Konvertereinheit 36 eine Reihe von Schritten, wie Abtasten des analogen Spannungssignals am Knoten 27, Konvertieren der abgetasteten ananlogen Spannung in digitale Datenbits, dann Speichern der digitalen Datenbits in das entsprechende Register 37. Wann immer die digitalen Datenbits in dem Register 37 gespeichert sind, aktiviert die Steuereinheit 45 das Interruptanfragesignal 59. Die zentrale Prozessoreinheit 32 wird dabei in die Interruptservice-Subroutine verzweigt, so daß der digitale Code im Register 37 durch die zentrale Prozessoreinheit 32 geholt wird. Damit fokussiert die Steuereinheit 45 die A/D-Konvertereinheit 36 auf das analoge Spannungssignal am Eingangsknoten 47 und erlaubt der A/D-Konvertereinheit 36 die Wiederholung des A/D- Vorgangs am analogen Spannungssignal.
Im Fall, daß die Register 60 und 61 die Funktionscodes "1" bzw. "0" speichern.
• Der Abtastbetriebsmodus wird in der A/D-Konverterschaltung 33 errichtet und demgemäß wird der Knotenwählcode im Register 62 ignoriert.
• Der Multiplexer 35 überträgt sequentiell die analogen Spannungssignale vom Eingangsknoten 47 bis Eingangsknoten 54 und kehrt zur Wiederholung wieder zum Eingangsknoten 47 zurück.
• Mit den analogen Spannungssignalen erzeugt die A/D-Konvertereinheit 36 die digitalen Signale, die in den Registern 37 bis 44 gespeichert sind, und die durch die jeweiligen Adressensignale bezeichnet sind. Wenn ein Zyklus der A/D-Konversionsvorgänge beendet ist, und demgemäß die digitalen Signale jeweils in allen Registern 37 bis 44 gespeichert sind, aktiviert die Steuereinheit 45 das Interrupt-Anfragesignal 25 und erlaubt, daß der Multiplexer 35 sequentiell die analogen Spannungssignale an den Eingangsknoten 47 bis 54 an die A/D-Konvertereinheit 45 überträgt. In Abhängigkeit von dem Interrupt- Anfragesignal 75 liest die zentrale Prozessoreinheit 32 die digitalen Datenbits aus den Registern 37 bis 44 über das Bussystem 34.
Für den Fall, daß das Register 61 den Funktionscode "1" speichert.
• Der Inhalt des Registers 60 wird ignoriert. In Abhängigkeit von dem Register 1, das mit dem Code "1" beschrieben ist, führt die A/D-Konverterschaltung den feststehenden Betriebsmodus einmal durch und kehrt dann zum Abtastbetriebsmodus zurück. In diesem Abtastmodus jedoch wird das Interrupt-Anfragesignal 59 maskiert, d.h. es wird nicht erzeugt. Genauer gesagt, wenn die zentrale Prozessoreinheit 32 einen Vorgang des Einschreibens des Funktionscodes "1" in das Funktionsregister 61 durchführt, detektiert die Detektorschaltung 46 diesen Vorgang und erzeugt ein Detektorsignal 70 für einen aktiv hohen Pegel. Mit dem Detektorsignal 70 auf aktiv hohem Pegel erlaubt die Steuereinheit 45, daß die A/D-Konvertereinheit 46 digitale Datenbits in Abhängigkeit von dem analogen Spannungssignal erzeugt, das an einem der Eingangsknoten 47 bis 54 anliegt, welcher durch das wählsignal 45 in Abhängigkeit von dem Wählcode des Registers 62 spezifiziert ist. Die digitalen Datenbits, die so erzeugt worden sind, werden in dem zugeordneten Register der Register 37 bis 44 gespeichert, und die Steuereinheit 45 erzeugt das Interrupt-Anfragesignal 59. Die digitalen Datenbits werden dabei durch die zentrale Prozessoreinheit 32 bei der Interrupt-Serviceroutine geholt. die A/D-Konverterschaltung 33 kehrt danach in den Abtastbetriebsmodus zurück, und führt diesen Vorgang ohne Erzeugen des Interrupt-Anfragesignals 59 durch. Wenn das Konversions-Anfragesignal 58 der Einheit 45 von der zentralen Prozessoreinheit 32 oder von außen zugeführt wird, während das Funktionsregister 61 den Funktionscode "1" speichert, findet der vorstehend beschriebene Betriebsmodus in der A/D-Konverterschaltung 33 mit dem Verschiebe-Signal auf aktiv hohem Pegel statt.
• Auf diese Art und Weise schreibt die zentrale Prozessoreinheit 32 den Code, der für den Eingangsknoten repräsentativ ist, in das Register 32, wenn es notwendig ist, das analoge Spannungssignal an einen bestimmten Eingangsknoten in entsprechende digitale Datenbits zu konvertieren, und erzeugt weiterhin den Funktionscode "0" in beiden Registern 60 und 61. Wenn andererseits alle analogen Spannungssignale jeweils periodisch in die entsprechenden digitalen Daten konvertiert sind, wird der Funktionscode "1" und der Funktionscode "0" in das Register 60 bzw. 61 eingeschrieben. Darüberhinaus wird immer dann, wenn ein gewisses analoges Spannungssignal in die entsprechenden digitalen Datenbits einmal konvertiert werden sollte, die zentrale Prozessoreinheit den Wählcode, der für das analoge Spannungssignal anzeigend ist, in das Register 62 einschreiben, und es wird der Funktionscode "1" in das Register 61 eingeschrieben.
• Während die zentrale Prozessoreinheit 32 eine Reihe von programmierten Instruktionscodes durchführt, findet der A/D-Konversions-Subroutinen-Aufruf statt, und es wird ein gewisses analoges Eingangsspannungssignal angefragt, um in dem Subroutinen-Aufruf einmal in die entsprechenden digitalen Daten konvertiert zu werden. Die zentrale Prozessoreinheit 32 überträgt den Wählcode, der für das notwendige analoge Spannungssignal indikativ ist, in das Register 62 und schreibt in das Register 61 den Funktionscode "1" ein. Wenn jedoch der Wählcode in das Register 62 eingeschrieben worden ist, ist dadurch kein Wählcode übertragen. Weiterhin ist es für die zentrale Prozessoreinheit 32 unnotig, das Interrupt-Anfragesignal 59 zu maskieren und daraus wiederzugewinnen, was mit dem Subroutinen- Aufruf beim System gemäß dem Stand der Technik verbunden war. Wenn das A/D-Konversionsanfragesignal 58 synchron mit einem Ereignis außerhalb desselben zugführt worden war, wird das analoge Spannungssignal, das bei dem Ereignis erzeugt worden ist, automatisch in die digitalen Datenbits konvertiert, insoweit als der Code "1" in das Register 61 eingeschrieben worden war.
• Es wird auf die Fig. 3 Bezug genommen, die die Steuereinheit 45 im einzelnen darstellt. Die entsprechenden Bauteilelemente sind mit den gleichen Bezugsziffern bezeichnet, wie die in der Fig. 2 verwendet, ohne das eine detailierte Beschreibung gegeben wird. Die Steuereinheit 45 hat weiterhin eine Drei-Bit- Zählerschaltung 469, eine Wählschaltung 452, eine Dekoder- Schaltung 480, eine Zeitschaltsteuerung 464 eine S-R-Flip- Flop-Schaltung 463, UND-Gates 453, 457, 458, 459, 460, 461, 462, 467 und 483, ODER-Gates 454, 456, 465 und 482 und ein UND-Gate 468, das als Detektor 46 in Fig. 2 dient, und diese Schaltungen sind miteinander, wie in der Fig. 3 gezeigt, verbunden.
• Wenn nun angenommen wird, daß der Funktionscode "0" in die Register 60 und 61 eingeschrieben ist, erzeugt das UND-Gate 461 das Ausgangssignal vom Pegel "1", die UND-Gates 459 und 460 verbleiben jedoch auf dem Pegel "0". Dann wird das Ausgangssignal mit dem Pegel "1" vom UND-Gate 461 über das ODER-Gate 454 dem Wählknoten 5 des Wähler 452 zugeführt. Der Wähler 452 aktiviert das Register 62, um dessen Inhalte auf die Dekoderschaltung 480 zu übertragen, und das dekodierte Signal wird von der Dekoderschaltung 480 auf den Multiplexer 35 und die Register 37 bis 44 in Fig. 2 geführt.
• Wenn der Funktionscode "0" in das Register 60 eingeschrieben ist, erzeugt das UND-Gate 462 das Ausgangssignal vom Pegel "1", das seinerseits über das ODER-Gate 482 der Zeitschalt- Steuerung 464 als A/D-Konversions-Aktivierungssignal 469 zugeführt wird. Die Steuerung 464 wird mit dem Signal 469 ausgelöst und leitet das Zeitschaltsignal auf die A/D-Konvertereinheit 36 in Fig. 2. Die Zeitschalt-Steuerung 464 erzeugt ein Beendet-Signal 470 bei Beendigung eines einzelnen A/D-Konversions-Vorganges. Das Beendet-Signal 470 wird dem UND-Gate 458 zugeführt und das Interrupt-Anfragesignal 59 wird über das ODER-Gate 456 erzeugt, weil das ODER-Gate das Ausgangssignal mit dem Pegel "1" erzeugt. Somit wird, wenn immer der Funktionscode "0" in die Register 60 und 61 eingeschrieben ist, eines der analogen Signale, in Abhägigkeit von dem Knotenwählcode, der im Register 62 gespeichert ist, gewählt und darauffolgend in die entsprechenden digitalen Datenbits konvertiert.
• Wenn die Funktionscodes "1" und "0" in das Register 60 bzw. 61 eingeschrieben sind, erzeugt das UND-Gate 459 das Ausgangssignal "1", die UND-Gates 460 und 461 erzeugen die entsprechenden Ausgangssignale vom Pegel "0", und demgemäß erzeugt das ODER-Gate 454 das Ausgangssignal vom Pegel "0". In dieser Situation wählt der Wähler 452 die Drei-Bit-Zählerschaltung 451. Mit dem Rückstellsignal oder dem Aktivierungssignal 469, das auf den Einschreibvorgang am Register 60 hin erzeugt worden ist, erhöht die Zählerschaltung 451 den in ihr gespeicherten Wert mit dem A/D-Konversion-Beendetsignal 470, und es wird ein Überlaufsignal 481 von der Zählerschaltung 451 an das UND-Gate 457 geleitet, und dessen Ausgangssignal wird zum ODER-Gate 456 geleitet um das Interrupt-Anfragesignal 59 zu erzeugen. Immer wenn die Funktionscodes "1" und "0" in die Register 60 und 61 eingeschrieben werden, werden alle analogen Spannungssignale an die jeweiligen Eingangsknoten 47 bis 54 sequentiell in die entsprechenden digitalen Daten konvertiert und bei Beendigung jedes Zyklus wird das Interrupt-Anfragesignal 59 erzeugt.
• Wenn der Funktionscode "1" in das Register 60 eingeschrieben wird, detektiert das UND-Gate 468 den Einschreibvorgang und dann erzeugt es das Detektorsignal 70. Das Detektorsignal 70 wird dem ODER-Gate 465 zugeführt, dessen Ausgangssignal zum Setzen der Flip-Flop-Schaltung 463 verwendet wird und weiterhin zum Auslösen der Steuerung 464 verwendet wird. Da die Flip-Flop-Schaltung 463 in den gesetzten Zustand geschoben wird erzeugt das UND-Gate 460 das Ausgangssignal vom Pegel "1", und demgemäß wählt die Wählschaltung 452 das Register 62. Aus diesem Grund wird das analoge Spannungssignal, das durch die Inhalte des Registers 62 angezeigt ist, in die entsprechenden digitalen Datenbits konvertiert, und die konvertierten digitalen Datenbits werden in dem entsprechenden Register gespeichert. Darüberhinaus wird das Konversion-Beendet-Signal 470 erzeugt und ermöglicht, daß die Reihenkombination aus UND- Gate 458 und ODER-Gate 456 das Interrupt-Anfragesignal 59 erzeugt. Das Interrupt-Anfragesignal 59 wird der zentralen Prozessoreinheit 32 zugeführt, siehe Fig. 2, und das Flip-Flop wird in den Rücksetz-Zustand geschoben. Wenn das Flip-Flop 463 in den Rücksetz-Zustand geschoben ist, schiebt das UND-Gate 460 das Ausgangssignal auf den Pegel "0", und demgemäß schiebt das ODER-Gate 454 das Ausgangssignal auf den Pegel "0", wodurch bewirkt wird, daß die Wähischaltung 452 die Zählerschaltung 451 wählt. Als ein Ergebnis schreitet der A/D-Konverter 33 mit dem den sequentiellen A/D-Konversionsvorgängen für alle analogen Spannungssignale fort. Bei Beendigung jedes A/D-Konversionsvorganges wird selbst dann kein Interrupt-Anfragesignal 59 erzeugt, wenn das Beendetsignal 470 oder das Überlaufsignal 481 auftritt, weil die UND-Gates 457 und 458 geschlossen sind. Wenn das A/D-Konversions-Anfragesignal 58 diesen bei Anwesenheit des Funktionscodes "1", im Register 61 gespeichert, zugeführt wird, setzt die Reihenkombination aus UND- Gate 467 und ODER-Gate 465 die Flip-Flop-Schaltung 463, und aus diesem Grund wird der dritte Betriebsmodus in dem A/D-Konverter errichtet.
• Wenn bei diesem Beispiel der dritte Betriebsmodus errichtet ist, wird das analoge Spannungssignal, das durch den Knoten- Wählcode im Register 62 angezeigt ist, einmal in die entsprechenden digitalen Datenbits konvertiert, das analoge Spannungssignal neigt jedoch dazu, unvermeidbare Fehler und unerwünschtes Rauschen zu enthalten. Zur Eliminierung des Fehlers und des Rauschens ist es wünschenswert, einen Mittelwert von einer Vielzahl von digitalen Daten, die durch Konvertieren desselben analogen Spannungssignals entstanden sind, zu nehmen. Um den Mittelwert zu nehmen, sollte das analoge Spannungssignal wiederholt in eine Vielzahl digitaler Daten konvertiert werden, und dieser Betriebsmodus (der vierte Betriebsmodus) wird einer anderen Verwirklichung hinzugefügt, die im folgenden beschrieben wird.
Zweite Ausführungsform
• Der Mikroprozessor mit dem eingebauten A/D-Konverter hat nicht nur die ersten bis dritten Betriebsmodi, sondern auch den vierten Betriebsmodus, die allgemeine Anordnung ist jedoch ähnlich wie die in der Fig. 1 gezeigte, mit Ausnahme einer Steuereinheit 450, so daß die Beschreibung im folgenden für die Steuereinheit 450 anhand der Fig. 4 erfolgt, jedoch keine weitere Beschreibung der anderen Komponentenblöcke enthalten ist. In der Fig. 4 sind Komponentenschaltungen und -blöcke, die jenen der Figuren 2 und 3 entsprechen, der Einfachheit halber mit den gleichen Bezugsziffern bezeichnet.
• Die in der Fig. 4 gezeigte Steuereinheit 450 hat einen Dekoder 501, einen Wähler 502, eine S-R-Flip-Flop-Schaltung 504, UND- Gates 508, 509, 510, 512, 513 und 515, ODER-Gates 507 und 511 und die Inverterschaltung 514, und diese Bauteilschaltungen sind so angeordnet, daß sie miteinander wie in der Fig. 4 gezeigt, gekoppelt sind. Der Dekoder 501 wird sowohl mit den zwei Bits niedrigerer Ordnung 451-0 und 451-1 sowie auch mit den Bits der höchsten Position 62-2 vom Register 62 gespeist. Die ODER-Gates 456 und 482 und das UND-Gate 467 aus der Fig. 3 sind durch ODER-Gates 4561 und 4821 beziehungsweise ein UND- Gate 4671 jeweils mit drei Eingängen ersetzt.
• Wenn die Funktionscodes mit dem Pegel "0" in die Register 60 und 61 eingeschrieben sind, erzeugt das UND-Gate 461 das Ausgangssignal mit dem Pegel "1". Die Flip-Flop-Schaltungen 463 und 504 bleiben auf den jeweiligen Rücksetz-Zuständen. Aus diesem Grund wählt der Wähler 452 das Register 62, der Wähler 502 die Dekoderschaltung 480. Als ein Ergebnis wird das analoge Spannungssignal, das durch den Code, der im Register 62 gespeichert ist, spezifiziert ist, wiederholt in digitale Daten konvertiert, und die digitalen Daten werden sukzessive in den Registern 37 bis 44, siehe Fig. 2, gespeichert. Darüberhinaus wird das Interrupt-Anfragesignal 59 bei Beendigung jedes A/D-Konversionsvorgangs erzeugt.
• Wenn die Funktionscodes mit dem Pegel "1" und dem Pegel "0" in das Register 60 bzw. 61 eingeschrieben sind, erzeugt nur das UND-Gate 459 das Ausgangssignal mit dem Pegel "1", und das ODER-Gate 454 erzeugt das Ausgangssignal "0". Die Flip-Flop- Schaltung 463 erzeugt das Ausgangssignal vom Pegel "0" an seinem Q-Knoten, und das UND-Gate 515 erzeugt das Ausgangssignal mit dem Pegel "0". Die höchste Bit-Stelle der Zählerschaltung 541 wird über das UND-Gate 513 und das ODER-Gate 511 auf die Wählschaltung 452 übertragen. Der Wähler 452 wählt das 3-Bit- Ausgangssignal des Zählers 451, und der Wähler 502 wählt das Ausgangssignal der Dekoderschaltung 480. Die analogen Spannungssignale an den acht Eingangsknoten werden sukzessive in die entsprechenden digitalen Daten konvertiert, die den Registern 37 bis 44 (in Fig. 2) zur Speicherung übertragen werden. Wenn ein Zyklus der A/D-Konversionsvorgänge beendet ist, wird das Überlauf-Signal 481 von der Zählerschaltung 451 zugeführt und das Interrupt-Anfragesignal 59 wird der zentralen Prozessoreinheit 32 zugeführt.
• Wenn die Funktionscodes vom Pegel "0" und "1" in das Register 60 bzw. 61 eingeschrieben werden, detektiert das UND-Gate 468 den Einschreib-Vorgang des Pegel "1" der für das Register 61 durchgeführt worden ist, und es wird darin das Detektorsignal 70 erzeugt. Das Detektorsignal 70 wird dazu verwendet, die Flip-Flop-Schaltung 463 in den gesetzten Zustand zu schieben. Die Flip-Flop-Schaltung 504 wird jedoch infolge des UND-Gates 508 nicht in den gesetzten Zustand geschoben. Wenn die Flip- Flop-Schaltung 463 in den gesetzten Zustand geschoben wird, erzeugt das UND-Gate das Ausgangssignal mit dem Pegel "1", und das ODER-Gate 454 erzeugt das Ausgangssignal vom Pegel "1". Der Wähler 452 wählt das Register 62. Ist die Flip-Flop-Schaltung 504 nicht in den gesetzten Zustand geschoben, wählt der Wähler 502 den Dekoder 480. Dann wird das analoge Spannungssignal, das durch den Knotenwählcode im Register 62 angezeigt ist, in die entsprechenden digitalen Datenbits konvertiert, die dem entsprechenden Register der Registergruppe 37 bis 44 in Fig. 2, übertragen werden. Das Konversion-Beendet-Signal 470 wird erzeugt, und demgemäß tritt das Interrupt-Anfragesignal 59 mit dem Beendet-Signal 470 auf, weil die Gates 510 und 458 geöffnet sind. Das Beendet-Signal 470 wird weiterhin zum verschieben der Flip-Flop-Schaltung 463 in den Rücksetz-Zustand verwendet, wodurch ermöglicht wird, daß das ODER-Gate 454 das Ausgangssignal mit dem Pegel "0" erzeugt. Als ein Ergebnis wählt der Wähler 452 den Zähler 469, und aus diesem Grund werden die A/D-Konversionsvorgänge wiederholt für alle analogen Eingangssignale durchgeführt. Bei der Erzeugung des Überlaufsignals 481 wird jedoch kein Interrupt-Anfrage-Signal erfolgen, weil das UND-Gate 457 auf dem inaktiven Zustand bleibt.
• Wenn schließlich der Funktionscode mit dem Pegel "1" in die Register 60 und 61 eingeschrieben ist, wird das Detektorsignal 70 durch das UND-Gate 508 und das ODER-Gate 507 der Flip-Flop- Schaltung 504 zugeführt um diese in den gesetzten Zustand zu verschieben. Das Detektorsignal 70 wird weiterhin zum Verschieben der Flip-Flop-Schaltung 463 in den gesetzten Zustand verwendet. Das ODER-Gate 505, das UND-Gate 460 und ODER-Gate 454 erzeugen jeweils die Ausgangssignale vom Pegel "1", und der Wähler 452 wählt das Register 62, um dessen Inhalte auf die Dekoderschaltung 480 zu übertragen. Wenn die Flip-Flop- Schaltung 504 in den gesetzten Zustand geschoben ist, wählt der Wähler 502 den zweiten Dekoder 501. Die Dekoderschaltung 501 wird mit den zwei Bits 451-0 und 451-1 der niedereren Stelle und dem Bit 62-2 der höchsten Stelle des Registers 62 gespeist, und die Zählerschaltung 451 wird mit dem A/D-Konversions-Aktivierungssignal 469 in den rückgestellten Zustand geschoben. Der Dekoder 501 wird mit der Bitkette "000" oder "001" in Abhängigkeit von den Inhalten des Registers 62 gespeist. Im einzelnen wird, wenn der Knotenwählcode in dem Register 62 zum Wählen eines der Eingangsknoten 47 bis 50 gespeichert ist, die Bitkette "000" dem Dekoder 501 zugeführt, um das Register 37 zu spezifizieren. Wenn jedoch einer der analogen Eingänge 51 bis 54 spezifiziert ist, spezifiziert die Bitkette "001" das Register 41. Es wird nun angenommen, daß die Inhalte des Registers 62 den analogen Eingang 49 spezifizieren, dann werden A/D-Konversions-Datenbits im Register 37 gespeichert. Wenn ein einzelner A/D-Konversions-Vorgang beendet ist, tritt das Signal 470 auf, und die Zählerschaltung 469 wird um 1 erhöht, so daß die Bitkette "100" dem Dekoder 501 zugeführt ist. Das Signal 470 wird zum Schieben der Flip-Flop- Schaltung 463 in den Rücksetz-Zustand verwendet, die Flip- Flop-Schaltung 504 wird jedoch nicht in den Rücksetz-Zustand geschoben, das ODER-Gate 505 erlaubt, daß das ODER-Gate 454 das Ausgangssignal mit dem Pegel "1" erzeugt. Da das UND-Gate nicht aktiviert ist, findet das Interrupt-Anfragesignal 59 selbst dann nicht statt, wenn das Signal 47 mit "0" zugeführt wird. Da der Wähler 452 fortfährt, das Register 62 zu wählen, wird der A/D-Konversionsvorgang für den analogen Eingang 49 wiederholt und die entsprechenden digitalen Datenbits werden im Register 38 gespeichert. Auf ähnlicher Art und Weise wird der A/D-Konversionsvorgang zweimal für den analogen Eingang 49 wiederholt und die entsprechenden digitalen Daten werden in den Registern 39 bzw. 40 gespeichert. Wenn das Signal 470 bei Beendigung des vierten A/D-Konversionsvorganges erzeugt wird, wird das Bit der höchsten Stelle 451-2 des Zählers 469 "1". Das UND-Gate 503 wird mit dem Q-Ausgang der Flip-Flop-Schaltung 504 aktiviert, und aus diesem Grund bewirkt das Bit 451-2 mit dem Pegel "1" die Erzeugung des Interrupt-Anfragesignals 59, das der zentralen Prozessoreinheit 32 zugeführt wird. Das Ausgangssignal des UND-Gates 503 wird weiterhin dem Rücksetzknoten der Flip-Flop-Schaltung 504 zugeführt, so daß die Flip- Flop-Schaltung 504 in den Rücksetz-Zustand geschoben wird. Das ODER-Gate 505 erzeugt das Ausgangssignal mit dem Pegel "0" der es erlaubt, daß das ODER-Gate 454 das Ausgangssignal mit dem Pegel "0" erzeugt. Als ein Ergebnis wählt der Wähler 452 den Zähler 469. In dieser Situation erzeugt das UND-Gate 515 das Ausgangssignal mit dem Pegel "1", der ermöglicht, daß das UND- Gate 512 aktiviert wird. Da das UND-Gate 513 im inaktiven Zustand bleibt, wird das Bit der höchsten Stelle des Registers 62 umgekehrt und dem Wähler 452 zugeführt. Dies führt dazu, daß die Bitkette "001" dem Wähler 452 zugeführt wird, und der analoge Eingang 51 spezifiziert ist. Darüberhinaus wird das Register 41 gewählt. Auf diesem Weg werden die A/D-Konversionsvorgänge sequentiell für die analogen Eingänge 51 bis 54 durchgeführt. Da die Ausgangssignale der UND-Gates 503, 457 und 458 den logischen Pegel "0" haben, findet kein Interrupt- Anfragesignal 32 statt.
• Wenn das A/D-Konversions-Anfragesignal 58 bei gleichzeitiger Präsenz der Funktionscodes vom Pegel "0" und "1", die in den Registern 60 bzw. 61 gespeichert sind, zugeführt wird, erzeugt das UND-Gate 4671 das Ausgangssignal vom Pegel "1", wodurch der A/D-Konverter im dritten Betriebsmodus errichtet wird.
• Wenn das A/D-Konversionssignal 58 bei gleichzeitiger Präsenz der Funktionscodes mit dem Pegel "1", in den Registern 60 und 61 zugeführt wird, erzeugt das UND-Gate 509 das Ausgangssignal vom Pegel "1", um zu bewirken, daß der A/D-Konverter in den vierten Betriebsmodus eintritt.
• Bei diesem Beispiel ist der A/D-Konverter in einem der vier Betriebsmodi errichtet, und es für die zentrale Prozessoreinheit 32 nicht notwending, daß das Interrupt-Anfragsignal 59 maskiert und wiedergewonnen wird.
• Die vorliegende Erfindung kann bei einem Ein-Chip-Mikrocomputer mit eingebautem A/D-Konverter verwendet werden, bei dem ein Programmspeicher und ein Arbeitsspeicher zusammen mit einer zentralen Prozessoreinheit eingebaut sind. In dem zweiten gemischten Betriebsmodus kann der A/D-Konversionsvorgang eine vorbestimmte Anzahl von Malen, mit Ausnahme von 4, wiederholt werden.

Claims (1)

1. Datenprozessor mit eingebautem Analog/Digital- Konverter mit

a) einer zentralen Prozessoreinheit (32), die im Betrieb ein Modussignal erzeugt, das eine Abtast- Analog/Digital-Wandlung oder eine diskrete Anolog/Digital- Wandlung anzeigt,

b) einer Vielzahl von analogen Eingangsknoten (47 bis 54), an denen jeweils analoge Signale zugeführt werden,

c) eine Analog-Eingangsauswahlvorrichtung (62), die im Betrieb einen analogen Eingangsknoten auswählt für eine diskrete Analog/Digital-Konversion,

d) eine Analog/Digital-Konvertereinheit (36), die im Betrieb das analoge Signal am Analogeingangsknoten, der durch die Analog-Eingangsauswahlvorrichtung ausgewählt wurde, in einem digitalem Code in der diskreten Analog/Digital-Konversion umwandelt und sequentiell die analogen Signale an der Vielzahl von analogen Eingangsknoten in die digitale Codes in der Abtast- Analog/Digital-Konvers ion umwandelt,

e) einer Vielzahl von Registern, die im Betrieb jeweils den digitalen Code speichern,

f) eine Analog/Digital-Konversions- Aktivierungsvorrichtung (60), die im Betrieb bewirkt, daß die Analog/Digital-Konvertereinheit selektiv die diskrete Analog/Digital-Konversion ausführt und die Abtast- Analog/Digital-Konversion in Abhängigkeit von dem Modussignal,

gekennzeichnet durch eine automatische Übergangsvorrichtung (46/70/61), die in Antwort auf das Modussignal einen automatischen Übergang zeigt, von der diskreten Analog/Digital-Konversion zur Abtast-Analog/Digital-Konversion, und die im Betrieb automatisch die Abtast-Analog/Digital-Konversion startet, wenn die diskrete Analog/Digital-Konversion vollendet ist.