KR920007209B1 - 집적회로 메모리 칩용 플래트 팩키지 - Google Patents

집적회로 메모리 칩용 플래트 팩키지 Download PDF

Info

Publication number
KR920007209B1
KR920007209B1 KR1019840008332A KR840008332A KR920007209B1 KR 920007209 B1 KR920007209 B1 KR 920007209B1 KR 1019840008332 A KR1019840008332 A KR 1019840008332A KR 840008332 A KR840008332 A KR 840008332A KR 920007209 B1 KR920007209 B1 KR 920007209B1
Authority
KR
South Korea
Prior art keywords
base
cavity
pads
flat package
pad
Prior art date
Application number
KR1019840008332A
Other languages
English (en)
Other versions
KR850005150A (ko
Inventor
쥬니어 루이스 이. 케이트스
Original Assignee
휴우즈 에어크라프트 캄파니
알. 엠. 홀
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 휴우즈 에어크라프트 캄파니, 알. 엠. 홀 filed Critical 휴우즈 에어크라프트 캄파니
Publication of KR850005150A publication Critical patent/KR850005150A/ko
Application granted granted Critical
Publication of KR920007209B1 publication Critical patent/KR920007209B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Credit Cards Or The Like (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

내용 없음.

Description

집적회로 메모리 칩용 플래트 팩키지
제1도는 일부분을 절취하여 본 발명에 따른 직접회로 메모리 칩(integmated circuit memory chip)용 플래트 팩키지(flat package)를 도시한 등각도(isometric view)
제2도는 제3도의 선 2-2에서 바라보고, 일부분을 절취하여 도시한 확대평면도.
제3도는 제2도의 선 3-3에서 바라보고, 플래트 팩키지의 중간지점을 통해 도시한 종단면도.
* 도면의 주요부분에 대한 부호의 설명
10 : 집적회로 메모리 칩용 플래트 팩키지
12 : 기부(base) 14 및 16 : 단부
18 및 20 : 측면 22 : 공동(cavity)
24 : 집적회로 메모리칩 26 : 금속판
28 : 메모리 회로 30 및 80 : 상부 표면
32 : 밀봉 링(seal ring) 34, 36, 38 및 40 : 렛지(ledge)
42, 44, 46, 48, 50, 52, 54, 56, 58, 68 및 70 : 패드(pad)
60, 62, 64 및 66 전도성 금속 트레이스(trace)
72, 74 및 76 : 도선 78 : 덮개
본 발명은 특히 과대한 공간을 차지하지 않고서 표준 항공 전자공학(avionic)형 인쇄회로기판상에 집적회로 메모리 칩을 장착시키도록 배열된 플래트 팩키지에 관한 것이다. 이 플래트 팩키지는 특히 항공 전자공학형 인쇄회로기판상외 표준 플래트 팩 셀(pack cell)내에 배치되기 위한 형태로 되어 있다.
집접회로 칩들은 통상적으로 접속이 이루어질 수 있는 패드를 제공하는 여러종류의 칩 캐리어(carrler)들내에 장착된다. 이 칩 캐리어들은 집적회로 칩들과 이 집직회로 칩들의 선 접착 접점들을 물리적으로 보호하는 밀봉 팩키지 내에 있다. 때때로, 상업적으로 유용한 징치내에서는 이 목적을 위해 이중 인-라인(dual in-line) 팩키지가 사용된다. 1개의 표준 크기의 이중 인-라인 팩키지는 16개의 핀(pin)을 갖고 있는데, 이것은 집적회로 메모리 칩용으로 적합하다. 이러한 사용법은 그린(Green)등의 미합중국특허 제 3,969,706호와 패긴(Faggin)등의 미합중국특허 제 3,821,715호에 기술되어 있다. 이중 인-라인 팩키지들은 이 팩키지로부터 연장되고 인쇄회로에 적접 접속하기 위해 개구를 통해 인쇠회로기판내에 삽입될 수 있는 핀들을 가고 있다. 그러나, 이것은 구성 부품들이 장착된 표면을 필요로 하는 항공 전자공학형 전자 어셈블리(assembly)내에서 한가지 문제점으로 대두된다. 이중 인-라인 판들을 수용하기 위해 항공 전자공학형 인쇄회로기판을 통하는 구멍들은 허용될 수 없는데, 그 이유는 구멍을 통하는 핀들이 이러한 어셈불리 내에 통상적으로 사용된 인쇄회로기판 밑에 있는 금속 열교환기와 접속되기 때문이다.
집적회로 칩용 플래트 팩들은 공지되어 있고 항공 전자공학 시스템 내에 사용된다. 이 플래트 팩들은 항공 전자공학 인쇄회로기판상의 표준 셀 크기를 정하였다.
집적회로 메모리 칩들과 다른 집적회로 논리 칩들의 차이는 논리 칩들 및 이 논리 칩들의 캐리어들이 주변부 주위에 선 접착 패드들을 갖는다는 것이다.이것은 논리 칩용 플래트 팩상의 패드들이 이 플래트 팩의 기다란 가장가리들을 따라 있다는 것을 뜻한다. 이것은 기다란 가장자리들을 따라 있는 접점들 및 특정수의 접점들을 갖고 있는 플래트 팩용 인쇄회로기판 사이에 정해진 특정한 셀들을 갖고 있는 항공 전자공학형 회로기판을 개량시키도록 유도했다.
집적회로 메모리 칩 상의 선 접착 패드들은 칩들의 측면을 따라 있지 않고 단부 상에 있다. 이러한 칩들이 도선이 없는 칩 캐리어 내에 장착되면, 이 칩 캐리어는 집적회로 메모리 칩의 단부에서 필요한 패드의 갯수와 일치하기 위해서 팩키지의 내부단부에 충분히 많은 패드들을 갖고 있어야 한다. 전형적으로, 18개, 20개 또는 더 많은 패드들을 갖고 있는 무선(도선이 없는) 칩 캐리어들이 16개의 패드만을 갖고 있는 메모리 칩을 팩키지하기 위해 사용된다. 이 무선 캐리어의 내부 측면들을 따라 있는 부수적인 패드들은 사용되지 않는다 그럼에도 불구하고, 집적회로 메모리 칩을 수용하는 무선 칩 개리어가 많을수록 인쇄회로기판상의 공간을 더 많이 차지한다. 한 경우에, 16개의 패드를 가진 집적회로 메모리 칩을 수용하는 20개의 핀을 가진 무선 칩 캐리어용의 적당한 접속을 형성하기 위해 인쇄회로기판 상에 필요한 셀 크기를 24개의 선을 가진 플래트 팩용으로 필요한 영역과 동일한 인쇄회로기판상의 영역을 차지하였다. 그러므로, 플래트팩키지의 기다란 가장자리들을 따라 16개의 접점을 형성하는 집적회로 메모리 칩용으로 유용한 플래트 팩키지가 필요한데 이 플라트 팩키지는 집적회로 논리 칩을 팩키지하기 위해 사용된 종래의 16개 패드를 가진 플래트 팩용으로 적합한 인쇄회로기판상의 셀 영역내에 알맞은 크기로 된다.
본 발명의 이해를 돕기 위해서, 집적회로 메모리 칩용 플래트 팩키지에 대하여 간단하게 기술하겠다. 플래트 팩키지는 기다란 가장자리들로부터 연장되는 도선을 갖고 있는 16개의 도선을 가진 플래트 팩키지와 같은 크기 및 형태로 되어 있다 . 팩키지의 내부에서, 집적회로 메모리 칩의 종배열 접점들은 가장자리에 장착된 도선들로 납득된다
그러므로, 본 발명의 목적 및 장점은 메모리 칩이 16개의 도선을 가진 표준 플래트 팩을 수용하기에 적합한 크기의 셀 데에 장착될 수 있는 집적회로 메모리 칩용 플래트 팩키지를 제공하므로 인쇄회로기판 상의 공간을 보호하는 것이다.
본 발명의 다른 목적 및 장점은 집적회로 칩의 종방항 도선 접점들을 표준 플래트 팩상의 측방향 도선 접점들에 중계하기 위해 내부 접점들을 갖고 있는 플래트 팩키지를 제공하고, 집적회로 메모리 칩이 최소 실용공간 내에 배치되어 접속되고 보호될 수 있도록 인쇄회로기판 공간을 보호하고 집적회로 메모리 칩을 적당히 보호하며 이 집적회로 메모리 칩의 접점들을 플래트 팩키지에 제공하는 공간 내에서 이것을 달성하는것이다.
이제부터, 첨부한 도면을 참조하여 본 발명의 다른 목적 및 장점들에 대해서 상세하게 기술하겠다.
본 발명에 따른 집적회로 메모리 칩용 플레트 팩키지는 제1도, 제2도 및 제3도에 참조번호(10)으로 표시되어 있다. 기부(12)는 단부(14 및 16)뿐만 아니라 측면(18 및 20)을 갖고 있고 장방형(rectangular)으로 되어 있다. 이 기부(12)의 단부 및 측면들은 서로 직각을 이루고 있다. 공동(22)는 기부 (12)내에 형성된다. 공동(22)의 저부에는 제1도에 도시한 바와같이 집적회로 메모리 칩(24)가 고착된 금속판(26)이 있다. 칩은 접착제 또는 납댐 합금 부착물에 의해 고착되므로, 공동(22)는 이 공동 내에서의 칩의 미끄럼(sliding)운동이 접착제를 완전히 결합시키도록 칩보다 상당히 크게 되어 있다. 집적회로 메모리 칩(24)는 메모리회로(28) 을 함유한다. 이 메모리 칩은 제2도 및 제3도에 도시한 바와같이 플래트 팩키지(10)내에 배치될때 모든 전기 접점들이 칩의 좌측 및 우측 단부들 상에 있도록 종방향으로 배열된다. 이것은 플래틀 팩키지와 칩 사이의 접점들이 이 도면들에 도시한 바와같이 프래트 팩키지의 좌측 및 우측 내부 단부들 상에 있다는 것을 의미한다.
기부(12)의 상부 표면(30)상에는 금속표면들이 있다. 이 금속표면들은 스크린 플린팅(screer printing)과 같은 종래의 기술에 의해 제공된다. 밀봉 링(32)는 상부표면(30)상에 장착되어 이 상부 표면과 밀봉된다. 또한, 밀봉 링(32)는 세라믹(ceramic) 물질로 되어 있다. 제2도에 도시한 바와같이, 이 밀봉 링(32)의 크기는 이 링의 좌측 및 우측 단부들이 기부(12)의 단부(14 및 16)과 직선으로 되도록 되어 있다. 그러나, 밀봉 링(32)의 개심(open-centered) 장방형 구조물은 좌측 및 우측 렛지(34 및 36)를 노출상태로 유지하도록 공동(22)보다 내부가 측방향으로 더 크게 되어 있다. 이 렛지들은 개심 장방형 밀봉 링(32)내의 상부표면(30)의 노출 부분이다. 이와 마찬가지로, 밀봉 링(32)는 제2도에 도시한 바와같이 공동(22)의 측면들과 일렬로 되어 있는 장방형 내부 개구를 갖고 있다. 그러나, 장방형 밀봉 링의 이 측면들은 기부(12)의 측면(18 및 20)에 닿을만큼 폭이 충분히 넓지 않다. 그러므로, 외부의 상부 및 하부 렛지(38 및 40)은 상부 표면(30)의 이 부분을 계속 노출시킴으로써 장방형 밀봉 링의 외부에 형성된다.
밀봉(32)가 제위치에 놓여지기 전에, 내부 렛지(34 및 36)상에 제공되고, 외부 레지 (38 및 40)상에 제공된다. 부수적으로, 전도성 금속 크레이스들은 대응 패드들을 접속시킨다. 이 패드 및 트레이스들은스크린 프린팅에 의해 상부 표면(30)에 제공되고, 구성부풍(12 및 32) 소결(sintering) 또는 열처리에 의해 결합되며, 전도성 트레이스들은 단일체(monolithic) 세라믹 구조물내에 매립된다. 패드(42)는 직접회로 메모리칩(24)의 배면 또는 기부를 접지시키도록 금속판(26) 밑에 접속된다. 내부 페드(44, 46, 48 및 50)은 외부 패드(52, 54, 56 및 58)에 각각 접속된다. 접속은 참조번호(60, 62, 64 및 66)으로 각각 표시한 전도성 금속 트레이스들에 의해 이루어진다. 이 트레이스들에 대한 제한은 이 트레이스이 필요한 제한 공간내에서 필요한 접속을 할 만큼 충분히 작아야 된다는 것이다. 다른 내부 패드들은 동일한 방법으로 다른 외부 패드들에 각각 접속된다. 예를들어, 내부 패드(68)은 공동(22)의 양단부 상의 회부 패드(70)에 접속된다. 이 박법으로, 집적회로 메모리 칩(24)의 16개의 도선들은 공동(22)의 단부에서 내부 패드들에 접속될수 있다.
특정한 예에서는, 셀 경계 공간이 제2도 내의 좌측 및 우측 방향으로 0.450인치(1.143cm)이고, 제2도내의 상-하 방향으로 0.630인치(1.600㎝)일때, 기부(12) 의 폭이 0.420인치(1.067㎝)이고 높이가 0.320인치(0.813㎝)이었다. 공동(22)의 길이가 제2도의 좌측-우측 방향으로 0.310인치(0.787cm)이고, 폭이 제2도의 상-하 방향으로 0.190인치(0.483㎝)이면, 전형적으로 전도성 금속 트레ㅐ이스들의 폭은 0 .005인치(0.013cm)이고, 간격은 0.005인치(0.013cm)로 된다. 그러므로, 기후의 좌측 및 우측 단부들은 필요한 접속을 제공하도록 패드, 트레이스 및 공간과 함께 상부 표면(30)상에 모여진다.
플래트 팩키지(10)상의 도선들은 화학적으로 에칭(etch) 또는 스템프(stamp)된 단일금속 프레임(frame)으로서 시작한다. 프레임 형태에서, 도선들은 외부 패드들에 부착되여 경납땜(brazig)과 같은 것에 의해 고착된다. 도선 프레임의 각가의 도선들이 패드들에 고착된 후, 도선 프레임의외부 부분들을 각각의 도선들뒤에 남도록 형성되어 다듬어 진다. 도선(72, 74 및 76)은 제1도 및 제2도에 16개의 도선드로 도시되어 있다.
집적회로 메모리 칩(24)는 공동(22)내에 배치되고, 금속판(26)에 접합 또는 접착된다. 선 접착 접점들은 집적회로 메모리 칩의 단부상의 패드들과 공동(22)의 단부들에 인접한 내부단부 렛지들 상의 내부 패드들을 상호 접속시킨다 외부 도선들은 이미 제위치에 배치되어 있다. 그후 즉시, 덮게(78)은 납땜, 용접 또는 경납땜에 의해 덮개를 부착시키도록 금속으로 된 상부표면(80)을 갖고 있는 밀봉 링(32)상에 고착된다 그러므로, 플래트 팩키지(10)은 완성되어, 다른 16개 도선을 가진 집적회로 플래트 팩키지 장치용으로 적합한셀 영역내에서 항공 전자공학형 인쇄회로기판상에 배치될 준비를 한다. 인쇄회로기판상의 셀 내에 배치되면, 도선들은 기판내의 회로에 접속된다. 그러므로, 이 집적회로 메모리 칩용 플래틀 패키지(10)은 공간을 보존하고 16개의 도선을 가진 플래트 팩키지가 장착될 수 있는 기판 상의 어느 곳에든지 장착될 수 있다
지금까지 본 발명의 최상 모우드에 대해서만 기술하였지만, 본 분야에 숙련된 기술자들은 본 발명을 여러가지로 변형할 수 있다.

Claims (18)

  1. 장방형으로 되어 있고 단부들 사이에 거리가 측면들 사이의 폭보다 더 기다란 기부 및 이 기부내의 공동, 상기 공동으로부터 수용할 수 있는 상기 공동의 단부들에서의 패드, 상기 기부의 외부로부터 수용할수 있는 상기 기부의 가장자리들 상의 패드 및 집적회로 메모리 칩이 상기 공동내에 배치되어 상기 내부 패드에 접속될 수 있으며, 상기 플래트 팩키지가 인쇄회로기판상에 배치되어 상기 기부의 가장자리를 따라 상기 외부 패드에 의해 접속될 수 있도록 각각의 내부 패드와 각각의 외부 패드 사이에 있는 접점들로 구성된것을 특징으로하는 집적회로 메모리 칩용 플래트 팩키지.
  2. 제1항에 있어서, 상기 기부가 세라믹으로 되어 있고, 상기 패드들과 이 패드들 사이의 접점들이 상기 기부상의 전도성 금속인 것을 특징으로 하는 플래트 팩키지.
  3. 제2항에 있어서, 상기 기부상에 배치되고, 상기 기부상에서 연장되어 상기 전도성이 금속접점들 상에서 상부표면에 고착되며, 상기 공동에 수용할 수 있는 상기 공동의 단부들에 상기 패드를 놓아 두고 상기 기부의 외부로부터의 수용할 수 있는 상기 기부의 가장자리들에 상기 패드를 놓아 두는 밀봉 링이 있는 것을 특징으로 하는 플래트 팩키지.
  4. 제3항에 있어서, 상기 밀봉 링이 세라믹으로 되어 있고, 상기 기부의 상부에 세라믹적으로 접착되는 것을 특징으로 하는 플래트 팩키지.
  5. 제4항에 있어서, 상기 공동이 저부를 갖고 있고 상기 저부가 금속으로 되어 있으며, 상기 기부상의 패드가 상기 금속저부에 접속되는 것을 특징으로 하는 플래트 패키지.
  6. 제2항에 있어서, 상기 공동이 저부를 갖고 있는 상기 저부가 금속으로 되어 있으며, 상기 기부상의 패드가 상기 금속저부에 접속되는 것을 특징으로 하는 플래트 팩키지.
  7. 제4항에 있어서, 상기 밀봉 링이 상기 기부로부터 떨어진 상부표면상에서 금속으로 되고, 상기 공동을 봉입하기 위해 상기 밀봉 링에 부착된 덮개를 포함하는 것을 특징으로 하는 플래트 팩키지.
  8. 제7항에 있어서, 플래트 팩키지의 도체들을 인쇄회로기판에 전기적으로 접속시키기 위해 상기 기부의 가장자리들을 따라 상기 외부 패드들에 부착된 도선들이 있는 것을 특징으로 하는 플래트 팩키지.
  9. 제2항에 있어서, 플래트 팩키지의 도체들을 인쇄회로기판에 전기적으로 접속시키기 위해 상기 기부의 가장자리를 따라 상기 외부 패드들에 부착된 도선들이 있는 것을 특징으로 하는 플래트 팩키지.
  10. 폭이 길이보다 더 길고 장방형으로 된 세라믹기부, 집적회로 메모리 칩이 부착될 수 있는 저부, 및 공동의 단부들에 인접하고 공동에 수용할 수 있는 상기 기부상의 접촉 패드를 갖고 있는 상기 기부내의 공동; 상기 플래트 팩키지의 외부에 수용될 수 있고 기다란 가장자리들을 따라 상기 기부 상에 있는 외부 접촉 패트; 서로 전기적으로 분리되어 각각의 상기 내부 패드 및 각각의 상기 외부 패드에 접속되는 상기 기부상의 전도성 금속 트레이스; 상기 플래트 팩키지가 집적회로 메모리 칩을 수용하고, 16개의 도선을 가진 플래트 팩용으로 적합한 셀 크기 내에서 집적회로기판상에 이 집적회로 메모리 칩을 배치시키기 위해 사용될 수 있도록 상기 공동으로부터 수용할 수 있는 상기 내부금속 패드와 상기 플래트 팩키지의 외부로부터 수용할 수 있는 외부금속 패드를 놓아 두고, 상기 기부상에 배치된 세라믹 밀봉 링으로 구성된 것을 특징으로 하는 집적회로 메모리 칩용 플래트 팩키지.
  11. 제10항에 있어서, 상기 공동의 저부가 금속으로 되어 있고, 상기 기부상의 패드가 상기 금속 공동저부에 전기적으로 접속되는 것을 특징으로 하는 플래트 팩키지.
  12. 제11항에 있어서, 상기 밀봉 링의 상부가 상기 기부내의 공동을 밀봉하도록 덮개에 부착시키기 위한 금속으로 되어 있는 것을 특징으로 하는 플래트 팩키지.
  13. 제10항에 있어서, 상기 밀봉 링의 상부가 상기 기부내의 공동을 밀봉하도록 덮개에 부착시키기 위해 금속으로 되어 있는 것을 특징으로 하는 플래트 팩키지.
  14. 세라믹 기부가 상부표면을 갖고 있고 길이가 폭보다 더 길며, 장방형으로 되어 있고, 상부표면 밑의 상기 기부내의 공동이 장방형으로 되어 있고, 길이가 폭보다 더 길고 길이가 상기 기부의 길이와 평행하고, 상기 기부의 상기 상부표면상의 상의 다수 금속 패드가 상기 공동에 인접한 상기 기부의 양단부들에서의 패드 및 기다란 가장자리들에 인접한 상기 기부의 양측면들을 따르는 패드들을 포함하고, 다수의 전도성 금속 트레이스가 상기 공동의 단부들에서의 각각의 패드를 상기 기부의 가장자리들을 따르는 각각의 패드와 상호 접속시키며, 상기 패드 및 트레이스들을 인접한 패드 및 트레이스들로부터 전지적으로 분리되며, 상기 공동의 저부는 금속으로 되어 있고, 상기 기부의 상부 표면상의 패드에 접속되고, 장방형 밀봉 링이 장방형 개구를 갖고 있고 상기 기부의 상기 상부표면의 일부분에 고착되며, 상기 기부의 외부단부들과 일렬로 배열된 외부단부를 갖고 있고 상기 공동에 수용할 수 있는 상기 공동의 당부들에서 상기 패드들을 노출 상태로 유지하고 상기 기부의 기다란 가장자리를 따라 상기 패드들을 외부 접속시키기 위해 노출상태로 유지하고 상기 기부의 기다란 가장자리를 따라 상기 패드들을 외부 접속시키기 위해 노출 상태로 유지하도록 상기 공동의 기다란 가장자리들과 일렬로 배열되는 장방형 개구의 기다란 가장자리들을 갖고 있는 것을 특징으로하는 집적회로 메모리 칩용 플래트 팩키지.
  15. 제14항에 있어서, 상기 렛지들 상에 16개의 패드들이 있고 상기 16개의 패드들에 각각 접속된 16개의 패드들에 각각 접속된 16개의 도선들이 있는 것을 특징으로 하는 플래트 팩키지.
  16. 제14항에 있어서, 상기 다수의 패드들에 각각 접속된 다수의 도선들과 동일한 상기 렛지들 상에 다수의 패드들이 있는 것을 특징으로 하는 플래트 팩키지.
  17. 제16항에 있어서, 상기 금속 공동저부에 전기적으로 접속되는 2개의 상기 내부 렛지들 중 1개의 내부 렛지상에 부수적으로 내부 패드가 있는 것을 특징으로 하는 플래트 팩키지.
  18. 제15항에 있어서, 상기 팩키지가 표준 플래트 팩 내에 집적회로 칩을 수용할 수 있는 크기로 된 인쇄 회로기판상의 셀 내에 끼워질 수 있는 크기로 되어 있는 것을 특징으로 하는 플래트 팩키지.
KR1019840008332A 1983-12-28 1984-12-26 집적회로 메모리 칩용 플래트 팩키지 KR920007209B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US56636483A 1983-12-28 1983-12-28
US566364 1983-12-28
US83-566364 1983-12-28

Publications (2)

Publication Number Publication Date
KR850005150A KR850005150A (ko) 1985-08-21
KR920007209B1 true KR920007209B1 (ko) 1992-08-27

Family

ID=24262576

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019840008332A KR920007209B1 (ko) 1983-12-28 1984-12-26 집적회로 메모리 칩용 플래트 팩키지

Country Status (9)

Country Link
EP (1) EP0167538B1 (ko)
JP (1) JPS61500879A (ko)
KR (1) KR920007209B1 (ko)
AU (1) AU568416B2 (ko)
CA (1) CA1232082A (ko)
DE (1) DE3476297D1 (ko)
ES (1) ES295772Y (ko)
IL (1) IL73562A (ko)
WO (1) WO1985002941A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4676571A (en) * 1985-07-23 1987-06-30 Thomas & Betts Corporation Leaded chip carrier connector
GB2190555B (en) * 1986-05-03 1990-03-28 Burr Brown Ltd Surface mounted single package data acquisition system
US4961633A (en) * 1988-02-22 1990-10-09 Xerox Corporation VLSI optimized modulator
EP0538010A3 (en) * 1991-10-17 1993-05-19 Fujitsu Limited Semiconductor package, a holder, a method of production and testing for the same
KR100218291B1 (ko) * 1991-12-11 1999-09-01 구본준 세라믹 패들을 이용한 반도체 패키지 및 그 제작방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5471572A (en) * 1977-11-18 1979-06-08 Fujitsu Ltd Semiconductor device
NL8020334A (ko) * 1980-02-12 1982-01-04 Mostek Corporation Te Carrollton, Texas, Ver. St. V. Am.
US4296456A (en) * 1980-06-02 1981-10-20 Burroughs Corporation Electronic package for high density integrated circuits
JPS5923044Y2 (ja) * 1980-08-28 1984-07-10 栗山ゴム株式会社 覆工板における着脱調節式ストツパ−装置
US4371912A (en) * 1980-10-01 1983-02-01 Motorola, Inc. Method of mounting interrelated components

Also Published As

Publication number Publication date
AU3509084A (en) 1985-07-12
IL73562A0 (en) 1985-02-28
EP0167538B1 (en) 1989-01-18
KR850005150A (ko) 1985-08-21
DE3476297D1 (en) 1989-02-23
CA1232082A (en) 1988-01-26
WO1985002941A1 (en) 1985-07-04
AU568416B2 (en) 1987-12-24
IL73562A (en) 1988-07-31
EP0167538A1 (en) 1986-01-15
JPS61500879A (ja) 1986-05-01
ES295772U (es) 1987-11-01
ES295772Y (es) 1988-05-16

Similar Documents

Publication Publication Date Title
US4371912A (en) Method of mounting interrelated components
US4975763A (en) Edge-mounted, surface-mount package for semiconductor integrated circuit devices
US5260601A (en) Edge-mounted, surface-mount package for semiconductor integrated circuit devices
US5016138A (en) Three dimensional integrated circuit package
US5014161A (en) System for detachably mounting semiconductors on conductor substrate
CA1211859A (en) Electric circuit units
US4089575A (en) Connector for connecting a circuit element to the surface of a substrate
US4907067A (en) Thermally efficient power device package
EP0067677B1 (en) Chip-array-constructed semiconductor device
EP0245179A2 (en) System for detachably mounting semiconductors on conductor substrate.
US4885662A (en) Circuit module connection system
US5349235A (en) High density vertically mounted semiconductor package
KR920007209B1 (ko) 집적회로 메모리 칩용 플래트 팩키지
US6329594B1 (en) Integrated circuit package
JPS6348183B2 (ko)
EP0095391B1 (en) Mounting leadless chip-carriers
JPS59107551A (ja) 半導体装置
KR100246360B1 (ko) 마이크로 비지에이 패키지
JPS6013186Y2 (ja) 電気コネクタ
US5995371A (en) Integrated dielectric substrate
JPH09121018A (ja) 半導体装置
JPH04237154A (ja) 半導体パッケージ
JP2881264B2 (ja) 搭載用凹部を有する電子部品搭載用基板
JPH0519974Y2 (ko)
CA1293066C (en) System for detachably mounting semi-conductors on conductor substrates

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19990729

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee