KR850005150A - 집적회로 메모리 칩용 플레트 팩키지 - Google Patents

집적회로 메모리 칩용 플레트 팩키지 Download PDF

Info

Publication number
KR850005150A
KR850005150A KR1019840008332A KR840008332A KR850005150A KR 850005150 A KR850005150 A KR 850005150A KR 1019840008332 A KR1019840008332 A KR 1019840008332A KR 840008332 A KR840008332 A KR 840008332A KR 850005150 A KR850005150 A KR 850005150A
Authority
KR
South Korea
Prior art keywords
base
cavity
flat package
pads
pad
Prior art date
Application number
KR1019840008332A
Other languages
English (en)
Other versions
KR920007209B1 (ko
Inventor
쥬니어 루이스 이. 케이트스
Original Assignee
알·엠·홀
휴우즈 에어키라프트 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알·엠·홀, 휴우즈 에어키라프트 캄파니 filed Critical 알·엠·홀
Publication of KR850005150A publication Critical patent/KR850005150A/ko
Application granted granted Critical
Publication of KR920007209B1 publication Critical patent/KR920007209B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Credit Cards Or The Like (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

내용 없음

Description

집적회로 메모리 칩용 플레트 팩키지
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 일부분을 절취하여 본 발명에 따른 직접회로 메모리 칩(integmated circuit memory chip)용 플래트 팩키지(flat package)를 도시한 등각도(isometric view)
제2도는 제3도의 선 2-2에서 바라보고, 일부분을 절취하여 도시한 확대평면도.
제3도는 제2도의 선 3-3에서 바라보고, 플래트 팩키지의 중간지점을 통해 도시한 종단면도.
* 도면의 주요부분에 대한 부호의 설명
10 : 집적회로 메모리 칩용 플래트 팩키지
12 : 기부(base) 14 및 16 : 단부
18 및 20 : 측면 22 : 공동(cavity)
24 : 집적회로 메모리칩 26 : 금속판
28 : 메모리 회로 30 및 80 : 상부 표면
32 : 밀봉 링(seal ring) 34, 36, 38 및 40 : 렛지(ledge)
42, 44, 46, 48, 50, 52, 54, 56, 58, 68 및 70 : 패드(pad)
60, 62, 64 및 66 전도성 금속 트레이스(trace)
72, 74 및 76 : 도선 78 : 덮개

Claims (18)

  1. 장방형으로 되어 있고 단부들 사이에 거리가 측면들 사이의 폭보다 더 기다란 기부 및 이 기부내의 공동, 상기 공동으로부터 수용할 수 있는 상기 공동의 단부들에서의 패드, 상기 기부의 외부로부터 수용할수 있는 상기 기부의 가장자리들 상의 패드 및 집적회로 메모리 칩이 상기 공동내에 배치되어 상기 내부 패드에 접속될 수 있으며, 상기 플래트 팩키지가 인쇄회로기판상에 배치되어 상기 기부의 가장자리를 따라 상기 외부 패드에 의해 접속될 수 있도록 각각의 내부 패드와 각각의 외부 패드 사이에 있는 접점들로 구성된것을 특징으로하는 집적회로 메모리 칩용 플래트 팩키지.
  2. 제1항에 있어서, 상기 기부가 세라믹으로 되어 있고, 상기 패드들과 이 패드들 사이의 접점들이 상기 기부상의 전도성 금속인 것을 특징으로 하는 플래트 팩키지.
  3. 제2항에 있어서, 상기 기부상에 배치되고, 상기 기부상에서 연장되어 상기 전도성이 금속접점들 상에서 상부표면에 고착되며, 상기 공동에 수용할 수 있는 상기 공동의 단부들에 상기 패드를 놓아 두고 상기 기부의 외부로부터의 수용할 수 있는 상기 기부의 가장자리들에 상기 패드를 놓아 두는 밀봉 링이 있는 것을 특징으로 하는 플래트 팩키지.
  4. 제3항에 있어서, 상기 밀봉 링이 세라믹으로 되어 있고, 상기 기부의 상부에 세라믹적으로 접착되는 것을 특징으로 하는 플래트 팩키지.
  5. 제4항에 있어서, 상기 공동이 저부를 갖고 있고 상기 저부가 금속으로 되어 있으며, 상기 기부상의 패드가 상기 금속저부에 접속되는 것을 특징으로 하는 플래트 패키지.
  6. 제2항에 있어서, 상기 공동이 저부를 갖고 있는 상기 저부가 금속으로 되어 있으며, 상기 기부상의 패드가 상기 금속저부에 접속되는 것을 특징으로 하는 플래트 팩키지.
  7. 제4항에 있어서, 상기 밀봉 링이 상기 기부로부터 떨어진 상부표면상에서 금속으로 되고, 상기 공동을 봉입하기 위해 상기 밀봉 링에 부착된 덮개를 포함하는 것을 특징으로 하는 플래트 팩키지.
  8. 제7항에 있어서, 플래트 팩키지의 도체들을 인쇄회로기판에 전기적으로 접속시키기 위해 상기 기부의 가장자리들을 따라 상기 외부 패드들에 부착된 도선들이 있는 것을 특징으로 하는 플래트 팩키지.
  9. 제2항에 있어서, 플래트 팩키지의 도체들을 인쇄회로기판에 전기적으로 접속시키기 위해 상기 기부의 가장자리를 따라 상기 외부 패드들에 부착된 도선들이 있는 것을 특징으로 하는 플래트 팩키지.
  10. 폭이 길이보다 더 길고 장방형으로 된 세라믹기부, 집적회로 메모리 칩이 부착될 수 있는 저부, 및 공동의 단부들에 인접하고 공동에 수용할 수 있는 상기 기부상의 접촉 패드를 갖고 있는 상기 기부내의 공동; 상기 플래트 팩키지의 외부에 수용될 수 있고 기다란 가장자리들을 따라 상기 기부 상에 있는 외부 접촉 패트; 서로 전기적으로 분리되어 각각의 상기 내부 패드 및 각각의 상기 외부 패드에 접속되는 상기 기부상의 전도성 금속 트레이스; 상기 플래트 팩키지가 집적회로 메모리 칩을 수용하고, 16개의 도선을 가진 플래트 팩용으로 적합한 셀 크기 내에서 집적회로기판상에 이 집적회로 메모리 칩을 배치시키기 위해 사용될 수 있도록 상기 공동으로부터 수용할 수 있는 상기 내부금속 패드와 상기 플래트 팩키지의 외부로부터 수용할 수 있는 외부금속 패드를 놓아 두고, 상기 기부상에 배치된 세라믹 밀봉 링으로 구성된 것을 특징으로 하는 집적회로 메모리 칩용 플래트 팩키지.
  11. 제10항에 있어서, 상기 공동의 저부가 금속으로 되어 있고, 상기 기부상의 패드가 상기 금속 공동저부에 전기적으로 접속되는 것을 특징으로 하는 플래트 팩키지.
  12. 제11항에 있어서, 상기 밀봉 링의 상부가 상기 기부내의 공동을 밀봉하도록 덮개에 부착시키기 위한 금속으로 되어 있는 것을 특징으로 하는 플래트 팩키지.
  13. 제10항에 있어서, 상기 밀봉 링의 상부가 상기 기부내의 공동을 밀봉하도록 덮개에 부착시키기 위해 금속으로 되어 있는 것을 특징으로 하는 플래트 팩키지.
  14. 세라믹 기부가 상부표면을 갖고 있고 길이가 폭보다 더 길며, 장방형으로 되어 있고, 상부표면 밑의 상기 기부내의 공동이 장방형으로 되어 있고, 길이가 폭보다 더 길고 길이가 상기 기부의 길이와 평행하고, 상기 기부의 상기 상부표면상의 상의 다수 금속 패드가 상기 공동에 인접한 상기 기부의 양단부들에서의 패드 및 기다란 가장자리들에 인접한 상기 기부의 양측면들을 따르는 패드들을 포함하고, 다수의 전도성 금속 트레이스가 상기 공동의 단부들에서의 각각의 패드를 상기 기부의 가장자리들을 따르는 각각의 패드와 상호 접속시키며, 상기 패드 및 트레이스들을 인접한 패드 및 트레이스들로부터 전지적으로 분리되며, 상기 공동의 저부는 금속으로 되어 있고, 상기 기부의 상부 표면상의 패드에 접속되고, 장방형 밀봉 링이 장방형 개구를 갖고 있고 상기 기부의 상기 상부표면의 일부분에 고착되며, 상기 기부의 외부단부들과 일렬로 배열된 외부단부를 갖고 있고 상기 공동에 수용할 수 있는 상기 공동의 당부들에서 상기패드들을 노출상태로 유지하고 상기 기부의 기다란 가장 자리를 따라 상기 패드들을 외부 접속시키기 위해 노출상태로 유지하고 상기 공동의 기다란 가장자리들과 일렬로 배열되는 장방형 개구의 기다란 가장자리들을 갖고 있는 것을 특징으로 하는 집적회로 메모리 칩용 플래트 팩키지.
  15. 제14항에 있어서, 상기 렛지들 상에 16개의 패드들이 있고 상기 16개의 패드들에 각각 접속된 16개의 패드들에 각각 접속된 16개의 도선들이 있는 것을 특징으로 하는 플래트 팩키지.
  16. 제14항에 있어서, 상기 다수의 패드들에 각각 접속된 다수의 도선들과 동일한 상기 렛지들 상에 다수의 패드들이 있는 것을 특징으로 하는 플래트 팩키지.
  17. 제16항에 있어서, 상기 금속 공동저부에 전기적으로 접속되는 2개의 상기 내부 렛지들 중 1개의 내부 렛지상에 부수적으로 내부 패드가 있는 것을 특징으로 하는 플래트 팩키지.
  18. 제15항에 있어서, 상기 팩키지가 표준 플래트 팩 내에 집적회로 칩을 수용할 수 있는 크기로 된 인쇄 회로기판상의 셀 내에 끼워질 수 있는 크기로 되어 있는 것을 특징으로 하는 플래트 팩키지.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019840008332A 1983-12-28 1984-12-26 집적회로 메모리 칩용 플래트 팩키지 KR920007209B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US56636483A 1983-12-28 1983-12-28
US566364 1983-12-28
US83-566364 1983-12-28

Publications (2)

Publication Number Publication Date
KR850005150A true KR850005150A (ko) 1985-08-21
KR920007209B1 KR920007209B1 (ko) 1992-08-27

Family

ID=24262576

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019840008332A KR920007209B1 (ko) 1983-12-28 1984-12-26 집적회로 메모리 칩용 플래트 팩키지

Country Status (9)

Country Link
EP (1) EP0167538B1 (ko)
JP (1) JPS61500879A (ko)
KR (1) KR920007209B1 (ko)
AU (1) AU568416B2 (ko)
CA (1) CA1232082A (ko)
DE (1) DE3476297D1 (ko)
ES (1) ES295772Y (ko)
IL (1) IL73562A (ko)
WO (1) WO1985002941A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100218291B1 (ko) * 1991-12-11 1999-09-01 구본준 세라믹 패들을 이용한 반도체 패키지 및 그 제작방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4676571A (en) * 1985-07-23 1987-06-30 Thomas & Betts Corporation Leaded chip carrier connector
GB2190555B (en) * 1986-05-03 1990-03-28 Burr Brown Ltd Surface mounted single package data acquisition system
US4961633A (en) * 1988-02-22 1990-10-09 Xerox Corporation VLSI optimized modulator
EP0538010A3 (en) * 1991-10-17 1993-05-19 Fujitsu Limited Semiconductor package, a holder, a method of production and testing for the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5471572A (en) * 1977-11-18 1979-06-08 Fujitsu Ltd Semiconductor device
NL8020334A (ko) * 1980-02-12 1982-01-04 Mostek Corporation Te Carrollton, Texas, Ver. St. V. Am.
US4296456A (en) * 1980-06-02 1981-10-20 Burroughs Corporation Electronic package for high density integrated circuits
JPS5923044Y2 (ja) * 1980-08-28 1984-07-10 栗山ゴム株式会社 覆工板における着脱調節式ストツパ−装置
US4371912A (en) * 1980-10-01 1983-02-01 Motorola, Inc. Method of mounting interrelated components

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100218291B1 (ko) * 1991-12-11 1999-09-01 구본준 세라믹 패들을 이용한 반도체 패키지 및 그 제작방법

Also Published As

Publication number Publication date
AU3509084A (en) 1985-07-12
IL73562A0 (en) 1985-02-28
EP0167538B1 (en) 1989-01-18
DE3476297D1 (en) 1989-02-23
CA1232082A (en) 1988-01-26
WO1985002941A1 (en) 1985-07-04
AU568416B2 (en) 1987-12-24
IL73562A (en) 1988-07-31
EP0167538A1 (en) 1986-01-15
JPS61500879A (ja) 1986-05-01
ES295772U (es) 1987-11-01
KR920007209B1 (ko) 1992-08-27
ES295772Y (es) 1988-05-16

Similar Documents

Publication Publication Date Title
US4975763A (en) Edge-mounted, surface-mount package for semiconductor integrated circuit devices
US5275975A (en) Method of making a relatively flat semiconductor package having a semiconductor chip encapsulated in molded material
CA1115820A (en) Electrical connector for use in mounting an electronic device on a substrate
US4167647A (en) Hybrid microelectronic circuit package
KR870009613A (ko) 집적회로 칩 마운팅 및 패키징 조립품
RU2004107125A (ru) Контактирование полупроводниковых микросхем в чип-картах
KR860004370A (ko) Ic카드
KR940022811A (ko) 세라믹제 어댑터 세라믹 패키지
KR880001180A (ko) 인쇄회로장치
KR850004174A (ko) 반도체장치
KR900701039A (ko) 집적회로 칩용 밀봉형 팩키지
IT1173777B (it) Modulo di circuito integrato e procedimento per fabbricarlo
GB1238569A (ko)
KR870700172A (ko) 반도체 회로장치
US4885662A (en) Circuit module connection system
KR890001182A (ko) 외부 테이프 자동 접합(tab) 반도체 패키지
KR850005150A (ko) 집적회로 메모리 칩용 플레트 팩키지
US6329594B1 (en) Integrated circuit package
EP0069902A3 (en) Current rectifier device
IE54712B1 (en) Mounting leadless chip-carriers
KR870002643A (ko) 직접회로용 패케이지
KR940008054A (ko) 반도체 패키지의 실장구조
KR880008431A (ko) 집적회로 칩 밀봉체 및 그 제조방법
USH13H (en) Connecting a flat-pack-packaged chip to a printed circuit board
KR960704278A (ko) 전자 스마트 카드 접속용 전기 커넥터(electric connector for connecting an electronic smart card)

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19990729

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee