KR920001532A - 이중포트메모리장치 - Google Patents
이중포트메모리장치 Download PDFInfo
- Publication number
- KR920001532A KR920001532A KR1019910009499A KR910009499A KR920001532A KR 920001532 A KR920001532 A KR 920001532A KR 1019910009499 A KR1019910009499 A KR 1019910009499A KR 910009499 A KR910009499 A KR 910009499A KR 920001532 A KR920001532 A KR 920001532A
- Authority
- KR
- South Korea
- Prior art keywords
- memory device
- circuits
- address
- dual port
- port memory
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1075—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for multiport memories each having random access ports and serial ports, e.g. video RAM
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Static Random-Access Memory (AREA)
- Dram (AREA)
- Controls And Circuits For Display Device (AREA)
- Image Input (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예에 따른 이중포트메모리장치의 블럭도,
제2도 및 제3도는 본 발명에 따른 좌표계의 구체예를 나타낸 도면.
Claims (4)
- 메모리어레이(5)와 이 메모리어레이(5)에 격납된 데이터의 독출/기록을 샐행하는 2조의 포트(10,20)를 구비한 메모리장치에 있어서, 상기 메모리어레이(5)의 소정 어드레스를 억세스하기 위한 억세스신호를 출력시키는 어드레스회로(13,23;33,35)와, 이드레스회로(13,23;33,35)에서 지정된 어드레스에 대해 데이터의 입출력을 실해아는 입출력 회로(15,25;37,38)및, 이들 어드레스회로(13,23;33,35)와 입출력 회로(15,25;37,39)의 제어를 실행하는 제어회로(17,27;43,45)를 구비하여 구성되고, 상기 포트(10,20)의 어드레스회로(13,23;33,35)는 다른 좌표계에 따른 어드레스지정정보를 입력받아 상기 메모리어레이의 억세스에 필요한 억세스신호로 변환하는 기능을 가춘 것을 특징으로 하는 이중포트메모리장치.
- 제1항에 있어서, 상기 어드레스(13,23;33,35)와 상기 입출력회로(15,25;37,39)및 상기 제어회로(17,27;43,45)는 2개의 다른 좌표계에 대응하여 각각 2조씩 설치되어 있는 것을 특징으로 하는 이중포트메모리장치.
- 제1항에 있어서, 상기 좌표계는 직교좌표계와 극좌표계인 것을 특징으로 하는 이중포트메모리장치.
- 제1항에 있어서, 상기 좌표계의 변환기능은 개서가 가능한 변환테이블에 의해 실현되는 것을 특징으로 하는 이중포트메모리장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2-149773 | 1990-06-11 | ||
JP2149773A JP2573395B2 (ja) | 1990-06-11 | 1990-06-11 | デュアルポートメモリ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR920001532A true KR920001532A (ko) | 1992-01-30 |
KR950010138B1 KR950010138B1 (ko) | 1995-09-07 |
Family
ID=15482417
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019910009499A KR950010138B1 (ko) | 1990-06-11 | 1991-06-10 | 2중포트 메모리 및 2중포트 메모리의 억세스방법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5289426A (ko) |
JP (1) | JP2573395B2 (ko) |
KR (1) | KR950010138B1 (ko) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1049992C (zh) * | 1994-09-16 | 2000-03-01 | 联华电子股份有限公司 | 用于图像合成装置的位置转换装置 |
US5680365A (en) * | 1996-05-16 | 1997-10-21 | Mitsubishi Semiconductor America, Inc. | Shared dram I/O databus for high speed operation |
KR100773065B1 (ko) * | 2006-09-12 | 2007-11-19 | 엠텍비젼 주식회사 | 듀얼 포트 메모리 장치, 메모리 장치 및 듀얼 포트 메모리장치 동작 방법 |
KR100773063B1 (ko) * | 2006-09-12 | 2007-11-19 | 엠텍비젼 주식회사 | 듀얼 포트 메모리 장치, 메모리 장치 및 듀얼 포트 메모리장치 동작 방법 |
US7898880B2 (en) | 2006-09-12 | 2011-03-01 | Mtekvision Co., Ltd. | Dual port memory device, memory device and method of operating the dual port memory device |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56107180A (en) * | 1980-01-30 | 1981-08-25 | Fujitsu Ltd | Three-dimensional polar coordinate readout method for memory unit |
US5146572A (en) * | 1980-11-17 | 1992-09-08 | International Business Machines Corporation | Multiple data format interface |
JPS58116860A (ja) * | 1981-12-29 | 1983-07-12 | Fujitsu Ltd | イメ−ジ・メモリ・システムにおけるイメ−ジ配列の縦横変換回路 |
US4590465A (en) * | 1982-02-18 | 1986-05-20 | Henry Fuchs | Graphics display system using logic-enhanced pixel memory cells |
JPS63225290A (ja) * | 1987-03-14 | 1988-09-20 | 株式会社日立製作所 | 表示制御回路 |
JPS63225846A (ja) * | 1987-03-16 | 1988-09-20 | Yaskawa Electric Mfg Co Ltd | アドレス変換機構付マルチポ−トメモリ |
US4933909A (en) * | 1988-12-19 | 1990-06-12 | Bull Hn Information Systems Inc. | Dual read/write register file memory |
US5001672A (en) * | 1989-05-16 | 1991-03-19 | International Business Machines Corporation | Video ram with external select of active serial access register |
-
1990
- 1990-06-11 JP JP2149773A patent/JP2573395B2/ja not_active Expired - Fee Related
-
1991
- 1991-06-07 US US07/711,800 patent/US5289426A/en not_active Expired - Lifetime
- 1991-06-10 KR KR1019910009499A patent/KR950010138B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR950010138B1 (ko) | 1995-09-07 |
JP2573395B2 (ja) | 1997-01-22 |
US5289426A (en) | 1994-02-22 |
JPH0444694A (ja) | 1992-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR910005308A (ko) | 반도체 메모리 | |
KR850006652A (ko) | 프로세스와 메모리를 내장한 집적회로와 그것을 사용한 시스템 | |
KR960008544A (ko) | 다중 메모리 뱅크 선택을 위한 방법 및 장치 | |
KR920008598A (ko) | 직접 또는 인터리브모드로 메모리를 액세스하는 메모리 컨트롤러 및 이를 구비한 데이타 처리시스템 | |
KR910010328A (ko) | 패리티 능력을 가진 디스크 배열 제어기 | |
KR960039947A (ko) | 낸드형 플래쉬메모리 아이씨(ic)카드 기록장치 | |
KR850008071A (ko) | 디지탈 스위칭 모듈 | |
KR910001771A (ko) | 반도체 메모리 장치 | |
KR920001532A (ko) | 이중포트메모리장치 | |
KR860004349A (ko) | 시이퀀스 제어기의 프로세스 입출력장치 | |
KR920003314A (ko) | 반도체 메모리장치 | |
KR910006852A (ko) | 메모리 제어 시스템 및 방법 | |
KR910010340A (ko) | 확장 어드레싱 회로 및 접합기 카드 | |
KR960016687A (ko) | 데이터 처리 시스템 | |
FR2454242A1 (fr) | Reseau de commutation multiplex a division du temps dans lequel la memoire tampon est associative, a circulation et en forme de dispositif a charges couplees | |
KR940010796A (ko) | 어드레스 변환 방법 및 장치 | |
KR100189553B1 (ko) | 정보저장장치와 컴퓨터 시스템간에 데이타를 인터페이싱하기위한회로 | |
KR910012928A (ko) | 컴퓨터의 메모리 확장 시스템 | |
SU1236551A1 (ru) | Оперативное запоминающее устройство | |
KR910012880A (ko) | I/o 포트를 통한 메모리 팩 인터페이스 로직회로 | |
KR890004238A (ko) | 순차접근 기억장치 | |
KR930008613A (ko) | 중신(重信)직렬 메모리를 액세스하는 방법 및 장치 | |
KR920001353A (ko) | 프로세서와 코프로세서의 프로세서간 통신방식 | |
KR970016898A (ko) | 데이터 처리기 및 억세스 방법 | |
JPH02129747A (ja) | I/oインターフェース回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20030901 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |