KR900019141A - 디램셀 및 그 제조방법 - Google Patents

디램셀 및 그 제조방법 Download PDF

Info

Publication number
KR900019141A
KR900019141A KR1019890006720A KR890006720A KR900019141A KR 900019141 A KR900019141 A KR 900019141A KR 1019890006720 A KR1019890006720 A KR 1019890006720A KR 890006720 A KR890006720 A KR 890006720A KR 900019141 A KR900019141 A KR 900019141A
Authority
KR
South Korea
Prior art keywords
film
forming
region
oxide film
source region
Prior art date
Application number
KR1019890006720A
Other languages
English (en)
Other versions
KR920010695B1 (ko
Inventor
전준영
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019890006720A priority Critical patent/KR920010695B1/ko
Priority to DE3927176A priority patent/DE3927176A1/de
Priority to JP1221888A priority patent/JPH0715949B2/ja
Priority to FR8911703A priority patent/FR2647267B1/fr
Priority to GB8926627A priority patent/GB2231718B/en
Priority to US07/451,775 priority patent/US5027172A/en
Publication of KR900019141A publication Critical patent/KR900019141A/ko
Priority to US07/719,341 priority patent/US5455192A/en
Application granted granted Critical
Publication of KR920010695B1 publication Critical patent/KR920010695B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
    • H10B12/377—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate having a storage electrode extension located over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음

Description

디램셀 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 (A)-(G)도는 본발명에 따라 디램셀의 제조공정을 보여주는 단면도.

Claims (5)

  1. 제1도전형의 반도체 기판 표면에 형성되어 형성되어 이웃하는 셀들 사이를 분리하는 필드산화막과, 기판표면에 소정거리 이격되어 형성된 상기 제1도전형과 반대의 도전형인 제2도전형의 드레인 및 소오스 영역과, 상기 소오스 및 드레인영역 사이의 기판위에 있는 게이트산화막과 필드산화막상에 신장하는 도전형의 워드라인들을 구비한 다램셀에 있어서, 상기 소오스영역과 필드산화막 사이의 소정부분에 형성된 트렌치와, 상기 트렌치외부의 기판에 제2도전형의 불순물로 형성되어 상기 소오스영역과 연결되는 확산층과, 상기 워드라인들과는 제1절연막으로 이격되어 겹쳐지며 상기 소오스영역과 연결되는 제1다결정 실리콘과, 상기 트렌치 내부 표면과 제1다결정 실리콘에 걸쳐 형성되는 유전막과, 상기 트렌치의 내부가 채워지도록 유전막의 상부에 형성되는 제2다결정 실리콘층과 상기 드레인영역에 개구를 통하여 접속되며 제2절연막에 의해 이격되는 비트라인을 구비함을 특징으로 하는 디램셀.
  2. 제1항에 있어서, 제1절연막이 LTO막임을 특징으로 하는 디렘셀의 제조방법.
  3. 제1항에 있어서, 상기 제1다결정 실리콘과 불순물 확산층이 소오스 영역에 병렬로 접속되어짐을 특징으로 하는 디램셀.
  4. 제1도전형의 반도체 기판상에 스택 및 트렌치 캐패시터와 상기 제1도전형과 반대의 도전형인 제2도전형의 트랜지스터를 가지는 디램셀을 제조하는 방법에 있어서, 상기 반도체 기판표면에 일부분에 두꺼운 필드산화막을 형성하고, 상기 필드산화막과 인접하는 제2도전형의 소오스영역과 채널영역을 통해 이격된 제2도전형의 드레인영역을 상기 반도체 기판표면에 형성하며 상기 소오스 영역 및 채널영역과 드레인 영역의 표면에 게이트산화막을 형성하며, 상기 채널영역의 상부와 상기 필드산화막의 소정 영역상에 각각 도전형의 워드라인들을 형성하는 공정과, 상기 워드라인들과 노출된 게이트산화막 및 필드산화막상에 제1절연막을 형성하고 상기 소오스 영역상에 있는 제1절연막과 게이트산화막에 개구를 형성하는 공정과, 상기 워드라인들과 일부분이 겹치도록 소오스영역상에 제1다결정 실리콘을 형성하는 공정과, 상기 개구에 형성된 제1다결정 실리콘과 소오스영역과 기판에 걸쳐 트렌치를 형성하고 상기 트렌치 외부기판에 상기 소오스영역과 접속되도록 제2도전형의 확산층을 형성한후 상기 제1절 연막 및 제1다결정 실리콘과 트렌치 표면에 유전막을 형성하는 공정과, 상기 트렌치의 내부가 메꾸어 지며 또한 상기 채널영역상의 워드라인과 겹쳐지도록 유전막상에 제2다결정 실리콘을 형성하는 공정과, 상기 제2다결정 실리콘과 유전막의 상부에 LTO막과 BPSG막을 도포하고 상기 드레인 영역상의 개구를 형성하여 금속 실리사이드막을 형성하는 공정을 구비함을 특징으로 하는 디램셀의 제조방법.
  5. 제4항에 있어서, 금속 실리사이드막을 W 또는 Ti중 어느하나의 실리사이드임을 특징으로하는 디램셀의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890006720A 1989-05-19 1989-05-19 디램셀 및 그 제조방법 KR920010695B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1019890006720A KR920010695B1 (ko) 1989-05-19 1989-05-19 디램셀 및 그 제조방법
DE3927176A DE3927176A1 (de) 1989-05-19 1989-08-17 Dynamische speicherzelle fuer willkuerlichen zugriff und ihr herstellungsverfahren
JP1221888A JPH0715949B2 (ja) 1989-05-19 1989-08-30 Ｄｒａｍセル及びその製造方法
FR8911703A FR2647267B1 (fr) 1989-05-19 1989-09-07 Cellule de memoire vive dynamique et procede de fabrication
GB8926627A GB2231718B (en) 1989-05-19 1989-11-24 A dynamic random access memory cell and method of making the same
US07/451,775 US5027172A (en) 1989-05-19 1989-12-18 Dynamic random access memory cell and method of making thereof
US07/719,341 US5455192A (en) 1989-05-19 1991-06-24 Method of making dynamic random access memory cell having a stacked capacitor and a trench capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890006720A KR920010695B1 (ko) 1989-05-19 1989-05-19 디램셀 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR900019141A true KR900019141A (ko) 1990-12-24
KR920010695B1 KR920010695B1 (ko) 1992-12-12

Family

ID=19286319

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890006720A KR920010695B1 (ko) 1989-05-19 1989-05-19 디램셀 및 그 제조방법

Country Status (5)

Country Link
JP (1) JPH0715949B2 (ko)
KR (1) KR920010695B1 (ko)
DE (1) DE3927176A1 (ko)
FR (1) FR2647267B1 (ko)
GB (1) GB2231718B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100689514B1 (ko) * 2006-01-23 2007-03-02 주식회사 하이닉스반도체 반도체 소자 및 그의 제조 방법

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5185284A (en) * 1989-05-22 1993-02-09 Mitsubishi Denki Kabushiki Kaisha Method of making a semiconductor memory device
KR910013554A (ko) * 1989-12-08 1991-08-08 김광호 반도체 장치 및 그 제조방법
JPH03200366A (ja) * 1989-12-27 1991-09-02 Nec Corp 半導体装置及びその製造方法
JPH03278573A (ja) * 1990-03-28 1991-12-10 Mitsubishi Electric Corp 半導体記憶装置
KR930007194B1 (ko) * 1990-08-14 1993-07-31 삼성전자 주식회사 반도체 장치 및 그 제조방법
JP2748050B2 (ja) * 1991-02-08 1998-05-06 三菱電機株式会社 半導体装置およびその製造方法
US5272103A (en) * 1991-02-08 1993-12-21 Mitsubishi Denki Kabushiki Kaisha DRAM having a large dielectric breakdown voltage between an adjacent conductive layer and a capacitor electrode and method of manufacture thereof
US5208177A (en) * 1992-02-07 1993-05-04 Micron Technology, Inc. Local field enhancement for better programmability of antifuse PROM
JPH11145414A (ja) * 1997-09-04 1999-05-28 Toshiba Corp 半導体装置
CN112750899B (zh) 2019-10-31 2022-05-27 广东美的白色家电技术创新中心有限公司 一种半导体器件及其制备方法、电器设备

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58137245A (ja) * 1982-02-10 1983-08-15 Hitachi Ltd 大規模半導体メモリ
EP0169938B1 (en) * 1983-12-15 1989-03-29 Kabushiki Kaisha Toshiba Semiconductor memory device having trenched capacitor
JPS60189964A (ja) * 1984-03-12 1985-09-27 Hitachi Ltd 半導体メモリ
JPS62120070A (ja) * 1985-11-20 1987-06-01 Toshiba Corp 半導体記憶装置
JPS63122261A (ja) * 1986-11-12 1988-05-26 Mitsubishi Electric Corp 半導体装置の製造方法
JPH01119053A (ja) * 1987-10-31 1989-05-11 Sony Corp 半導体メモリ装置
JP2548957B2 (ja) * 1987-11-05 1996-10-30 富士通株式会社 半導体記憶装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100689514B1 (ko) * 2006-01-23 2007-03-02 주식회사 하이닉스반도체 반도체 소자 및 그의 제조 방법

Also Published As

Publication number Publication date
GB2231718A (en) 1990-11-21
DE3927176C2 (ko) 1992-03-26
DE3927176A1 (de) 1990-11-22
JPH02312270A (ja) 1990-12-27
FR2647267B1 (fr) 1995-03-10
GB2231718B (en) 1993-05-26
JPH0715949B2 (ja) 1995-02-22
FR2647267A1 (fr) 1990-11-23
GB8926627D0 (en) 1990-01-17
KR920010695B1 (ko) 1992-12-12

Similar Documents

Publication Publication Date Title
KR900019016A (ko) 디램셀의 제조방법
KR960043238A (ko) 리세스 채널 구조를 갖는 반도체 소자 및 그의 제조방법
KR910019237A (ko) 커패시터 dram 셀의 제조방법
KR950024359A (ko) 반도체장치
KR900019227A (ko) 적층형 캐피시터를 갖춘 반도체기억장치 및 그 제조방법
KR910010725A (ko) 반도체 메모리장치 및 그 제조방법
US5859451A (en) Semiconductor memory having storage capacitor connected to diffusion region through barrier layer
KR940027149A (ko) 반도체 기억 장치 및 그 제조 방법
KR900019141A (ko) 디램셀 및 그 제조방법
KR920018953A (ko) 동적램과 그의 제조공정
KR960019727A (ko) 반도체 메모리장치 및 그 제조방법
KR910001762A (ko) 디램셀의 제조방법
KR960019728A (ko) 반도체 메모리장치 및 그 제조방법
KR960032777A (ko) 전계효과형 반도체 장치 및 그 제조방법
KR910013273A (ko) 초고집적 디램셀 및 그 제조방법
KR890013800A (ko) 반도체메모리의 제조방법
KR960012495A (ko) 메모리 셀용 스위칭 트랜지스터 및 캐패시터
JPS60113460A (ja) ダイナミックメモリ素子の製造方法
KR950015762A (ko) 도핑영역에 대한 콘택홀의 제조방법
US5414277A (en) Thin film transistor which prevents generation of hot carriers
EP0194682A2 (en) Semiconductor memory device
KR880003428A (ko) 디 램 셀의 제조방법
KR910020903A (ko) 적층형캐패시터셀의 구조 및 제조방법
KR970023383A (ko) 반도체 기억 장치와 그 제조 방법
KR900019017A (ko) 디램셀의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071203

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee