KR890702368A - 텔레비젼 수상기 신호처리 시스템 - Google Patents

텔레비젼 수상기 신호처리 시스템

Info

Publication number
KR890702368A
KR890702368A KR1019890701177A KR890701177A KR890702368A KR 890702368 A KR890702368 A KR 890702368A KR 1019890701177 A KR1019890701177 A KR 1019890701177A KR 890701177 A KR890701177 A KR 890701177A KR 890702368 A KR890702368 A KR 890702368A
Authority
KR
South Korea
Prior art keywords
signal
bit
switching
video signal
sample
Prior art date
Application number
KR1019890701177A
Other languages
English (en)
Other versions
KR920002837B1 (ko
Inventor
로웰 맥닐리 데이빗
토마스 플링 러셀
Original Assignee
에픽 피.허만
알 씨 에이 라이센싱 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에픽 피.허만, 알 씨 에이 라이센싱 코포레이션 filed Critical 에픽 피.허만
Publication of KR890702368A publication Critical patent/KR890702368A/ko
Application granted granted Critical
Publication of KR920002837B1 publication Critical patent/KR920002837B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Studio Circuits (AREA)
  • Processing Of Color Television Signals (AREA)
  • Color Television Systems (AREA)

Abstract

내용 없음

Description

텔레비젼 수상기 신호처리 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명의 원리에 따른 비디오 특징 처리기를 포함하는 TV수상기의 표시 블록 다이어그램이다. 제 2 도는 출력부, 타이밍과 제어부, 스위칭 신호 삽입부, 입력부 아날로그 대 디지털부(A/D)를 포함하는 제 1 도의 비디오 특징 처리기 표시 블록 다이어그램이다. 제 3 도는 A/D부의 상세한 블록 다이어그램이다.

Claims (13)

  1. 제 1 의 비디오 신호 FVS의 소스(22)와 ; 제 2 의 비디오 신호 SVS의 소스(24)와 ; m이 1 보다 큰 양의 정수인 클럭 신호를 가지고 동기적으로 발생된 m비트 디지털 제 2 의 비디오 신호 샘플 발생을 위해 클럭 신호 FCS에 응답하고 제 2 비디오 신호를 수신하기 위해 연결된 샘플링 수단을 포함하는 수단(300)을 구비하는 텔레비젼 수상기 신호 처리 시스템에 있어서, 클럭 신호를 가지고 동기적으로 발생되는 n비트 디지털 스위칭 신호 샘플의 스트림 형성에서 스위칭 신호 SS의 소스(60, 508)와 (여기서 n은 1보다 큰 양의 정수이며) ; 상기 클럭 신호를 가지고 동기적으로 발생하는 샘플로 구성되는 디지털 결합 신호 형성에 대해 샘플 스위칭 신호와 함께 샘플된 제 2 비디오 신호 결합용 수단(500)과 ; 상기 클럭 신호를 가지고 동기적으로 출력 단자에서 상기 결합 샘플 신호 제공을 위해 그리고 연결 샘플 신호 기억을 위해 클럭된 신호에 응답한 메모리 수단(900)을 구비하는 수단과 ; 상기 스위칭 신호 및 제 2 비디오 신호 재구성을 위해 상기 클럭 신호에 응답하고 결합 샘플 신호 수신을 위해 연결된 수단(702. 712)과 ; 문맥 코드 신호 CCS의 소스(604)와 ; 상기 클럭 신호와 함께 동기적으로 페스트 스위칭 신호 FSS발생을 위해 상기 문맥 코드 신호 CCS에 응답하고 재구성 스위칭 신호(후에 SS')수신을 위해 연결된 디코딩 수단(800)과 ; 상기 페스트 스위칭신호 FSS가 각각 제 1 상태 및 제 2 상태일 때, 제 1 의 비디오 신호 FVS 및 재구성된 제 2 비디오 신호 SVS'의 출력단자에서 제공하기 위해 상기 페스트 스위칭 신호 FSS에 응답하고 재구성 제 2 비디오 신호(후에, SVS') 및 제 1의 비디오 신호 FVS를 수신하기 위해 연결된 스위칭 수단(80)을 구비하는 것을 특징으로 하는 텔레비젼 수상기 신호 처리 시스템.
  2. 상기 제 2 비디오 신호 SVS는 우수 및 기수 필드를 포함하는 교착 비디오 신호인 제 1 항에서 청구된 텔레비젼 수상기 신호 처리 시스템에 있어서, 메모리는 상기 제 2 비디오 신호 SVS의 각각의 우수 및 기수 필드 기억을 위해 2개의 영역을 제공되며 ; 반면에 상기 메모리의 2개의 영역에 기억된 상기 스위칭 신호 SS는 상기 스위칭 수단 출력 단자에 공급된 제 2 비디오 신호의 우수 및 기수 필드로 각각 표시되며 ; 상기 메모리의 나머지 영역에 기억된 스위칭 신호 SS는 상기 메모리에서 상기 스위칭 수단 출력 단자까지 재구성 제 2 비디오 신호의 비통과로 표시되는 것을 특징으로 하는 텔레비젼 수상기 신호 처리 시스템.
  3. 상기 제 2 비디오 신호 SVS가 한 쌍의 다른 칼라 신호 U 및 V와 휘도 신호 Y를 포함하는 제 2항에서 청구된 텔레비젼 수상기신호 처리 시스템에 있어서, Y0, U0, Y1, U0, Y2, U0, Y3, U0, Y4, V0, Y5, V0, Y6, V0, Y7, V0, Y8, U1의 순서를 가지는 6비트 디지털 샘플의 스트림 발생을 위해 상기 제 2 의 비디오 신호 SVS수신을 위해 연결된 수단을 포함하는 상기 샘플링 수단을 구비하는 수단과(여기서 첨자 0, 1, 2, ㆍㆍㆍ는 샘플 넘버를 표시한다), 상기 샘플이 클럭비 FCS에서 발생하는 것을 특징으로 하는 텔레비젼 수상기 신호 처리 시스템.
  4. 제 3항에 있어서, 상기 샘플링 수단을 포함하는 수단은 FCS/N 비에서 발생하는 4비트의 니블 비디오 신호의 스트림 발생에 대한 6비트 제 2 비디오 신호 샘플을 수신하기 위해 연결된 수단을 구비하며, N은 십진비 또는 감소 샘플의 정수로 표시되며, 4비트 니블은 아래의 포맷을 가지고 있으며,
    여기서 첨자 0, N, 2N,···은 샘플 넘버를 표시하며, 괄호 안의 0, 1, 2,···는 6비트 샘플의 비트 넘버를 표시하며, X는 2비트 스위칭 신호 SS의 2개의 비트 중 하나에 대해 블랭크 스페이스를 표시되는 것을 특징으로 하는 텔레비젼 수상기 신호 처리 시스템.
  5. 상기 스위칭 신호는 2비트 신호인 제 4항에서 청구된 텔레비젼 수상기 신호 처리 시스템에 있어서, 4비트 결합 신호 니블의 순서 발생을 위해 FCS/N 비 클럭 신호에 응답하고 상기 4비트의 제 2 비디오 신호 니블 및 2 비트 스위칭 신호 SS를 수신하기 위해 연결된 수단을 구비하며 FCS/N 비에서 발생하고 아래의 포맷을 가지며,
    여기서 첨자 0, N, 2N, … 은 샘플 넘버를 표시하며 괄호 안의 넘버 0, 1, 2, … 는 비트 넘버를 표시하는 것을 특징으로 하는 텔레비젼 수상기 신호 처리 시스템.
  6. 제 5항에 있어서, 메모리 수단은 4비트 저장 셀 또는 위치의 행 및 열을 구비하는 것을 특징으로 하는 텔레비젼 수상기 신호 처리 시스템.
  7. 제 6항에 있어서, 상기 재구성 수단은 한 쌍의 6비트 재구성 칼라 차이 신호 U' 및 V'와 2비트 재구성 스위칭 신호 SS', 6비트 재구성 휘도 신호 Y'를 발생하기 위해 클럭 신호와 동기적으로 발생하는 4비트 결합 신호 니블을 수신하는 것을 특징으로 하는 텔레비젼 수상기 신호 처리 시스템.
  8. 제 7항에 있어서, 재구성 수단은 칼라 차 신호와 재구성 아날로그 휘도 발생을 위해 상기 클럭 신호에 응답하고 6비트 재구성 디지털 휘도 및 칼라 차 신호 Y', U' 및 V'를 수신하기 위해 연결된 수단을 포함하는 것을 특징으로 하는 텔레비젼 수상기 신호 처리 시스템.
  9. 제 8항에 있어서, 재구성 수단은, 상기 스위칭 수단 응용을 위해 상기 제 2 의 비디오 신호로 표시되는 재구성 기저대 혼합 비디오 신호 SVS' 발생을 위해 칼라 차 신호 및 재구성 아날로그 휘도 수신을 위해 연결된 인코딩 수단을 구비하는 것을 특징으로 하는 텔레비젼 수상기 신호 처리 시스템.
  10. 상기 제 2 비디오 신호 SVS는 교번 우수 및 기수 필드를 포함하는 교착 비디오 신호인 제 1 항에서 청구된 텔레비젼 수상기 신호 처리 시스템에 있어서, 상기 메모리는 원형 또는 아운드 로빈 구성에서 상기 제 2 의 비디오 신호 SVS의 연속적인 수입 필드 기억을 위해 최소 3개의 영역에 제공되며, 상기 최소 3개의 영역에 기억된 스위칭 신호 SS는 상기 스위칭 신호의 다수의 상태의 각각 하나에 고정되어 정렬되어 있으며, 상기 메모리의 다른 곳에서 기억된 스위칭 신호 SS는 또한 상기 스위칭 신호의 또 다른 상태에 고정되어 정렬된 것을 특징으로 하는 텔레비젼 수상기 신호 처리 시스템.
  11. 한 쌍의 칼라 차 신호 성분 U 및 V와 휘도 신호 성분 Y를 포함하는 비디오 신호 소스와; 클러 신호의 소스를 구비하는 텔레비젼 수상기 신호 처리 시스템에 있어서, 샘플링 수단은 상기 비디오 신호 성분 Y, U 및 V를 수신하기 위해 연결되어 있으며, 상기 클럭 신호와 동기적으로 발생되는 6비트 디지털 샘플 스트림 발생을 위해 상기 클럭 신호에 응답하며 Y0, U0, Y1, U0, Y2, U0, Y3, U0, Y4, V0, Y5, V0, Y6, V0, Y7, V0, Y8, U1, Y9, U1…, 에 따른 순서를 가지며, 여기서 첨자 0, 1, 2, … 는클럭비 CK비에서 6비트 샘플넘버를 표시하며, 상기 CK/N 비에서 발생하는 4비트 디지털 니블의 스트림발생을 위해 상기 CK 비에서 샘플을 수신하기 위해 연결되어 있으며, N은 1과 동일하거나 또는1보다 큰 정수이며 상기4비트 니블은 아래와 같은 포맷을 가지며,
    여기서 첨자 0, N, 2N, … 은 샘플 넘버를 표시하며 괄호 안의 0, 1, 2, … 는 6비트 샘플의 비트 넘버를 표시하며 X는 블랭크 스페이스를 표시하며, 상기 CK/N 비에서 4비트 니블을 기억하기 위해 상기 클럭 신호에 응답하고 4비트 저장 셀을 포함한 메모리 수단을 구비하는 것을특징으로 하는 텔레비젼 수상기 신호 처리 시스템.
  12. 제 11항에 있어서, 상기 클럭 신호와 동기적으로 발생하는 2비트 디지털 샘플 스트림 형성의 스위칭 신호 소스와 ; 상기 CK/N비에서 형성하며, 4비트 결합 니블의 순서를 발생하기 위한 CK/N 클럭 신호에 응답하고 2비트 스위칭 신호 샘플 및 4비트 니블을 수신하기 위해 연결된 수단을 구비하며,
    여기서 첨자 0, N, 2N, … 은 샘플 넘버이며 괄호 안의 0, 1, 2, … 는 비트 넘버로 표시되는 위와 같은 포맷을 포함하는 것을 특징으로 하는 텔레비젼 수상기 신호 처리 시스템.
  13. 제 11항에 있어서, 상기 클럭 신호에 동기적으로 발생되는 1비트 스위칭 신호 소스와 ; 상기 CK/N 비에서 발생하는 4비트 결합 신호 니블의 순서를 발생하기 위해 CK/N 클럭 신호에 응답하고 상기 1비트 스위칭 신호 및 4비트 니블을 수신하기 위해 연결된 수단을 구비하며,
    여기서 첨자 0, N, 2N, … 은 샘플 넘버로 표시되며, 괄호 안의 0, 1, 2, … 는 비트 넘버로 표시되며 Y는 상기 1비트 스위칭 신호용으로 제공된 스페이스를 표시하는 위의 포맷을 구비하는 것을 특징으로 하는 텔레비젼 수상기 신호 처리 시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890701177A 1987-10-28 1988-09-09 텔레비젼 수상기 신호 처리 시스템 KR920002837B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US113,779 1987-10-28
US07/113,779 US4821086A (en) 1987-10-28 1987-10-28 TV receiver having in-memory switching signal
PCT/US1988/003018 WO1989004098A1 (en) 1987-10-28 1988-09-09 Tv receiver having in-memory switching signal

Publications (2)

Publication Number Publication Date
KR890702368A true KR890702368A (ko) 1989-12-23
KR920002837B1 KR920002837B1 (ko) 1992-04-04

Family

ID=22351472

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890701177A KR920002837B1 (ko) 1987-10-28 1988-09-09 텔레비젼 수상기 신호 처리 시스템

Country Status (8)

Country Link
US (1) US4821086A (ko)
EP (1) EP0395691B1 (ko)
JP (1) JP2762287B2 (ko)
KR (1) KR920002837B1 (ko)
CN (1) CN1018136B (ko)
DE (1) DE3885764T2 (ko)
ES (1) ES2009360A6 (ko)
WO (1) WO1989004098A1 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2698105B2 (ja) * 1987-07-28 1998-01-19 三洋電機株式会社 ディジタルテレビジョン受像機
US4942457A (en) * 1987-09-30 1990-07-17 Deutsche Thomson-Brandt Gmbh Circuit arrangement for processing video components
US4992874A (en) * 1989-07-03 1991-02-12 Rca Licensing Corporation Method and apparatus for correcting timing errors as for a multi-picture display
US5432560A (en) * 1990-06-01 1995-07-11 Thomson Consumer Electronics, Inc. Picture overlay system for television
GB9012326D0 (en) * 1990-06-01 1990-07-18 Thomson Consumer Electronics Wide screen television
DE4028424A1 (de) * 1990-09-07 1992-03-12 Philips Patentverwaltung Schaltungsanordnung zur a/d-umsetzung der farbinformationen zweier bildsignale
WO1992020033A1 (en) * 1991-04-24 1992-11-12 Michael Sussman Digital document magnifier
TW220024B (ko) * 1992-01-08 1994-02-01 Thomson Consumer Electronics
US5280344A (en) * 1992-04-30 1994-01-18 International Business Machines Corporation Method and means for adding an extra dimension to sensor processed raster data using color encoding
US5294987A (en) * 1992-07-10 1994-03-15 Thomson Consumer Electronics, Inc. Field to field vertical panning system
US5262864A (en) * 1992-07-10 1993-11-16 Thomson Consumer Electronics, Inc. Frame based vertical panning system
CN1046072C (zh) * 1993-11-08 1999-10-27 厦门达真磁记录有限公司 多套频率合成数字调谐和画中画的控制***
CN1043398C (zh) * 1993-11-08 1999-05-12 厦门达真磁记录有限公司 卫星接收、双高频电视、画中画的遥控和数字调谐***
US5396296A (en) * 1993-11-08 1995-03-07 Motorola, Inc. Video feedback matching circuit and method therefor
JP3801242B2 (ja) * 1995-10-31 2006-07-26 株式会社日立製作所 縮小画像表示装置
US5808659A (en) * 1997-02-10 1998-09-15 Lucent Technologies Inc. Device and method for centralized processing of picture-in-picture images
DE19709976C1 (de) * 1997-03-11 1998-10-01 Siemens Ag Schaltungsanordnung zur Filterung und Dezimation eines Videosignals
EP0935385A3 (en) * 1998-02-04 2002-06-19 Hitachi, Ltd. Decoder device and receiver using the same
WO2000052931A1 (de) * 1999-03-04 2000-09-08 Infineon Technologies Ag Verfahren und schaltungsanordnung zur bild-in-bild-einblendung
DE50000425D1 (de) * 1999-04-13 2002-10-02 Infineon Technologies Ag Verfahren und schaltungsanordnung zur bild-in-bild einblendung
TWI271104B (en) * 2005-09-19 2007-01-11 Novatek Microelectronics Corp Device and method for zooming images

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS559742B2 (ko) * 1974-06-20 1980-03-12
US4015286A (en) * 1975-01-23 1977-03-29 Eli S. Jacobs Digital color television system
GB1594341A (en) * 1976-10-14 1981-07-30 Micro Consultants Ltd Picture information processing system for television
US4200890A (en) * 1977-07-11 1980-04-29 Nippon Electric Company, Ltd. Digital video effects system employing a chroma-key tracking technique
US4149184A (en) * 1977-12-02 1979-04-10 International Business Machines Corporation Multi-color video display systems using more than one signal source
JPS54105920A (en) * 1978-02-07 1979-08-20 Matsushita Electric Ind Co Ltd Picture display device
JPS551743A (en) * 1978-06-19 1980-01-08 Matsushita Electric Ind Co Ltd Television receiver
US4249213A (en) * 1978-09-14 1981-02-03 Hitachi, Ltd. Picture-in-picture television receiver
US4490797A (en) * 1982-01-18 1984-12-25 Honeywell Inc. Method and apparatus for controlling the display of a computer generated raster graphic system
GB2164518B (en) * 1984-09-14 1987-12-02 Philips Electronic Associated Rotating television pictures
US4639784A (en) * 1985-02-19 1987-01-27 Rca Corporation Video signal recursive filter adaptively controlled responsive to the history of image motion
US4656515A (en) * 1985-03-25 1987-04-07 Rca Corporation Horizontal compression of pixels in a reduced-size video image utilizing cooperating subsampling and display rates
US4638360A (en) * 1985-09-03 1987-01-20 Rca Corporation Timing correction for a picture-in-picture television system
JP2575108B2 (ja) * 1985-10-29 1997-01-22 ソニー株式会社 ２画面テレビ受像機
US4750039A (en) * 1986-10-10 1988-06-07 Rca Licensing Corporation Circuitry for processing a field of video information to develop two compressed fields
US4789960A (en) * 1987-01-30 1988-12-06 Rca Licensing Corporation Dual port video memory system having semi-synchronous data input and data output
US4724487A (en) * 1987-02-17 1988-02-09 Rca Corporation Interlace inversion detector for a picture-in-picture video signal generator
US4782391A (en) * 1987-08-19 1988-11-01 Rca Licensing Corporation Multiple input digital video features processor for TV signals

Also Published As

Publication number Publication date
EP0395691B1 (en) 1993-11-18
JP2762287B2 (ja) 1998-06-04
KR920002837B1 (ko) 1992-04-04
EP0395691A1 (en) 1990-11-07
DE3885764T2 (de) 1994-06-01
US4821086A (en) 1989-04-11
CN1018136B (zh) 1992-09-02
DE3885764D1 (de) 1993-12-23
JPH03500951A (ja) 1991-02-28
ES2009360A6 (es) 1989-09-16
CN1032893A (zh) 1989-05-10
WO1989004098A1 (en) 1989-05-05

Similar Documents

Publication Publication Date Title
KR890702368A (ko) 텔레비젼 수상기 신호처리 시스템
US5745193A (en) DMD architecture and timing for use in a pulse-width modulated display system
US5469190A (en) Apparatus for converting twenty-four bit color to fifteen bit color in a computer output display system
US4821208A (en) Display processors accommodating the description of color pixels in variable-length codes
US4210934A (en) Video display apparatus having a flat X-Y matrix display panel
US4740832A (en) Image storage using separately scanned luminance and chrominance variables
GB1594151A (en) Display systems
JPS59186A (ja) ラスタ走査型ビデオ表示器用色信号発生器
US3624634A (en) Color display
KR960003959B1 (ko) 영상 표시신호의 기록 및 재생 시스템
US5400056A (en) Apparatus for and method of processing and converting binary information to corresponding analog signals
US4727411A (en) Mirror image generator for composite signals with chroma inversion
AU600980B2 (en) Raster scan digital display system
JPS6471377A (en) Picture encoder
TH4779B (th) เครื่องรับโทรทัศน์ที่มีสัญญาณสวิตชิงอยู่ในหน่วย ความทรงจำ
GB2157037A (en) A video signal memory system with reduced memory
KR940001721A (ko) 4:3수상기에 16:9의 mac 화면을 디스플레이하기 위한 팬 벡터 인터페이스회로
JP2572420B2 (ja) 映像信号処理回路
JPS6117197B2 (ko)
JPS62249574A (ja) ビデオメモリ
JP2811195B2 (ja) 表示装置
KR950006767B1 (ko) 고선명 텔레비젼의 디스플레이 어드레스 제네레이터 및 콘트롤러회로
KR950006448B1 (ko) Pip시스템의 데이타 변환회로
JPH06205323A (ja) ビデオ信号処理回路
JPS6375790A (ja) デイジタル・アナログ変換装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19980401

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee