JP2811195B2 - 表示装置 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、例えばアナログ信号に変換されたピクセ
ルデータ信号をCRTに表示するCRT表示装置、特にそのピ
クセルデータ信号の制御に関するものである。

［従来の技術］ 第４図は従来のCRT表示装置の回路図、第５図は第４
図に基いて示すタイミングチャート図である。図におい
て、（１）は入力側にＤ及びＣの入力端子を備えると共
に出力側にＱの出力端子を備えたＤ−FFで、Ｄの入力端
子に第５図（ｂ）に示すドットシリアル（図示せず）に
変換されたピクセルデータ入力信号（PD）が入力され、
Ｃの入力端子に（ａ）に示すピクセルクロック信号（P
C）が入力されると、ピクセルデータ入力信号（PD）
は、ピクセルクロック信号（PC）に同期化されて（Ｃ）
に示すようなピクセルデータ信号（Ｑ）が得られ、出力
端子Ｑから出力される。このピクセルデータ信号（Ｑ）
は、ピクセルクロック信号（PC）に対し時間が遅れた波
形となる。

Ｄ−FF（１）に入力される前記ピクセルクロック信号
（PC）は、他にANDゲート（２）とD/A変換器（３）とに
入力される。

ANDゲート（２）は、Ｄ−FF（１）からのピクセルデ
ータ信号（Ｑ）とピクセルクロック信号（PC）とが入力
され、そのピクセルデータ信号（Ｑ）とピクセルクロッ
ク信号（PC）とが共に「Ｈ」のとき、（ｄ）に示すよう
なピクセルデータ出力信号（GD）を出力する。

D/A変換器（３）はANDゲートからのピクセルデータ出
力信号（GO）とピクセルクロック信号（PC）と同期信号
（CS）とをアナログ信号（CV）に変換する。（４）はア
ナログ信号（CV）を画像表示するCRTである。

次に、従来のCRT表示装置の動作を第４図及び第５図
に基いて説明する。第５図（ｂ）に示すピクセルデータ
入力信号（PD）がＤ−FF（１）に入力されると、Ｄ−FF
（１）により、ピクセルクロック信号（PC）に同期化さ
れ（ｃ）に示すようなピクセルデータ信号（Ｑ）が得ら
れる。このとき、ピクセルデータ信号（Ｑ）は、ピクセ
ルクロック信号（PC）に対し、時間が遅れた信号となっ
てANDゲート（２）に出力される。ANDゲート（２）に入
力されたピクセルデータ信号（Ｑ）は、ANDゲート
（２）に入力されている前記ピクセルクロック信号（P
C）とゲートされて（ｄ）に示すようなピクセルデータ
出力信号（GO）が得られ、D/A変換器（３）に出力され
る。D/A変換器（３）に入力されたピクセルデータ出力
信号（GO）は、ピクセルクロック信号（PC）と同期信号
と共にアナログ量に変換されて（ｅ）に示すようなアナ
ログ信号（CV）がCRT（４）に出力される。

［発明が解決しようとする課題］ 上記のような従来のCRT表示装置では、D/A変換器
（３）に入力されるピクセルデータ出力信号（GO）は、
Ｄ−FF（１）でピクセルクロック信号（PC）に同期化さ
れた信号で、時間が遅れた波形となる。このためピクセ
ルデータ出力信号（GO）は、D/A変換器（３）に変換さ
れるのが遅れ、CRT（４）に出力される信号は第５図
（ｅ）に示す波形となり、表示される画素が小さくなる
という問題があった。

この発明は、かかる課題を解決するためになされたも
ので、ピクセルクロック信号に同期化されるピクセルデ
ータ信号はD/A変換器において遅れることのないCRT表示
装置を得ることを目的とする。

［課題を解決するための手段］ この発明に係るCRT表示装置は、Ｄ−FFでピクセルク
ロック信号に同期化されると共にANDゲートで前記ピク
セルクロック信号とゲートされて得られたピクセルデー
タ出力信号をD/A変換器でアナログ信号に変換してCRTに
表示するCRT表示装置において、前記ANDゲートで得られ
た前記ピクセルデータ出力信号のＨ又はＬレベルを前記
ピクセルクロック信号のｎ回目のＨ又はＬレベルまで遅
延させて前記D/A変換器にピクセルデータ遅延信号を出
力するディレーラインを備えたものである。

［作用］ この発明においては、ピクセルクロック信号の同期化
により遅れたピクセルデータ出力信号のＨ又はＬレベル
を前記ピクセルクロック信号のｎ回目のＨ又はＬレベル
までディレーラインで遅延させて、D/A変換器にピクセ
ルデータ遅延信号を出力する。

［実施例］ 第１図はこの発明の一実施例を示す回路図、第２図は
第１図に基いて示すタイミングチャート図、第３図は第
１図に示すD/A変換器の具体例を示すブロック図であ
る。（１）はＤ−FF、（２）ANDゲート、（５）はディ
レーラインで、ANDゲート（２）にゲートされたピクセ
ルデータ出力信号（GO）が入力されると、その信号（G
O）に時間を遅延させてD/A変換器（３）にピクセルデー
タ遅延信号（DO）を出力する。

D/A変換器（３）はレジスタ（3a）とD/A変換部（3b）
とからなり、レジスタ（3a）のＳ端子にはディレーライ
ン（５）からのピクセルデータ遅延信号（DO）が入力さ
れ、Ｃ端子にはピクセルクロック信号（PC）が入力さ
れ、Ｒ端子には同期信号（CS）が入力され、さらにｎビ
ットのディジタル入力端子には全て「Ｌ」レベルに固定
されたディジタル信号が入力される。また、レジスタ
（3a）のｎビットの出力端子はD/A変換部（3b）の入力
端子に接続されている。（４）はCRTである。

上記のように構成されたCRT表示装置においては、第
２図（ｂ）に示すピクセルデータ入力信号（PD）がＤ−
FF（１）に入力されているとき、（ａ）に示すピクセル
クロック信号（PC）がＤ−FF（１）に入力されると、ピ
クセルデータ入力信号（PD）は、そのピクセルクロック
信号（PC）に同期化されて、（ｃ）に示すようなピクセ
ルデータ（Ｑ）が得られ、ANDゲート（２）にその信号
（Ｑ）が入力される。ANDゲート（２）に入力されたピ
クセルデータ信号（Ｑ）は前記ピクセルクロック信号
（PC）とゲートされ、（ｄ）に示すようなピクセルデー
タ出力信号（GO）がディレーライン（５）に入力され
る。ピクセルデータ出力信号（GO）を入力したディレー
ライン（５）は、この信号（G0）の「Ｈ」を次のピクセ
ルクロック信号（PC）の「Ｈ」に立ち上がる位置（PC
1）まで遅延させて、D/A変換器（３）のレジスタ（3a）
にピクセルデータ遅延信号（DO）を出力する。レジスタ
（3a）に入力されたピクセルデータ遅延信号（DO）は、
ピクセルクロック信号（PC）が「Ｈ」に立ち上がる位置
（PC1）で「Ｈ」なので、「Ｌ」レベルに固定されたｎ
ビットのディジタル入力はレジスタ（3a）にはラッチさ
れず、「Ｈ」の信号がD/A変換器（3b）に出力され、次
のピクセルクロック信号（PC）が立ち上がる位置（PC
2）まで保持される。そして、この位置（PC2）でピクセ
ルデータ遅延信号（DO）が「Ｌ」なっているので、
「Ｌ」レベルに固定されたｎビットのディジタル入力が
レジスタ（3a）にラッチされて、D/A変換部（3b）に出
力される信号は「Ｌ」になり、（ｆ）に示すようなアナ
ログ信号（CV）がCRT（４）に出力される。この信号（C
V）の「Ｈ」はCRT（４）で白と表示され、「Ｌ」は黒と
表示される。

なお、上記実施例ではレジスタ（3a）に入力されるｎ
ビットのディジタル入力を全て「Ｌ」レベルに固定した
ことを例示したが、階調をもつ画像診断装置において
も、画像データをレジスタ（3a）のｎビットのディジタ
ル入力とし、文字・グラフィック等の重ね合わせ情報の
データをピクセルデータとすることにより同様のことが
言える。

［発明の効果］ 以上のようにこの発明によれば、D/A変換器に変換さ
れるピクセルデータ出力信号をディレーラインで適当な
時間に遅延させるようにしたので、CRTに表示されるデ
ータの表示画素幅が細くならず鮮明に写し出され、ま
た、フイルム等に写した場合にも表示されるデータは鮮
明になるという効果が得られている。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す回路図、第２図はタ
イミングチャート図、第３図はD/A変換器の構成を示す
ブロック図、第４図は従来のCRT表示装置の回路図、第
５図はタイミングチャート図である。 図において、（１）はＤ−FF、（２）はANDゲート、
（３）はD/A変換器、（3a）はレジスタ、（3b）はD/A変
換部、（４）はCRT、（５）はディレーラインである。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】第１の画像信号及びクロック信号が入力さ
   れているＤ型フリップフロップと、 前記クロック信号及び前記Ｄ型フリップフロップからの
   出力信号が入力されているAND素子と、 該AND素子からの出力が入力されている遅延素子と、 該遅延素子からの出力がセット端子に、第２の画像信号
   が入力端子に、前記クロック信号がクロック端子にそれ
   ぞれ入力されているレジスタと、 該レジスタからの出力をD/A変換するD/A変換部と、 該D/A変換部から出力される信号に基づいて画像表示を
   行う表示器とを備えていることを特徴とする表示装置。