JP3801242B2 - 縮小画像表示装置 - Google Patents
縮小画像表示装置 Download PDFInfo
- Publication number
- JP3801242B2 JP3801242B2 JP28362795A JP28362795A JP3801242B2 JP 3801242 B2 JP3801242 B2 JP 3801242B2 JP 28362795 A JP28362795 A JP 28362795A JP 28362795 A JP28362795 A JP 28362795A JP 3801242 B2 JP3801242 B2 JP 3801242B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- video signal
- thinning
- vertical direction
- writing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
- H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Studio Circuits (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、映像信号による画像を縮小して表示する装置に係り、特に、高画質の表示を行なうことができるようにした縮小画像表示装置に関する。
【０００２】
【従来の技術】
映像信号の画像を縮小して表示する装置の例としては、特公平５−４６１４７号公報に記載のマルチ画面発生回路がある。これは、画像縮小処理された映像信号をメモリに書き込み、これを読み出して画面に表示するものであって、映像信号毎にメモリでの書込み位置を異ならせることにより、一度に複数個の縮小画像を表示する。この従来例によれば、書込みが終了した映像信号はフリーズ画像として表示されるが、フリーズ表示に関する詳細な説明はない。
【０００３】
【発明が解決しようとする課題】
一般に、インタレース方式の映像信号の１フレーム、即ち、２フィールド分をメモリに書き込んでフレームフリーズ表示を行なった場合には、その画像に動きがないときには、垂直解像度の高いフリーズ画像が得られるが、画像に動きがあると、表示画像にブレが生じて見苦しい画面になる。
【０００４】
これに対し、１フィールド分の映像信号を繰り返し表示するフィールドフリーズ表示では、画像のブレは生じないが、垂直解像度がフレームフリーズ表示の１／２になってしまう。例えば、映像信号を１ラインおきに間引いて画像を１／２に縮小し、これをフィールドフリーズ表示を行なった場合には、画像の垂直方向のサイズを１／２に縮小したにも拘らず、垂直解像度は元の解像度の１／４になってしまう。使用者が画像をフリーズする場合には、その瞬間の画像に関心がある場合と考えられるので、解像度はできる限り高いことが望ましい。
【０００５】
また、セキュリティシステムなどにおいては、複数のカメラで撮影した非同期の動画像を一度に同一表示画面上に表示したいというニーズがある。このような場合、一般には、メモリの書込み系が入力映像信号の数だけ必要であって、例えば、１６個の画像を同一表示画面に同時に分割表示しようとすると、１６系統の信号処理回路が必要となり、回路規模が極端に増大する。
【０００６】
本発明の第１の目的は、垂直解像度の高い高画質な縮小画像のフリーズ表示を行なうことができるようにした縮小画像表示装置を提供することにある。
【０００８】
【課題を解決するための手段】
上記目的を達成するために、本発明は、インタレース方式の映像信号を入力信号とする縮小画像表示装置であって、縦横夫々１／２に縮小された該入力映像信号を２フィールド分記憶し、アドレス空間上でフィールド単位に２分される記憶容量を有する記憶手段と、該入力映像信号を垂直方向に１／２に間引き処理する垂直方向の間引き手段と、該垂直方向の間引き手段の垂直方向の間引き動作を停止させる手段と、該記憶手段の書込アドレス信号を発生する書込アドレス発生手段と、該垂直方向の間引き手段によって間引き処理された該映像信号を該書込アドレスに従って該記憶手段に書き込む書込手段と、該書込手段の書込み動作を停止させる手段と、該記憶手段に書き込まれた２フィールド分の映像信号を順次読み出すための該記憶手段の読出アドレス信号を発生する読出アドレス発生手段と、該記憶手段に書き込まれた該映像信号を該読出アドレス信号に従って読み出す読出手段とを具備し、動画の表示モードでは、該垂直方向の間引き手段で垂直方向の間引き動作を行なわせるとともに、該アドレス発生手段が連続する２フィールド分の画素に一対一に対応する該アドレス信号を繰り返し発生して、縮小された該入力映像信号を該記憶手段にフィールド単位に２分して書き込み、フリーズ画の表示モードでは、該記憶手段への書込みを停止し、さらに、該書込み停止の直前のフィールドにおいて、該垂直方向の間引き手段による垂直方向の間引き動作を停止させて、１ライン毎に該記憶手段の２分されたアドレス空間に交互に書き込むことを特徴とするものである。
【０００９】
また、本発明は、垂直方向の間引き手段による垂直方向の１／２の間引き処理に応じて、入力映像信号の垂直方向の周波数成分をサンプリング定理に従って帯域制限するフィルタ手段と、該フィルタ手段の垂直方向の帯域制限動作を停止させる手段とを設け、動画の表示モードでは、該フィルタ手段で垂直方向の帯域制限動作を行なわせ、フリーズ画の表示モードでは、該フィルタ手段による垂直方向の帯域制限動作を停止させることを特徴とするものである。
【００１０】
上記目的を達成するために、本発明は、インタレース方式の映像信号を入力信号とする縮小画像表示装置であって、縦横夫々１／４に縮小された該入力映像信号を２フィールド分記憶し、アドレス空間上でフィールド単位に２分される記憶容量を有する記憶手段と、該入力映像信号を垂直方向に１／４あるいは１／２に間引き処理する垂直方向の間引き手段と、該垂直方向の間引き手段の垂直方向の間引き処理を１／４と１／２とに切り替える切替手段と、該記憶手段の書込アドレス信号を発生する書込アドレス発生手段と、該垂直方向の間引き手段によって間引き処理された該映像信号を該書込アドレス信号に従って該記憶手段に書き込む書込手段と、該書込手段の書込み動作を停止させる手段と、該記憶手段に書き込まれた２フィールド分の映像信号を順次読み出すために、該記憶手段の読出アドレス信号を発生する読出アドレス発生手段と、該記憶手段に書き込まれた該映像信号を該読出アドレス信号に従って読み出す読出手段とを具備し、動画の表示モードでは、該垂直方向の間引き手段によって該入力映像信号を垂直方向に１／４に間引き処理するとともに、該アドレス発生手段が連続する２フィールド分の画素に一対一に対応するアドレス信号を繰り返し発生して、縮小された該入力信号を該記憶手段にフィールド単位に２分して書き込み、フリーズ画の表示モードでは、該記憶手段への書込みを停止し、さらに、該書込み停止の直前のフィールドにおいて、該垂直方向の間引き手段によって該入力映像信号を垂直方向に１／２に間引き処理し、書込みライン毎に該記憶手段の２分されたアドレス空間に交互に書き込むことを特徴とするものである。
【００１１】
また、本発明は、垂直方向の間引き手段による垂直方向の間引き処理に応じて、入力映像信号の垂直方向の周波数成分をサンプリング定理に従って帯域制限し、該垂直方向の１／４あるいは１／２の間引き処理の切替えに応じて帯域制限特性が切り替わる垂直フィルタ手段とを設けたことを特徴とするものである。
【００１２】
【発明の実施の形態】
以下、本発明の実施形態について説明する。
【００１３】
図１は本発明による縮小画像表示装置の第１の実施形態を示すブロック図であって、１〜４は処理回路、５〜８は映像信号の入力端子、９はＡ／Ｄ変換器、１０はフィルタ回路、１１は同期分離回路、１２はフィールド判別回路、１３はライン選択回路、１４はマルチプレクサ、１５はＯＲ回路、１６はＡＮＤゲート、１７は書込制御回路、１８は書込信号発生回路、１９は書込アドレス発生回路、２０は画像メモリ装置、２１，２２はフィールドメモリ、２３，２４は選択回路、２５は読出制御回路、２６は読出信号発生回路、２７は読出アドレス発生回路、２８は同期モード信号の入力端子、２９は同期信号発生回路、３０は外部同期信号の入力端子、３１は同期分離回路、３２はマルチプレクサ、３３はフィールド判別回路、３４はタイミングパルス発生回路、３５はライン選択回路、３６はフリップフロップ回路、３７はインバータ回路、３８はマルチプレクサ、３９はＮＡＮＤゲート、４０はバッファ回路、４１はＤ／Ａ変換器、４２は加算器、４３は映像信号の出力端子、４４はフリーズモード信号の入力端子。４５はフリーズ制御回路、４６，４７はフリップフロップ回路、４８はＡＮＤゲート、４９は拡大モード信号の入力端子、５０は拡大制御回路である。
【００１４】
この実施形態は、４つの非同期の入力映像信号を、夫々もとの画像サイズが１／４（縦横夫々１／２）に縮小されるように、処理し、同一画面上に４分割表示する装置を実現するものである。図２は４分割の表示画面を表わしている。
【００１５】
一般に、ｎ個の縮小画像を１つの表示画面上に一括同時表示する場合には、少なくとも１画面分の記憶容量を有する画像メモリ装置に画像縮小処理されたｎ個の映像信号を夫々書き込み、これを一括して読み出して同時に表示するようにする。この場合、特に、入力されるｎ個の映像信号が互いに非同期の動画像信号であって、さらに、それらを夫々動画像として一括表示するためには、画像メモリ装置の記憶領域をｎ個に分割し、ｎ個の入力映像信号を分割した夫々の記憶領域に対して非同期に独立して書込みを行なう必要がある。
【００１６】
第１の実施形態では、図１に示すように、もとの１／４サイズの画像の映像信号を２フィールド分記憶できる画像メモリ装置２０とその制御回路を含む処理回路を４系統、即ち、処理回路１〜４を備えており、夫々の画像メモリ装置２０に１／４に縮小した画像の映像信号を書き込む。その動作は４系統で共通であるので、ここでは、そのうちの１系統、即ち、処理回路１についてのみ詳細に説明し、残りの３系統については説明を省略する。
【００１７】
図１における処理回路１，２，３，４は夫々、表示画面の左上，右上，左下，右下、即ち、図２に示す表示画面の領域Ａ，Ｂ，Ｃ，Ｄに縮小表示される画像の映像信号の処理を行なうものとする。
【００１８】
まず、動画表示を行なう場合の画像メモリ装置２０の書込み動作について説明する。
【００１９】
図１において、入力端子５からの入力映像信号はＡ／Ｄ変換器９でディジタル信号に変換され、フィルタ回路１０によって水平及び垂直方向のフィルタ処理を受けた後、画像メモリ装置２０に供給される。このフィルタ処理は水平，垂直方向夫々に間引き処理を行なって画像サイズを１／２に縮小するものであって、間引き周波数の１／２を超える帯域成分を取り除く。これはいわゆるサンプリング定理に従うものであるが、その説明は省略する。但し、垂直方向のフィルタ処理は、制御信号によってオン／オフが切り替えられるものとする。
【００２０】
同期分離回路１１では、入力端子５からの入力映像信号の水平同期信号ＷＨＡと垂直同期信号ＷＶＡとが分離される。フィールド判別回路１２では、これら水平同期信号ＷＨＡ，垂直同期信号ＷＶＡをもとに、入力映像信号の現フィールドが偶フィールドであるか、奇フィールドであるかを判別し、その判定結果を示すフィールド判別信号１２Ｙを出力する。
【００２１】
ライン選択回路１３は、入力映像信号の画像を垂直方向に間引き処理してそのサイズを１／２に縮小するために、書込みの可否をライン単位で制御する回路であり、同期分離回路１１からの水平同期信号ＷＨＡと垂直同期信号ＷＶＡをもとに、映像信号における有効表示期間の奇数番目のライン（ライン１，ライン３，ライン５，……）を画像メモリ装置２０に書き込むようにするために、ライン単位の制御パルスを発生する。ここでは、この制御パルスは、書込みを行なう場合、“Ｈ”（ハイレベル）になるものとし、従って、奇数番目のラインのタイミングで“Ｈ”となる。
【００２２】
書込制御回路１７は、書込信号発生回路１８と書込アドレス発生回路１９とから構成されている。書込信号発生回路１８は、水平同期信号ＷＨＡ及び垂直同期信号ＷＶＡから書込クロックパルスを生成し、これを画像メモリ装置２０に供給する。
【００２３】
この書込クロックパルスは、使用する画像メモリ装置２０の種類によって仕様が異なるが、汎用のメモリＩＣでいうロウアドレスストローブ信号，カラムアドレスストローブ信号，ライトイネーブル信号などがこれに相当する。この書込クロックパルスは、１画素おきに書込みを行なって画像を水平方向に１／２に間引くように発生される。
【００２４】
また、この書込信号発生回路１８は、ＡＮＤゲート１６からの制御信号１６Ｙにより、書込みの可否が制御される。動画表示を行なう場合には、ＯＲ回路１５及びＡＮＤゲート１６はスルー状態となり、従って、ライン選択回路１３から出力される上記制御パルスに従って、有効表示期間の奇数番目のライン毎に書込クロック信号を発生する。
【００２５】
書込アドレス発生回路１９は、水平同期信号ＷＨＡ及び垂直同期信号ＷＶＡをもとに、表示画面上での画素位置に一対一に対応したフィールドメモリ２１，２２のアドレスを表わすアドレス信号を発生し、これを画像メモリ装置２０に供給する。
【００２６】
画像メモリ装置２０は、フィールドメモリ２１，２２と選択回路２３，２４とから構成されている。フィールドメモリ２１，２２は夫々、１／４に画像縮小された映像信号の画像データを少なくとも１フィールド分記憶できる記憶容量を有している。選択回路２３は、フィールドメモリ２１，２２のいずれにデータの書込みを行なうかを選択するためのものであり、選択回路２４は、同じくフィールドメモリ２１，２２のいずれからデータの読出しを行なうかを選択するためのものである。
【００２７】
動画表示を行なう場合には、マルチプレクサ１４がフィールド判別回路１２からのフィールド判別信号１２Ｙを選択する。従って、選択回路２３はこのフィールド判別信号１２Ｙによって制御され、書込信号発生回路１８からの書込クロックパルスをフィールドメモリ２１，２２のいずれか一方に供給する。ここでは、偶フィールドの映像信号の画像データをフィールドメモリ２１で、また、奇フィールドの映像信号の画像データをフィールドメモリ２２で夫々書き込むものとする。
【００２８】
図３は入力端子５からの入力映像信号の有効表示期間部分を模式的に示す図であって、実線Ｅ１，Ｅ２，Ｅ３，Ｅ４，……は偶フィールドのライン信号を表わし、点線Ｏ１，Ｏ２，Ｏ３，Ｏ４，……は奇フィールドのライン信号を表わしている。
【００２９】
この実施形態では、表示画面上で、偶フィールドの最初のラインＥ１が奇フィールドの最初のラインＯ１の上に位置するものとする。
【００３０】
縮小動画表示を行なう場合には、上述した垂直方向の間引き動作により、偶フィールドでは、ラインＥ１，Ｅ３，Ｅ５，Ｅ７，……がフィールドメモリ２１に書き込まれ、奇フィールドでは、ラインＯ１，Ｏ３，Ｏ５，Ｏ７，……がフィールドメモリ２２に書き込まれる。
【００３１】
図４は動画表示時にフィールドメモリ２１，２２に書き込まれる各ラインの映像信号を示す図であり、図３に対応するラインには同一符号をつけている。
【００３２】
図４に示すように、フィールドメモリ２１には、偶フィールドの奇数番目のラインの映像信号が書き込まれ、フィールドメモリ２２には、奇フィールドの偶数番目のラインの映像信号が書き込まれる。
【００３３】
以上の動作により、１／４に画像縮小された映像信号が画像メモリ装置２０に書込まれる。
【００３４】
次に、動画表示を行なう場合の画像メモリ装置２０の読出し動作について説明する。
【００３５】
マルチプレクサ３２は、使用者の指定に応じて入力端子２８から入力される同期モード信号により、外部同期モードが指定された場合には、入力端子３０から入力される外部映像信号の同期分離回路３１によって分離された同期信号を選択し、内部同期モードが指定された場合には、同期信号発生回路２９が発生する同期信号を選択する。
【００３６】
読出制御回路２５は、読出信号発生回路２６と読出アドレス発生回路２７とからなっている。読出信号発生回路２６は、マルチプレクサ３２からの同期信号３２Ｙをもとに、図２に示した表示画面上の領域Ａに縮小画像を表示するタイミングで読出クロックパルスを発生し、画像メモリ装置２０に供給する。また、後述する読出しに必要なタイミングパルスも発生する。
【００３７】
読出アドレス発生回路２７は、マルチプレクサ３２からの同期信号３２Ｙの水平同期信号ＲＨ，垂直同期信号ＲＶをもとに、図２に示した表示画面上の領域Ａのタイミングで画像メモリ装置２０に書き込まれた縮小画像の映像信号を読み出すように、読出アドレス信号を発生して画像メモリ装置２０に供給する。
【００３８】
選択回路２４はフィールドメモリ２１，２２のいずれからの出力を表示するかを選択するためのものであり、マルチプレクサ３８からの制御信号３８Ｙによって制御され、読出信号発生回路２６からの読出クロックパルスをフィールドメモリ２１，２２のいずれか一方に供給する。
【００３９】
一般に、メモリを用いて動画像の縮小表示を行なう場合、メモリの読出速度が書込速度よりも速いために、読出アドレスが書込アドレスを追い越す現象が生じる。このような場合、この追い越しが起きる前では、書込み後の新しい画像データが読み出されるが、追い越しが起きた後では、書込み前の古い画像データが読み出されるため、表示画面上では、画像の上部と下部との間で時間ズレを生じて見苦しい画像となる。
【００４０】
そこで、この実施形態では、フィールドメモリ２１，２２のうち、読出しを開始する時点で書込みが行なわれていない方のフィールドメモリを読み出すものとして選択する。これにより、追越し現象を回避することができる。即ち、フィールド判別回路１２からのフィールド判別信号１２Ｙを画像メモリ装置２０での読出しを開始するタイミングでフリップフロップ回路３６に格納し、その出力信号３６Ｙをインバータ３７で反転して得られる信号３７Ｙを選択回路２４の選択制御信号として供給する。読出し開始のタイミング信号は、読出信号発生回路２６が発生する。
【００４１】
内部同期モードでは、同期信号発生回路２９が発生する同期信号により、また、外部同期モードでは、入力端子３０からの外部映像信号の同期信号により、表示画面の偶フィールドと奇フィールドとが決まる。一方、上述したように、フィールドメモリ２１，２２の読出選択制御は書込みのフィールド判別信号１２Ｙに依存しており、書込みと読出しとは非同期であるため、フィールドメモリ２１，２２から読み出される映像信号の奇，偶フィールドと実際の表示画面の奇，偶フィールドとが一致するとは限らない。
【００４２】
これらが不一致の場合には、表示画面上では、偶フィールドと奇フィールドとでラインの上下関係が逆転するため、見苦しい画像となってしまう。
【００４３】
そこで、この実施形態では、両者のフィールドが不一致の場合には、一方のフィールドの読出しを１ライン分ずらし、これにより、ラインの上下逆転現象が生じないようにする。
【００４４】
即ち、偶フィールドの画像を奇フィールドとして表示するときには、読出しを１ライン分早め、奇フィールドの画像を偶フィールドとして表示するときには、読出しを１ライン分遅らせればよい。読出しを１ライン分早める（あるいは、遅らせる）ためには、読出し開始タイミングを１ライン分早める（あるいは、遅らせる）か、あるいは、読出アドレスを１ラインに相当する分だけ減算（あるいは、加算）すればよい。
【００４５】
この実施形態では、奇フィールドの映像信号を読み出して偶フィールドとして表示されるような場合、即ち、フリップフロップ回路３６の出力信号が“Ｈ”でフィールド判別回路３３からのフィールド判別信号３３Ｙが“Ｈ”となる場合、ＮＡＮＤゲート３９の出力信号が“Ｈ”となる。これにより、読出制御回路２７は、読出しを１ライン分遅らせるように、読出アドレス信号を発生するものとする。
【００４６】
図５は以上の動作によって画像メモリ装置２０から読み出される信号を示す図であり、図３と同様、実線は表示画面の偶フィールドの各ラインを示し、点線は表示画面の奇フィールドの各ラインを示している。各ラインに付した符号は、図３に示した入力映像信号における各ラインに付した符号と同じものである。
【００４７】
図５（ａ）は画像メモリ装置２０に書き込まれた映像信号の奇，偶フィールドと表示画面の奇，偶フィールドとが一致した場合を示しており、図５（ｂ）はメモリに書き込まれた映像信号の奇，偶フィールドと表示画面の奇，偶フィールドとが不一致の場合を示している。
【００４８】
このように、表示画面上において、偶フィールドと奇フィールドとでラインの上下関係が逆転することがない。
【００４９】
バッファ回路４０は、画像メモリ装置２０から読み出された縮小画像の映像信号を、図２に示した表示領域Ａの表示タイミングでアクティブとする。このタイミング信号は読出信号発生回路２６が発生する。この映像信号は、同様にして処理回路２，３，４から出力される領域Ｂ，Ｃ，Ｄの縮小画像の映像信号と合成され、その合成信号はＤ／Ａ変換器４１でアナログ信号に変換される。さらに、この合成信号は、加算器４２において、マルチプレクサ３２からの同期信号３２Ｙやタイミングパルス発生回路３４からのブランキングパルスなどが加算されて、出力端子４３から出力される。これを図示していないモニタ装置に供給することにより、図２に示すように、表示画面の４分割された夫々の領域Ａ，Ｂ，Ｃ，Ｄに縮小された動画像が表示される。
【００５０】
次に、縮小画像のフリーズ（静止画）表示を行なう場合の動作について説明する。
【００５１】
この実施形態では、フリーズ表示時には、画像メモリ装置２０での映像信号の書込み動作を停止させ、さらに、この書込み動作が停止する直前のフィールドにおいて、有効表示期間の全ラインをフィールドメモリ２１，２２に書き込むことにより、垂直方向の解像度が高いフリーズ画像を表示することができるようにするものである。
【００５２】
図６はフリーズ動作時の図１における主要信号を示すタイミングチャートであって、図１に対応する信号には同一符号を付けている。
【００５３】
図１に図示していない操作パネルなどによって使用者がフリーズモードを指定すると、入力端子４４からフリーズモード信号４４Ｉが入力される。フリーズ制御回路４５はこのフリーズモード信号４４Ｉを受け、４つの処理回路１〜４のうちの所望の処理回路にフリーズ命令信号４５Ａ，４５Ｂ，４５Ｃもしくは４５Ｄを発生して供給する。この実施形態では、フリーズ表示をする場合、これらのフリーズ命令信号４５Ａ〜４５Ｄが“Ｈ”になるものとする。
【００５４】
いま、処理回路１に“Ｈ”のフリーズ命令信号４５Ａが供給されたものとすると、この処理回路１では、このフリーズ命令信号４５Ａは、フリップフロップ回路４６により、書込系の同期分離回路１１からの垂直同期信号ＷＶＡのタイミングに同期化された後、次段のフリップフロップ回路４７によって１フィールド遅延させられる。この遅延されたフリーズ命令信号４７ＱはＡＮＤゲート１６に反転して供給され、このＡＮＤゲート１６の出力信号１６Ｙを“Ｌ”（ロウレベル）とする。これにより、書込信号発生回路１８は書込信号の発生が禁止され、映像信号の画像メモリ装置２０への書込みが停止する。
【００５５】
また、ＡＮＤゲート４８は、フリップフロップ回路４６の出力信号とフリップフロップ回路４７の出力信号４７Ｑの反転信号とが供給され、これらから画像メモリ装置２０の書込み動作が停止する直前のフィールドで“Ｈ”となる信号４８Ｙを発生する。
【００５６】
この書込み停止直前のフィールドでは、ＡＮＤゲート４８の出力信号４８Ｙによってフィルタ回路１０が制御されてその垂直フィルタがオフするし、また、マルチプレクサ１４は、ライン選択信号発生回路１３からの出力信号を選択して選択回路２３に供給する。これにより、フィルタ回路１０からの入力映像信号は、フィールドメモリ２１，２２にライン毎に交互に書き込まれる。
【００５７】
また、この書込み停止直前のフィールドでは、ＯＲ回路１５の出力が“Ｈ”となってＡＮＤゲート１６に供給され、フリップフロップ回路４７の出力信号４７Ｑも“Ｈ”であるから、ＡＮＤゲート１６の出力信号も“Ｈ”となり、これにより、書込信号発生回路１８は、有効表示期間の全ラインに対して書込みが行なわれるように、書込クロック信号を発生して画像メモリ装置２０に供給する。
【００５８】
図７はフリーズ表示時にフィールドメモリ２１，２２に書き込まれる映像信号を示す図であって、Ｌ１，Ｌ２，Ｌ３，Ｌ４，……は書込み直前のフィールドにおける有効表示期間のライン１，２ライン目，ライン３，４ライン目，……を表わしている。
【００５９】
上述のフィールドメモリ２１，２２の選択動作及び書込信号制御動作により、書込み停止直前のフィールドでは、有効表示期間の奇数番目のライン（ライン１，ライン３，ライン５，……）がフィールドメモリ２１に書き込まれ、偶数番目のライン（ライン２，ライン４，ライン６，……）がフィールドメモリ２２に書き込まれる。
【００６０】
このようにして書き込まれた書込み停止直前のフィールドの映像信号が、動画表示時と同じように、フィールドメモリ２１，２２からフィールド毎に交互に読み出され、これにより、フリーズ画像が表示されることになる。
【００６１】
図８は以上の動作によってフリーズ表示時に画像メモリ装置２０から読み出される信号を示す図であって、実線は表示画像の偶フィールドの各ラインを、点線は表示画像の奇フィールドの各ラインを夫々示しており、各ラインに付した符号Ｌ１，Ｌ２，Ｌ３，Ｌ４，……は、図７と同様、書込み停止直前のフィールドにおける有効表示期間のライン１，ライン２，ライン３，ライン４，……を表わしている。
【００６２】
このフリーズ表示の場合も、動画表示の場合と同様に、ラインの上下関係が逆転する現象が生じるので、一方のフィールドで読出アドレスを１ライン分ずらして補正する必要がある。この制御は動画表示の場合と同じである。図８（ａ），（ｂ）は夫々補正を行なわない場合と行なった場合の表示画面を示している。
【００６３】
その他の読出し動作は、動画表示時と同じであるので、説明は省略する。
【００６４】
図１に示した第１の実施形態において、画像メモリ装置２０は、１／４に縮小した画像を２フィールド分記憶できる記憶容量を有する１個のメモリ装置（フレームメモリ）として構成することもできる。この場合には、選択回路２３，２４は不要であり、夫々の選択回路の選択制御信号をアドレス信号に変換してフレームメモリに供給すればよい。
【００６５】
次に、上述の方法でフリーズした縮小画像を、通常の画面サイズに拡大して表示する場合について説明する。
【００６６】
図１に図示していない操作パネルなどによって使用者がフリーズ画像の拡大を指定すると、入力端子４９から拡大モード信号が入力される。拡大制御回路５０はこの拡大モード信号を受け、４つの処理回路１〜４のうちの所望の処理回路に拡大命令信号５０Ａ，５０Ｂ，５０Ｃもしくは５０Ｄを発生する。この実施形態では、かかる拡大表示を行なう場合には、拡大表示処理動作を行なう処理回路に対する拡大命令信号が“Ｈ”になるものとする。
【００６７】
処理回路１において、ライン選択回路３５は、マルチプレクサ３２から出力される同期信号３２Ｙをもとに、表示画面の有効表示期間の奇数番目のライン（ライン１，ライン３，ライン５，……）で“Ｈ”の信号を出力し、偶数番目のライン（ライン２，４ライン目，６ライン目，……）で“Ｌ”の信号を発生して、マルチプレクサ３８に供給する。
【００６８】
いま、処理回路１に供給される拡大命令信号５０Ａが“Ｈ”になったものとすると、この処理回路１において、マルチプレクサ３８はこの拡大命令信号５０Ａによってライン選択回路３５の出力信号を選択し、選択回路２４に選択制御信号として供給する。これにより、フィールドメモリ２１とフィールドメモリ２２との読出しが１ライン毎に交互に行なわれる。
【００６９】
また、読出アドレス発生回路２７は、水平方向に１／２に画像縮小された１ライン分の映像信号を正規の１ラインに引き延ばして読み出し、さらに、フィールドメモリ２１，２２から交互に１ライン分ずつのデータ読出しが終了する毎に、読出アドレスを１ライン分順次更新するようにして、読出アドレス信号を発生する。
【００７０】
図９は以上の動作によってフリーズ拡大時に画像メモリ装置２０から読み出される信号を示す図であって、実線は偶フィールドの各ラインを、点線は奇フィールドの各ラインを夫々示しており、各ラインに付した符号は、図７及び図８に示した入力画像信号における各ラインに付した符号と同じものである。
【００７１】
図９に示すように、上述の読出し動作により、表示画面では、１フィールドの有効表示期間の全ラインの映像信号が順次読み出され、フィールドフリーズ画像が表示される。
【００７２】
以上のように、この実施形態による縮小画像のフリーズ表示では、垂直フィルタをオフし、１フィールドの全ラインの映像信号を１ラインおきに２フィールドに分割してフリーズ表示できるので、ラインを間引いて縮小した画像の１フィールドをフリーズして表示する方法に比べて、垂直解像度が高い。
【００７３】
図１０は本発明による縮小画像表示装置の第２の実施形態を示すブロック図であって、５１〜５４は処理回路、５５〜７０は映像信号の入力端子、７１はスイッチ回路、７２はフィルタ回路、７３はライン選択回路、７４は書込信号発生回路、７５は書込アドレス発生回路、７６は画面選択信号発生回路、７７は画面選択回路、７８，７９はＯＲ回路であり、図１に対応する部分には同一符号を付けて重複する説明を省略する。
【００７４】
この実施形態は、最大１６個の非同期の入力映像信号夫々の画像サイズを１／１６（縦横夫々１／４）に縮小し、同一画面上に１６分割同時表示する装置を実現するものである。
【００７５】
図１０において、図１に示した第１の実施形態と同様、もとの１／４サイズの画像の映像信号を２フィールド分記憶できる画像メモリ装置２０及びその制御回路を含む４系統の処理回路５１〜５４を備えており、夫々の画像メモリ装置２０に１／１６に画像縮小された映像信号を書き込むようにする。かかるの動作は、４系統の処理回路５１〜５４で共通であるので、ここでは、そのうちの１系統である処理回路５１についてのみ詳細に説明し、残りの３系統についての説明は省略する。
【００７６】
図１１はこの第２の実施形態による表示画面を示す図であって、この表示画面は１６分割されて、ａ〜ｐは夫々この表示画面での分割画面である。
【００７７】
ここで、処理回路５１は、かかる分割画面ａ〜ｐのうちの左上の４つの分割画面ａ，ｂ，ｃ，ｄで画像表示する映像信号の処理を行なうものとする。なお、他の処理回路５２，５３，５４は夫々、右上の４つの分割画面ｅ〜ｈ，左下の４つの分割画面ｉ〜ｌ，右下の４つの分割画面ｍ〜ｐで画像表示する映像信号の処理を行なうものとする。
【００７８】
１６個の入力端子５５〜７０からは、互いに非同期の映像信号が夫々入力される。選択信号発生回路７６は、４つの系統の処理回路５１〜５４夫々に対して、入力映像信号の選択と表示画面での表示位置とを更新するための制御パルス信号７６Ａ〜７６Ｄを発生する。
【００７９】
画面選択回路７７は、入力端子５５〜５８からの入力映像信号を切り替え、また、縮小画像の表示位置ａ〜ｄを選択するための制御信号を発生する回路であって、選択信号発生回路７６からの制御パルス信号７６Ａをもとに、選択制御信号７７Ｓと後述する制御信号７７Ｗ，７７Ｆとを生成して出力する。
【００８０】
スイッチ回路７１は、画面選択回路７７からの制御信号７７Ｓに応じて入力端子５５〜５８からの映像信号を切り替え、Ａ／Ｄ変換器９と同期分離回路１１とに供給する。
【００８１】
ライン選択回路７３は、スイッチ回路７１からの映像信号をその画像の垂直方向に間引き処理をするために、画像メモリ装置２０での書込みの可否をライン単位で制御する回路であり、同期分離回路１１で分離された入力映像信号の水平同期信号ＷＨＡ及び垂直同期信号ＷＶＡをもとに、動画表示モードでは、画像の垂直方向に１／４の間引き処理を行なう。
【００８２】
即ち、偶フィールドでは、有効表示期間の４ライン毎のライン１，ライン５，ライン９，……を、奇フィールドでは、有効表示期間の４ライン毎にライン３，ライン７，１ライン１，……を夫々画像メモリ装置２０に書き込むようにするために、ライン単位の制御パルス１３Ｙを発生する。この制御パルス１３Ｙは、書込みを行なうラインで“Ｈ”になるものとする。
【００８３】
書込制御回路１７における書込信号発生回路７４は書込クロックパルスを発生し、これを画像メモリ装置２０に供給する。動画表示を行なう場合には、ＡＮＤゲート１６はスルー状態となり、従って、ライン選択回路７３からの制御パルス１３Ｙに従って書込クロック信号を発生し、有効表示期間の４ライン毎に１ラインずつ書込み状態にする。
【００８４】
書込制御回路１７における書込アドレス発生回路７５は、同期分離回路１１からの水平同期信号ＷＨＡ及び垂直同期信号ＷＶＡをもとに、図１１に示した分割画面ａ〜ｄでの画像データの表示位置に一対一に対応したフィールドメモリ２１，２２のアドレスを示す書込アドレス信号を発生し、これを画像メモリ装置２０に供給する。
【００８５】
フィールドメモリ２１，２２の記憶領域は夫々、４つの領域にアドレス上で分割されており、分割された夫々の領域に１／１６に画像縮小された映像信号の画像データが書き込まれる。
【００８６】
動画表示を行なう場合には、マルチプレクサ１４はフィールド判別回路１２からのフィールド判別信号１２Ｙを選択する。従って、選択回路２３は、図１に示した第１の実施形態と同様に、このフィールド判別信号１２Ｙによって制御される。ここでは、偶フィールドの画像データはフィールドメモリ２１に、奇フィールドの画像データはフィールドメモリ２２に夫々書き込まれるものとする。
【００８７】
入力端子５５〜５８からの入力映像信号の各ラインに図３と同一の符号を付すものとすると、縮小動画表示を行なう場合には、上述した画像の垂直方向の間引き処理動作により、偶フィールドでは、４ライン毎のラインＥ１，Ｅ５，Ｅ９，Ｅ１３，……がフィールドメモリ２１に書き込まれ、奇フィールドでは、４ライン毎のラインＯ３，Ｏ７，Ｏ１１，Ｏ１５，……がフィールドメモリ２２に書き込まれる。
【００８８】
図１２は動画表示時にフィールドメモリ２１，２２に書き込まれる映像信号の各フィールドを示す図であって、これら各フィールドを図３に対応した符号で示している。
【００８９】
図１２に示すように、フィールドメモリ２１には、偶フィールドの映像信号が書き込まれ、フィールドメモリ２２には、奇フィールドの映像信号を書き込まれる。
【００９０】
以上の動作により、１／１６に画像縮小された映像信号が、フィールドメモリ２１，２２の４つに分割された記憶領域の１つに書き込まれる。そして、後述する動作により、入力映像信号が切り替えられて、残りの３つの領域に１／１６に画像縮小された他の映像信号が順次書き込まれる。
【００９１】
このようして書き込まれた映像信号を、第１の実施形態と同様に、表示画面の左上の表示タイミングで読み出すことにより、図１１に示した表示画面の分割画面ａ，ｂ，ｃ，ｄに夫々対応した縮小画像が表示される。
【００９２】
図１３は表示される動画像の映像信号を示す図であって、実線は偶フィールドの各ラインを表わしており、点線は奇フィールドの各ラインを表わしている。各ラインに付した符号は図１２に示した符号と同様である。
【００９３】
図１に示した第１の実施形態と同様に、画像メモリ装置２０での書込み，読出し速度の関係から、偶フィールドと奇フィールドとでラインの上下関係が逆転する場合が生じるので、上記と同様の方法により、読出アドレスを１ライン分ずらしてこれを補正する。図１３（ａ），（ｂ）は夫々補正を行なわない場合と補正を行なった場合との表示画像の各ラインを示している。
【００９４】
次に、この第２の実施形態のフリーズ表示動作について説明する。
【００９５】
図１０に図示しない操作パネルなどからの指示により、フリーズ制御回路４５からフリーズ命令信号４５Ａが発せられると、図１に示した第１の実施形態と同様に、フリップフロップ回路４６，４７とＡＮＤゲート４８との動作により、このＡＮＤゲート４８から書込み停止直前のフィールドを示す“Ｈ”のパルス信号が発生される。
【００９６】
書込み停止直前のフィールドでは、ＡＮＤゲート４８からＯＲ回路７８を介して供給されるこの“Ｈ”のパルス信号によってフィルタ回路７２が制御され、２ライン毎に１ラインずつ間引きされるように、即ち、画像の垂直方向に１／２の間引きを行なうのに適するように、フィルタ回路７２での垂直フィルタの係数が切り替えられる。
【００９７】
また、ライン選択回路７３は、有効表示期間の奇数番目のライン（ライン１，ライン３，ライン５，ライン７，……）で“Ｈ”となるパルス信号１３Ｙを発生し、ＡＮＤゲート１６を介して書込制御回路１７の書込信号発生回路７４に供給する。また、このライン選択回路７３からのパルス信号１３Ｙはマルチプレクサ１４に供給され、有効表示期間の４ライン毎のライン１，ライン５，ライン９，……をフィールドメモリ２１に書き込み、有効表示期間の他の４ライン毎のライン３，ライン７，１ライン１，……をフィールドメモリ２２に書き込むように、選択回路２３を制御する。
【００９８】
図１４はフリーズ表示時にフィールドメモリ２１，２２に書き込まれる映像信号の各ラインを示す図であって、Ｌ１，Ｌ３，Ｌ５，Ｌ７，……は夫々、書込み停止直前のフィールドの有効表示期間のライン１，ライン３，ライン５，ライン７，……を示している。
【００９９】
上述の書込み動作により、書込み停止直前のフィールドでは、有効表示期間のライン１，ライン５，ライン９，……がフィールドメモリ２１に書き込まれ、ライン３，ライン７，ライン１１，……がフィールドメモリ２２に書き込まれる。
【０１００】
このようにして書き込まれた書込み停止直前のフィールドの映像信号を、動画表示時と同じように、フィールドメモリ２１，２２からフィールド毎に交互に読み出すことにより、フリーズ画像を表示させることができる。
【０１０１】
図１５は以上の動作によってフリーズ表示時に画像メモリ装置２０から読み出される映像信号の各ラインを示す図であって、実線は偶フィールドの各ラインを、点線は奇フィールドの各ラインを夫々示しており、各ラインには図１４と同様の符号をつけている。
【０１０２】
読出しの際のフィールドメモリ２１，２２の選択は、動画表示の場合と同様である。この場合も、動画表示の場合と同様に、ラインの上下関係が逆転する現象が生じるので、一方のフィールドで読出アドレスを１ライン分ずらし補正を行なう。この制御は動画表示の場合と同じである。図１５（ａ），（ｂ）は夫々かかる補正を行なわない場合と行なった場合の表示映像信号を示している。
【０１０３】
図１０に示した第２の実施形態において、画像メモリ装置２０は、１／１６に画像縮小した４個の画面の画像データを２フィールド分記憶できる記憶容量を有する１個のメモリ装置（フレームメモリ）として構成することもできる。この場合、選択回路２３，２４は不要であり、夫々の選択回路の選択制御信号をフレームメモリのアドレス信号として入力すればよい。
【０１０４】
次に、入力映像信号と画面位置の切替えについて説明する。
【０１０５】
図１６は図１０における画面選択回路７７の一具体例を示すブロック図であって、８０はカウンタ、８１，８２はフリップフロップ回路、８３は比較回路、８４，８５はＥＸＯＲ回路、８６はＯＲ回路、８７はフリップフロップ回路であり、図１０に対応する信号には同一符号を付けている。
【０１０６】
図１６において、カウンタ８０は、選択信号発生回路７６（図１０）から制御パルス信号７６Ａが供給される毎に、１ずつカウントアッブして、０，１，２，３とカウントを繰り返す入力映像信号を選択するための２ビットの信号８０Ｙを発生する。この信号８０Ｙは、フリップフロップ回路８１で書込みの垂直同期信号のタイミングに同期化された後、さらに、フリップフロップ回路８２で１フィールド遅延される。フリップフロップ回路８１，８２の出力信号８１Ｙ，７７Ｓは比較回路８３でビット毎に比較される。
【０１０７】
この比較回路８３はＥＸＯＲ回路８４，８５とＯＲ回路８６とにより構成されており、信号８１Ｙ，７７Ｓを比較し、これら間のいずれかのビットに差異があることを検出すると、画面位置が切り替わったことを示す１フィールド幅のパルス信号７７Ｗを発生する。このパルス信号７７Ｗが、書込み停止直前のフィールドを示す信号として、図１０におけるＯＲ回路７８を介してライン選択回路７３やマルチプレクサ１４，フィルタ回路７２に供給される。
【０１０８】
フリップフロップ回路８２の出力信号７７Ｓは、また、入力映像信号の選択制御信号及び処理領域の選択制御信号として、図１０におけるスイッチ回路７１や書込アドレス発生回路７５に供給される。ここで、２ビットの選択信号７７Ｓの値が０，１，２，３のとき、スイッチ回路７１は夫々入力端子５５，５６，５７，５８からの映像信号を選択するものとする。
【０１０９】
図１６において、比較回路８３の出力パルス信号７７Ｗは、また、フリップフロップ回路８７によって１フィールド遅延され、書込停止信号７７Ｆとして、図１０におけるＯＲ回路７９，ＡＮＤゲート１６を介して書込信号発生回路７４に供給される。
【０１１０】
かかる構成において、まず、カウンタ８０のカウント値が０であって、このとき、図１０におけるスイッチ回路７１が入力端子５５からの映像信号を選択し、これが表示画面で縮小動画表示されているものとする。
【０１１１】
そこで、カウンタ８０がカウントアップしてそのカウント値が１に更新されると、図１６に示した画像選択回路７７の動作により、パルス信号７７Ｗが１フィールド期間“Ｈ”となる。この期間では、上述したフリーズ動作の書込み停止直前のフィールドと同じ書込み動作が行なわれ、入力映像信号の奇数番目のラインがフィールドメモリ２１，２２における図１１に示した分割画面ａに対応するフィールドメモリ２１，２２での記憶領域に書き込まれる。
【０１１２】
この書込みの終了直後の映像信号の垂直同期信号のタイミングで画面選択回路７７は書込停止信号７７Ｆを発生し、これにより、フィールドメモリ２１，２２の書込み動作が停止する。また、同じタイミングで選択制御信号７７Ｓが切り替わり、これにより、スイッチ回路７１は切り替わって入力端子５６からの映像信号を選択するとともに、書込アドレス発生回路７５が発生する書込アドレスを、図１１に示した分割画面ｂに対応するフィールドメモリ２１，２２の記憶領域に切り替える。この切替え動作後、入力映像信号の垂直同期信号のタイミングで書込停止信号７７Ｆは“Ｌ”となり、フィールドメモリ２１，２２の書込み動作停止が解除される。
【０１１３】
以上の動作により、入力端子５５からの映像信号は表示画面の分割画面ａの位置にフリーズ表示され、入力端子５６からの映像信号が表示画面の分割画面ｂの位置に動画表示される。
【０１１４】
以下同様にして、入力映像信号とその書込み位置を順次切り替えていくことにより、処理回路５１は４個の入力映像信号を画像縮小処理して表示画面の分割画面ａ〜ｄに表示させることができる。この場合、フリーズ画は動画に比べて垂直解像度が高い。
【０１１５】
ここで、映像信号の切替え周期を短くすることにより、擬似的な動画表示を行なうことができる。例えば、各映像信号の書込み期間を１フィールドとする。４つの映像信号は非同期であるので、夫々のフィールド単位の同期のずれが平均して０．５フィールドであると仮定すると、ある入力端子からの映像信号の書込みから次の映像信号の書込みまでの周期は平均１．５フィールドとなる。即ち、４つの映像信号を順次書き込み、再度同じ映像信号を書き込むまでの周期は６フィールドとなる。従って、１つの縮小表示画面に着目すれば、メモリデータは６フィールド周期で書込みが行なわれ、フィールド周波数が６０Ｈｚであれば、１秒間に１０コマの画像を表示することができる。
【０１１６】
図１７はこの場合の切替え動作を示すタイミングチャートであって、５５Ｖ〜５８Ｖは夫々図１０の入力端子５５〜５８から入力される映像信号の垂直同期信号を示し、その他の各信号波形に付した符号は図１０あるいは図１６の各信号に付した符号と同様である。
【０１１７】
映像信号の書込みは、常に、書込み停止直前のフィールドとして行なわれることになる。映像信号の切替え後、平均０．５フィールドの間隔を置いて次の映像信号の書込みが行なわれる。
【０１１８】
なお、映像信号の切替え前後の期間で切替え出力が安定しなかったり、同期分離回路１１から出力される同期信号１１Ｙにノイズが発生したりする場合には、書込停止信号７７Ｆのパルス幅が長くなるように、図１６に示した回路を構成すればよい。
【０１１９】
以上のように、この実施形態では、小容量の画像メモリ装置を多数使うことなく、１６個の互いに非同期の映像信号の擬似的な動画表示を行なわせることができる。また、１系統の画像メモリ装置に１６個の映像信号を切り替えながら書き込む構成に比べ、時間分解能が高い。さらに、フリーズ表示時には、１フィールドの映像信号をその画像の垂直方向に１／２に間引き処理し、これを２フィールドに分解して表示するので、垂直方向に１／４に間引き処理した単純なフィールドフリーズに比べて垂直方向の分解能が高い。
【０１２０】
【発明の効果】
以上説明したように、本発明によれば、垂直分解能が高い高画質な縮小画像のフリーズ表示を行なうことができるし、また、小容量の画像メモリを多数使うことなく、縮小画の擬似的な動画表示を行なうこともできる。
【図面の簡単な説明】
【図１】本発明による縮小画像表示装置の第１の実施形態を示すブロック図である。
【図２】図１に示した第１の実施形態による表示画面を示す模式図である。
【図３】図１に示した第１の実施形態での入力映像信号の有効表示期間部分を模式的に示す図である。
【図４】図１に示した第１の実施形態での動画表示時に画像メモリ装置に書き込まれる各ラインの映像信号を示す図である。
【図５】図１に示した第１の実施形態での動画表示時に画像メモリ装置から読み出される映像信号の各ラインを示す図である。
【図６】図１に示した第１の実施形態でのフリーズ動作時の図１における各信号を示すタイミングチャートである。
【図７】図１に示した第１の実施形態でのフリーズ動作時に画像メモリ装置に書き込まれる映像信号を示す図である。
【図８】図１に示した第１の実施形態でのフリーズ動作時に画像メモリ装置から読み出される映像信号を示す図である。
【図９】図１に示した第１の実施形態でのフリーズ拡大動作時に画像メモリ装置から読み出される映像信号を示す図である。
【図１０】本発明による縮小画像表示装置の第２の実施形態を示すブロック図である。
【図１１】図１０に示した第２の実施形態による表示画面を示す模式図である。
【図１２】図１０に示した第２の実施形態でのフィールドメモリに書き込まれる映像信号のフィールドを示す図である。
【図１３】図１０に示した第２の実施形態での表示される動画像の映像信号の各ラインを示す図である。
【図１４】図１０に示した第２の実施形態でのフリーズ表示時に画像メモリ装置に書き込まれる映像信号の各ラインフィールドを示す図である。
【図１５】図１０に示した第２の実施形態でのフリーズ表示時に画像メモリ装置から読み出される映像信号の各ラインフィールドを示す図である。
【図１６】図１０における画像選択回路の一具体例を示すブロック図である。
【図１７】図１０に示した第２の実施形態での複数の入力映像信号の切替え動作を示すタイミングチャートである。
【符号の説明】
１〜４ 処理回路
５〜８ 映像信号の入力端子
９ Ａ／Ｄ変換器
１０ フィルタ回路
１１ 同期分離回路
１２ フィールド判別回路
１３ ライン選択回路
１４ マルチプレクサ
１７ 書込制御回路
１８ 書込信号発生回路
１９ 書込アドレス発生回路
２０ 画像メモリ装置
２１，２２ フィールドメモリ
２３，２４ 選択回路
２５ 読出制御回路
２６ 読出信号発生回路
２７ 読出アドレス発生回路
２８ 同期モード信号の入力端子
２９ 同期信号発生回路
３０ 外部映像信号の入力端子
３１ 同期分離回路
３２ マルチプレクサ
３３ フィールド判別回路
３４ タイミングパルス発生回路
３５ ライン選択回路
３６ フリップフロップ回路
３８ マルチプレクサ
４１ Ｄ／Ａ変換器
４３ 映像信号の出力端子
４４ フリーズモード信号の入力端子
４５ フリーズ制御回路
４６，４７ フリップフロップ回路
４９ 拡大モード信号の入力端子
５０ 拡大制御回路
５１〜５４ 処理回路
５５〜７０ 映像信号の入力端子
７１ スイッチ回路
７２ フィルタ回路
７３ ライン選択回路
７４ 書込信号発生回路
７５ 書込アドレス発生回路
７６ 画面選択信号発生回路
７７ 画面選択回路
【発明の属する技術分野】
本発明は、映像信号による画像を縮小して表示する装置に係り、特に、高画質の表示を行なうことができるようにした縮小画像表示装置に関する。
【０００２】
【従来の技術】
映像信号の画像を縮小して表示する装置の例としては、特公平５−４６１４７号公報に記載のマルチ画面発生回路がある。これは、画像縮小処理された映像信号をメモリに書き込み、これを読み出して画面に表示するものであって、映像信号毎にメモリでの書込み位置を異ならせることにより、一度に複数個の縮小画像を表示する。この従来例によれば、書込みが終了した映像信号はフリーズ画像として表示されるが、フリーズ表示に関する詳細な説明はない。
【０００３】
【発明が解決しようとする課題】
一般に、インタレース方式の映像信号の１フレーム、即ち、２フィールド分をメモリに書き込んでフレームフリーズ表示を行なった場合には、その画像に動きがないときには、垂直解像度の高いフリーズ画像が得られるが、画像に動きがあると、表示画像にブレが生じて見苦しい画面になる。
【０００４】
これに対し、１フィールド分の映像信号を繰り返し表示するフィールドフリーズ表示では、画像のブレは生じないが、垂直解像度がフレームフリーズ表示の１／２になってしまう。例えば、映像信号を１ラインおきに間引いて画像を１／２に縮小し、これをフィールドフリーズ表示を行なった場合には、画像の垂直方向のサイズを１／２に縮小したにも拘らず、垂直解像度は元の解像度の１／４になってしまう。使用者が画像をフリーズする場合には、その瞬間の画像に関心がある場合と考えられるので、解像度はできる限り高いことが望ましい。
【０００５】
また、セキュリティシステムなどにおいては、複数のカメラで撮影した非同期の動画像を一度に同一表示画面上に表示したいというニーズがある。このような場合、一般には、メモリの書込み系が入力映像信号の数だけ必要であって、例えば、１６個の画像を同一表示画面に同時に分割表示しようとすると、１６系統の信号処理回路が必要となり、回路規模が極端に増大する。
【０００６】
本発明の第１の目的は、垂直解像度の高い高画質な縮小画像のフリーズ表示を行なうことができるようにした縮小画像表示装置を提供することにある。
【０００８】
【課題を解決するための手段】
上記目的を達成するために、本発明は、インタレース方式の映像信号を入力信号とする縮小画像表示装置であって、縦横夫々１／２に縮小された該入力映像信号を２フィールド分記憶し、アドレス空間上でフィールド単位に２分される記憶容量を有する記憶手段と、該入力映像信号を垂直方向に１／２に間引き処理する垂直方向の間引き手段と、該垂直方向の間引き手段の垂直方向の間引き動作を停止させる手段と、該記憶手段の書込アドレス信号を発生する書込アドレス発生手段と、該垂直方向の間引き手段によって間引き処理された該映像信号を該書込アドレスに従って該記憶手段に書き込む書込手段と、該書込手段の書込み動作を停止させる手段と、該記憶手段に書き込まれた２フィールド分の映像信号を順次読み出すための該記憶手段の読出アドレス信号を発生する読出アドレス発生手段と、該記憶手段に書き込まれた該映像信号を該読出アドレス信号に従って読み出す読出手段とを具備し、動画の表示モードでは、該垂直方向の間引き手段で垂直方向の間引き動作を行なわせるとともに、該アドレス発生手段が連続する２フィールド分の画素に一対一に対応する該アドレス信号を繰り返し発生して、縮小された該入力映像信号を該記憶手段にフィールド単位に２分して書き込み、フリーズ画の表示モードでは、該記憶手段への書込みを停止し、さらに、該書込み停止の直前のフィールドにおいて、該垂直方向の間引き手段による垂直方向の間引き動作を停止させて、１ライン毎に該記憶手段の２分されたアドレス空間に交互に書き込むことを特徴とするものである。
【０００９】
また、本発明は、垂直方向の間引き手段による垂直方向の１／２の間引き処理に応じて、入力映像信号の垂直方向の周波数成分をサンプリング定理に従って帯域制限するフィルタ手段と、該フィルタ手段の垂直方向の帯域制限動作を停止させる手段とを設け、動画の表示モードでは、該フィルタ手段で垂直方向の帯域制限動作を行なわせ、フリーズ画の表示モードでは、該フィルタ手段による垂直方向の帯域制限動作を停止させることを特徴とするものである。
【００１０】
上記目的を達成するために、本発明は、インタレース方式の映像信号を入力信号とする縮小画像表示装置であって、縦横夫々１／４に縮小された該入力映像信号を２フィールド分記憶し、アドレス空間上でフィールド単位に２分される記憶容量を有する記憶手段と、該入力映像信号を垂直方向に１／４あるいは１／２に間引き処理する垂直方向の間引き手段と、該垂直方向の間引き手段の垂直方向の間引き処理を１／４と１／２とに切り替える切替手段と、該記憶手段の書込アドレス信号を発生する書込アドレス発生手段と、該垂直方向の間引き手段によって間引き処理された該映像信号を該書込アドレス信号に従って該記憶手段に書き込む書込手段と、該書込手段の書込み動作を停止させる手段と、該記憶手段に書き込まれた２フィールド分の映像信号を順次読み出すために、該記憶手段の読出アドレス信号を発生する読出アドレス発生手段と、該記憶手段に書き込まれた該映像信号を該読出アドレス信号に従って読み出す読出手段とを具備し、動画の表示モードでは、該垂直方向の間引き手段によって該入力映像信号を垂直方向に１／４に間引き処理するとともに、該アドレス発生手段が連続する２フィールド分の画素に一対一に対応するアドレス信号を繰り返し発生して、縮小された該入力信号を該記憶手段にフィールド単位に２分して書き込み、フリーズ画の表示モードでは、該記憶手段への書込みを停止し、さらに、該書込み停止の直前のフィールドにおいて、該垂直方向の間引き手段によって該入力映像信号を垂直方向に１／２に間引き処理し、書込みライン毎に該記憶手段の２分されたアドレス空間に交互に書き込むことを特徴とするものである。
【００１１】
また、本発明は、垂直方向の間引き手段による垂直方向の間引き処理に応じて、入力映像信号の垂直方向の周波数成分をサンプリング定理に従って帯域制限し、該垂直方向の１／４あるいは１／２の間引き処理の切替えに応じて帯域制限特性が切り替わる垂直フィルタ手段とを設けたことを特徴とするものである。
【００１２】
【発明の実施の形態】
以下、本発明の実施形態について説明する。
【００１３】
図１は本発明による縮小画像表示装置の第１の実施形態を示すブロック図であって、１〜４は処理回路、５〜８は映像信号の入力端子、９はＡ／Ｄ変換器、１０はフィルタ回路、１１は同期分離回路、１２はフィールド判別回路、１３はライン選択回路、１４はマルチプレクサ、１５はＯＲ回路、１６はＡＮＤゲート、１７は書込制御回路、１８は書込信号発生回路、１９は書込アドレス発生回路、２０は画像メモリ装置、２１，２２はフィールドメモリ、２３，２４は選択回路、２５は読出制御回路、２６は読出信号発生回路、２７は読出アドレス発生回路、２８は同期モード信号の入力端子、２９は同期信号発生回路、３０は外部同期信号の入力端子、３１は同期分離回路、３２はマルチプレクサ、３３はフィールド判別回路、３４はタイミングパルス発生回路、３５はライン選択回路、３６はフリップフロップ回路、３７はインバータ回路、３８はマルチプレクサ、３９はＮＡＮＤゲート、４０はバッファ回路、４１はＤ／Ａ変換器、４２は加算器、４３は映像信号の出力端子、４４はフリーズモード信号の入力端子。４５はフリーズ制御回路、４６，４７はフリップフロップ回路、４８はＡＮＤゲート、４９は拡大モード信号の入力端子、５０は拡大制御回路である。
【００１４】
この実施形態は、４つの非同期の入力映像信号を、夫々もとの画像サイズが１／４（縦横夫々１／２）に縮小されるように、処理し、同一画面上に４分割表示する装置を実現するものである。図２は４分割の表示画面を表わしている。
【００１５】
一般に、ｎ個の縮小画像を１つの表示画面上に一括同時表示する場合には、少なくとも１画面分の記憶容量を有する画像メモリ装置に画像縮小処理されたｎ個の映像信号を夫々書き込み、これを一括して読み出して同時に表示するようにする。この場合、特に、入力されるｎ個の映像信号が互いに非同期の動画像信号であって、さらに、それらを夫々動画像として一括表示するためには、画像メモリ装置の記憶領域をｎ個に分割し、ｎ個の入力映像信号を分割した夫々の記憶領域に対して非同期に独立して書込みを行なう必要がある。
【００１６】
第１の実施形態では、図１に示すように、もとの１／４サイズの画像の映像信号を２フィールド分記憶できる画像メモリ装置２０とその制御回路を含む処理回路を４系統、即ち、処理回路１〜４を備えており、夫々の画像メモリ装置２０に１／４に縮小した画像の映像信号を書き込む。その動作は４系統で共通であるので、ここでは、そのうちの１系統、即ち、処理回路１についてのみ詳細に説明し、残りの３系統については説明を省略する。
【００１７】
図１における処理回路１，２，３，４は夫々、表示画面の左上，右上，左下，右下、即ち、図２に示す表示画面の領域Ａ，Ｂ，Ｃ，Ｄに縮小表示される画像の映像信号の処理を行なうものとする。
【００１８】
まず、動画表示を行なう場合の画像メモリ装置２０の書込み動作について説明する。
【００１９】
図１において、入力端子５からの入力映像信号はＡ／Ｄ変換器９でディジタル信号に変換され、フィルタ回路１０によって水平及び垂直方向のフィルタ処理を受けた後、画像メモリ装置２０に供給される。このフィルタ処理は水平，垂直方向夫々に間引き処理を行なって画像サイズを１／２に縮小するものであって、間引き周波数の１／２を超える帯域成分を取り除く。これはいわゆるサンプリング定理に従うものであるが、その説明は省略する。但し、垂直方向のフィルタ処理は、制御信号によってオン／オフが切り替えられるものとする。
【００２０】
同期分離回路１１では、入力端子５からの入力映像信号の水平同期信号ＷＨＡと垂直同期信号ＷＶＡとが分離される。フィールド判別回路１２では、これら水平同期信号ＷＨＡ，垂直同期信号ＷＶＡをもとに、入力映像信号の現フィールドが偶フィールドであるか、奇フィールドであるかを判別し、その判定結果を示すフィールド判別信号１２Ｙを出力する。
【００２１】
ライン選択回路１３は、入力映像信号の画像を垂直方向に間引き処理してそのサイズを１／２に縮小するために、書込みの可否をライン単位で制御する回路であり、同期分離回路１１からの水平同期信号ＷＨＡと垂直同期信号ＷＶＡをもとに、映像信号における有効表示期間の奇数番目のライン（ライン１，ライン３，ライン５，……）を画像メモリ装置２０に書き込むようにするために、ライン単位の制御パルスを発生する。ここでは、この制御パルスは、書込みを行なう場合、“Ｈ”（ハイレベル）になるものとし、従って、奇数番目のラインのタイミングで“Ｈ”となる。
【００２２】
書込制御回路１７は、書込信号発生回路１８と書込アドレス発生回路１９とから構成されている。書込信号発生回路１８は、水平同期信号ＷＨＡ及び垂直同期信号ＷＶＡから書込クロックパルスを生成し、これを画像メモリ装置２０に供給する。
【００２３】
この書込クロックパルスは、使用する画像メモリ装置２０の種類によって仕様が異なるが、汎用のメモリＩＣでいうロウアドレスストローブ信号，カラムアドレスストローブ信号，ライトイネーブル信号などがこれに相当する。この書込クロックパルスは、１画素おきに書込みを行なって画像を水平方向に１／２に間引くように発生される。
【００２４】
また、この書込信号発生回路１８は、ＡＮＤゲート１６からの制御信号１６Ｙにより、書込みの可否が制御される。動画表示を行なう場合には、ＯＲ回路１５及びＡＮＤゲート１６はスルー状態となり、従って、ライン選択回路１３から出力される上記制御パルスに従って、有効表示期間の奇数番目のライン毎に書込クロック信号を発生する。
【００２５】
書込アドレス発生回路１９は、水平同期信号ＷＨＡ及び垂直同期信号ＷＶＡをもとに、表示画面上での画素位置に一対一に対応したフィールドメモリ２１，２２のアドレスを表わすアドレス信号を発生し、これを画像メモリ装置２０に供給する。
【００２６】
画像メモリ装置２０は、フィールドメモリ２１，２２と選択回路２３，２４とから構成されている。フィールドメモリ２１，２２は夫々、１／４に画像縮小された映像信号の画像データを少なくとも１フィールド分記憶できる記憶容量を有している。選択回路２３は、フィールドメモリ２１，２２のいずれにデータの書込みを行なうかを選択するためのものであり、選択回路２４は、同じくフィールドメモリ２１，２２のいずれからデータの読出しを行なうかを選択するためのものである。
【００２７】
動画表示を行なう場合には、マルチプレクサ１４がフィールド判別回路１２からのフィールド判別信号１２Ｙを選択する。従って、選択回路２３はこのフィールド判別信号１２Ｙによって制御され、書込信号発生回路１８からの書込クロックパルスをフィールドメモリ２１，２２のいずれか一方に供給する。ここでは、偶フィールドの映像信号の画像データをフィールドメモリ２１で、また、奇フィールドの映像信号の画像データをフィールドメモリ２２で夫々書き込むものとする。
【００２８】
図３は入力端子５からの入力映像信号の有効表示期間部分を模式的に示す図であって、実線Ｅ１，Ｅ２，Ｅ３，Ｅ４，……は偶フィールドのライン信号を表わし、点線Ｏ１，Ｏ２，Ｏ３，Ｏ４，……は奇フィールドのライン信号を表わしている。
【００２９】
この実施形態では、表示画面上で、偶フィールドの最初のラインＥ１が奇フィールドの最初のラインＯ１の上に位置するものとする。
【００３０】
縮小動画表示を行なう場合には、上述した垂直方向の間引き動作により、偶フィールドでは、ラインＥ１，Ｅ３，Ｅ５，Ｅ７，……がフィールドメモリ２１に書き込まれ、奇フィールドでは、ラインＯ１，Ｏ３，Ｏ５，Ｏ７，……がフィールドメモリ２２に書き込まれる。
【００３１】
図４は動画表示時にフィールドメモリ２１，２２に書き込まれる各ラインの映像信号を示す図であり、図３に対応するラインには同一符号をつけている。
【００３２】
図４に示すように、フィールドメモリ２１には、偶フィールドの奇数番目のラインの映像信号が書き込まれ、フィールドメモリ２２には、奇フィールドの偶数番目のラインの映像信号が書き込まれる。
【００３３】
以上の動作により、１／４に画像縮小された映像信号が画像メモリ装置２０に書込まれる。
【００３４】
次に、動画表示を行なう場合の画像メモリ装置２０の読出し動作について説明する。
【００３５】
マルチプレクサ３２は、使用者の指定に応じて入力端子２８から入力される同期モード信号により、外部同期モードが指定された場合には、入力端子３０から入力される外部映像信号の同期分離回路３１によって分離された同期信号を選択し、内部同期モードが指定された場合には、同期信号発生回路２９が発生する同期信号を選択する。
【００３６】
読出制御回路２５は、読出信号発生回路２６と読出アドレス発生回路２７とからなっている。読出信号発生回路２６は、マルチプレクサ３２からの同期信号３２Ｙをもとに、図２に示した表示画面上の領域Ａに縮小画像を表示するタイミングで読出クロックパルスを発生し、画像メモリ装置２０に供給する。また、後述する読出しに必要なタイミングパルスも発生する。
【００３７】
読出アドレス発生回路２７は、マルチプレクサ３２からの同期信号３２Ｙの水平同期信号ＲＨ，垂直同期信号ＲＶをもとに、図２に示した表示画面上の領域Ａのタイミングで画像メモリ装置２０に書き込まれた縮小画像の映像信号を読み出すように、読出アドレス信号を発生して画像メモリ装置２０に供給する。
【００３８】
選択回路２４はフィールドメモリ２１，２２のいずれからの出力を表示するかを選択するためのものであり、マルチプレクサ３８からの制御信号３８Ｙによって制御され、読出信号発生回路２６からの読出クロックパルスをフィールドメモリ２１，２２のいずれか一方に供給する。
【００３９】
一般に、メモリを用いて動画像の縮小表示を行なう場合、メモリの読出速度が書込速度よりも速いために、読出アドレスが書込アドレスを追い越す現象が生じる。このような場合、この追い越しが起きる前では、書込み後の新しい画像データが読み出されるが、追い越しが起きた後では、書込み前の古い画像データが読み出されるため、表示画面上では、画像の上部と下部との間で時間ズレを生じて見苦しい画像となる。
【００４０】
そこで、この実施形態では、フィールドメモリ２１，２２のうち、読出しを開始する時点で書込みが行なわれていない方のフィールドメモリを読み出すものとして選択する。これにより、追越し現象を回避することができる。即ち、フィールド判別回路１２からのフィールド判別信号１２Ｙを画像メモリ装置２０での読出しを開始するタイミングでフリップフロップ回路３６に格納し、その出力信号３６Ｙをインバータ３７で反転して得られる信号３７Ｙを選択回路２４の選択制御信号として供給する。読出し開始のタイミング信号は、読出信号発生回路２６が発生する。
【００４１】
内部同期モードでは、同期信号発生回路２９が発生する同期信号により、また、外部同期モードでは、入力端子３０からの外部映像信号の同期信号により、表示画面の偶フィールドと奇フィールドとが決まる。一方、上述したように、フィールドメモリ２１，２２の読出選択制御は書込みのフィールド判別信号１２Ｙに依存しており、書込みと読出しとは非同期であるため、フィールドメモリ２１，２２から読み出される映像信号の奇，偶フィールドと実際の表示画面の奇，偶フィールドとが一致するとは限らない。
【００４２】
これらが不一致の場合には、表示画面上では、偶フィールドと奇フィールドとでラインの上下関係が逆転するため、見苦しい画像となってしまう。
【００４３】
そこで、この実施形態では、両者のフィールドが不一致の場合には、一方のフィールドの読出しを１ライン分ずらし、これにより、ラインの上下逆転現象が生じないようにする。
【００４４】
即ち、偶フィールドの画像を奇フィールドとして表示するときには、読出しを１ライン分早め、奇フィールドの画像を偶フィールドとして表示するときには、読出しを１ライン分遅らせればよい。読出しを１ライン分早める（あるいは、遅らせる）ためには、読出し開始タイミングを１ライン分早める（あるいは、遅らせる）か、あるいは、読出アドレスを１ラインに相当する分だけ減算（あるいは、加算）すればよい。
【００４５】
この実施形態では、奇フィールドの映像信号を読み出して偶フィールドとして表示されるような場合、即ち、フリップフロップ回路３６の出力信号が“Ｈ”でフィールド判別回路３３からのフィールド判別信号３３Ｙが“Ｈ”となる場合、ＮＡＮＤゲート３９の出力信号が“Ｈ”となる。これにより、読出制御回路２７は、読出しを１ライン分遅らせるように、読出アドレス信号を発生するものとする。
【００４６】
図５は以上の動作によって画像メモリ装置２０から読み出される信号を示す図であり、図３と同様、実線は表示画面の偶フィールドの各ラインを示し、点線は表示画面の奇フィールドの各ラインを示している。各ラインに付した符号は、図３に示した入力映像信号における各ラインに付した符号と同じものである。
【００４７】
図５（ａ）は画像メモリ装置２０に書き込まれた映像信号の奇，偶フィールドと表示画面の奇，偶フィールドとが一致した場合を示しており、図５（ｂ）はメモリに書き込まれた映像信号の奇，偶フィールドと表示画面の奇，偶フィールドとが不一致の場合を示している。
【００４８】
このように、表示画面上において、偶フィールドと奇フィールドとでラインの上下関係が逆転することがない。
【００４９】
バッファ回路４０は、画像メモリ装置２０から読み出された縮小画像の映像信号を、図２に示した表示領域Ａの表示タイミングでアクティブとする。このタイミング信号は読出信号発生回路２６が発生する。この映像信号は、同様にして処理回路２，３，４から出力される領域Ｂ，Ｃ，Ｄの縮小画像の映像信号と合成され、その合成信号はＤ／Ａ変換器４１でアナログ信号に変換される。さらに、この合成信号は、加算器４２において、マルチプレクサ３２からの同期信号３２Ｙやタイミングパルス発生回路３４からのブランキングパルスなどが加算されて、出力端子４３から出力される。これを図示していないモニタ装置に供給することにより、図２に示すように、表示画面の４分割された夫々の領域Ａ，Ｂ，Ｃ，Ｄに縮小された動画像が表示される。
【００５０】
次に、縮小画像のフリーズ（静止画）表示を行なう場合の動作について説明する。
【００５１】
この実施形態では、フリーズ表示時には、画像メモリ装置２０での映像信号の書込み動作を停止させ、さらに、この書込み動作が停止する直前のフィールドにおいて、有効表示期間の全ラインをフィールドメモリ２１，２２に書き込むことにより、垂直方向の解像度が高いフリーズ画像を表示することができるようにするものである。
【００５２】
図６はフリーズ動作時の図１における主要信号を示すタイミングチャートであって、図１に対応する信号には同一符号を付けている。
【００５３】
図１に図示していない操作パネルなどによって使用者がフリーズモードを指定すると、入力端子４４からフリーズモード信号４４Ｉが入力される。フリーズ制御回路４５はこのフリーズモード信号４４Ｉを受け、４つの処理回路１〜４のうちの所望の処理回路にフリーズ命令信号４５Ａ，４５Ｂ，４５Ｃもしくは４５Ｄを発生して供給する。この実施形態では、フリーズ表示をする場合、これらのフリーズ命令信号４５Ａ〜４５Ｄが“Ｈ”になるものとする。
【００５４】
いま、処理回路１に“Ｈ”のフリーズ命令信号４５Ａが供給されたものとすると、この処理回路１では、このフリーズ命令信号４５Ａは、フリップフロップ回路４６により、書込系の同期分離回路１１からの垂直同期信号ＷＶＡのタイミングに同期化された後、次段のフリップフロップ回路４７によって１フィールド遅延させられる。この遅延されたフリーズ命令信号４７ＱはＡＮＤゲート１６に反転して供給され、このＡＮＤゲート１６の出力信号１６Ｙを“Ｌ”（ロウレベル）とする。これにより、書込信号発生回路１８は書込信号の発生が禁止され、映像信号の画像メモリ装置２０への書込みが停止する。
【００５５】
また、ＡＮＤゲート４８は、フリップフロップ回路４６の出力信号とフリップフロップ回路４７の出力信号４７Ｑの反転信号とが供給され、これらから画像メモリ装置２０の書込み動作が停止する直前のフィールドで“Ｈ”となる信号４８Ｙを発生する。
【００５６】
この書込み停止直前のフィールドでは、ＡＮＤゲート４８の出力信号４８Ｙによってフィルタ回路１０が制御されてその垂直フィルタがオフするし、また、マルチプレクサ１４は、ライン選択信号発生回路１３からの出力信号を選択して選択回路２３に供給する。これにより、フィルタ回路１０からの入力映像信号は、フィールドメモリ２１，２２にライン毎に交互に書き込まれる。
【００５７】
また、この書込み停止直前のフィールドでは、ＯＲ回路１５の出力が“Ｈ”となってＡＮＤゲート１６に供給され、フリップフロップ回路４７の出力信号４７Ｑも“Ｈ”であるから、ＡＮＤゲート１６の出力信号も“Ｈ”となり、これにより、書込信号発生回路１８は、有効表示期間の全ラインに対して書込みが行なわれるように、書込クロック信号を発生して画像メモリ装置２０に供給する。
【００５８】
図７はフリーズ表示時にフィールドメモリ２１，２２に書き込まれる映像信号を示す図であって、Ｌ１，Ｌ２，Ｌ３，Ｌ４，……は書込み直前のフィールドにおける有効表示期間のライン１，２ライン目，ライン３，４ライン目，……を表わしている。
【００５９】
上述のフィールドメモリ２１，２２の選択動作及び書込信号制御動作により、書込み停止直前のフィールドでは、有効表示期間の奇数番目のライン（ライン１，ライン３，ライン５，……）がフィールドメモリ２１に書き込まれ、偶数番目のライン（ライン２，ライン４，ライン６，……）がフィールドメモリ２２に書き込まれる。
【００６０】
このようにして書き込まれた書込み停止直前のフィールドの映像信号が、動画表示時と同じように、フィールドメモリ２１，２２からフィールド毎に交互に読み出され、これにより、フリーズ画像が表示されることになる。
【００６１】
図８は以上の動作によってフリーズ表示時に画像メモリ装置２０から読み出される信号を示す図であって、実線は表示画像の偶フィールドの各ラインを、点線は表示画像の奇フィールドの各ラインを夫々示しており、各ラインに付した符号Ｌ１，Ｌ２，Ｌ３，Ｌ４，……は、図７と同様、書込み停止直前のフィールドにおける有効表示期間のライン１，ライン２，ライン３，ライン４，……を表わしている。
【００６２】
このフリーズ表示の場合も、動画表示の場合と同様に、ラインの上下関係が逆転する現象が生じるので、一方のフィールドで読出アドレスを１ライン分ずらして補正する必要がある。この制御は動画表示の場合と同じである。図８（ａ），（ｂ）は夫々補正を行なわない場合と行なった場合の表示画面を示している。
【００６３】
その他の読出し動作は、動画表示時と同じであるので、説明は省略する。
【００６４】
図１に示した第１の実施形態において、画像メモリ装置２０は、１／４に縮小した画像を２フィールド分記憶できる記憶容量を有する１個のメモリ装置（フレームメモリ）として構成することもできる。この場合には、選択回路２３，２４は不要であり、夫々の選択回路の選択制御信号をアドレス信号に変換してフレームメモリに供給すればよい。
【００６５】
次に、上述の方法でフリーズした縮小画像を、通常の画面サイズに拡大して表示する場合について説明する。
【００６６】
図１に図示していない操作パネルなどによって使用者がフリーズ画像の拡大を指定すると、入力端子４９から拡大モード信号が入力される。拡大制御回路５０はこの拡大モード信号を受け、４つの処理回路１〜４のうちの所望の処理回路に拡大命令信号５０Ａ，５０Ｂ，５０Ｃもしくは５０Ｄを発生する。この実施形態では、かかる拡大表示を行なう場合には、拡大表示処理動作を行なう処理回路に対する拡大命令信号が“Ｈ”になるものとする。
【００６７】
処理回路１において、ライン選択回路３５は、マルチプレクサ３２から出力される同期信号３２Ｙをもとに、表示画面の有効表示期間の奇数番目のライン（ライン１，ライン３，ライン５，……）で“Ｈ”の信号を出力し、偶数番目のライン（ライン２，４ライン目，６ライン目，……）で“Ｌ”の信号を発生して、マルチプレクサ３８に供給する。
【００６８】
いま、処理回路１に供給される拡大命令信号５０Ａが“Ｈ”になったものとすると、この処理回路１において、マルチプレクサ３８はこの拡大命令信号５０Ａによってライン選択回路３５の出力信号を選択し、選択回路２４に選択制御信号として供給する。これにより、フィールドメモリ２１とフィールドメモリ２２との読出しが１ライン毎に交互に行なわれる。
【００６９】
また、読出アドレス発生回路２７は、水平方向に１／２に画像縮小された１ライン分の映像信号を正規の１ラインに引き延ばして読み出し、さらに、フィールドメモリ２１，２２から交互に１ライン分ずつのデータ読出しが終了する毎に、読出アドレスを１ライン分順次更新するようにして、読出アドレス信号を発生する。
【００７０】
図９は以上の動作によってフリーズ拡大時に画像メモリ装置２０から読み出される信号を示す図であって、実線は偶フィールドの各ラインを、点線は奇フィールドの各ラインを夫々示しており、各ラインに付した符号は、図７及び図８に示した入力画像信号における各ラインに付した符号と同じものである。
【００７１】
図９に示すように、上述の読出し動作により、表示画面では、１フィールドの有効表示期間の全ラインの映像信号が順次読み出され、フィールドフリーズ画像が表示される。
【００７２】
以上のように、この実施形態による縮小画像のフリーズ表示では、垂直フィルタをオフし、１フィールドの全ラインの映像信号を１ラインおきに２フィールドに分割してフリーズ表示できるので、ラインを間引いて縮小した画像の１フィールドをフリーズして表示する方法に比べて、垂直解像度が高い。
【００７３】
図１０は本発明による縮小画像表示装置の第２の実施形態を示すブロック図であって、５１〜５４は処理回路、５５〜７０は映像信号の入力端子、７１はスイッチ回路、７２はフィルタ回路、７３はライン選択回路、７４は書込信号発生回路、７５は書込アドレス発生回路、７６は画面選択信号発生回路、７７は画面選択回路、７８，７９はＯＲ回路であり、図１に対応する部分には同一符号を付けて重複する説明を省略する。
【００７４】
この実施形態は、最大１６個の非同期の入力映像信号夫々の画像サイズを１／１６（縦横夫々１／４）に縮小し、同一画面上に１６分割同時表示する装置を実現するものである。
【００７５】
図１０において、図１に示した第１の実施形態と同様、もとの１／４サイズの画像の映像信号を２フィールド分記憶できる画像メモリ装置２０及びその制御回路を含む４系統の処理回路５１〜５４を備えており、夫々の画像メモリ装置２０に１／１６に画像縮小された映像信号を書き込むようにする。かかるの動作は、４系統の処理回路５１〜５４で共通であるので、ここでは、そのうちの１系統である処理回路５１についてのみ詳細に説明し、残りの３系統についての説明は省略する。
【００７６】
図１１はこの第２の実施形態による表示画面を示す図であって、この表示画面は１６分割されて、ａ〜ｐは夫々この表示画面での分割画面である。
【００７７】
ここで、処理回路５１は、かかる分割画面ａ〜ｐのうちの左上の４つの分割画面ａ，ｂ，ｃ，ｄで画像表示する映像信号の処理を行なうものとする。なお、他の処理回路５２，５３，５４は夫々、右上の４つの分割画面ｅ〜ｈ，左下の４つの分割画面ｉ〜ｌ，右下の４つの分割画面ｍ〜ｐで画像表示する映像信号の処理を行なうものとする。
【００７８】
１６個の入力端子５５〜７０からは、互いに非同期の映像信号が夫々入力される。選択信号発生回路７６は、４つの系統の処理回路５１〜５４夫々に対して、入力映像信号の選択と表示画面での表示位置とを更新するための制御パルス信号７６Ａ〜７６Ｄを発生する。
【００７９】
画面選択回路７７は、入力端子５５〜５８からの入力映像信号を切り替え、また、縮小画像の表示位置ａ〜ｄを選択するための制御信号を発生する回路であって、選択信号発生回路７６からの制御パルス信号７６Ａをもとに、選択制御信号７７Ｓと後述する制御信号７７Ｗ，７７Ｆとを生成して出力する。
【００８０】
スイッチ回路７１は、画面選択回路７７からの制御信号７７Ｓに応じて入力端子５５〜５８からの映像信号を切り替え、Ａ／Ｄ変換器９と同期分離回路１１とに供給する。
【００８１】
ライン選択回路７３は、スイッチ回路７１からの映像信号をその画像の垂直方向に間引き処理をするために、画像メモリ装置２０での書込みの可否をライン単位で制御する回路であり、同期分離回路１１で分離された入力映像信号の水平同期信号ＷＨＡ及び垂直同期信号ＷＶＡをもとに、動画表示モードでは、画像の垂直方向に１／４の間引き処理を行なう。
【００８２】
即ち、偶フィールドでは、有効表示期間の４ライン毎のライン１，ライン５，ライン９，……を、奇フィールドでは、有効表示期間の４ライン毎にライン３，ライン７，１ライン１，……を夫々画像メモリ装置２０に書き込むようにするために、ライン単位の制御パルス１３Ｙを発生する。この制御パルス１３Ｙは、書込みを行なうラインで“Ｈ”になるものとする。
【００８３】
書込制御回路１７における書込信号発生回路７４は書込クロックパルスを発生し、これを画像メモリ装置２０に供給する。動画表示を行なう場合には、ＡＮＤゲート１６はスルー状態となり、従って、ライン選択回路７３からの制御パルス１３Ｙに従って書込クロック信号を発生し、有効表示期間の４ライン毎に１ラインずつ書込み状態にする。
【００８４】
書込制御回路１７における書込アドレス発生回路７５は、同期分離回路１１からの水平同期信号ＷＨＡ及び垂直同期信号ＷＶＡをもとに、図１１に示した分割画面ａ〜ｄでの画像データの表示位置に一対一に対応したフィールドメモリ２１，２２のアドレスを示す書込アドレス信号を発生し、これを画像メモリ装置２０に供給する。
【００８５】
フィールドメモリ２１，２２の記憶領域は夫々、４つの領域にアドレス上で分割されており、分割された夫々の領域に１／１６に画像縮小された映像信号の画像データが書き込まれる。
【００８６】
動画表示を行なう場合には、マルチプレクサ１４はフィールド判別回路１２からのフィールド判別信号１２Ｙを選択する。従って、選択回路２３は、図１に示した第１の実施形態と同様に、このフィールド判別信号１２Ｙによって制御される。ここでは、偶フィールドの画像データはフィールドメモリ２１に、奇フィールドの画像データはフィールドメモリ２２に夫々書き込まれるものとする。
【００８７】
入力端子５５〜５８からの入力映像信号の各ラインに図３と同一の符号を付すものとすると、縮小動画表示を行なう場合には、上述した画像の垂直方向の間引き処理動作により、偶フィールドでは、４ライン毎のラインＥ１，Ｅ５，Ｅ９，Ｅ１３，……がフィールドメモリ２１に書き込まれ、奇フィールドでは、４ライン毎のラインＯ３，Ｏ７，Ｏ１１，Ｏ１５，……がフィールドメモリ２２に書き込まれる。
【００８８】
図１２は動画表示時にフィールドメモリ２１，２２に書き込まれる映像信号の各フィールドを示す図であって、これら各フィールドを図３に対応した符号で示している。
【００８９】
図１２に示すように、フィールドメモリ２１には、偶フィールドの映像信号が書き込まれ、フィールドメモリ２２には、奇フィールドの映像信号を書き込まれる。
【００９０】
以上の動作により、１／１６に画像縮小された映像信号が、フィールドメモリ２１，２２の４つに分割された記憶領域の１つに書き込まれる。そして、後述する動作により、入力映像信号が切り替えられて、残りの３つの領域に１／１６に画像縮小された他の映像信号が順次書き込まれる。
【００９１】
このようして書き込まれた映像信号を、第１の実施形態と同様に、表示画面の左上の表示タイミングで読み出すことにより、図１１に示した表示画面の分割画面ａ，ｂ，ｃ，ｄに夫々対応した縮小画像が表示される。
【００９２】
図１３は表示される動画像の映像信号を示す図であって、実線は偶フィールドの各ラインを表わしており、点線は奇フィールドの各ラインを表わしている。各ラインに付した符号は図１２に示した符号と同様である。
【００９３】
図１に示した第１の実施形態と同様に、画像メモリ装置２０での書込み，読出し速度の関係から、偶フィールドと奇フィールドとでラインの上下関係が逆転する場合が生じるので、上記と同様の方法により、読出アドレスを１ライン分ずらしてこれを補正する。図１３（ａ），（ｂ）は夫々補正を行なわない場合と補正を行なった場合との表示画像の各ラインを示している。
【００９４】
次に、この第２の実施形態のフリーズ表示動作について説明する。
【００９５】
図１０に図示しない操作パネルなどからの指示により、フリーズ制御回路４５からフリーズ命令信号４５Ａが発せられると、図１に示した第１の実施形態と同様に、フリップフロップ回路４６，４７とＡＮＤゲート４８との動作により、このＡＮＤゲート４８から書込み停止直前のフィールドを示す“Ｈ”のパルス信号が発生される。
【００９６】
書込み停止直前のフィールドでは、ＡＮＤゲート４８からＯＲ回路７８を介して供給されるこの“Ｈ”のパルス信号によってフィルタ回路７２が制御され、２ライン毎に１ラインずつ間引きされるように、即ち、画像の垂直方向に１／２の間引きを行なうのに適するように、フィルタ回路７２での垂直フィルタの係数が切り替えられる。
【００９７】
また、ライン選択回路７３は、有効表示期間の奇数番目のライン（ライン１，ライン３，ライン５，ライン７，……）で“Ｈ”となるパルス信号１３Ｙを発生し、ＡＮＤゲート１６を介して書込制御回路１７の書込信号発生回路７４に供給する。また、このライン選択回路７３からのパルス信号１３Ｙはマルチプレクサ１４に供給され、有効表示期間の４ライン毎のライン１，ライン５，ライン９，……をフィールドメモリ２１に書き込み、有効表示期間の他の４ライン毎のライン３，ライン７，１ライン１，……をフィールドメモリ２２に書き込むように、選択回路２３を制御する。
【００９８】
図１４はフリーズ表示時にフィールドメモリ２１，２２に書き込まれる映像信号の各ラインを示す図であって、Ｌ１，Ｌ３，Ｌ５，Ｌ７，……は夫々、書込み停止直前のフィールドの有効表示期間のライン１，ライン３，ライン５，ライン７，……を示している。
【００９９】
上述の書込み動作により、書込み停止直前のフィールドでは、有効表示期間のライン１，ライン５，ライン９，……がフィールドメモリ２１に書き込まれ、ライン３，ライン７，ライン１１，……がフィールドメモリ２２に書き込まれる。
【０１００】
このようにして書き込まれた書込み停止直前のフィールドの映像信号を、動画表示時と同じように、フィールドメモリ２１，２２からフィールド毎に交互に読み出すことにより、フリーズ画像を表示させることができる。
【０１０１】
図１５は以上の動作によってフリーズ表示時に画像メモリ装置２０から読み出される映像信号の各ラインを示す図であって、実線は偶フィールドの各ラインを、点線は奇フィールドの各ラインを夫々示しており、各ラインには図１４と同様の符号をつけている。
【０１０２】
読出しの際のフィールドメモリ２１，２２の選択は、動画表示の場合と同様である。この場合も、動画表示の場合と同様に、ラインの上下関係が逆転する現象が生じるので、一方のフィールドで読出アドレスを１ライン分ずらし補正を行なう。この制御は動画表示の場合と同じである。図１５（ａ），（ｂ）は夫々かかる補正を行なわない場合と行なった場合の表示映像信号を示している。
【０１０３】
図１０に示した第２の実施形態において、画像メモリ装置２０は、１／１６に画像縮小した４個の画面の画像データを２フィールド分記憶できる記憶容量を有する１個のメモリ装置（フレームメモリ）として構成することもできる。この場合、選択回路２３，２４は不要であり、夫々の選択回路の選択制御信号をフレームメモリのアドレス信号として入力すればよい。
【０１０４】
次に、入力映像信号と画面位置の切替えについて説明する。
【０１０５】
図１６は図１０における画面選択回路７７の一具体例を示すブロック図であって、８０はカウンタ、８１，８２はフリップフロップ回路、８３は比較回路、８４，８５はＥＸＯＲ回路、８６はＯＲ回路、８７はフリップフロップ回路であり、図１０に対応する信号には同一符号を付けている。
【０１０６】
図１６において、カウンタ８０は、選択信号発生回路７６（図１０）から制御パルス信号７６Ａが供給される毎に、１ずつカウントアッブして、０，１，２，３とカウントを繰り返す入力映像信号を選択するための２ビットの信号８０Ｙを発生する。この信号８０Ｙは、フリップフロップ回路８１で書込みの垂直同期信号のタイミングに同期化された後、さらに、フリップフロップ回路８２で１フィールド遅延される。フリップフロップ回路８１，８２の出力信号８１Ｙ，７７Ｓは比較回路８３でビット毎に比較される。
【０１０７】
この比較回路８３はＥＸＯＲ回路８４，８５とＯＲ回路８６とにより構成されており、信号８１Ｙ，７７Ｓを比較し、これら間のいずれかのビットに差異があることを検出すると、画面位置が切り替わったことを示す１フィールド幅のパルス信号７７Ｗを発生する。このパルス信号７７Ｗが、書込み停止直前のフィールドを示す信号として、図１０におけるＯＲ回路７８を介してライン選択回路７３やマルチプレクサ１４，フィルタ回路７２に供給される。
【０１０８】
フリップフロップ回路８２の出力信号７７Ｓは、また、入力映像信号の選択制御信号及び処理領域の選択制御信号として、図１０におけるスイッチ回路７１や書込アドレス発生回路７５に供給される。ここで、２ビットの選択信号７７Ｓの値が０，１，２，３のとき、スイッチ回路７１は夫々入力端子５５，５６，５７，５８からの映像信号を選択するものとする。
【０１０９】
図１６において、比較回路８３の出力パルス信号７７Ｗは、また、フリップフロップ回路８７によって１フィールド遅延され、書込停止信号７７Ｆとして、図１０におけるＯＲ回路７９，ＡＮＤゲート１６を介して書込信号発生回路７４に供給される。
【０１１０】
かかる構成において、まず、カウンタ８０のカウント値が０であって、このとき、図１０におけるスイッチ回路７１が入力端子５５からの映像信号を選択し、これが表示画面で縮小動画表示されているものとする。
【０１１１】
そこで、カウンタ８０がカウントアップしてそのカウント値が１に更新されると、図１６に示した画像選択回路７７の動作により、パルス信号７７Ｗが１フィールド期間“Ｈ”となる。この期間では、上述したフリーズ動作の書込み停止直前のフィールドと同じ書込み動作が行なわれ、入力映像信号の奇数番目のラインがフィールドメモリ２１，２２における図１１に示した分割画面ａに対応するフィールドメモリ２１，２２での記憶領域に書き込まれる。
【０１１２】
この書込みの終了直後の映像信号の垂直同期信号のタイミングで画面選択回路７７は書込停止信号７７Ｆを発生し、これにより、フィールドメモリ２１，２２の書込み動作が停止する。また、同じタイミングで選択制御信号７７Ｓが切り替わり、これにより、スイッチ回路７１は切り替わって入力端子５６からの映像信号を選択するとともに、書込アドレス発生回路７５が発生する書込アドレスを、図１１に示した分割画面ｂに対応するフィールドメモリ２１，２２の記憶領域に切り替える。この切替え動作後、入力映像信号の垂直同期信号のタイミングで書込停止信号７７Ｆは“Ｌ”となり、フィールドメモリ２１，２２の書込み動作停止が解除される。
【０１１３】
以上の動作により、入力端子５５からの映像信号は表示画面の分割画面ａの位置にフリーズ表示され、入力端子５６からの映像信号が表示画面の分割画面ｂの位置に動画表示される。
【０１１４】
以下同様にして、入力映像信号とその書込み位置を順次切り替えていくことにより、処理回路５１は４個の入力映像信号を画像縮小処理して表示画面の分割画面ａ〜ｄに表示させることができる。この場合、フリーズ画は動画に比べて垂直解像度が高い。
【０１１５】
ここで、映像信号の切替え周期を短くすることにより、擬似的な動画表示を行なうことができる。例えば、各映像信号の書込み期間を１フィールドとする。４つの映像信号は非同期であるので、夫々のフィールド単位の同期のずれが平均して０．５フィールドであると仮定すると、ある入力端子からの映像信号の書込みから次の映像信号の書込みまでの周期は平均１．５フィールドとなる。即ち、４つの映像信号を順次書き込み、再度同じ映像信号を書き込むまでの周期は６フィールドとなる。従って、１つの縮小表示画面に着目すれば、メモリデータは６フィールド周期で書込みが行なわれ、フィールド周波数が６０Ｈｚであれば、１秒間に１０コマの画像を表示することができる。
【０１１６】
図１７はこの場合の切替え動作を示すタイミングチャートであって、５５Ｖ〜５８Ｖは夫々図１０の入力端子５５〜５８から入力される映像信号の垂直同期信号を示し、その他の各信号波形に付した符号は図１０あるいは図１６の各信号に付した符号と同様である。
【０１１７】
映像信号の書込みは、常に、書込み停止直前のフィールドとして行なわれることになる。映像信号の切替え後、平均０．５フィールドの間隔を置いて次の映像信号の書込みが行なわれる。
【０１１８】
なお、映像信号の切替え前後の期間で切替え出力が安定しなかったり、同期分離回路１１から出力される同期信号１１Ｙにノイズが発生したりする場合には、書込停止信号７７Ｆのパルス幅が長くなるように、図１６に示した回路を構成すればよい。
【０１１９】
以上のように、この実施形態では、小容量の画像メモリ装置を多数使うことなく、１６個の互いに非同期の映像信号の擬似的な動画表示を行なわせることができる。また、１系統の画像メモリ装置に１６個の映像信号を切り替えながら書き込む構成に比べ、時間分解能が高い。さらに、フリーズ表示時には、１フィールドの映像信号をその画像の垂直方向に１／２に間引き処理し、これを２フィールドに分解して表示するので、垂直方向に１／４に間引き処理した単純なフィールドフリーズに比べて垂直方向の分解能が高い。
【０１２０】
【発明の効果】
以上説明したように、本発明によれば、垂直分解能が高い高画質な縮小画像のフリーズ表示を行なうことができるし、また、小容量の画像メモリを多数使うことなく、縮小画の擬似的な動画表示を行なうこともできる。
【図面の簡単な説明】
【図１】本発明による縮小画像表示装置の第１の実施形態を示すブロック図である。
【図２】図１に示した第１の実施形態による表示画面を示す模式図である。
【図３】図１に示した第１の実施形態での入力映像信号の有効表示期間部分を模式的に示す図である。
【図４】図１に示した第１の実施形態での動画表示時に画像メモリ装置に書き込まれる各ラインの映像信号を示す図である。
【図５】図１に示した第１の実施形態での動画表示時に画像メモリ装置から読み出される映像信号の各ラインを示す図である。
【図６】図１に示した第１の実施形態でのフリーズ動作時の図１における各信号を示すタイミングチャートである。
【図７】図１に示した第１の実施形態でのフリーズ動作時に画像メモリ装置に書き込まれる映像信号を示す図である。
【図８】図１に示した第１の実施形態でのフリーズ動作時に画像メモリ装置から読み出される映像信号を示す図である。
【図９】図１に示した第１の実施形態でのフリーズ拡大動作時に画像メモリ装置から読み出される映像信号を示す図である。
【図１０】本発明による縮小画像表示装置の第２の実施形態を示すブロック図である。
【図１１】図１０に示した第２の実施形態による表示画面を示す模式図である。
【図１２】図１０に示した第２の実施形態でのフィールドメモリに書き込まれる映像信号のフィールドを示す図である。
【図１３】図１０に示した第２の実施形態での表示される動画像の映像信号の各ラインを示す図である。
【図１４】図１０に示した第２の実施形態でのフリーズ表示時に画像メモリ装置に書き込まれる映像信号の各ラインフィールドを示す図である。
【図１５】図１０に示した第２の実施形態でのフリーズ表示時に画像メモリ装置から読み出される映像信号の各ラインフィールドを示す図である。
【図１６】図１０における画像選択回路の一具体例を示すブロック図である。
【図１７】図１０に示した第２の実施形態での複数の入力映像信号の切替え動作を示すタイミングチャートである。
【符号の説明】
１〜４ 処理回路
５〜８ 映像信号の入力端子
９ Ａ／Ｄ変換器
１０ フィルタ回路
１１ 同期分離回路
１２ フィールド判別回路
１３ ライン選択回路
１４ マルチプレクサ
１７ 書込制御回路
１８ 書込信号発生回路
１９ 書込アドレス発生回路
２０ 画像メモリ装置
２１，２２ フィールドメモリ
２３，２４ 選択回路
２５ 読出制御回路
２６ 読出信号発生回路
２７ 読出アドレス発生回路
２８ 同期モード信号の入力端子
２９ 同期信号発生回路
３０ 外部映像信号の入力端子
３１ 同期分離回路
３２ マルチプレクサ
３３ フィールド判別回路
３４ タイミングパルス発生回路
３５ ライン選択回路
３６ フリップフロップ回路
３８ マルチプレクサ
４１ Ｄ／Ａ変換器
４３ 映像信号の出力端子
４４ フリーズモード信号の入力端子
４５ フリーズ制御回路
４６，４７ フリップフロップ回路
４９ 拡大モード信号の入力端子
５０ 拡大制御回路
５１〜５４ 処理回路
５５〜７０ 映像信号の入力端子
７１ スイッチ回路
７２ フィルタ回路
７３ ライン選択回路
７４ 書込信号発生回路
７５ 書込アドレス発生回路
７６ 画面選択信号発生回路
７７ 画面選択回路
Claims (4)
- インタレース方式の映像信号を入力信号とする縮小画像表示装置において、
縦横夫々１／２に縮小された該入力映像信号を２フィールド分記憶し、アドレス空間上でフィールド単位に２分される記憶容量を有する記憶手段と、
該入力映像信号を垂直方向に１／２に間引き処理する垂直方向の間引き手段と、
該垂直方向の間引き手段の垂直方向の間引き動作を停止させる手段と、
該記憶手段の書込アドレス信号を発生する書込アドレス発生手段と、
該垂直方向の間引き手段によって間引き処理された該映像信号を該書込アドレス信号に従って該記憶手段に書き込む書込手段と、
該書込手段の書込み動作を停止させる手段と、
該記憶手段に書き込まれた２フィールド分の映像信号を順次読み出すための該記憶手段の読出アドレス信号を発生する読出アドレス発生手段と、
該記憶手段に書き込まれた該映像信号を該読出アドレス信号に従って読み出す読出手段と
を具備し、
動画の表示モードでは、該垂直方向の間引き手段で垂直方向の間引き動作を行なわせるとともに、該アドレス発生手段が連続する２フィールド分の画素に一対一に対応する該アドレス信号を繰り返し発生して、縮小された該入力映像信号を該記憶手段にフィールド単位に２分して書き込み、
フリーズ画の表示モードでは、該記憶手段への書込みを停止し、さらに、該書込み停止の直前のフィールドにおいて、該垂直方向の間引き手段による垂直方向の間引き動作を停止させて、１ライン毎に該記憶手段の２分されたアドレス空間に交互に書き込むことを特徴とする縮小画面表示装置。 - 請求項１において、
前記垂直方向の間引き手段による垂直方向の１／２の間引き処理に応じて、前記入力映像信号の垂直方向の周波数成分をサンプリング定理に従って帯域制限するフィルタ手段と、
該フィルタ手段の垂直方向の帯域制限動作を停止させる手段と
を設け、
前記動画の表示モードでは、該フィルタ手段で垂直方向の帯域制限動作を行なわせ、
前記フリーズ画の表示モードでは、該フィルタ手段による垂直方向の帯域制限動作を停止させることを特徴とする縮小画面表示装置。 - インタレース方式の映像信号を入力信号とする縮小画像表示装置において、
縦横夫々１／４に縮小された該入力映像信号を２フィールド分記憶し、アドレス空間上でフィールド単位に２分される記憶容量を有する記憶手段と、
該入力映像信号を垂直方向に１／４あるいは１／２に間引き処理する垂直方向の間引き手段と、
該垂直方向の間引き手段の垂直方向の間引き処理を１／４と１／２とに切り替える切替手段と、
該記憶手段の書込アドレス信号を発生する書込アドレス発生手段と、
垂直方向の間引き手段によって間引き処理された該映像信号を該書込アドレス信号に従って該記憶手段に書き込む書込手段と、
該書込手段の書込み動作を停止させる手段と、
該記憶手段に書き込まれた２フィールド分の映像信号を順次読み出すために、該記憶手段の読出アドレス信号を発生する読出アドレス発生手段と、
該記憶手段に書き込まれた該映像信号を該読出アドレス信号に従って読み出す読出手段と
を具備し、
動画の表示モードでは、該垂直方向の間引き手段によって該入力映像信号を垂直方向に１／４に間引き処理するとともに、該アドレス発生手段が連続する２フィールド分の画素に一対一に対応するアドレス信号を繰り返し発生して、縮小された該入力映像信号を該記憶手段にフィールド単位に２分して書き込み、
フリーズ画の表示モードでは、該記憶手段への書込みを停止し、さらに、該書込み停止の直前のフィールドにおいて、該垂直方向の間引き手段によって該入力映像信号を垂直方向に１／２に間引き処理し、書込みライン毎に該記憶手段の２分されたアドレス空間に交互に書き込むことを特徴とする縮小画面表示装置。 - 請求項３において、
前記垂直方向の間引き手段による垂直方向の間引き処理に応じて、前記入力映像信号の垂直方向の周波数成分をサンプリング定理に従って帯域制限し、該垂直方向の１／４あるいは１／２の間引き処理の切替えに応じて帯域制限特性が切り替わる垂直フィルタ手段と
を設けたことを特徴とする縮小画面表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28362795A JP3801242B2 (ja) | 1995-10-31 | 1995-10-31 | 縮小画像表示装置 |
| US08/738,595 US6069662A (en) | 1995-10-31 | 1996-10-29 | Apparatus for displaying a plurality of compressed images |
| EP96117357A EP0772353B1 (en) | 1995-10-31 | 1996-10-29 | An apparatus for displaying a plurality of compressed images |
| DE69625774T DE69625774T2 (de) | 1995-10-31 | 1996-10-29 | Vorrichtung zur Anzeige von mehreren komprimierten Bildern |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28362795A JP3801242B2 (ja) | 1995-10-31 | 1995-10-31 | 縮小画像表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09130675A JPH09130675A (ja) | 1997-05-16 |
| JP3801242B2 true JP3801242B2 (ja) | 2006-07-26 |
Family
ID=17667970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28362795A Expired - Fee Related JP3801242B2 (ja) | 1995-10-31 | 1995-10-31 | 縮小画像表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6069662A (ja) |
| EP (1) | EP0772353B1 (ja) |
| JP (1) | JP3801242B2 (ja) |
| DE (1) | DE69625774T2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10336694A (ja) * | 1997-06-03 | 1998-12-18 | Brother Ind Ltd | 映像信号取込装置 |
| US6384868B1 (en) * | 1997-07-09 | 2002-05-07 | Kabushiki Kaisha Toshiba | Multi-screen display apparatus and video switching processing apparatus |
| JP3178665B2 (ja) | 1997-12-02 | 2001-06-25 | 日本電気株式会社 | 画像サイズ変換方法とそのための装置 |
| US6741294B2 (en) * | 1997-12-08 | 2004-05-25 | Sony Corporation | Digital signal processor and digital signal processing method |
| JP3684525B2 (ja) * | 1998-02-19 | 2005-08-17 | 富士通株式会社 | 多画面合成方法及び多画面合成装置 |
| JPH11252550A (ja) * | 1998-03-02 | 1999-09-17 | Sony Corp | デイジタル信号符号化装置、デイジタル信号復号化装置、デイジタル信号伝送装置及び方法 |
| JP2002520638A (ja) * | 1998-07-06 | 2002-07-09 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | メモリから画像データを読み出すことによる複数の画像表示 |
| KR100387606B1 (ko) * | 2000-06-09 | 2003-06-18 | 포스데이타 주식회사 | 멀티쓰레드 스케일링을 사용하는 디지털 비디오 신호의압축/다중 화면 처리 방법 및 그 장치 |
| US6630965B1 (en) * | 2001-02-27 | 2003-10-07 | Lsi Logic Corporation | Field freeze filter implementation |
| US7023491B2 (en) * | 2001-02-28 | 2006-04-04 | Thomson Licensing | Method and device for displaying frozen pictures on video display device |
| JP2002354367A (ja) * | 2001-05-25 | 2002-12-06 | Canon Inc | マルチ画面表示装置、マルチ画面表示方法、記録媒体、及びプログラム |
| KR100735327B1 (ko) * | 2005-11-11 | 2007-07-04 | 삼성전자주식회사 | 디지털 방송 수신 단말기의 배경 화면 디스플레이 방법 |
| JP4237775B2 (ja) * | 2006-03-30 | 2009-03-11 | 京セラミタ株式会社 | 画像形成装置 |
| JP5142837B2 (ja) * | 2008-06-10 | 2013-02-13 | キヤノン株式会社 | 表示制御装置および表示制御方法 |
| KR101493905B1 (ko) * | 2008-08-12 | 2015-03-02 | 삼성전자 주식회사 | 영상처리장치 및 영상처리방법 |
| CN107748633B (zh) * | 2017-09-28 | 2022-04-22 | 努比亚技术有限公司 | 终端冻屏的解决方法、终端和计算机可读存储介质 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4010466A (en) * | 1975-08-04 | 1977-03-01 | Princeton Electronic Products, Inc. | Method and system of electronic image storage and display |
| US4266242A (en) * | 1978-03-21 | 1981-05-05 | Vital Industries, Inc. | Television special effects arrangement |
| US4272787A (en) * | 1978-09-07 | 1981-06-09 | Micro Consultants Limited | T.V. Picture freeze system |
| NL8203282A (nl) * | 1982-08-23 | 1984-03-16 | Philips Nv | Televisie-ontvanger met een schakeling voor het achtereenvolgens afstemmen van de ontvanger op verschillende frequenties. |
| US4758892A (en) * | 1984-04-27 | 1988-07-19 | Ampex Corporation | System for producing a video combine from multiple video images |
| US4652908A (en) * | 1985-03-25 | 1987-03-24 | Rca Corporation | Filtering system for processing a reduced-resolution video image |
| NL8601500A (nl) * | 1986-06-10 | 1988-01-04 | Philips Nv | Televisiebeeldweergeefinrichting. |
| US4679084A (en) * | 1986-06-20 | 1987-07-07 | Rca Corporation | Method and apparatus for freezing a television picture |
| US4750039A (en) * | 1986-10-10 | 1988-06-07 | Rca Licensing Corporation | Circuitry for processing a field of video information to develop two compressed fields |
| US4839728A (en) * | 1987-03-23 | 1989-06-13 | Rca Licensing Corporation | Picture-in-picture video signal generator |
| US4811103A (en) * | 1987-03-30 | 1989-03-07 | Rca Licensing Corporation | Interlace inversion corrector for a picture-in-picture video signal generator |
| JP2698105B2 (ja) * | 1987-07-28 | 1998-01-19 | 三洋電機株式会社 | ディジタルテレビジョン受像機 |
| US4821086A (en) * | 1987-10-28 | 1989-04-11 | Rca Licensing Corporation | TV receiver having in-memory switching signal |
| KR920002443Y1 (ko) * | 1988-06-20 | 1992-04-13 | 삼성전자 주식회사 | 메뉴 방식의 멀티채널 편집장치 |
| KR950010887B1 (en) * | 1988-07-08 | 1995-09-25 | Samsung Electronics Co Ltd | Multi-screen producting image control circuit |
| KR910006159B1 (ko) | 1988-07-30 | 1991-08-16 | 삼성전자 주식회사 | 멀티화면 발생회로 |
| DE3925501A1 (de) * | 1988-07-30 | 1990-02-01 | Samsung Electronics Co Ltd | Mehrfachbildschirm-erzeugungsschaltkreis |
| US5021887A (en) * | 1989-12-13 | 1991-06-04 | Samsung Electronics Co., Ltd. | Method and circuit for composing still image of picture-in-picture |
| JP3039680B2 (ja) * | 1990-11-20 | 2000-05-08 | キヤノン株式会社 | ビデオ信号処理装置 |
| FR2674090A1 (fr) * | 1991-03-15 | 1992-09-18 | Video Scoper France | Procede pour generer simultanement un ensemble d'images video sur un support de visualisation, et systemes pour sa mise en óoeuvre. |
| DE69232343D1 (de) * | 1991-08-13 | 2002-02-14 | Canon Kk | Bildübertragungsvorrichtung |
| JPH0546147A (ja) * | 1991-08-21 | 1993-02-26 | Fujitsu Ltd | 変形書体生成システム |
-
1995
- 1995-10-31 JP JP28362795A patent/JP3801242B2/ja not_active Expired - Fee Related
-
1996
- 1996-10-29 US US08/738,595 patent/US6069662A/en not_active Expired - Lifetime
- 1996-10-29 EP EP96117357A patent/EP0772353B1/en not_active Expired - Lifetime
- 1996-10-29 DE DE69625774T patent/DE69625774T2/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0772353A2 (en) | 1997-05-07 |
| JPH09130675A (ja) | 1997-05-16 |
| EP0772353B1 (en) | 2003-01-15 |
| DE69625774T2 (de) | 2003-11-20 |
| US6069662A (en) | 2000-05-30 |
| EP0772353A3 (en) | 1998-05-20 |
| DE69625774D1 (de) | 2003-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3801242B2 (ja) | 縮小画像表示装置 | |
| US4602275A (en) | Television memory system | |
| KR100194922B1 (ko) | 화면비 변환장치 | |
| US4941127A (en) | Method for operating semiconductor memory system in the storage and readout of video signal data | |
| EP1455338A1 (en) | Image processor with frame-rate conversion | |
| US5963221A (en) | Device for writing and reading of size reduced video on a video screen by fixing read and write of alternating field memories during resize operation | |
| KR100392690B1 (ko) | 화상표시장치 | |
| KR100403692B1 (ko) | 화상표시장치 | |
| JP2002014645A (ja) | フレーム内時分割階調表示方式への画像データ変換装置 | |
| JP3268999B2 (ja) | 映像信号処理回路 | |
| JPH104529A (ja) | 画像表示装置 | |
| JP4280368B2 (ja) | 画像処理装置 | |
| JP2918049B2 (ja) | ピクチャ・イン・ピクチャのための記憶方法 | |
| JP2622622B2 (ja) | 走査線数変換制御方式 | |
| JP2548018B2 (ja) | 倍速変換装置 | |
| JPH06292152A (ja) | 映像信号変換装置 | |
| JP2599045B2 (ja) | 垂直方向拡大回路 | |
| JP2003029734A (ja) | メモリ制御システム及びメモリ制御方法 | |
| JP2666726B2 (ja) | アナログ画像信号変換方法及び装置 | |
| JP2001204009A (ja) | 表示装置 | |
| JPH10136316A (ja) | 画像データ処理装置および画像データ処理方法 | |
| JPH11331826A (ja) | 多画面表示装置 | |
| JPH1013710A (ja) | 表示方法およびその装置 | |
| JPS63285591A (ja) | 画像表示装置 | |
| JPH11143442A (ja) | 画像信号処理方法および画像信号処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050707 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050712 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050912 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060418 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060425 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130512 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130512 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |