KR890017546A - 전자 모듈 소켓장치 - Google Patents

전자 모듈 소켓장치 Download PDF

Info

Publication number
KR890017546A
KR890017546A KR1019890006926A KR890006926A KR890017546A KR 890017546 A KR890017546 A KR 890017546A KR 1019890006926 A KR1019890006926 A KR 1019890006926A KR 890006926 A KR890006926 A KR 890006926A KR 890017546 A KR890017546 A KR 890017546A
Authority
KR
South Korea
Prior art keywords
electronic
test
electronic module
module
serial
Prior art date
Application number
KR1019890006926A
Other languages
English (en)
Other versions
KR0163756B1 (ko
Inventor
사우에르발트 빌헬름
오세이란 안바르
아르옌 라울 에렌스타인 라르스
게라르두스 마리아 데 종 프란시스쿠스
Original Assignee
이반 밀러 레르너
엔.브이.필립스 글로아이람펜파브리켄
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이반 밀러 레르너, 엔.브이.필립스 글로아이람펜파브리켄 filed Critical 이반 밀러 레르너
Publication of KR890017546A publication Critical patent/KR890017546A/ko
Application granted granted Critical
Publication of KR0163756B1 publication Critical patent/KR0163756B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318536—Scan chain arrangements, e.g. connections, test bus, analog signals
    • G01R31/318538—Topological or mechanical aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

내용 없음

Description

전자 모듈 소켓장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 상호 연결기능 및 본 발명에 따른 2개의 전자 모듈 도시도, 제 2 도는 본 발명에 따른 전자 모듈의 제 1 의 물리적 인식 도시도, 제 3 도는 본 발명에 따른 전자 모듈의 제 2 의 물리적 인식 도시도.

Claims (10)

  1. 상호 접속기능에 의해 제 1 의 집적회로에 연결된 제 1 의 집적회로 및 제 2 의 집적회로 사이의 상호 접속기능 테스팅용 테스트 수단 및 제 1 의 디지탈 집적회로를 구비하며, 상기 베스트 수단은 테스트 유니트 연결용 직렬 접속을 가진 시프트 레지스터 상호 접속기능에 대한 제 1 의 병렬 접속, 제 1 의 집적회로의 함수부분에 대한 제 2 의 병렬 접속을 구비하며, 상기 시프트 레지스터가 병렬 방향에서 투명하게 하기 위해, 동작상태에서 제 1 의 제 2 병렬 접속은 활성화하고 테스트 상태에서 제 1 의 병렬 접속 및 직렬 접속을 활성화하기 위한 테스트 선택 메카니즘을 제공하는 전자 모듈에 있어서, 상기 함수부분은 제 1 의 기판 소자에 제공되며, 상기 시프트 레지스터 및 테스트 선택 메카니즘은 제 2 의 기판 소자에 편리하게 되어 있으며, 제1 및 제 2 기판 소자는 전자 모듈의 표준 차원을 가진 전자 모듈에서 고정 매카니즘에 의해 또다른 하나에 관련하여 물리적으로 고정된 것을 특징으로하는 전자 모듈.
  2. 제 1 항에 있어서, 상기 제 1 의 기판 소자는 프린트 배선판에 접속하기 위해 접속 수단을 구비하는 그자체의 소켓으로서 동작하는 제 2 의 기판 소자를 구비하는 전자 서브 모듈용 분리 전자 서브 모듈을 포함하는 것을 특징으로하는 전자 모듈.
  3. 제 2 항에 있어서, 상기 분리 전자 서브 모듈은 접속 소켓 수단을 구비하는 소켓에 대해 접속기 핀을 구비하는 것과 같이 구성된 것을 특징으로 하는 전자 모듈.
  4. 제 2 항 또는 제 3 항에 청구된 바와같은 서브 모듈용 소켓에 있어서, 접속 수단의 최소 부분은 양방향성으로 동작하는 것을 특징으로하는 전자 서브 모듈용 소켓.
  5. 제 2 항 또는 3항에 청구된 바와같은 서브 모듈용 소켓에 있어서, 테스트 패턴용 직렬 입력과, 결과 패턴용 직렬 출력, 테스트 클럭 입력, 테스트 제어 입력, 상기 직렬 입력 및 직렬 출력사이에 최소 2개의 선택적으로 작동할 수 있는 테이타 통로를 구비하는 것을 특징으로하는 전자 서브 모듈용 소켓.
  6. 제 1 항에 있어서, 상기 제1 및 제 2 의 기판 소자는 패케이지내에서 신호 접속에 의해 또다른 하나에 접속되어 있고, 상기 제 2 의 기판 소자는 패케이지에 고정된 접속 수단에 대해 신호 접속을 통해 접속되어 있으며, 프린트 배선판에 외부적으로 접속된 것을 특징으로하는 전자 모듈.
  7. 제 6 항에 있어서, 상기 제1 및 제 2 기판 소자사이의 다수의 접속은 상기 상태 및 제 2 기판 소자사이의 다수의 대응 접속보다 큰 것을 특징으로하는 전자 모듈.
  8. 제 6 항 또는 7항에서 청구된 전자 모듈에서 사용하기 위해 테스트 제어 매카니즘 및 시프트 래지스터를 구비하는 것을 특징으로하는 기판 소자.
  9. 제 8 항에 있어서, 테스트 패턴용 직렬 입력과, 결과 패턴용 직렬 출력, 테스트 클럭 입력, 테스트 제어 입력 상기 직렬 입력과 직렬 출력사이에서 최소한 2개의 선택적으로 동작 가능한 데이타 통로를 구비하는 것을 특징으로하는 기판 소자.
  10. 상호 접속기능에 의해 상호 연결된 특허청구 범위 1,2,3,6 또는 7항의 어떤 한 항에 청구된 바와같은 최소 2개의 전자 모듈 및 프린트 배선판을 구비하는 것을 특징으로하는 디지탈 신호 처리용 전자 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890006926A 1988-05-27 1989-05-24 전자 모듈 소켓장치 KR0163756B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8801362A NL8801362A (nl) 1988-05-27 1988-05-27 Elektronische module bevattende een eerste substraatelement met een funktioneel deel, alsmede een tweede substraatelement voor het testen van een interkonnektiefunktie, voet bevattende zo een tweede substraatelement, substraatelement te gebruiken als zo een tweede substraatelement en elektronisch apparaat bevattende een plaat met gedrukte bedrading en ten minste twee zulke elektronische modules.
NL8801362 1988-05-27

Publications (2)

Publication Number Publication Date
KR890017546A true KR890017546A (ko) 1989-12-16
KR0163756B1 KR0163756B1 (ko) 1999-03-20

Family

ID=19852363

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890006926A KR0163756B1 (ko) 1988-05-27 1989-05-24 전자 모듈 소켓장치

Country Status (6)

Country Link
US (1) US4967142A (ko)
EP (1) EP0344834B1 (ko)
JP (1) JP2857764B2 (ko)
KR (1) KR0163756B1 (ko)
DE (1) DE68909111T2 (ko)
NL (1) NL8801362A (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2561164B2 (ja) * 1990-02-26 1996-12-04 三菱電機株式会社 半導体集積回路
US5159598A (en) * 1990-05-03 1992-10-27 General Electric Company Buffer integrated circuit providing testing interface
JPH04212524A (ja) * 1990-12-06 1992-08-04 Matsushita Electric Ind Co Ltd 半導体集積回路
TW216472B (ko) * 1991-12-18 1993-11-21 Philips Nv
US5410551A (en) * 1992-01-02 1995-04-25 Andahl Corporation Net verification method and apparatus
US5260649A (en) * 1992-01-03 1993-11-09 Hewlett-Packard Company Powered testing of mixed conventional/boundary-scan logic
US5448166A (en) * 1992-01-03 1995-09-05 Hewlett-Packard Company Powered testing of mixed conventional/boundary-scan logic
TW253097B (ko) * 1992-03-02 1995-08-01 At & T Corp
US5285152A (en) * 1992-03-23 1994-02-08 Ministar Peripherals International Limited Apparatus and methods for testing circuit board interconnect integrity
US5534774A (en) * 1992-04-23 1996-07-09 Intel Corporation Apparatus for a test access architecture for testing of modules within integrated circuits
US5471481A (en) * 1992-05-18 1995-11-28 Sony Corporation Testing method for electronic apparatus
US5809036A (en) * 1993-11-29 1998-09-15 Motorola, Inc. Boundary-scan testable system and method
WO1995016924A1 (en) * 1993-12-16 1995-06-22 Philips Electronics N.V. Device for testing the connection between an output of a means which outputs a fixed logic value and the input of a circuit
US5787098A (en) * 1996-07-29 1998-07-28 International Business Machines Corporation Complete chip I/O test through low contact testing using enhanced boundary scan
US5974578A (en) * 1996-08-06 1999-10-26 Matsushita Electronics Corporation Integrated circuit and test method therefor
US6617872B2 (en) * 1996-10-04 2003-09-09 Texas Instruments Incorporated Reduced cost, high speed integrated circuit test arrangement
US6114870A (en) * 1996-10-04 2000-09-05 Texas Instruments Incorporated Test system and process with a microcomputer at each test location
US6199182B1 (en) * 1997-03-27 2001-03-06 Texas Instruments Incorporated Probeless testing of pad buffers on wafer
US5963464A (en) * 1998-02-26 1999-10-05 International Business Machines Corporation Stackable memory card
GB2344184A (en) 1998-11-26 2000-05-31 Ericsson Telefon Ab L M Testing integrated circuits
JP4887552B2 (ja) * 2000-07-04 2012-02-29 富士通セミコンダクター株式会社 Ｌｓｉチップのレイアウト設計方法
US6731128B2 (en) * 2000-07-13 2004-05-04 International Business Machines Corporation TFI probe I/O wrap test method
WO2002080268A1 (en) * 2001-03-30 2002-10-10 Infineon Technologies Ag A substrate for mounting a semiconductor chip
WO2002082109A1 (en) 2001-04-09 2002-10-17 Koninklijke Philips Electronics N.V. Integrated circuit with power supply test interface
DE102004014242B4 (de) * 2004-03-24 2014-05-28 Qimonda Ag Integrierter Baustein mit mehreren voneinander getrennten Substraten
JP2006200983A (ja) * 2005-01-19 2006-08-03 Denso Corp 半導体集積回路装置およびその試験方法
US8991829B2 (en) 2007-11-20 2015-03-31 The Timken Company Non-contact labyrinth seal assembly and method of construction thereof
KR101014965B1 (ko) 2008-11-03 2011-02-16 유수엽 임베디드 보드 개발 및 교육용 보드유닛
JP2013142434A (ja) 2012-01-10 2013-07-22 Showa Corp 軸受構造体

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1003048B (it) * 1972-03-17 1976-06-10 Honeywell Inf Systems Dispositivo per verificare il cor retto comportamento di unita circui tali integrate sequenziali
US4145620A (en) * 1977-10-05 1979-03-20 Serel Corporation Modular dynamic burn-in apparatus
US4567432A (en) * 1983-06-09 1986-01-28 Texas Instruments Incorporated Apparatus for testing integrated circuits
DE3578224D1 (de) * 1984-07-27 1990-07-19 Fujitsu Ltd Integrierte schaltung vom chip-auf-chip-typ.
FR2569411B1 (fr) * 1984-08-23 1986-11-21 Charbonnages Ste Chimique Nouveau procede de fabrication de terpolymeres radicalaires de l'ethylene et de copolymeres radicalaires de l'ethylene
NL8502476A (nl) * 1985-09-11 1987-04-01 Philips Nv Werkwijze voor het testen van dragers met meerdere digitaal-werkende geintegreerde schakelingen, drager voorzien van zulke schakelingen, geintegreerde schakeling geschikt voor het aanbrengen op zo'n drager, en testinrichting voor het testen van zulke dragers.
JPS63182585A (ja) * 1987-01-26 1988-07-27 Toshiba Corp テスト容易化機能を備えた論理回路
JPS63286781A (ja) * 1987-05-19 1988-11-24 Mitsubishi Electric Corp 回路の試験方法

Also Published As

Publication number Publication date
JPH0225774A (ja) 1990-01-29
US4967142A (en) 1990-10-30
KR0163756B1 (ko) 1999-03-20
EP0344834B1 (en) 1993-09-15
JP2857764B2 (ja) 1999-02-17
NL8801362A (nl) 1989-12-18
EP0344834A1 (en) 1989-12-06
DE68909111D1 (de) 1993-10-21
DE68909111T2 (de) 1994-03-31

Similar Documents

Publication Publication Date Title
KR890017546A (ko) 전자 모듈 소켓장치
US6192431B1 (en) Method and apparatus for configuring the pinout of an integrated circuit
EP0680082A4 (en) STRUCTURE AND METHOD FOR MOUNTING SEMICONDUCTOR DEVICE AND LIQUID CRYSTAL DISPLAY DEVICE.
EP0335123A3 (en) Multilayer printed-circuit board comprising surface-mounted memories
KR940025183A (ko) 액티브-레벨로 배치가능한 핀을 갖는 집적회로 및 그 배치 방법
SE8603749D0 (sv) Forfarande for testning av berare forsedda med ett flertal digitala integrerade kretsar, berare forsedd med sadana kretsar, integrerad krets lempad for montering pa en sadan berare och testanordning for testning av sada
KR890001076A (ko) 게이트어레이 및 메모리를 갖는 반도체 집적회로 장치
KR970019784A (ko) 프린트배선판과 플랫패널 디스플레이 구동회로용 프린트배선판 및 플랫패널 디스플레이장치
DE69302400D1 (de) Testanordnung mit filmadaptor fuer leiterplatten
KR960703074A (ko) 내장 제어 장치(Built-on control device)
KR910007135A (ko) 매립 디지탈 신호 처리기를 갖고 있는 집적회로 및 그 구성방법
KR910002039A (ko) 더미패턴을 이용한 전자부품의 접속방법
KR880004327A (ko) 운송자상에 구비된 집적 회로 및 그 검사 방법
KR900002086A (ko) 집적 회로의 다중 전원 접속부 검사 방법 및 그 장치
KR950016461A (ko) 기판의 전 에지를 따라 연장한 단자 어레이를 갖는 가요성 배선판 및 가요성 배선판과 회로판간 접속 구조물
US4080512A (en) Substrate for integrated circuit
KR900013622A (ko) 반도체 집적회로장치
KR960005600A (ko) 모듈카드
KR960042413A (ko) 데이터 처리 시스템
ATE193617T1 (de) Flüssigkristallanzeige-anordnung
US5622770A (en) Printed circuit board design utilizing flexible interconnects for programmable logic components
US5500862A (en) Multi-layer digital circuit board with a test pattern section
KR900013618A (ko) 집적 회로 모듈 및 반도체 기판
DE50108481D1 (de) Sicherheitsmodul
KR960701373A (ko) 풀링 저항이 제공된 접속부의 테스트 장치(Device for testing connections provided with pulling resistors)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020828

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee