KR900013618A - 집적 회로 모듈 및 반도체 기판 - Google Patents

집적 회로 모듈 및 반도체 기판 Download PDF

Info

Publication number
KR900013618A
KR900013618A KR1019900001770A KR900001770A KR900013618A KR 900013618 A KR900013618 A KR 900013618A KR 1019900001770 A KR1019900001770 A KR 1019900001770A KR 900001770 A KR900001770 A KR 900001770A KR 900013618 A KR900013618 A KR 900013618A
Authority
KR
South Korea
Prior art keywords
supply
pin
pad
integrated circuit
output
Prior art date
Application number
KR1019900001770A
Other languages
English (en)
Other versions
KR100218076B1 (ko
Inventor
헤르만 빌렘 살터스 뢰로프
Original Assignee
프레데릭 얀 스미트
엔.브이.필립스 글로아이람펜파브리켄
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프레데릭 얀 스미트, 엔.브이.필립스 글로아이람펜파브리켄 filed Critical 프레데릭 얀 스미트
Publication of KR900013618A publication Critical patent/KR900013618A/ko
Application granted granted Critical
Publication of KR100218076B1 publication Critical patent/KR100218076B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

내용 없음

Description

집적 회로 모듈 및 반도체 기판
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 4도는 본 발명에 따라 원주로 배치된 핀을 갖는 IC의 핀 장치를 나타내는 도면.

Claims (28)

  1. 집적 회로 모듈로서, 전도 접속부를 통해 접속핀의 장치와 결합된 결합 패드를 갖는 최소한 하나의 집적 회로를 구비하는데, 상기 접속핀은 그 자신의 접속핀에 각각 제 1공급 전압 및 제 2공급전압을 수신하기 위해 최소한 제 1공급핀 및 제 2공급핀을 갖도록 구성된 집접회로 모듈에 있어서, 상기 제 1공급핀의 이 공급핀에 연결된 전도 접속부의 제 1전체 전기 경로 길이과, 제 2공급핀과 이 공급핀에 연결된 전도 접속부의 제 2전체 전기 경로 길이는 공급핀이 아닌 다른 어떤 접속핀과 이 접속핀에 연결된 전도 접속부의 전체의 전기 경로 길이보다 짧게 되거나,혹은 같게되는 것을 특징으로 하는 집적 회로 모듈.
  2. 집적 회로 모듈로서, 전도 접속부를 통해 접속핀의 장치와 결합 패트를 갖는 최소한 하나의 집적회로를 구비하는데, 상기 접속핀은 그 자신의 접속핀에 각각 제 1공급 전압 및 제 2공급 전압을 수신하기 위해 최소한 제 1공급핀 및 제 2공급핀을 갖도록 구성된 집적 회로 모듈에 있어서, 상기 제 1공급핀과 이 공급핀에 연결된 전도 접속부의 제 1전체의 전기 경로 길이의 합과, 제 2공급핀과 이 공급핀에 연결된 전도 접속부의 제 2전체의 전기 경로의 길이의 합은 공급핀이 아닌 한쌍의 다른 접속핀과 이 접속핀과 연결된 전도 접속부의 전체 전기 경로 길이의 합 보다짧게 되거나, 같게 되는 것을 특징으로 하는 집적 회로 모듈.
  3. 제 1항 또는 제 2항에 있어서, 상기 최소한 하나의 제 1공급핀은 접속핀의 장치에 하나의 제 2공급핀에 이웃하게 위치된 것을 특징으로 하는 집적 회로모듈.
  4. 제 1항, 제 2항 또는 제 3항에 있어서, 상기 집적 회로 모듈에는 최소한 두 개의 제 1공급핀 또는 최소한 두개의 제2공급핀이 제공된 것을 특징으로 하는 집적 회로 모듈.
  5. 제 3항에 있어서, 상기 집적 회로 모듈에는 공급핀의 최소한 두 개의 셋트를 제공하는데, 각각의 셋트는 접속핀의 장치에 각각의 제 2의 공급핀에 이웃하게 위치한 각각의 제 1공급핀을 포함하는 것을 특징으로 하는 집적회로 모듈.
  6. 제 5항에 있어서, 상기 셋트는 순서화된 셋트이고, 접속핀의 장치에 회전 및 대칭적으로 배치된 것을 특징으로 하는 집적 회로 모듈.
  7. 제 5항 또는 제 6항에 있어서, 상기 각각의 셋트는 집적 회로 모듈의 상호 반대 측면에 배치된 것을 특징으로 하는 집적 회로 모듈.
  8. 제 1,2,3,4,5,6또는 7항에 청구된 집적 회로 모듈로서, 상기 접속핀은 출력신호 또는 입력 신호를 각각 전송하기 위해 하나의 출력핀 또는 다수의 출력핀을 포함하도록 구성된 집적 호로 모듈에 있어서, 상기 출력핀 또는 다수의 출력핀의 보다 큰 부분은 공급핀이 아니거나, 출력핀이 아닌 다른 접속핀보다 관련된 출력핀 또는 출력핀들에 가장 가까운 공급핀에서 보다 멀리 떨어지지 않은 위치에 있는 것을 특징으로 하는 집적 회로 모듈.
  9. 제 8항에 있어서 청구된 집적 회로 모듈로서, 상기 접속핀은, 예를 들어, 클럭 입력, 칩 인에이블, 판독인에이블, 기록 인에이블, 프로그램 인에이블, 출력 인에이블, 리셋 인에이블, 방해 인에이블, 테스트 인에이블 중 어느 한 신호를 직접 회로 칩의 회로의 동작을 제어하기 위해 자신의 접속핀에 한 제어 신호를 수신하는 하나의 제어핀을 포함하도록 구성된 집적회로 모듈에 있어서, 상기 제어핀은 공급핀이 아니거나, 출력핀도 아니거나, 또한 제어핀도 아닌 어떤 다른 접속핀보다 상기 제어핀에 가까운 공급핀에서 접속핀의 장치에 따라, 또는 그내에 보다 멀리 떨어지지 않은 위치에 있는 것을 특징으로 하는 집적회로 모듈.
  10. 최소한 하나의 집적 회로가 제공되고, 결합 패드의 장치를 갖는 반도체 기판으로서, 상기 결합 패드의 장치에는 이 결합 패드의 장치에서 제 1공급 전압 및 2공급 전압을 각각 수신하기 위해 최소한 하나의 제1공급 패드 및 제 2공급패드를 포함하도록 구성된 반도체 기판에 있어서, 상기 최소한 하나의 제 1공급 패드는 결합 패드 장치에 제 2공급 패드에 이웃하게 배치된 것을 특징으로 하는 반도체 기판.
  11. 제 10항에 있어서, 상기 반도체 기판에는 최소한 두 개의 제1공급 패드 또는 두 개의 제2공급 패드가 제공된 것을 특징으로 하는 반도체 기판.
  12. 제 10항에 있어서, 상기 반도체 기판에는 최소한 두 개의 공급 패드의 셋트가 제공되는데, 이들 각각의 셋트는 각각의 제2공급 패드에 이웃한 각각의 제 1공급패드를 포함하는 것을 특징으로 하는 반도체 기판.
  13. 제 10항에 있어서, 상기 셋트는 순서화된 셋트를 포함하고, 공급 패드의 장치에 회전 및 대칭적으로 배치된 것을 특징으로 하는 반도체 기판.
  14. 제 12항 또는 제 13항에 있어서, 상기 각각의 셋트는 반도체 기판의 상호 반대 측면에 배치되는 것을 특징으로 하는 반도체 기판.
  15. 제 10,11,12,13또는 14항에 청구된 반도체 기판으로서, 상기 여러 결합 패드는 한 출력 신호 또는 여러 출력 신호를 각각 전송하기 위해 한 출력패드 또는 여러 출력 패드를 포함하도록 구성된 반도체 기판에 있어서, 상기 출력 패드 또는 다수의 출력 패드 중 최소한 보다 큰 부분은 공급 패드가 아니거나, 출력 패드가 아닌 다른 결합 패드보다 관련되 출력 패드에 가장 가까운 공급 패드에서 결합 패드의 장치를 따라, 혹은 그내에 보다 멀리 있지 않는 곳에 위치한 것을 특징으로 하는 반도체 기판.
  16. 제 15항에 있어서, 상기 반도체 기판은 출력 패드에 결합된 출력을 갖는 출력 버퍼를 포함하고, 이 출력버퍼는 공급 패드와, 반도체 기판에서 서로 다른 회로를 제공하기 위해 온-칩 라인보다 길지 않은 온-칩 공급라인을 통해 연결되는 것을 특징으로 하는 반도체 기판.
  17. 제 15항 또는 제 16항에 청구된 반도체 기판으로서, 결합 패드는 직접 회로의 동작을 제어하기 위해 그 결합 패드에서 제어 신호, 예를 들어, 클럭입력, 칩 인에이블, 판독 인에이블, 기록 인에이블, 프로그램 인에이블, 출력 인에이블, 리셋인에이블, 방해 인에이블, 테스트 인에이블 신호 중 한 제어신호를 수신하기 위해 최소한 하나의 제어 패드를 포함하도록 구성된 반도체 기판에 있어서, 상기 각각의 제어 패드는 공급 패드, 출력패드, 제어패드가 아닌 다른 결합 패드보다 상기 제어 패드에 가장 가까운 공급 패드에서 결합 패드 장치를 따라 혹은 그내에보다 멀지 않는 곳에 위치한 것을 특징으로 하는 반도체 기판.
  18. 집적회로 모듈로서-제1다수의 순서화된 접속핀과-제 2다수의 직렬로 된 결합 패드, 이 결합 패드와 각각의 결합선을 갖는 그와 연결된 접속핀 사이의 각각의 상호 접속부를 갖는 집적 회로를 구비하고, 상기 접속핀 사이에는 그 접속핀에서 제 1전원 공급 전압 및 제 2전원 공급전원을 각각 수신하기 위해 제 1공급핀 및 제2공급핀이 있도록 구성된 집적 회로 모듈에 있어서, 상기 공급핀의 각각은 그와 관련된 순서에 실제 중앙에 배치되고, 그와 결합된 직렬에 실제로 중앙에 배치되어 연결된 결합 패드에 상호 결합되고, 상기 연결된 순서와 상기 연결된 직렬은 서로 같은 측면에 위치되는 것을 특징으로 하는 집적회로 모듈.
  19. 제 18항에 있어서, 상기 집적 회로 모듈은 최소한 접속핀의 제1순서 및 제2순서로 되어 있고, 한편의 제1순서와 다른 한편에 제2순서 사이에 배치된 집적 회로 칩과, 제2공급핀에 이웃하게 위치되고, 상기 제1순서 및 제2순서중 최소한 하나의 순서에 중앙으로 배치된 제1공급핀을 구비한 장치를 구비한 장치를 포함하는 것을 특징으로 하는 집적회로 모듈.
  20. 제 19항 청구된 집적 회로 모듈로서, 접속핀은 한 출력 신호를 전송하기 위해 최소한 하나의 핀을 포함하도록 집적 회로 모듈에서, 각각의 출력핀에 관련된 순서는 공급핀, 출력핀이 아닌 다른 접속핀 보다 가장 가까운 공급핀에서 보다 멀지 않은 곳에 배치된 것을 특징으로 하는 집적 회로 모듈.
  21. 제 20항에 청구된 집적 회로 모듈로서, 접속핀은 제어 신호, 예를 들면, 클럭입력, 칩 인에이블, 판독 인에이블, 기록 인에이블, 프로그램 인에이블, 출력 인에이블, 리셋 인에이블, 방해 인에이블, 테스트 인에이블 중 어느 한 제어 신호를 수신하기 위해 최소한 하나의 제어핀을 포함하도록 구성된 집적회로 모듈에 있어서, 각각의 제어핀은 공급핀, 출력핀, 제어핀이 아닌 다른 접속핀보다 관련된 순서로 가장 가까운 공급핀에서 보다 멀리 배치되지 않는 것을 특징으로 하는 집적 회로 모듈.
  22. 다수의 직렬 결합 패드를 갖는 최소한 하나의 직접 회로칩이 제공된 반도체 기판으로서, 상기 결합 패드사이에 제1공급 전압 및 제2공급 전압을 각각 수신하기 위해 제1 공급결합 패드 및 제2공급 결합 패드가 있으며, 상기 각각의 결합 패드는 그와 연결된 직렬로 실제 중앙에 배치되는 반도체 기판.
  23. 제 22항에 청구된 반도체 기판으로서, 서로 병렬로 배치된 결합 패드의 제1직렬과 결합 패드의 제2직렬을 가지며, 상기 제1공급 결합 패드는 제1직렬내의 실제 중앙에 배치되고, 상기 제2결합 패드는 제2직렬내의 실제 중앙에 배치되는 반도체 기판.
  24. 결합 패드의 제1직렬 및 결합 패드의 제2직렬을 갖는 반도체 기판으로서, 상기 직렬은 서로 병렬로 배치되는데, 제1공급 전압을 수신하기 위한 각각의 제1공급 결합 패드는 제2공급 전압을 수신하기 위해 각각의 제2공급 결합 패드에 인접하게 배치되며, 제2공급 결합 패드에 이웃한 제1공급 결합 패드의 장치는 상기 직렬중 최소한 직렬에 실제 중앙으로 배치되는 반도체 기판.
  25. 제 22,23또는 24항에 청구된 반도체 기판으로서, 결합 패드는 출력신호를 전송하기 위해 다수의 다른 출력 패드를 포함하도록 구성된 반도체 기판에 있어서, 상기 다른 다수의 출력 패드의 보다 큰 부분은 같은 직렬에 위치하고, 같은 직렬에 공급 패드 또는 출력 패드가 아닌 다른 결합 패드보다 같은 직렬에 최고 가까운 공급 패드에서 보다 멀지 않은 위치에 배치된 것을 특징으로 하는 반도체 기판.
  26. 제 25항에 청구된 반도체 기판으로서, 결합 패드가 제어 신호, 예를 들어, 클럭 입력, 칩 인에이블, 판독인 에이블, 기록 인에이블, 프로그램 인에이블, 출력인에이블, 리셋 인에이블, 방해 인에이블, 테스트 인에이블 중 어느 한 제어 신호를 수신하기 위한 다른 다수의 제어 패드를 포함하도록 구성된 반도체 기판에 있어서, 최소한상기 다른 다수의 제어 패드의 보다 큰 부분은 같은 직렬에 위치하고, 같은 직력에 공급 패듸 출력패드, 제어 패드가 아닌 다른 결합 패드보다 같은 직렬에 최고 가까운 공급 패드에서 보다 멀지 않은 위치에 배치된 것을 특징으로 하는 반도체 기판.
  27. 제 9항 또는 제21항에 청구된 집적 회로 모듈로서, 집적 회로 칩은 집적 메모리 회로를 포함하는 집적 회로 모듈.
  28. 제 17항에 청구된 반도체 기판으로서, 집적 회로는 집적 메모리 회로를 포함하는 반도체 기판.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900001770A 1989-02-14 1990-02-14 집적 회로 모듈 및 반도체 기판 KR100218076B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP89200352A EP0382948B1 (en) 1989-02-14 1989-02-14 Supply pin rearrangement for an integrated circuit
NL89200352.6 1989-02-14

Publications (2)

Publication Number Publication Date
KR900013618A true KR900013618A (ko) 1990-09-06
KR100218076B1 KR100218076B1 (ko) 1999-09-01

Family

ID=8202322

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900001770A KR100218076B1 (ko) 1989-02-14 1990-02-14 집적 회로 모듈 및 반도체 기판

Country Status (11)

Country Link
EP (2) EP0382948B1 (ko)
JP (1) JP2885456B2 (ko)
KR (1) KR100218076B1 (ko)
CN (1) CN1025904C (ko)
CZ (1) CZ281891B6 (ko)
DE (1) DE68929487T2 (ko)
ES (1) ES2208631T3 (ko)
FI (1) FI113908B (ko)
MY (1) MY105266A (ko)
RU (1) RU2092932C1 (ko)
SK (1) SK64990A3 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0382948B1 (en) * 1989-02-14 2003-10-08 Koninklijke Philips Electronics N.V. Supply pin rearrangement for an integrated circuit
US5291455A (en) * 1992-05-08 1994-03-01 Motorola, Inc. Memory having distributed reference and bias voltages
US5270964A (en) * 1992-05-19 1993-12-14 Sun Microsystems, Inc. Single in-line memory module
WO1995022839A1 (en) * 1994-02-17 1995-08-24 National Semiconductor Corporation Packaged integrated circuit with reduced electromagnetic interference
DE69620859T2 (de) * 1996-01-22 2002-10-31 Telefonaktiebolaget Lm Ericsson, Stockholm Erdsymmetrische Halbleiterintegrierte Anordnung mit einer Parallelresonanzschaltung
CN101505176B (zh) * 2007-12-21 2012-09-05 北京登合科技有限公司 移动终端的蓝牙模组
US7969002B2 (en) * 2008-10-29 2011-06-28 Maxim Integrated Products, Inc. Integrated circuit packages incorporating an inductor and methods
CN102368686B (zh) * 2011-08-01 2016-08-10 刘圣平 一种防短路失控的电路模块端口布置方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3808475A (en) * 1972-07-10 1974-04-30 Amdahl Corp Lsi chip construction and method
JPS5844743A (ja) * 1981-09-10 1983-03-15 Fujitsu Ltd 半導体集積回路
JPS58124262A (ja) * 1982-01-20 1983-07-23 Nec Corp 集積回路装置
JPS601856A (ja) * 1983-06-20 1985-01-08 Nec Corp メモリチツプモジユ−ル
JPS60152039A (ja) * 1984-01-20 1985-08-10 Toshiba Corp ＧａＡｓゲ−トアレイ集積回路
JPS61288451A (ja) * 1985-06-17 1986-12-18 Toshiba Corp 集積回路用パツケ−ジの入出力ピンの配置構造
JPS6281743A (ja) * 1985-10-07 1987-04-15 Hitachi Comput Eng Corp Ltd 半導体装置
JPS6290956A (ja) * 1985-10-17 1987-04-25 Sumitomo Electric Ind Ltd 半導体集積回路
EP0382948B1 (en) * 1989-02-14 2003-10-08 Koninklijke Philips Electronics N.V. Supply pin rearrangement for an integrated circuit

Also Published As

Publication number Publication date
EP0382948A1 (en) 1990-08-22
DE68929487D1 (de) 2003-11-13
SK278712B6 (sk) 1998-01-14
CN1025904C (zh) 1994-09-07
EP1179848A3 (en) 2005-03-09
CN1045486A (zh) 1990-09-19
RU2092932C1 (ru) 1997-10-10
FI900653A0 (fi) 1990-02-09
DE68929487T2 (de) 2004-07-22
ES2208631T3 (es) 2004-06-16
JP2885456B2 (ja) 1999-04-26
MY105266A (en) 1994-09-30
FI113908B (fi) 2004-06-30
KR100218076B1 (ko) 1999-09-01
EP0382948B1 (en) 2003-10-08
SK64990A3 (en) 1998-01-14
EP1179848A2 (en) 2002-02-13
CZ281891B6 (cs) 1997-03-12
JPH02277262A (ja) 1990-11-13
CZ64990A3 (en) 1997-01-15

Similar Documents

Publication Publication Date Title
US4220917A (en) Test circuitry for module interconnection network
KR0163756B1 (ko) 전자 모듈 소켓장치
KR930020654A (ko) 반도체 메모리 모듈
EP0567209A2 (en) Liquid crystal panel module and tape carrier package for liquid crystal driver IC
KR970707708A (ko) 프로그램 가능한 고집적 전자 검사 장치(programmable high density electronic testing device)
KR930022511A (ko) 반도체 장치
KR890001076A (ko) 게이트어레이 및 메모리를 갖는 반도체 집적회로 장치
US20070115712A1 (en) Apparatus and method for mounting microelectronic devices on a mirrored board assembly
KR970071779A (ko) 메모리 모듈
US6417462B1 (en) Low cost and high speed 3-load printed wiring board bus topology
US7579689B2 (en) Integrated circuit package, and a method for producing an integrated circuit package having two dies with input and output terminals of integrated circuits of the dies directly addressable for testing of the package
KR900013618A (ko) 집적 회로 모듈 및 반도체 기판
KR940026973A (ko) 메모리 모듈
US5808877A (en) Multichip package having exposed common pads
KR970072253A (ko) 반도체 웨이퍼 및 장치 테스트 방법
EP0268111A3 (en) Interposer chip technique for making engineering changes between interconnected semiconductor chips
KR100208501B1 (ko) 반도체장치 및 핀 배열
JP3130769B2 (ja) 半導体装置
KR930006893A (ko) 반도체 집적 회로 장치
JPH0513662A (ja) マルチチツプモジユール
JPS63178538A (ja) 半導体集積回路装置
KR950014898A (ko) 집적 회로 테스팅 장치
MY126632A (en) Electronic circuit interconnection system using virtual mirror packages
KR100568537B1 (ko) 버퍼드 메모리 모듈
US7701041B2 (en) Chip-packaging with bonding options having a plurality of package substrates

Legal Events

Date Code Title Description
AMND Amendment
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20120601

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130603

Year of fee payment: 15

EXPY Expiration of term