KR880011664A - 마이크로컴퓨터 시스템 - Google Patents

마이크로컴퓨터 시스템 Download PDF

Info

Publication number
KR880011664A
KR880011664A KR1019880001853A KR880001853A KR880011664A KR 880011664 A KR880011664 A KR 880011664A KR 1019880001853 A KR1019880001853 A KR 1019880001853A KR 880001853 A KR880001853 A KR 880001853A KR 880011664 A KR880011664 A KR 880011664A
Authority
KR
South Korea
Prior art keywords
memory
address
recording
additional
instruction
Prior art date
Application number
KR1019880001853A
Other languages
English (en)
Other versions
KR950002944B1 (ko
Inventor
유안-창 로
리 모엘러 데니스
죠셉 스라렉 죤
Original Assignee
하워드 지.피거로아
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하워드 지.피거로아, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 하워드 지.피거로아
Publication of KR880011664A publication Critical patent/KR880011664A/ko
Application granted granted Critical
Publication of KR950002944B1 publication Critical patent/KR950002944B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2289—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by configuration test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/88—Masking faults in memories by using spares or by reconfiguring with partially good memories

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

내용 없음

Description

마이크로 컴퓨터 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 메모리 재비치 제어기의 논리 다이어그램.

Claims (4)

  1. 처리기 평면 회로기판, 상기 평면 기판상에 영구부착되어 상기 평면기판상의 회로에 연결되는 제1메모리수단, 부가 메모리 수단을 상기 회로에 이동할 수 있게, 결합시키는 평면기판상의 접속자 수단, 상기 제1메모리 수단과 시스템네의 설치된 메모리를 어드레싱하는 상기 접속자 수단에 결합된 어드레스 및 제어수단을 포함하는 마이크로컴퓨터 시스템에서, 상기 어드레스 및 제어수단은 상기 제1메모리 수단에 대한 최하위 순거 어드레스와 상기 부가 메모리수단에 대한 고차순서 어드레스를 사용하여 어드레싱하기 위해 시스템내에 설치된 메모리의 블록을 선택하는 논리수단과, 적어도 상기 제1메모리 수단을 검사하는 수단과, 상기 검사수단에 의한 검사동안 상기 제1메모리 수단에서 검출된 결접의 지시를 기록하는 수단을 포함하여, 상기 노리 수단은 상기 기록수단 기록수단에서의 상기 지시에 응답하여 모든 메모리 어드레스를 상기 접속자로 진행시키므로써 상기 제1메모리 수단을 불능시키는 상기 기록수단에 결합되는 것을 특징으로 하는 마이크로 컴퓨터.
  2. 제1항에 있어서, 상기 논리수단은 상기 지시에 응잡하여 상디 제1메모리 수단내의 어드레스의 번호와 대응하는 상기 부가 메모리 수단의 고차순서 메모리 어드레스를 불능시키는 수단을 포함하는 것을 특징으로 하는 마이크로 컴퓨터 시스템.
  3. 제1항에 있어서, 상기 제1 및 부가 메모리 수단은 다이내믹 랜덤 억세스 메모리를 포함하며, 상기 어드레스 및 제어수단은 상기 제1메모리 수단에 대한 제1어드레스 스트로브신호와 상기 부가 메모리 수단에 대한 제2어드레스 스트로브 신호를 발생시키며, 상기 논리수단은 상기 지시에 응답하여 상기 제1어드레스 스트로브 신호를 제2어드레스 스트로브 신호로 대체시키는 수단을 포함하여 상기 제2어드레스 스트로브 신호가 모든 메모리 어드레스에 대해 발생되게 하는 것을 특징으로 하는 마이크로 컴퓨터 시스템.
  4. 제1항에 있어서, 상기 기록수단은 상기 지시를 기록시키는 제1스테이지와, 상기 평면 회로기판상의 입력, 출력 접속자에 착탈식으로 결합된 입력/출력장치 상의 외부 메모리 블록의 존재를 판정하여 상기 레지스터 수단의 다수의 부가 스테이지중 연합된 하나에 있는 외부 메모리의 검출된 블록에 관련된 신호를 기록하는 부가수단을 포함하는 것을 특징으로 하는 마이크로 컴퓨터 시스템.
    ※참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880001853A 1987-03-23 1988-02-23 메모리 재맵핑 기능을 갖는 마이크로 컴퓨터 시스템 KR950002944B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US2901387A 1987-03-23 1987-03-23
US029,013 1987-03-23
US029013 1987-03-23

Publications (2)

Publication Number Publication Date
KR880011664A true KR880011664A (ko) 1988-10-29
KR950002944B1 KR950002944B1 (ko) 1995-03-28

Family

ID=21846751

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880001853A KR950002944B1 (ko) 1987-03-23 1988-02-23 메모리 재맵핑 기능을 갖는 마이크로 컴퓨터 시스템

Country Status (11)

Country Link
EP (1) EP0283564A3 (ko)
JP (1) JPS63241649A (ko)
KR (1) KR950002944B1 (ko)
CN (1) CN1010260B (ko)
BE (1) BE1001067A3 (ko)
BR (1) BR8801278A (ko)
FR (1) FR2613094B1 (ko)
GB (1) GB2202656B (ko)
HK (1) HK33492A (ko)
IT (1) IT1216770B (ko)
SG (1) SG5592G (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0760413B2 (ja) * 1989-05-12 1995-06-28 インターナショナル・ビジネス・マシーンズ・コーポレーション メモリ・システム
JPH0619805A (ja) * 1992-06-30 1994-01-28 Fujitsu Ltd メモリ異常箇所特定方法
US5635274A (en) * 1994-06-21 1997-06-03 Gencorp Inc. Molded glass run channel composite
DE19540915A1 (de) * 1994-11-10 1996-05-15 Raymond Engineering Redundante Anordnung von Festkörper-Speicherbausteinen
US7493534B2 (en) * 2003-08-29 2009-02-17 Hewlett-Packard Development Company, L.P. Memory error ranking
US7484065B2 (en) 2004-04-20 2009-01-27 Hewlett-Packard Development Company, L.P. Selective memory allocation

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5057342A (ko) * 1973-09-19 1975-05-19
JPS58115694A (ja) * 1981-12-29 1983-07-09 Nec Corp 情報処理装置
JPS59197943A (ja) * 1983-04-23 1984-11-09 Ricoh Co Ltd メモリのアドレス空間検出方式
JPS60263237A (ja) * 1984-06-11 1985-12-26 Sharp Corp 情報処理装置

Also Published As

Publication number Publication date
IT8819555A0 (it) 1988-02-26
CN88100759A (zh) 1988-10-05
SG5592G (en) 1992-05-15
GB2202656A (en) 1988-09-28
BR8801278A (pt) 1988-10-25
KR950002944B1 (ko) 1995-03-28
GB2202656B (en) 1991-09-04
GB8725112D0 (en) 1987-12-02
HK33492A (en) 1992-05-15
EP0283564A2 (en) 1988-09-28
IT1216770B (it) 1990-03-08
BE1001067A3 (fr) 1989-06-27
EP0283564A3 (en) 1989-04-05
FR2613094A1 (fr) 1988-09-30
JPS63241649A (ja) 1988-10-06
FR2613094B1 (fr) 1990-02-16
CN1010260B (zh) 1990-10-31

Similar Documents

Publication Publication Date Title
KR920008598A (ko) 직접 또는 인터리브모드로 메모리를 액세스하는 메모리 컨트롤러 및 이를 구비한 데이타 처리시스템
KR830006745A (ko) 논리추적장치(論理追跡裝置)
KR830009518A (ko) 병렬처리용(竝列處理用)데이터 처리 시스템
ATE283515T1 (de) Speichererweiterungsmodul mit einer vielzahl von speicherbanken und einer banksteuerungschaltung
KR900008436A (ko) 디지탈 오디오 신호 발생 장치 및 데이타 처리 장치
KR870011615A (ko) 부분 서입 제어장치
KR880011664A (ko) 마이크로컴퓨터 시스템
KR930024129A (ko) 마이크로프로세서에 상주하는 캐시ram을 테스트하는 방법 및 장치
KR970071269A (ko) 집적디지탈처리장치 및 그 동작검사방법.
KR910017284A (ko) 메모리 칩용 패리티 검사 방법 및 장치
KR950015104A (ko) 버스 감시기를 이용한 불가분 싸이클 지원방법
ATE127254T1 (de) Schaltungsanordnung zur durchführen eines on-chip-zeitverschachtelns des zugriffs auf dynamische ram-bausteine.
TW372292B (en) A method and memory controller for accessing a memory and a computer system
KR940015843A (ko) 다중 프로세서 시스템에서 프로세서 보드 사이의 데이타 전송을 지원하는 방법
KR960001999A (ko) 메모리 뱅크 선택회로
KR970071490A (ko) 씨디-롬 드라이브용 디지탈 시그널 프로세서 칩 검사 장치
KR970016898A (ko) 데이터 처리기 및 억세스 방법
KR960018958A (ko) 다중 프로세서 시스템에서 아토믹 명령어 수행시 데이타 버퍼를 사용한 메인 메모리 액세스 장치
KR910001640Y1 (ko) D-ram 확장회로
KR970007644A (ko) 16비트 데이타 버스를 가진 디램 데이타 억세스 제어방법 및 그 회로
KR970009763B1 (ko) 테스트모드 해제 회로
KR19990080078A (ko) 메모리 자동 검출 장치
KR900003746A (ko) 어드레스 메모리 유니트
JPH0528751A (ja) 半導体記憶装置
KR910006829A (ko) 컴퓨터에 외부 입출력 콘트롤러를 접속시킬 수 있는 cpu대기 시간 제어 방법 및 시스템

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee