CN1010260B - 微计算机***中存储器重新编址 - Google Patents
微计算机***中存储器重新编址Info
- Publication number
- CN1010260B CN1010260B CN88100759A CN88100759A CN1010260B CN 1010260 B CN1010260 B CN 1010260B CN 88100759 A CN88100759 A CN 88100759A CN 88100759 A CN88100759 A CN 88100759A CN 1010260 B CN1010260 B CN 1010260B
- Authority
- CN
- China
- Prior art keywords
- mentioned
- address
- memory
- door
- storer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000013507 mapping Methods 0.000 title description 7
- 238000012360 testing method Methods 0.000 claims description 13
- 230000004044 response Effects 0.000 claims description 4
- 238000009434 installation Methods 0.000 claims 2
- 230000005055 memory storage Effects 0.000 claims 2
- 238000003466 welding Methods 0.000 description 17
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000005039 memory span Effects 0.000 description 3
- 102100025752 CASP8 and FADD-like apoptosis regulator Human genes 0.000 description 2
- 101710100501 CASP8 and FADD-like apoptosis regulator Proteins 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- UFULAYFCSOUIOV-UHFFFAOYSA-N cysteamine Chemical group NCCS UFULAYFCSOUIOV-UHFFFAOYSA-N 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000001915 proofreading effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000009897 systematic effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2289—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by configuration test
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/88—Masking faults in memories by using spares or by reconfiguring with partially good memories
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
本发明微计算机***，具有焊在电路板上的、具有低位地址的第一存储器装置以及可插到板上插座的另外的存储器装置。在通电自检中，存储器被测试，如果在第一存储器装置中检测到差错，通过把低位存储器地址引导到第二存储器装置上并减少高位地址，减少的高位地址数等于第一存储器的地址单元数，从而停用第一存储器。
Description
本发明涉及微计算机***存储器的编址方法，具体说是关于存储器重新编址（re-mapping）电路。
为了减少计算机***中有故障存储器元件的影响，人们已经提出过多种方案。在某些***中，备用的存储器模块可被接入***，以替换含有故障元件的模块，另一些方案中，这种替换是在字节、字、行或列的级别上完成的，还有的方案使用了错误校正技术。
这些***的第一个例子示出于美国专利第4，150，528中（因锐和查帕曼）。在那个***中当在任一模块中检测到故障时，针对故障模块的原来地址一个存储器模块被作为替换模块。在小于整个模块级消除故障的***的一个例子示于美国专利第4，527，251中（尼贝，哥尔丁和安德列斯）。在那个***中，一静态存储器存储有表示随机存取存储器故障区域的映象图，该图是根据存储器测试而生成的。在工作中，使用该图可以避开随机存取存储器的故障区域。为校正从故障存储器单元中读出的数据的错误校正***示于美国专利号3，436，734（波默伦和默尔威尔）和4，251，863（罗逊贝格）中。
在这些现行技术***中没有一个包含这样的方案，如果由低区地址所定义的存储块中检测到故障，那么这些存储块就不能再使用，而这些地址就可用来存取先前是由这些低区地址以上的一组地址所定义的存储器块。于是，由于存在不能使用的存储器块，总的存储器容量就减少了。
这种方案在某些***中是非常有利的，在这类***中低区的存储器块是焊接上去的，或者换句话说，为了减少基本造价，低区存储器块是牢固地固定在微计算机平面电路板上的。这些低区存储器单元用于存储控制程序数据，而如果没有这些控制程序数据，***就不能工作。另一方面，这个焊上去的存储器通常是不能更换的，当检测到这一存储器出现故障时，通常的维修方案是更换整块平面电路板。因此，通过把低区存储器重新编址到可***的存储器上，则无需更换平面电路板，***仍能工作。
本发明提供了微计算机存储器的重新编址***。此微计算机包括：一块处理器板;永久地固定在该平板上并和板上的电路相连的第一个存储器装置;可拆卸地与第二个存储器装置联接的平板上的连接器装置;联接到上述第一个存储器装置和上述连接器装置、安装在***中的实现存储器寻址的地址装置。地址装置包含用于选择上述已设置存储器块的逻辑装置，还至少对上述第一个存储器装置进行测试的装置以及记录在上述第一个存储器中检测到的
故障的装置。上述逻辑装置联接到上述记录装置上，在上述记录装置出现故障记录的情况下，就把所有存储器地址引导到上述连接器装置上。
图1是微计算机***的总方框图。
图2给出了连接到图1存储器的详细图解。
图3是存储器重新编址控制器的逻辑图。
图1给出了微计算机***主要部件的方框图。本***包含微处理器1，它通过总线2连接到地址缓冲器4，数据缓冲器3和总线控制器5上。地址缓冲器4通过地址总线6联接到只读存储器地址***7。主存储器地址和控制***16以及***扩充连接器9。数据缓冲器3通过数据总线12联接到存储器数据缓冲器10，只读存储器11的数据输出和连接器9。总线控制器5与通过控制总线15联接到地址和控制***16及连接器9。存储器地址和控制***16，数据缓冲器10联接到两个随机存取存储器***17和18。存储器***17永久地固定在平面电路板上，该板可通过如把部件的引线焊到板上印刷电路上的方式，以支持和连接全部图1的部件。存储器***18是可替换的存储器，该存储器可被***到插座装置8中，而插座装置8本身是永久性地焊在平面电路板的引线上的。这种安排的原因是为了降低成本，微计算机中直接焊到板上的存储器容量应该尽可能的小。如果需要的话，可以把另外的存储器模块***插座装置8，以增加***的存储器容量。例如，存储器***17可能包含128K字节，存储器***18模块可以包含高达512K字节，使得总容量达到640K字节。
图2给出了该存储器寻址和控制装置的某些细节。地址多路器20接收地址总线的16条导线，这16条导线分别对应于地址位A0到A15，按照导线21上地址选择信号的值，或者把位A0到A7，或者把位A8到A15送到存储器22和23（通常如图1的存储器***17所示）及插座24和25（通常如插座装置8所示）。众所周知，在动态随机存取存储器***中，是通过把第一组地址位和负脉冲行地址选通信号（-RAS）一起加上，并接着把第二组地址位与负脉冲列地址选通信号（-CAS）一起加上来实现寻址的。-CAS和-RAS这些信号是由图1的控制单元16产生的。多路器20在分别具有-RAS和-CAS信号的第一种和第二种状态之间进行选择控制，以便把A0-A7作为行地址，A8-A15作为列地址信号分别加到存储器A0-A7地址输入端。存储器22和23是64K结构的动态随机存取存储器，因此需要8×2位的地址输入。它们的数据输入/输出端都接到数据总线12上。存储器22和23两者都接收一个共同的-RAS信号，存储器22由-CASL信号进行选通，而存储器23是由-CASH信号进行选通。产生这些不同的-CAS信号去选择不同存储器的方法是众所周知的，这里不作更详细的说明。
插座24和25分别用来接受可***式256K字节动态随机存取存储器26和27。和存储器22和23一样，这些存储器也是由地址位A0到A15来进行寻址的，并受-CASL和-CASH信号控制。它们的数据线联接到数据总线12上。它们与存储器22和23的第一个不同点是，当它们有较大的存储容量时，它们需要另外的地址输入MA8并且接收不同的行地址选通信号-RAS.S。-RAS和-RAS.S信号的产生下面将做更详细的说明。
一般说来，存储器是由例如来自CPU1的总数为20位的信号来寻址的。这些地址位的前16位用来对存储器22独立寻址，而不需要高位地址，并且产生选择信号-RAS和-CASL去选择该存储器。当-CASH激活，A16位为高电平时，就选择存储器23。相应的以下三个更高的地址位A17到A19用来选择存储器26和27。
为了方便对图3进行说明，***将认为存储器22和23是焊接存储器，存储器26和27是插座存储器。
图3是图1中控制单元16部分的逻辑图。该电路增加了一个寄存器30，对于微计算机结构而言它是一个新部件。该寄存器是CPU可寻址的，并且在微计算机加电自测（POST）操作中用来记录存储器和输入/输出测试的结果。这个POST的操作，例如在国际商用机器公司生产的，型号为6361453的个人计算机技术参考手册的***BIOS部分中已有说明。当然，POST的工作是受***ROM11（图1）控制的。上面的技术参考手册第5-33页中给出了对任何16K字节块存储器的读写测试。简言之，这就包含先后把格式01010101和格式10101010分别写入该块的每个存储器单元再依次读出，通过奇偶校验检查确定错误。该手册的5-37页和5-42页给出了确定平面板上RAM大小及输入/输出通道上存储器大小的例行程序。另外，这些操作还包含写/读序列，这是通过把原先按照地址的顺序写到存储器里的数据读出来，以确定这些单元事实上是否存在。第5-36页给出了如何在基本存储器上（低区地址）进行读/写存储器测试。在那个例中，测试是在16K字节上进行的。在本***中，是在焊接存储器的128K字节上进行类似的实验，焊接存储器
即为图2中的存储器22和23。最后，在第5-43页，示出了当检测到错误时记录存储器中故障地址的例行程序。这些例行程序以及为检查存储器大小和存在错误的其它类似的自检例行程序是大家都知道的，并且用于大多数微计算机***中。
在本***中，试验的某些结果记录在图3的可寻址寄存器30中。该寄存器在输入端DO记录在焊接的存储器模块22和23（图2）中所发现的错误在QO端给出一个高输出。注意，该寄存器在POST后仍然保持置位，除非它被专门复位或者除非***被复位或电源断开，这后两种情况下都需要另外的POST，操作才能继续进行。寄存器30的其余单元包含有对输入/输出存储器大小进行测试所产生的数据。该寄存器的每一个单元，都是通过D1到D6的输入来驱动，在输出端Q1到Q6得到相应的高电平，它们是与输入/输出存储器的64K字节块相关的。这些64K字节块与***地址的相互关系如下：Q1代表地址256K-320K，Q2代表地址320K-384K，Q3代表地址384-448K，Q4代表地址448K-512K，Q5代表地址512K-576K，Q6代表地址576K-640K。于是，在POST末尾，寄存器30包含有在基本存储器中发现错误的指示及在I/O板上64K字节存储器区域数目的指示。
再回来参看图3，译码器31是4对16的线译码器，它接收***地址位A16到A19，为简单起见，它的输出限于图中的10个反相输出-Q0至-Q9。注意，只需要地址位A0到A16去寻址图1中的存储器模块22和23。地址位A17，A18和A19另外用来确定插座RAMS上的单元，即超过128K的地址，即在图2***中128K至640K之间的地址。由于地址位A19-A16被认为是4位数的存储器编号，每个二进制的增量就代表64K存储器。
译码器31的功能定义如下：
A19A18A17A16-Q0-Q1-Q2-Q4-Q5 -Q6-Q7-Q8-Q9
0 0 0 0 0 1 1 1 1 1 1 1 1
0 0 0 1 1 0 1 1 1 1 1 1 1
0 0 1 0 1 1 0 1 1 1 1 1 1
0 0 1 1 1 1 1 1 1 1 1 1 1
0 1 0 0 1 1 1 0 1 1 1 1 1
0 1 0 1 1 1 1 1 0 1 1 1 1
0 1 1 0 1 1 1 1 1 0 1 1 1
0 1 1 1 1 1 1 1 1 1 0 1 1
1 0 0 0 1 1 1 1 1 1 1 0 1
1 0 0 1 1 1 1 1 1 1 1 1 0
由此可以看出，128K以内的地址，即在正常条件下是相应于焊接的存储器的地址，或-Q0或-Q1之一有效（零）而其余的输出不起作用（高）。此后，每一个增量，即相邻的-Q输出端的低电平输出就代表了插座存储器邻近的64K字节块的地址。
与非门32有一对输入端，分别联接到译码器31的输出端-Q0和-Q1。与非门32的输出作为与门33的一个输入端，它的另一个输入端是由寄存器30的Q0输出经过反相器34反相后得来的。与门33的输出端给与非门35提供一个输入，同时与非门35还接收***行地址选通信号-RAS（低电平有效）。
另一个与非门37也联到译码器31的输出端-Q0和-Q1，这个与非门的输出端联接到另一个与非门38的输入端。寄存器30的Q0输出端给与非门38提供另一个输入端，与非门38的输出端形成了与非门40的一个输入端。与非门40还接收来自或非门39的输出。或非门39的第一个输入端来自与非门42，与非门42直接接收译码器31的-Q2和-Q3输出及该译码器-Q4和-Q5输出分别经过或门44和45后的信号。这些或门还分别接收寄存器30的Q1和Q2的输出信号。第二个输入到或非门39的是来自与非门43的信号，与非门43接收译码器31的-Q6至-Q9的输出分别经过或门46至49后的信号。这些或门也分别接收如图示的寄存器30输出Q3至Q6信号。或门48和49各自的第三个输入端都联接到寄存器30的Q0输出端。
首先说明，图3***的工作是在寄存器30没有数据存在的情况，即数据为全零的情况下进行的。这就意味着在加电自检中没有检测到故障，同时也没有检测到输入/输出板存储器。
对于最低的128K字节存储器的每一个地址，即焊接的存储器的每一个地址，或者地址位A16到A19全为零，或者这些位中只有A16是1。正如从上面的译码器31所看到的那样，在这些情况下，或者输出端-Q0或者输出端-Q1为0，而译码器其余的输出端为高电平。因此，门32的输出端变高，并且从反相器34也以高电平输入到门33，（由于寄存器30的Q0为低）门33的输出也是高。由于从门33以高电平输入到门35，因此，门35的输出是反相器50输出的反相。于是，门35的输出就与加到反相器50上的-RAS信号一致。该输出信号（如上所述，参考图1）是选择最低的128K焊接存储器元件的信号。同时，门37输出到门38的信号是高，但是从寄存器30的Q0输出到门38的输入是低，使
得门38的输出为高。当输入到门42和门43的所有信号为高时，这两个门的输出为低，使得门39提供一个高的输出信号给门40。当输入给门40的两个信号为高时，它提供一个低输出信号给门41，因此，不论反相的-RAS信号输入的电平高低与否，门41的输出总是高的。这样，就没有-RAS.S信号，也不会选择插座RAM。
下面，对在选择插座存储器地址时，寄存器30中也没有任何数据的操作过程进行考虑。在这种情况下，译码器的输出-Q0和-Q1都保持为高，并且当地址位A17至A19至少有一个是高时，译码器输出端-Q2至-Q9中之一是低的。当门32的两个输入端都是高时，该门就加一个低电平输入给门33，而门33因此也就加一个低电平输入给门35。于是，-RAS的输出线保持为高的，而不管从反相器50输入给门35的信号高低与否，因此，就不产生-RAS信号，也不会选择焊接的存储器。随着译码器31的-Q0和-Q1的输出，门37的输出变低，以致门38的输出变高。现在译码器31的输出端-Q2至-Q9之一为低，使得或者是门42或者是门43的输出变高。这样门39的输出变低，于是门40的输出变高，而不管从门38有高电平输入到该门上。随着从门40来的高输入，-RAS.S线的输出是反相器50输出的反相输出，因此，由-RAS.S信号选择插座存储器。
下一个例子，让我们假定在加电自测过程中，在最低的128K存储器元件中检测到一个错误，检测到错误之后，有一位“1”输入到寄存器30的输入端D0，以致于Q0的输出变高。
寄存器30的Q0输出的高电平的第一影响是反相器34的输出变低，因此门33的输出总是低。因此，门35的输出总是高，这样就不再产生-RAS信号。这就意味着焊接的128K字节存储器不被存取，这就是当在128字节焊接存储器中检测达故障时所需要做的事情。
现在我们希望使用最低的128K地址去存取插座存储器模块。这些地址，其中A16或是1或是0，而A17到A19全是0，就将在译码器31的输出-Q0或-Q1端产生低电平输出。这些输出使得门37的输出变高。这个输出与寄存器30的输出Q0端高电平输出一起使得门38的输出变低。由于门38的输出为低，门40的输出变高，而不管其另一个输入端高低与否。由于从门40送给门41一个高输入，因此，门41就对从反相器50来的输入信号进行反相以提供-RAS.S信号，该信号是紧跟着-RAS输入信号而产生的。这样，最低的128K地址现在就存取插座存储器，而不是焊接的存储器。如上所述，译码器31的每个-Q输出都代表了存储器的64K字节块。于是，当-Q0为低时，最低的64K字节被存取，当-Q1为低时，地址64K-128K字节被使用，当-Q2为低时，地址128K-192K产生，如此等等，-Q8为低时，使用地址512K-576K，-Q9为低时，使用地址576K-640K。当从寄存器30送来Q0的高信号时，焊接的存储器就不被存取，而只使用512K字节插座存储器。对于128K以内地址的-RAS.S信号的产生上面已经作了说明。对于每一个接下去的384K存储器的地址。即直到512K的地址，译码器31的-Q2至-Q7输出之一为低。因此，在这个地址范围中，或者是门42或者是门43的输出变高。这时，门37的输出为低（当-Q0和-Q1两者为高时），因此，门38的输出为高。门42或门43的高输出通过门39，并由门39对其进行反相后，提供给门40一个低输入，以便该门能够继续给门41提供一个高输入。因此，这个门继续产生-RAS.S信号，以存取插座存储器。
要记住，如果没有焊接的存储器，我们只有512K可用的存储器地址，现在就对最高的128K存储器地址（即从512K到640K的地址）产生的情况进行考虑。对于该范围中的每一个地址，译码器输出端-Q8和-Q9之一是低的。这些输出信号通常分别通过门48和49使得门43的输出为高，以通过门39提供低电平输入到门40。然而，当寄存器30的Q0输出为高时，该电平通过门48和门49，从而就阻断了从译码器输出端-Q8和-Q9来的低输入信号。接着通过门43，39和40，而门40输入到门41的是低，以致不会产生-RAS.S信号，并且存储器不会响应最高的地址，因此，由于寄存器30的Q0输出为高，地址范围限制在512K，并且每个地址都用于存取插座存储器。
上面已经解释，寄存器30除了将DO用做焊接存储器差错数字位之外，还用于指出联接到输入/输出插座9（图1）元件上的64K字节存储器块的标记。为了简化起见，该存储器被命名为输入/输出存储器。这个I/O存储器的地址从256K开始一直扩展到640K。这就相应于每块具有64K地址的六个块，当***存在这些块时，就由寄存器30相应的输出端Q1到Q6之一的高输出来予以指示。从图3可见，寄存器各个输出端Q1到Q6分别联接到相关的或门44到49之一的输入端。因此，该寄存器的某输出端为高时，就否定了来自译
码器31的低输出对相应的或门的影响。这就防止了相应的与非门42或43对相应的译码器输出端的低电平输出响应而传递高输出。在该条件下，或门39的输出为高，假定寄存器30的Q0输出为低，那么门38的输出为高。由于从门38和门39来了两个高输入，门40的输出为低，因此，门41的输出保持高。当我们所用的地址值大于256K时，门35也提供了连续的高输出。这样，既不产生-RAS信号，也不产生-RAS.S信号。由此看来，既没有焊接存储器，也没有插座存储器被寻址。这就只剩下I/O存储器还寻址。由于寄存器的Q1输出为高，地址256K-320K处于I/O存储器中，当Q2为高时，地址320K-384K处于该存储器中。Q3至Q6的输出分别对应于地址为384K-448K，448K-512K，512K-576K及576K-640K的64K存储器块。这些地址中的全部、或是其中之一块，或是一块也没有，如何转换成I/O存储器，取决于寄存器30的20至D6输入端中所输入的一个或一组相应的数据。通过对该寄存器这些输入端中的任何一个或几个的设置进行复位或重写，可以使寻址返回到插座存储器中与复位端相对应的存储器块。
总之，上面描述了一种能对焊接存储器，插座存储器和I/O存储器进行寻址的方案。焊接和插座存储器的存取分别采用不同的负脉冲行地址选通信号-RAS和-RAS.S予以实现。译码器译码高区地址位，逻辑电路响应译码器输出，寄存器位指示焊接存储器（相应于低区地址）中的故障。在上述寄存器位指示故障的情况下，通过使-RAS信号不起作用，并对低区地址用-RAS.S信号代替-RAS信号，该逻辑电路可将存储器地址转变到插座存储器上。另外，该寄存器还包含更多的输入端，其中每个都可被置位以指示I/O存储器的一个块。当该寄存器一个或多个输入端置位之后，通过使得-RAS和-RAS.S这两个输出信号都不起作用，逻辑电路动作，以致既不存取焊接存储器，也不存取插座存储器，而是寻址I/O存储器块。
当对本发明进行专门的说明并对它的最佳实施方案给予描述后，熟悉该技术的人们是容易理解的，只要不违反本发明的精神和范围，他们可以在形式和细节方面做各种改变。
Claims (4)
1、一个微计算机***，包含处理器平面电路板和永久固定在上述平面板上并与板上电路连接的第一存储器装置，其特征是：具有用于可拆卸地使另一存储器与上述电路联接的安在平板上的连接器装置；联接到上述第一存储器装置及上述连接器装置的为对***中存储器进行寻址的寻址和控制装置，上述寻址和控制装置包含选择设定的存储器块的逻辑装置，用来对上述第一存储器装置以低位地址和上述另一存储器装置以高位地址进行寻址；以及至少对上述第一存储器装置进行测试装置；上述的寻址和控制装置还包含在采用上述测试装置进行测试后，对测试期间第一存储器中所检测到的故障指示作记录的装置；上述逻辑装置被联接到上述记录装置，对上述记录装置的上述指示做出响应，通过把所有存储器地址引导到上述的连接器装置以使上述第一存储器装置不起作用。
2、按照权利要求1的微计算***，其特征还在于：上述的逻辑电路包含对上述指示做出响应的装置，以使数值与上述第一存储器装置的地址数值相当的上述另一存储器装置的方位存储器地址不起作用。
3、按照权利要求1的微计算机***，其另一特征是：上述第一和另一存储器装置包含动态随机存取存储器;上述寻址和控制装置为上述第一存储器装置产生第一地址选通信号，为上述另一存储器装置使用第二地址选通信号;上述逻辑装置包含有对上述指示做出响应的装置，它用第二地址选通信号去替换每个上述第一地址选通信号，借此，上述第二地址选通信号就用于全部存储器地址。
4、按照权利要求1的微计算机***，其另外的特征是，上述的记录装置包含记录上述指示的第一级寄存器装置;以及为确定在输入/输出设备上是否存在外部存储器块的另一个装置，该输入/输出设备可拆卸地联接到上述电路板上的输入/输出连接器上;还用于记录与外部存储器每个被检测块有关的信号，该信号被记录到与上述寄存器装置的多个其他寄存器级中相对应之一。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US2901387A | 1987-03-23 | 1987-03-23 | |
| US029,013 | 1987-03-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN88100759A CN88100759A (zh) | 1988-10-05 |
| CN1010260B true CN1010260B (zh) | 1990-10-31 |
Family
ID=21846751
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN88100759A Expired CN1010260B (zh) | 1987-03-23 | 1988-02-22 | 微计算机***中存储器重新编址 |
Country Status (11)
| Country | Link |
|---|---|
| EP (1) | EP0283564A3 (zh) |
| JP (1) | JPS63241649A (zh) |
| KR (1) | KR950002944B1 (zh) |
| CN (1) | CN1010260B (zh) |
| BE (1) | BE1001067A3 (zh) |
| BR (1) | BR8801278A (zh) |
| FR (1) | FR2613094B1 (zh) |
| GB (1) | GB2202656B (zh) |
| HK (1) | HK33492A (zh) |
| IT (1) | IT1216770B (zh) |
| SG (1) | SG5592G (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0760413B2 (ja) * | 1989-05-12 | 1995-06-28 | インターナショナル・ビジネス・マシーンズ・コーポレーション | メモリ・システム |
| JPH0619805A (ja) * | 1992-06-30 | 1994-01-28 | Fujitsu Ltd | メモリ異常箇所特定方法 |
| US5635274A (en) * | 1994-06-21 | 1997-06-03 | Gencorp Inc. | Molded glass run channel composite |
| DE19540915A1 (de) * | 1994-11-10 | 1996-05-15 | Raymond Engineering | Redundante Anordnung von Festkörper-Speicherbausteinen |
| US7493534B2 (en) * | 2003-08-29 | 2009-02-17 | Hewlett-Packard Development Company, L.P. | Memory error ranking |
| US7484065B2 (en) | 2004-04-20 | 2009-01-27 | Hewlett-Packard Development Company, L.P. | Selective memory allocation |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5057342A (zh) * | 1973-09-19 | 1975-05-19 | ||
| JPS58115694A (ja) * | 1981-12-29 | 1983-07-09 | Nec Corp | 情報処理装置 |
| JPS59197943A (ja) * | 1983-04-23 | 1984-11-09 | Ricoh Co Ltd | メモリのアドレス空間検出方式 |
| JPS60263237A (ja) * | 1984-06-11 | 1985-12-26 | Sharp Corp | 情報処理装置 |
-
1987
- 1987-10-27 EP EP87115743A patent/EP0283564A3/en not_active Withdrawn
- 1987-10-27 GB GB8725112A patent/GB2202656B/en not_active Expired - Fee Related
- 1987-12-16 BE BE8701440A patent/BE1001067A3/fr not_active IP Right Cessation
- 1987-12-21 FR FR878718197A patent/FR2613094B1/fr not_active Expired - Fee Related
-
1988
- 1988-01-20 JP JP63008604A patent/JPS63241649A/ja active Pending
- 1988-02-22 CN CN88100759A patent/CN1010260B/zh not_active Expired
- 1988-02-23 KR KR1019880001853A patent/KR950002944B1/ko not_active IP Right Cessation
- 1988-02-26 IT IT8819555A patent/IT1216770B/it active
- 1988-03-22 BR BR8801278A patent/BR8801278A/pt not_active Application Discontinuation
-
1992
- 1992-01-22 SG SG55/92A patent/SG5592G/en unknown
- 1992-05-07 HK HK334/92A patent/HK33492A/xx unknown
Also Published As
| Publication number | Publication date |
|---|---|
| IT8819555A0 (it) | 1988-02-26 |
| CN88100759A (zh) | 1988-10-05 |
| SG5592G (en) | 1992-05-15 |
| KR880011664A (ko) | 1988-10-29 |
| GB2202656A (en) | 1988-09-28 |
| BR8801278A (pt) | 1988-10-25 |
| KR950002944B1 (ko) | 1995-03-28 |
| GB2202656B (en) | 1991-09-04 |
| GB8725112D0 (en) | 1987-12-02 |
| HK33492A (en) | 1992-05-15 |
| EP0283564A2 (en) | 1988-09-28 |
| IT1216770B (it) | 1990-03-08 |
| BE1001067A3 (fr) | 1989-06-27 |
| EP0283564A3 (en) | 1989-04-05 |
| FR2613094A1 (fr) | 1988-09-30 |
| JPS63241649A (ja) | 1988-10-06 |
| FR2613094B1 (fr) | 1990-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4922451A (en) | Memory re-mapping in a microcomputer system | |
| KR100282971B1 (ko) | 동적랜덤액세스메모리어셈블리및동적랜덤액세스메모리모듈의조립방법 | |
| US5913928A (en) | Data compression test mode independent of redundancy | |
| US5974564A (en) | Method for remapping defective memory bit sets to non-defective memory bit sets | |
| US5841711A (en) | Semiconductor memory device with redundancy switching method | |
| US5109360A (en) | Row/column address interchange for a fault-tolerant memory system | |
| US4523313A (en) | Partial defective chip memory support system | |
| KR20080097231A (ko) | 메모리 장치, 그 에러 정정의 지원 방법, 그 지원 프로그램을 저장한 컴퓨터로 판독가능한 기록매체, 메모리 카드, 회로 기판 및 전자 기기 | |
| KR880010362A (ko) | 어드레스 라인 오류 테스트 방법 | |
| US5533194A (en) | Hardware-assisted high speed memory test apparatus and method | |
| US5577004A (en) | Memory system and method | |
| CN1010260B (zh) | 微计算机***中存储器重新编址 | |
| US5446873A (en) | Memory checker | |
| CN1619706A (zh) | 存储单元信号窗测试设备 | |
| US6535992B1 (en) | DRAM auto-swapping device | |
| KR100429095B1 (ko) | 집적회로의랜덤액세스메모리및이를테스트하는방법 | |
| CA1293816C (en) | Memory re-mapping in a microcomputer system | |
| KR100282520B1 (ko) | 플래쉬 메모리의 오류셀 보상회로 및 방법 | |
| JP2001067894A (ja) | 半導体記憶装置 | |
| KR19990032660A (ko) | 시스템 메모리 제어장치 | |
| SU1283861A1 (ru) | Запоминающее устройство с коррекцией информации | |
| JPH1064299A (ja) | ランダムアクセスメモリの試験の方法 | |
| JPH02148153A (ja) | ８ビットｒａｍを用いたパリティ回路 | |
| JPS63250755A (ja) | メモリのテスト方法 | |
| KR20030045346A (ko) | 반도체 메모리 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C13 | Decision | ||
| GR02 | Examined patent application | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C15 | Extension of patent right duration from 15 to 20 years for appl. with date before 31.12.1992 and still valid on 11.12.2001 (patent law change 1993) | ||
| OR01 | Other related matters | ||
| C17 | Cessation of patent right | ||
| CX01 | Expiry of patent term |