KR20230039697A - 패키징 모듈 및 그 패키징 방법과, 전자 디바이스 - Google Patents
패키징 모듈 및 그 패키징 방법과, 전자 디바이스 Download PDFInfo
- Publication number
- KR20230039697A KR20230039697A KR1020237005169A KR20237005169A KR20230039697A KR 20230039697 A KR20230039697 A KR 20230039697A KR 1020237005169 A KR1020237005169 A KR 1020237005169A KR 20237005169 A KR20237005169 A KR 20237005169A KR 20230039697 A KR20230039697 A KR 20230039697A
- Authority
- KR
- South Korea
- Prior art keywords
- conductive
- sidewall
- pillars
- packaging module
- substrate
- Prior art date
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 85
- 238000000034 method Methods 0.000 title claims abstract description 32
- 239000011231 conductive filler Substances 0.000 claims abstract description 227
- 239000000853 adhesive Substances 0.000 claims abstract description 161
- 230000001070 adhesive effect Effects 0.000 claims abstract description 161
- 230000004888 barrier function Effects 0.000 claims abstract description 123
- 239000000758 substrate Substances 0.000 claims abstract description 77
- 238000002955 isolation Methods 0.000 claims abstract description 33
- 238000011049 filling Methods 0.000 claims description 95
- 150000001875 compounds Chemical class 0.000 claims description 35
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 239000004033 plastic Substances 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 38
- 239000000243 solution Substances 0.000 description 34
- HUWSZNZAROKDRZ-RRLWZMAJSA-N (3r,4r)-3-azaniumyl-5-[[(2s,3r)-1-[(2s)-2,3-dicarboxypyrrolidin-1-yl]-3-methyl-1-oxopentan-2-yl]amino]-5-oxo-4-sulfanylpentane-1-sulfonate Chemical compound OS(=O)(=O)CC[C@@H](N)[C@@H](S)C(=O)N[C@@H]([C@H](C)CC)C(=O)N1CCC(C(O)=O)[C@H]1C(O)=O HUWSZNZAROKDRZ-RRLWZMAJSA-N 0.000 description 25
- 239000000463 material Substances 0.000 description 25
- 229910052751 metal Inorganic materials 0.000 description 23
- 239000002184 metal Substances 0.000 description 23
- 230000000694 effects Effects 0.000 description 21
- 238000005192 partition Methods 0.000 description 17
- 229910052802 copper Inorganic materials 0.000 description 16
- 239000010949 copper Substances 0.000 description 16
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 15
- 229910052709 silver Inorganic materials 0.000 description 12
- 239000004332 silver Substances 0.000 description 12
- 239000000945 filler Substances 0.000 description 11
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 10
- 238000010586 diagram Methods 0.000 description 4
- 238000003698 laser cutting Methods 0.000 description 4
- 238000003466 welding Methods 0.000 description 4
- 230000001413 cellular effect Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 239000000155 melt Substances 0.000 description 3
- 230000015654 memory Effects 0.000 description 3
- 229910001220 stainless steel Inorganic materials 0.000 description 3
- 239000010935 stainless steel Substances 0.000 description 3
- 239000004925 Acrylic resin Substances 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000005429 filling process Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- -1 however Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000002452 interceptive effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000012768 molten material Substances 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 239000012815 thermoplastic material Substances 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 150000001879 copper Chemical class 0.000 description 1
- 238000001723 curing Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000010329 laser etching Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000010970 precious metal Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000001029 thermal curing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
- H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
- H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Toxicology (AREA)
- Electromagnetism (AREA)
- Health & Medical Sciences (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Container Filling Or Packaging Operations (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
본 출원은 패키징 모듈 및 이를 위한 패키징 방법과, 전자 디바이스를 제공한다. 패키징 모듈은 적어도 2개의 디바이스 그룹과, 적어도 2개의 디바이스 그룹을 차폐하도록 구성된 차폐 구조를 포함한다. 차폐 구조는 매 2개의 인접한 디바이스 그룹 사이에서 전자기적 격리를 수행하도록 구성된 격벽 구조를 포함한다. 격벽 구조는 복수의 전도성 필러 및 전도성 접착제를 포함하고, 전도성 필러의 전도율은 전도성 접착제의 전도율보다 크다. 복수의 전도성 필러는 간격을 두고 배열되고 기판의 접지층에 전기적으로 접속되며, 전도성 접착제는 임의의 인접한 전도성 필러들 사이의 갭을 충진하고, 임의의 인접한 전도성 필러들은 전도성 접착제를 사용하여 전기적으로 접속된다. 이 설명으로부터, 격벽 구조는 전도성 필러 및 전도성 접착제를 사용하여 형성되며, 전도성 필러의 전도율이 전도성 접착제의 전도율보다 커서 격벽 구조의 전도율을 향상시키고, 전도성 필러가 격벽 구조의 일부로서 사용됨으로써 전도성 접착제의 양을 줄이고 전체 차폐 구조의 비용을 줄이며 전체 패키징 모듈의 비용을 줄인다는 것을 알 수 있다.
Description
관련 출원에 대한 상호 참조
본 출원은 2020년 7월 31일에 중국 특허청에 제출되고 발명의 명칭이 "패키징 모듈 및 그 패키징 방법과, 전자 디바이스(PACKAGING MODULE AND PACKAGING METHOD THEREFOR, AND ELECTRONIC DEVICE)"인 중국 특허 출원 번호 202010757065.6의 우선권을 주장하는데, 이 중국 출원은 참조에 의해 그 전체가 본원에 통합된다.
기술 분야
본 출원은 전자 기술 분야에 관한 것으로, 특히, 패키징 모듈 및 그 패키징 방법과, 전자 디바이스에 관한 것이다.
휴대폰이나 스마트 워치와 같은 전자 디바이스의 내부 모듈이 소형화됨에 따라, 전자 디바이스 내의 구성요소들 사이의 거리는 점점 더 좁아지고 있다. 결과적으로, 전자 디바이스 내의 구성요소는 다른 인접 구성요소로부터의 전자기 간섭에 취약하다. 예를 들어, 전자 디바이스 내에서 모바일 핫스팟(Wi-Fi) 송수신기와 블루투스(Bluetooth) 송수신기는 서로 인접하게 배치되는 경우가 많다. Wi-Fi 송수신기가 작동할 때 생성된 간섭 신호는 블루투스 송수신기의 작업을 방해할 것이다. 마찬가지로, 블루투스 송수신기가 작동할 때 생성된 간섭 신호도 Wi-Fi 송수신기의 작업을 방해할 것이다.
전자 디바이스에서 인접 구성요소들 사이의 전자기 간섭을 줄이고 전자기 차폐를 위한 모듈이 차지하는 공간을 줄이기 위해, 시스템 인 패키지(System in a Package, SIP)가 주류 전자기 차폐 솔루션이 될 것으로 예상된다. Wi-Fi 송수신기와 블루투스 송수신기가 예로서 사용된다. 도 1에 도시된 바와 같이, 현재의 시스템 인 패키지에서는 Wi-Fi 송수신기(3)와 블루투스 송수신기(2)가 기판(1)의 동일표면 상에 배치되고, 금속층(4)이 시스템 인 패키지 외부 표면에 배치되며, 금속층(4)과 기판(1)은 Wi-Fi 송수신기(3)와 블루투스 송수신기(2)를 수용하는 공간을 형성한다. 또한, Wi-Fi 송수신기(3)와 블루투스 송수신기(2) 사이에는 금속 격벽 구조(5)가 추가로 배치되며, 금속 격벽 구조(5)는 공간을 2개의 독립적인 하위 공간으로 분할할 수 있다. 하나의 하위 공간은 Wi-Fi 송수신기(3)를 수용할 수 있고, 다른 하위 공간은 블루투스 송수신기(2)를 수용할 수 있다. 또한, Wi-Fi 송수신기(3)와 금속 격벽 구조(5) 사이 및 블루투스 송수신기(2)와 금속 격벽 구조(5) 사이에는 몰드 화합물 재료(6)를 충진한다. 금속 격벽 구조(5)는 전도성 접착제의 응고에 의해 형성된다. 그러나, 현재의 전도성 접착제는 대부분 금, 은과 같은 귀금속 재료를 포함하고 있어 상대적으로 높은 비용의 전도성 접착제를 초래하는데, 이는 시스템 인 패키지의 공정 비용의 절감에 유리하지 않다. 또한, 전도성 접착제는 금속 도체에 비해 전도율이 낮고 전자기 차폐 효과가 이상적이지 않다. 따라서, 차폐 요건이 충족될 수 없다.
본 출원은 패키징 모듈의 차폐 효과를 향상시키기 위한, 패키징 모듈 및 그 패키징 방법과, 전자 디바이스를 제공한다.
제1 양태에 따르면, 패키징 모듈의 차폐 효과를 향상시키기 위해 패키징 모듈이 제공되고 전자 디바이스에 적용된다. 패키징 모듈은 디바이스를 지지하도록 구성된 기판과, 기판 상에 배치된 적어도 2개의 디바이스 그룹을 포함하는데, 적어도 2개의 디바이스 그룹은 전자기적 격리를 필요로 하는 서로 다른 디바이스 그룹이다. 패키징 모듈은 적어도 2개의 디바이스 그룹을 차폐하도록 구성된 차폐 구조를 더 포함한다. 차폐 구조는 매 2개의 인접한 디바이스 그룹 사이에서 전자기적 격리를 수행하도록 구성된 격벽 구조를 포함한다. 차폐 효과를 향상시키기 위해, 본 출원에서 제공되는 격벽 구조는 적어도 전도성 필러(conductive pillar) 및 전도성 접착제를 포함하는데, 전도성 필러의 전도율은 전도성 접착제의 전도율보다 크다. 복수의 전도성 필러가 존재하며, 복수의 전도성 필러는 기판의 접지층과 전기적으로 접속된다. 복수의 전도성 필러는 간격을 두고 배열되며, 임의의 인접한 전도성 필러들 사이에는 갭이 존재한다. 전도성 접착제는 임의의 인접한 전도성 필러들 사이의 갭을 충진하고, 임의의 인접한 전도성 필러들은 전도성 접착제를 사용하여 전기적으로 접속되므로, 전도성 필러와 전도성 접착제는 벽과 같은 구조를 형성하여 2개의 디바이스 그룹 사이에서 전자기적 격리를 수행한다. 전술한 설명으로부터, 전도성 필러와 전도성 접착제는 격벽 구조를 형성한다는 것을 알 수 있다. 한편, 전도성 필러가 격벽 구조의 일부로서 사용될 때, 전도성 필러의 전도율은 전도성 접착제의 전도율보다 크기 때문에 격벽 구조의 전도율이 향상된다. 다른 한편, 전도성 필러가 격벽 구조의 일부로서 사용될 때, 전도성 접착제의 양을 줄일 수 있어 전체 패키징 모듈의 비용을 줄일 수 있다.
실행 가능한 특정 솔루션에서, 차폐 구조는 차폐 마스크를 더 포함하고, 차폐 마스크는 기판의 표면의 적어도 일부와 마주보고 기판의 접지층에 전기적으로 접속되고, 적어도 2개의 디바이스 그룹은 차폐 마스크와 기판에 의해 둘러싸인 공간에 위치하며, 전도성 접착제는 차폐 마스크에 전기적으로 접속된다. 차폐 마스크와 기판은 적어도 2개의 디바이스 그룹을 수용하기 위한 공간을 형성한다.
실행 가능한 특정 솔루션에서, 전도성 필러는 차폐 마스크의 내벽과 접촉하여 격벽 구조가 차폐 마스크에 접속되게 한다.
실행 가능한 특정 솔루션에서, 전도성 필러와 차폐 마스크 사이에는 갭이 형성되고 전도성 접착제는 차폐 마스크와 전도성 필러 사이의 갭을 충진한다. 격벽 구조는 상이한 방식으로 차폐 마스크에 전기적으로 접속될 수 있다.
실행 가능한 특정 솔루션에서, 전도성 필러와 차폐 마스크 사이에 갭이 형성될 때, 갭은 300㎛ 이하이다. 전도성 필러는 격벽 구조의 격리 효과를 향상시키기 위해 특정 높이를 갖는다.
실행 가능한 특정 솔루션에서, 전도성 필러들 사이의 거리는 50㎛ 이상 100㎛ 이하이다. 전도성 필러의 밀도가 향상되고 격벽 구조의 차폐 효과가 향상된다.
실행 가능한 특정 솔루션에서, 전도성 필러는 직사각형 필러, 타원형 필러 또는 원기둥과 같은 다양한 모양을 갖는 필러일 수 있다. 격벽 구조의 차폐 효과는 다양한 모양의 전도성 필러를 사용함으로써 향상될 수 있다.
실행 가능한 특정 솔루션에서, 전도성 필러가 원기둥일 때, 전도성 필러의 직경은 20㎛ 이상 50㎛ 이하가 되어 전도성 필러가 특정 체적을 갖도록 보장하며, 격벽 구조의 차폐 효과가 향상된다.
실행 가능한 특정 솔루션에서, 복수의 전도성 필러는 복수의 열로 배열되고, 열의 방향은 격벽 구조의 길이 방향이고, 패키징 모듈은 몰드 화합물을 더 포함하고, 적어도 2개의 디바이스 그룹은 모두 몰드 화합물에 플라스틱 패키징되고(plastically packaged), 각각의 전도성 필러의 측벽의 일부는 몰드 화합물에 의해 감싸지고, 전도성 필러의 2개의 인접한 열 사이에 하나의 홈이 제공되고, 각 전도성 필러의 측벽의 일부는 홈 내에서 노출되며, 전도성 접착제는 홈을 충진하고 홈 내에서 노출된 각 전도성 필러의 측벽의 일부를 감싼다. 전도성 필러와 전도성 접착제는 홈을 전도성 접착제로 충진함으로써 전기적으로 접속된다.
실행 가능한 특정 솔루션에서, 복수의 전도성 필러는 2개의 열로 배열되고 2개의 전도성 필러 열 내의 전도성 필러들은 하나씩 정렬되거나, 또는 복수의 전도성 필러는 2개의 열로 배열되고 2개의 전도성 필러 열 내의 전도성 필러들은 엇갈리게 배열된다. 전도성 필러는 다양한 방식으로 배열될 수 있다.
실행 가능한 특정 솔루션에서, 복수의 전도성 필러는 복수의 열로 배열되고 열의 방향은 격벽 구조의 길이 방향이다.
패키징 모듈은 몰드 화합물을 더 포함하고, 적어도 2개의 디바이스 그룹은 모두 몰드 화합물 내에 플라스틱 패키징되고, 각각의 전도성 필러의 측벽의 일부는 몰드 화합물에 의해 감싸지고, 매 4개의 인접한 전도성 필러 사이에 하나의 충진 홀이 제공되고, 각 전도성 필러의 측벽의 일부는 대응하는 충진 홀 내에서 노출되고, 전도성 접착제는 각 충진 홀을 충진하고, 전도성 접착제는 대응하는 충진 홀 내에서 노출된 각 전도성 필러의 측벽의 일부를 감싼다. 충진 홀을 제공하고 충진 홀을 전도성 접착제로 충진함으로써 전도성 필러와 전도성 접착제는 전기적으로 접속된다.
실행 가능한 특정 솔루션에서, 복수의 전도성 필러는 하나의 열로 배열되고, 패키징 모듈은 몰드 화합물을 더 포함하고, 적어도 2개의 디바이스 그룹은 몰드 화합물에 플라스틱 패키징되고, 각각의 전도성 필러의 측벽의 일부는 몰드 화합물에 의해 감싸지고, 매 2개의 인접한 전도성 필러 사이에 하나의 충진 홀이 제공되고, 각 전도성 필러의 측벽의 일부는 대응하는 충진 홀 내에서 노출되고, 전도성 접착제는 각 충진 홀을 충진하고, 전도성 접착제는 대응하는 충진 홀 내에서 노출된 각 전도성 필러의 측벽의 일부를 감싼다. 충진 홀을 제공하고 충진 홀을 전도성 접착제로 충진함으로써 전도성 필러와 전도성 접착제는 전기적으로 접속된다.
실행 가능한 특정 솔루션에서, 격벽 구조의 체적에 대한 복수의 전도성 필러의 체적의 비율은 10% 이상 30% 이하이다. 이는 격벽 구조에서 전도성 필러의 비율을 보장하고, 격벽 구조의 전도율을 향상시키며, 격벽 구조의 차폐 효과를 더욱 향상시킨다.
제2 양태에 따르면, 전자 디바이스가 제공된다. 전자 디바이스는 휴대폰, 태블릿 컴퓨터, 스마트 워치와 같은 이동 단말기일 수 있다. 전자 디바이스는 회로 보드 및 전술한 것들 중 어느 하나에 따른 패키징 모듈을 포함하고, 패키징 모듈은 회로 보드에 고정된다. 기술 솔루션에서, 전도성 필러와 전도성 접착제는 격벽 구조를 형성한다. 한편, 전도성 필러가 격벽 구조의 일부로서 사용될 때, 전도성 필러의 전도율은 전도성 접착제의 전도율보다 크기 때문에 격벽 구조의 전도율이 높아진다. 다른 한편, 전도성 필러가 격벽 구조의 일부로서 사용될 때, 전도성 접착제의 양을 줄일 수 있고 전체 차폐 구조의 비용을 줄일 수 있어, 전체 패키징 모듈의 비용을 줄일 수 있다.
실행 가능한 특정 솔루션에서, 전자 디바이스의 회로 보드는 패키징 모듈의 기판이다. 따라서, 전자 디바이스의 구조가 단순화된다.
제3 양태에 따르면, 패키징 모듈을 제조하는 방법으로서,
기판 상에 적어도 2개의 디바이스 그룹을 배치하는 단계와,
기판 상에 기판의 접지층에 전기적으로 접속된 복수의 전도성 필러를 배치하는 단계 ― 복수의 전도성 필러는 간격을 두고 배치되며, 복수의 전도성 필러는 매 2개의 인접한 디바이스 그룹 사이에서 격리를 수행함 ― 와,
복수의 전도성 필러 사이의 갭을 전도성 접착제로 충진하고, 인접한 전도성 필러들을 전기적으로 접속시키는 단계와,
전도성 필러와 전도성 접착제를 사용하여 매 2개의 인접한 디바이스 그룹 사이에서 전자기적 격리를 수행하는 단계를 포함하는,
방법이 제공된다.
기술적 솔루션에서, 전도성 필러와 전도성 접착제는 격벽 구조를 형성한다. 한편, 전도성 필러가 격벽 구조의 일부로서 사용될 때, 전도성 필러의 전도율은 전도성 접착제의 전도율보다 크기 때문에 격벽 구조의 전도율이 높아진다. 다른 한편, 전도성 필러가 격벽 구조의 일부로서 사용될 때, 전도성 접착제의 양을 줄일 수 있고 전체 차폐 구조의 비용을 줄일 수 있어, 전체 패키징 모듈의 비용을 줄일 수 있다.
실행 가능한 특정 솔루션에서, 기판 상에 기판의 접지층에 전기적으로 접속된 복수의 전도성 필러를 배치하는 단계 ― 복수의 전도성 필러는 간격을 두고 배치되며, 복수의 전도성 필러는 매 2개의 인접한 디바이스 그룹 사이에서 격리를 수행함 ― 는 구체적으로,
복수의 전도성 필러를 복수의 열로 배열하는 단계와,
적어도 2개의 디바이스 그룹 및 복수의 전도성 필러를 감싸도록 몰드 화합물을 배열하는 단계와,
2개의 인접한 전도성 필러 열 사이에 하나의 홈을 제공하는 단계 ― 각 전도성 필러의 측벽의 일부는 몰드 화합물에 의해 감싸지고, 측벽의 일부는 홈 내에서 노출됨 ― 와,
홈을 전도성 접착제로 충진하는 단계 ― 전도성 접착제는 홈 내에서 노출된 각 전도성 필러의 측벽의 일부를 감쌈 ― 를 포함한다. 홈을 전도성 접착제로 충진함으로써 전도성 필러와 전도성 접착제를 전기적으로 접속하여 격벽 구조를 형성한다.
실행 가능한 특정 솔루션에서, 기판 상에 기판의 접지층에 전기적으로 접속된 복수의 전도성 필러를 배치하는 단계 ― 복수의 전도성 필러는 간격을 두고 배치되며, 복수의 전도성 필러는 매 2개의 인접한 디바이스 그룹 사이에서 격리를 수행함 ― 는 구체적으로,
복수의 전도성 필러를 복수의 열로 배열하는 단계와,
적어도 2개의 디바이스 그룹 및 복수의 전도성 필러를 감싸도록 몰드 화합물을 배열하는 단계와,
매 4개의 인접한 전도성 필러 사이에 하나의 충진 홀을 제공하는 단계 ― 각 전도성 필러의 측벽의 일부는 몰드 화합물에 의해 감싸지고, 측벽의 일부는 대응하는 충진 홀 내에서 노출됨 ― 와,
충진 홀을 전도성 접착제로 충진하는 단계 ― 전도성 접착제는 대응하는 충진 홀 내에서 노출된 각 전도성 필러의 측벽의 일부를 감쌈 ― 를 포함한다. 충진 홀을 전도성 접착제로 충진함으로써 전도성 필러와 전도성 접착제를 전기적으로 접속하여 격벽 구조를 형성한다.
실행 가능한 특정 솔루션에서, 기판 상에 기판의 접지층에 전기적으로 접속된 복수의 전도성 필러를 배치하는 단계 ― 복수의 전도성 필러는 간격을 두고 배치되며, 복수의 전도성 필러는 매 2개의 인접한 디바이스 그룹 사이에서 격리를 수행함 ― 는 구체적으로,
복수의 전도성 필러를 하나의 열로 배열하는 단계와,
적어도 2개의 디바이스 그룹 및 복수의 전도성 필러를 감싸도록 몰드 화합물을 배열하는 단계와,
매 2개의 인접한 전도성 필러 사이에 하나의 충진 홀을 제공하는 단계 ― 각 전도성 필러의 측벽의 일부는 몰드 화합물에 의해 감싸지고, 측벽의 일부는 대응하는 충진 홀 내에서 노출됨 ― 와,
충진 홀을 전도성 접착제로 충진하는 단계 ― 전도성 접착제는 대응하는 충진 홀 내에서 노출된 각 전도성 필러의 측벽의 일부를 감쌈 ― 를 포함한다. 충진 홀을 전도성 접착제로 충진함으로써 전도성 필러와 전도성 접착제를 전기적으로 접속하여 격벽 구조를 형성한다.
도 1은 종래 기술의 패키징 모듈 구조의 개략도이다.
도 2a는 본 출원의 실시예에 따른 패키징 모듈의 단면도이다.
도 2b는 본 출원의 실시예에 따른 패키징 모듈의 격벽 구조의 평면도이다.
도 3은 본 출원의 실시예에 따른, 재료의 전도율과 차폐 효과 사이의 대응관계의 도면이다.
도 4a 내지 도 4g는 본 출원의 실시예에 따른 패키징 모듈을 제조하는 공정이다.
도 5a는 본 출원의 실시예에 따른 패키징 모듈의 단면도이다.
도 5b는 본 출원의 실시예에 따른 패키징 모듈의 격벽 구조의 평면도이다.
도 6a는 본 출원의 실시예에 따른 패키징 모듈의 단면도이다.
도 6b는 본 출원의 실시예에 따른 패키징 모듈의 격벽 구조의 평면도이다.
도 7a는 본 출원의 일 실시예에 따른 패키징 모듈의 단면도이다.
도 7b는 본 출원의 실시예에 따른 패키징 모듈의 격벽 구조의 평면도이다.
도 8a는 본 출원의 실시예에 따른 패키징 모듈의 단면도이다.
도 8b는 본 출원의 실시예에 따른 패키징 모듈의 격벽 구조의 평면도이다.
도 9a는 본 출원의 실시예에 따른 패키징 모듈의 단면도이다.
도 9b는 본 출원의 실시예에 따른 패키징 모듈의 격벽 구조의 평면도이다.
도 10은 본 출원의 일 실시예에 따른 스마트 워치의 구조의 개략도이다.
도 2a는 본 출원의 실시예에 따른 패키징 모듈의 단면도이다.
도 2b는 본 출원의 실시예에 따른 패키징 모듈의 격벽 구조의 평면도이다.
도 3은 본 출원의 실시예에 따른, 재료의 전도율과 차폐 효과 사이의 대응관계의 도면이다.
도 4a 내지 도 4g는 본 출원의 실시예에 따른 패키징 모듈을 제조하는 공정이다.
도 5a는 본 출원의 실시예에 따른 패키징 모듈의 단면도이다.
도 5b는 본 출원의 실시예에 따른 패키징 모듈의 격벽 구조의 평면도이다.
도 6a는 본 출원의 실시예에 따른 패키징 모듈의 단면도이다.
도 6b는 본 출원의 실시예에 따른 패키징 모듈의 격벽 구조의 평면도이다.
도 7a는 본 출원의 일 실시예에 따른 패키징 모듈의 단면도이다.
도 7b는 본 출원의 실시예에 따른 패키징 모듈의 격벽 구조의 평면도이다.
도 8a는 본 출원의 실시예에 따른 패키징 모듈의 단면도이다.
도 8b는 본 출원의 실시예에 따른 패키징 모듈의 격벽 구조의 평면도이다.
도 9a는 본 출원의 실시예에 따른 패키징 모듈의 단면도이다.
도 9b는 본 출원의 실시예에 따른 패키징 모듈의 격벽 구조의 평면도이다.
도 10은 본 출원의 일 실시예에 따른 스마트 워치의 구조의 개략도이다.
다음은 첨부된 도면을 참조하여 본 출원의 실시예를 추가로 설명한다.
먼저, 패키징 모듈에 대해 설명한다. 패키징 모듈은 소형 휴대용 전자 디바이스(예를 들어, 스마트폰, 스마트 워치, 무선 라우터)와 같이 통신 기능을 갖는 전자 디바이스에 적용된다. 이러한 전자 디바이스는, 무선 주파수 간섭에 민감한 Wi-Fi, 블루투스 및 셀룰러 신호와 관련된 무선 주파수 송수신기 회로와 같은 디바이스와, 클록 신호를 필요로 하는 프로세서 및 메모리와 같은 다른 디바이스를 포함한다. 디바이스들은 정상 작업 중에 전자기적으로 서로 간섭할 수 있다. 디바이스가 전자기 간섭에 의해 영향을 받지 않도록 보호하기 위해, 일부 회로(예를 들어, 무선 주파수 송수신기)는 금속 차폐 마스크를 사용하여 감싸지고 패키징 모듈에 통합되어 신호를 차단하고 전자기 간섭을 차폐할 수 있다. 패키징 모듈이 통합될 때, 패키징 모듈에서 전자기 간섭을 생성하는 적어도 2개의 디바이스가 일반적으로 존재한다. 따라서 패키징 모듈 내의 디바이스들 사이에서 격리가 수행된다. 종래 기술에서는 은 접착제를 사용하여 패키징 모듈 내부의 디바이스들 사이에서 격리가 형성된다. 그러나, 한편으로는 은 접착제가 상대적으로 비싸고 다른 한편으로는 격리 효과가 상대적으로 낮아 현재의 격리 요건을 충족시킬 수 없다. 따라서, 본 출원의 일 실시예는 격리 효과를 향상시키기 위한 패키징 모듈을 제공한다. 다음은 첨부된 도면 및 특정 실시예를 참조하여 본 출원의 이 실시예에서 제공되는 패키징 모듈을 설명한다.
도 2a는 본 출원의 실시예에 따른 패키징 모듈의 단면도이다. 패키징 모듈은 기판(10) 및 기판(10) 상에 지지되는 디바이스를 포함하고, 디바이스를 차폐하도록 구성된 차폐 구조(도면에 도시되지 않음)를 더 포함한다. 차폐 구조는 디바이스들 또는 디바이스를 외부 환경으로부터 차폐하기 위해 디바이스들 사이에서 전자기적 격리를 수행하도록 구성된다. 디바이스는 Wi-Fi, 블루투스 또는 셀룰러 신호와 관련된 무선 주파수 송수신기 회로이거나, 클록 신호를 사용하는 프로세서 또는 메모리와 같은 디바이스일 수 있다.
회로가 적층된 도금층 또는 인쇄 회로 보드와 같은 다양한 유형의 기판들이 기판(10)에 사용될 수 있다. 기판(10)은 지지 표면을 가지며, 지지 표면은 기판(10) 상의 2개의 대향하는 표면이거나 2개의 표면 중 한 표면일 수 있다. 디바이스가 배치될 때, 디바이스는 지지 표면 상에 배치될 수 있고 기판(10)의 회로층에 전기적으로 접속된다. 회로층은 기판(10) 상에 또는 기판(10) 내에 배치된 금속층과, 디바이스 및 차폐 구조에 전기적으로 접속되도록 구성된 패드를 포함한다. 차폐 구조가 배치될 때, 차폐 구조는 기판(10)의 접지층(회로층 내의 회로의 일부)에 전기적으로 접속되어 디바이스에 대한 전자기적 격리를 수행할 수 있다.
기판(10)의 동일한 지지 표면은 복수의 디바이스를 지지할 수 있다. 설명의 편의를 위해, 디바이스들의 배치 위치 및 디바이스들 사이의 전자기 간섭에 기초하여 디바이스들은 적어도 2개의 디바이스 그룹으로 그룹화되고, 각 디바이스 그룹은 서로 전자기적으로 간섭하는 디바이스를 포함하지 않는다.
도 2a는 패키징 모듈이 2개의 디바이스 그룹을 포함하는 경우를 도시한다. 패키징 모듈은 제1 디바이스 그룹(20) 및 제2 디바이스 그룹(30)을 포함한다. 제1 디바이스 그룹(20)과 제2 디바이스 그룹(30)의 각각은 적어도 하나의 디바이스를 포함하는 조합이다. 제1 디바이스 그룹(20)은 하나의 디바이스만을 포함할 수도 있고, 2개 이상의 디바이스를 포함할 수도 있다. 제1 디바이스 그룹(20)이 2개 이상의 디바이스를 포함하는 경우, 2개 이상의 디바이스는 전자기 간섭을 일으키지 않아야 함을 이해해야 한다. 제2 디바이스 그룹(30)에 대해서는 제1 디바이스 그룹(20)의 설명이 참조될 수 있다. 구체적인 내용은 여기에서 설명되지 않는다. 제1 디바이스 그룹(20)과 제2 디바이스 그룹(30)이 그룹화를 통해 구체적으로 획득되는 경우, 제1 디바이스 그룹(20)과 제2 디바이스 그룹(30)의 디바이스 수는 동일할 수도 있고 다를 수도 있다. 예를 들어, 제1 디바이스 그룹(20)은 N개의 디바이스를 포함하고, 제2 디바이스 그룹(30)은 N개의 디바이스를 포함하는데, N은 자연수이다. 대안적으로, 제1 디바이스 그룹(20)은 N개의 디바이스를 포함하고, 제2 디바이스 그룹(30)은 M개의 디바이스를 포함하는데, N과 M은 서로 다른 자연수이다.
선택적인 솔루션에서, 패키징 모듈은 몰드 화합물(40)을 더 포함하고, 몰드 화합물(40)은 각 디바이스 그룹 내의 디바이스를 보증하기 위해 적어도 2개의 디바이스 그룹을 감싸도록 구성된다. 몰드 화합물(40)은 다양한 재료로부터 제조될 수 있다. 예를 들어, 몰드 화합물(40)는 에폭시 수지, 아크릴 수지 재료, 유전체 재료, 열경화성 재료, 열가소성 재료, 고무 또는 다른 격리 재료로부터 제조될 수 있다. 제조 중에, 몰드 화합물(40)는 주입 공정을 사용하여 몰딩 툴에서 형성될 수 있으며, 몰드 화합물(40)은 각 디바이스 그룹 내의 디바이스들을 감싸서 각 디바이스를 보호하고 디바이스들 사이의 격리를 수행한다.
차폐 구조는 전자기 간섭을 피하기 위해 적어도 2개의 디바이스 그룹을 차폐하도록 구성된다. 차폐 구조는 차폐 마스크(60)와 격벽 구조(50)를 포함한다. 차폐 마스크(60)는 기판(10)의 표면의 적어도 일부와 대향하며, 기판(10)의 접지층에 전기적으로 접속되어 접지를 구현한다. 차폐 마스크(60)와 기판(10)은 수용 공간을 둘러싸서 형성하고, 제1 디바이스 그룹(20)과 제2 디바이스 그룹(30)은 차폐 마스크(60)와 기판(10)으로 둘러싸인 공간에 수용된다. 다양한 구조가 차폐 마스크(60)에 사용될 수 있다. 예를 들어, 차폐 마스크(60)는 몰드 화합물(40)를 덮는 금속층일 수 있거나 하우징 구조일 수 있다.
격벽 구조(50)는 차폐 마스크(60) 내에 배치되며 차폐 마스크(60)에 전기적으로 접속된다. 또한, 격벽 구조(50)는 차폐 마스크(60) 내의 공간을 복수의 하위 공간으로 분할한다. 각 하위 공간은 하나의 디바이스 그룹을 대응적으로 수용하고, 각 하위 공간은 차폐 마스크(60)와 격벽 구조(50)에 의해 형성된 차폐 공간이다.
제1 디바이스 그룹(20) 및 제2 디바이스 그룹(30)이 예로서 사용된다. 제1 디바이스 그룹(20)과 제2 디바이스 그룹(30) 사이에서 전자기적 격리가 수행되는 경우, 격벽 구조(50)는 제1 디바이스 그룹(20)과 제2 디바이스 그룹(30)에 대해 전자기적 격리를 수행하도록 구성된다. 적어도 2개의 디바이스 그룹, 예를 들어 3개 또는 4개의 디바이스 그룹이 존재할 때, 격벽 구조(50)는 적어도 2개의 디바이스 그룹 내에서 매 2개의 인접 디바이스 그룹 사이에서 전자기적 격리를 수행할 수 있어야 함을 이해해야 한다. 패키징 모듈이 몰드 화합물(40)을 갖는 경우, 격벽 구조(50)는 격벽 구조(50)의 배치를 용이하게 하기 위해 몰드 화합물(40) 내에 내장될 수 있다.
매 2개의 인접 디바이스 그룹 사이의 격벽 구조(50)는 유사한 구조를 갖는다. 따라서, 제1 디바이스 그룹(20)과 제2 디바이스 그룹(30) 사이의 격벽 구조(50)가 설명을 위한 예로서 사용된다.
도 2a와 도 2b를 함께 참조하면, 도 2b는 격벽 구조의 국소 평면도이다. 설명의 편의를 위해 a 방향과 b 방향을 정의한다. a 방향은 제1 디바이스 그룹(20) 및 제2 디바이스 그룹(30)의 배열 방향이고, b 방향은 제1 디바이스 그룹(20)과 제2 디바이스 그룹(30) 사이에 신호 격리가 요구되는 방향이다. b 방향과 a 방향이 위치하는 평면은 기판(10)의 지지 표면과 평행하다. b 방향은 a 방향에 수직이거나 a 방향과 각도를 형성할 수 있는데, 각도는 0°보다 크고 90°보다 작은 임의의 예각일 수 있으며, 예를 들어, 각도는 5°, 10°, 30°, 50°, 60° 또는 89°일 수 있다.
격벽 구조(50)는 제1 디바이스 그룹(20)과 제2 디바이스 그룹(30) 사이에 위치하며, 격벽 구조(50)의 길이 방향은 제1 디바이스 그룹(20)과 제2 디바이스 그룹(30) 사이에 신호 격리가 필요한 방향으로 설정되고, 즉, 격벽 구조(50)의 길이 방향은 b 방향을 따른다.
격벽 구조(50)는 전도성 필러(51)와 전도성 접착제(52)가 혼합된 구조이다. 격벽 구조(50)는 복수의 전도성 필러(51)를 포함하고, 복수의 전도성 필러(51)는 2개의 열로 배열된다. 각 전도성 필러 열의 전도성 필러(51)는 b 방향으로 배열되고, 2개의 전도성 필러 열은 a 방향으로 배열된다. 2개의 전도성 필러(51) 열 중에서 a 방향으로 2개의 인접한 전도성 필러(51) 사이에 갭이 형성되고, b 방향으로 2개의 인접한 전도성 필러(51) 사이에도 갭이 형성된다. 선택적인 솔루션에서, 2개의 전도성 필러 열 내의 전도성 필러들(51)은 하나씩 정렬되고, 즉, 2개의 전도성 필러(51)가 a 방향에서 일렬로 배열되고, 복수의 전도성 필러(51)는 행렬로 배열된다.
전도성 필러(51)가 기판(10) 상에 배치될 경우, 전도성 필러(51)는 기판(10)의 접지층에 전기적으로 접속된다. 패키징 모듈이 몰드 화합물(40)을 갖는 경우, 몰드 화합물(40)은 제1 디바이스 그룹(20), 제2 디바이스 그룹(30), 및 복수의 전도성 필러(51)를 감싼다. 또한, 몰드 화합물(40) 상에 홈(도면에는 도시되지 않음, 홈의 모양에 대해서는 전도성 접착제(52)의 모양을 참조할 수 있음)이 제공되며, 홈은 전도성 접착제(52)를 수용하도록 구성된다. 홈을 충진할 때, 전도성 접착제(52)는 전도성 필러(51)에 전기적으로 접속되어 격벽 구조체(50)를 형성한다.
홈이 형성될 때, 홈은 2개의 인접한 전도성 필러(51) 열 사이에 형성되며, 홈의 길이 방향은 b 방향을 따른다. 도 2b에서, 예를 들어, 홈은 직사각형 홈이지만, 본 출원의 이 실시예에서 제공되는 홈은 대안적으로 타원형 또는 긴 허리 모양과 같은 다른 모양일 수 있다. 홈의 모양과 관계없이, 각 전도성 필러(51)의 측벽의 일부만이 홈 내에 노출되고 일부는 몰드 화합물(40)에 의해 감싸지는 것이 보장되어야 한다. 도 2b에 도시된 직사각형 홈은 예로서 사용되며, 홈의 하단 벽은 기판(10)의 지지 표면이다. 각 전도성 필러(51)의 측벽의 일부는 홈 내에서 노출되고, 즉, 각 전도성 필러(51)의 구조의 일부는 홈 내로 돌출된다.
홈은 다양한 공정을 사용하여 제조될 수 있다. 예를 들어, 홈은 레이저 식각에 의하거나 또는 다른 식각 방식으로 형성될 수 있다. 레이저 절단에서는, 집속된 고출력 밀도의 레이저 빔에 의해 공작물이 조사되어, 조사된 재료는 급속히 용융, 기화, 융제(ablate)되거나 발화점에 도달하고, 빔과 동축의 고속 공기 흐름을 사용하여 용융된 재료를 동시에 날려 보내어 공작물을 절단한다. 레이저 절단 방식에서는 홈 개방의 정확성이 보장될 수 있어 전도성 필러(51)의 측벽의 일부가 홈 내로 노출되는 것이 보장된다.
홈을 충진할 때, 전도성 접착제(52)는 홈 전체를 완전히 충진한다. 충진된 전도성 접착제(52)는 홈 내에서 노출된 각 전도성 필러(51)의 측벽의 일부를 감싸고, 전도성 필러(51)에 도통 가능하게 접속된다. 도 2a 및 도 2b로부터, 전도성 접착제(52)가 배치될 때, 전도성 접착제(52)는 임의의 인접한 전도성 필러들(51) 사이의 갭을 충진하고, 임의의 인접한 전도성 필러들(51)은 전도성 접착제(52)를 사용하여 전기적으로 접속되므로, 전도성 필러(51)와 전도성 접착제(52)는 벽과 같은 구조를 형성하는 것을 알 수 있다. 전도성 필러(51)와 전도성 접착제(52)의 배치 방식을 참조하면, 격벽 구조(50)는 전도성 필러(51)를 주 구조로 사용하고 전도성 접착제(52)를 접속 구조로 사용하여 복수의 전도성 필러(51)를 직렬로 접속함으로써 형성된 벽 구조로 보일 수 있다. 전도성 필러(51) 및 전도성 접착제(52)가 선택될 때, 전도성 필러(51)의 전도율은 전도성 접착제(52)의 전도율보다 크므로, 격벽 구조체(50)의 전도율은 전도성 필러(51)의 사용에 의해 증가될 수 있다. 또한, 전도성 필러(51)와 전도성 접착제(52)를 혼합하여 격벽 구조(50)가 형성될 경우, 전도성 필러(51)의 측면 표면(몰드 화합물(40)에 의해 감싸진 측벽의 일부의 표면)이 전자기 신호 반사 표면으로 사용되어, 격벽 구조(50)에 의한 전자기 신호의 반사를 향상시키고 격벽 구조(50)의 격리도를 향상시킬 수 있다.
선택적인 솔루션에서, 홈 내에서 노출된 전도성 필러(51)의 측벽의 일부의 면적은 전도성 필러(51)의 측벽 면적의 1/4 내지 1/2을 차지한다. 예를 들어, 홈 내에서 노출된 전도성 필러(51)의 측벽의 일부의 면적은 전도성 필러의 측벽 전체 면적의 1/2, 1/3, 또는 1/4과 같은 다양한 비율을 차지한다. 이런 배열 방식에서는, 전도성 필러(51)와 전도성 접착제(52) 사이의 접촉 면적이 보장되고, 격벽 구조(50)의 저항이 감소하며, 전도성 접착제(52)의 양도 감소될 수 있다.
선택적인 솔루션에서, 격벽 구조(50)의 체적(V2)에 대한 복수의 전도성 필러(51)의 총 체적(V1)의 비율은 10% 이상 30% 이하이다. 복수의 전도성 필러(51)의 총 체적(V1)은 복수의 전도성 필러(51)의 체적들(v)의 합이고, 격벽 구조(50)의 체적(V2)은 복수의 전도성 필러(51)의 총 체적(V1)과 전도성 접착제(52)의 체적(V3)의 합이다. 예를 들어, V1:V2의 비율은 10%, 15%, 20%, 25% 또는 30%와 같이 10% 내지 30% 사이의 임의의 값일 수 있다. 이러한 비율이 사용될 경우, 배치된 전도성 필러(51)가 전체 격벽 구조(50)의 전도성을 향상시킬 수 있음을 보장할 수 있다. 또한, 이러한 비율의 전도성 필러(51)가 사용되고 격벽 구조(50)의 총 체적(V2)이 변경되지 않을 경우, 전도성 접착제(52)의 양은 종래 기술에서 전도성 접착제를 사용하여 제조된 동일 체적 격벽 구조에 비해 10% 내지 30% 감소될 수 있다.
선택적인 솔루션에서, 전도성 필러들(51) 사이의 거리는 50㎛ 이상 100㎛ 이하가 되어 종래 기술의 홈 개방 공정을 충족시키고 홈의 크기를 감소시키며, 이에 의해 전도성 접착제(52)의 양을 감소시킨다. 예를 들어, 전도성 필러들(51) 사이의 거리는, 50㎛, 80㎛, 또는 100㎛와 같이, 50㎛ 내지 100㎛ 사이의 임의의 거리일 수 있다. 전도성 필러들(51) 사이의 거리는 a 방향으로 2개의 인접한 전도성 필러(51) 사이의 거리와 b 방향으로 2개의 인접한 전도성 필러(51) 사이의 거리를 포함하는 것으로 이해되어야 한다.
전도성 필러(51)는 다양한 재료로부터 제조된 전도성 필러일 수 있다. 예를 들어, 전도성 필러(51)는 구리, 알루미늄, 철, 은 또는 금과 같은 일반적인 전도성 재료로부터 제조될 수 있다. 전도성 필러(51)는 전도율이 좋고 상대적으로 비용이 저렴한 구리 필러인 것이 바람직하다. 전도성 접착제(52)에 은 접착제를 사용하고 전도성 필러(51)에 구리 필러를 사용할 경우, 격벽 구조(50)의 비용을 줄일 수 있다. 또한, 전도성 필러(51)와 전도성 접착제(52)의 이러한 배열 방식에서는, 전도성 접착제(52)의 양을 더욱 줄일 수 있고 격벽 구조(50)의 비용을 더욱 줄일 수 있다.
전도성 필러(51)는 다양한 모양일 수 있다. 예를 들어, 전도성 필러(51)는 직사각형, 타원형, 원기둥과 같은 다양한 모양의 필러일 수 있다. 본 출원의 이 실시예에서, 전도성 필러(51)는 원기둥인 것이 바람직하다. 한편으로는 제조가 편리하고 다른 한편으로는 전도성 필러가 전도성 접착제(52)에 편리하게 접속될 수 있다. 또한, 전도성 필러(51)는 일정 직경을 갖는 곧은 원기둥이거나 가변 직경을 갖는 테이퍼형 필러일 수 있는데, 이는 특정 응용 동안의 실제 요건에 기초하여 결정될 수 있다.
선택적인 솔루션에서, 전도성 필러(51)가 원기둥일 때, 전도성 필러(51)의 직경은 전도성 필러(51)가 특정 체적을 갖는 것을 보장하기 위해 20㎛ 이상 50㎛ 이하이다. 예를 들어, 전도성 필러(51)의 직경은, 20㎛, 25㎛, 30㎛, 35㎛, 40㎛, 45㎛, 또는 50㎛와 같이, 20㎛ 내지 50㎛ 사이의 임의의 크기일 수 있다.
전도성 필러(51)가 기판(10)의 접지층에 전기적으로 접속되는 경우, 각 전도성 필러(51)는 기판(10) 상의 패드를 사용하여 접지층에 전기적으로 접속된다. 전도성 필러(51)는 상이한 방식으로 패드에 접속될 수 있다. 예를 들어, 와이어 본딩 공정을 사용하여 기판(10) 상에 2개의 전도성 필러(51) 열을 주입할 수 있다. 와이어 본딩(wire bonding)은 가느다란 금속 와이어를 통해 열, 압력 또는 초음파 에너지를 사용하여 금속 리드를 기판(10)의 패드에 견고하게 접착하는 것이다. 대안적으로, 전도성 필러들(51)은 아르곤 아크 용접 또는 레이저 용접과 같은 상이한 용접 방식으로 도통 가능하게 접속될 수 있다.
선택적인 솔루션에서, 기판(10)의 패드의 직경은 전도성 필러(51)의 직경보다 크다. 예를 들어, 패드의 직경은 전도성 필러(51)의 직경보다 큰, 60㎛, 70㎛, 또는 80㎛와 같은 다양한 크기일 수 있다. 상대적으로 큰 크기의 패드가 사용될 경우 전도성 필러(51)와 패드 사이의 용접이 용이하고, 전도성 필러(51)와 접지층 사이의 전기적 접속 효과도 상대적으로 큰 크기의 패드를 사용함으로써 향상될 수 있다.
선택적인 솔루션에서, 기판(10)의 패드의 일부는 홈 내에서 노출되고, 전도성 접착제(52)가 홈을 충진할 때, 전도성 접착제(52)는 홈 내에서 노출된 패드에 전기적으로 접속될 수 있다. 격벽 구조(50)와 접지층 사이의 전기적 접속 효과가 향상되고, 격벽 구조(50)의 전자기적 격리 효과가 더욱 향상된다.
격벽 구조(50)가 차폐 마스크(60)에 전기적으로 접속될 경우, 이는 격벽 구조(50)의 상단과 측벽이 차폐 마스크의 상단 벽과 측벽에 각각 전기적으로 접속되는 것, 즉, 격벽 구조(50)의 상단이 차폐 마스크(60)의 상단 벽에 전기적으로 접속되거나 격벽 구조(50)의 측단이 차폐 마스크(60)의 측벽에 전기적으로 접속되는 것을 포함하지만, 이에 제한되는 것은 아니다. 설명의 편의를 위해, 도 2a에는 c 방향이 도입되고, c 방향은 기판(10)의 지지 표면에 수직이고, c 방향은 a 방향 및 b 방향에 각각 수직이다. 도 2a에 도시된 바와 같이, 격벽 구조(50)의 높이는 c방향을 따른 것이고, 격벽 구조(50)의 상단은 기판(10)으로부터 멀어지는 쪽을 향하는 격벽 구조(50)의 단부 표면을 지칭한다. 격벽 구조(50)가 배치될 때, 격벽 구조(50)의 상단은 차폐 마스크(60)의 상단 표면(제1 디바이스 그룹(20)이 배치되는 기판(10)의 배치 표면과 마주보는 차폐 마스크(60)의 표면)에 전기적으로 접속된다. 차폐 마스크(60)에 금속 층이 사용되고, 격벽 구조(50)가 몰드 화합물(40)의 외부로 노출되며, 금속 층이 몰드 화합물(40) 상에 형성될 때, 금속 층은 격벽 구조(50)의 상단을 덮고 격벽 구조(50)에 전기적으로 접속된다.
격벽 구조(50)의 상단은 상이한 방식으로 차폐 마스크(60)의 상단 표면에 전기적으로 접속될 수 있다. 예를 들어, 차폐 마스크(60)는 전도성 접착제(52)만을 사용하여 격벽 구조(50)에 전기적으로 접속되고, 전도성 필러(51)는 차폐 마스크(60)에 직접 전기적으로 접속되지 않는다. 도 2a에 도시된 바와 같이, 차폐 마스크(60)는 전도성 접착제(52)를 덮고 전도성 접착제(52)에 전기적으로 접속된다. 전도성 필러(51)와 차폐 마스크(60) 사이에는 갭이 형성되고, 전도성 필러(51)는 전도성 접착제(52)를 사용하여 차폐 마스크(60)에 전기적으로 접속된다. 예를 들어, 전도성 필러(51)와 차폐 마스크(60) 사이에 형성되는 갭은 300㎛ 이하이다. 구체적으로, 전도성 필러(51)와 차폐 마스크(60) 사이의 갭은 c 방향으로 10μm, 20μm, 50μm, 100μm, 120μm, 150μm, 200μm, 250μm, 290μm 또는 300μm와 같이 300μm 이하 크기의 임의의 갭일 수 있다. 이러한 구조가 사용될 경우, 전도성 필러(51)의 길이는 차폐 마스크(60)의 내벽으로부터의 최소 거리가 300㎛ 이하인 것을 충족시켜 전도성 필러(51)가 충분한 높이를 갖는 것을 보장함으로써, 제1 디바이스 그룹(20)과 제2 디바이스 그룹(30) 사이의 격리 효과를 향상시킨다. 격벽 구조(50)가 차폐 마스크(60)에 접속될 때, 대안적으로 격벽 구조는 전도성 필러(51)를 사용하여 차폐 마스크(60)에 접속될 수 있다. 즉, 전도성 필러(51)의 상단은 차폐 마스크(60)의 내벽과 접촉하고, 전도성 필러는 차폐 마스크에 직접 접속된다. 전도성 필러(51)가 차폐 마스크(60)에 직접 접속될 때, 복수의 전도성 필러(51)는 제1 디바이스 그룹(20)을 제2 디바이스 그룹(30)으로부터 격리시키고, 제1 디바이스 그룹(20)과 제2 디바이스 그룹(30) 사이의 격리 효과가 향상될 수 있다.
본 출원의 이 실시예에서 제공되는 격벽 구조(50)의 효과의 이해를 용이하게 하기 위해, 다음은 도 3을 참조하여 격벽 구조를 설명한다. 도 3은 다음 표의 상이한 주파수 신호에 대한 상이한 전기 전도율 재료의 시뮬레이션 개략도의 예이다. 도 3으로부터, 전도율이 낮은 구조의 전자기 차폐 효율이 전도율이 높은 구조의 전자기 차폐 효율보다 낮다는 것을 알 수 있다. 예를 들어, 저주파 신호에 대한 차폐 효율은 15db에 달할 수 있고, 고주파 신호에 대한 차폐 효율은 2 내지 8db에 달할 수 있다. 종래 기술에서의 금속 접착제 재료는 다공성 구조이고, 그 전기 전도율은 약 5e5 S/m인데, 이는 순수한 구리 재료의 전기 전도율 (5.7e7)보다 약 2 자릿수 더 낮다. 따라서, 금속 접착 재료의 전자기 효율도 좋지 않다. 그러나, 이 실시예에서 제공되는 격벽 구조(50)에는 구리 필러와 은 접착제가 혼합된 구조가 사용되고, 전체 구조의 전도성이 향상될 수 있다. 따라서, 더 나은 전자기 차폐 효과가 달성될 수 있다.
본 출원의 이 실시예에서 제공되는 패키징 모듈의 제조 과정의 이해를 용이하게 하기 위해, 다음은 패키징 모듈의 제조 과정을 상세히 설명한다.
본 출원의 실시예에 따른 패키징 모듈을 제조하는 방법은 다음 단계를 포함한다.
단계 001: 기판 상에 적어도 2개의 디바이스 그룹을 배치한다.
도 4a에 도시된 바와 같이, 이 단계는 기판(10)을 제조하는 단계를 포함하는데, 기판(10)은 인쇄 회로 보드 또는 다른 유형의 기판일 수 있다. 그러나, 기판의 유형에 관계없이, 기판(10)은 적어도 하나의 금속 배선층을 포함한다. 금속 배선층은 적어도 2개의 디바이스 그룹에 전기적으로 접속되는 회로층 및 접지층을 포함한다. 또한, 기판(10) 상에는 복수의 패드, 예를 들어, 적어도 2개의 디바이스 그룹과 전기적으로 접속되는 패드 및 차폐 구조에 전기적으로 접속되는 패드가 추가로 배치된다. 도 4b에 도시된 바와 같이, 적어도 2개의 디바이스 그룹이 배치되는 경우, 도 4b에 도시된 제1 디바이스 그룹(20) 및 제2 디바이스 그룹(30)과 같은 디바이스는 기판(10)의 지지 표면 상에 장착된다. 디바이스 그룹 내의 디바이스들은 다양한 능동 또는 수동 디바이스, 칩, 격리된 구성요소 또는 구성요소 패키지(패키지 칩)를 포함할 수 있다.
단계 002: 기판의 접지층에 전기적으로 접속되는 복수의 전도성 필러를 기판(10) 상에 배치하는데, 복수의 전도성 필러는 간격을 두고 배열되며, 복수의 전도성 필러는 매 2개의 인접한 디바이스 그룹 사이에서 격리를 수행한다.
도 4c에 도시된 바와 같이, 2개의 디바이스 그룹 사이에 신호 격리 영역이 설계되고, 와이어 본딩 공정을 사용하여 신호 격리 영역에 2개의 전도성 필러(51) 열을 주입한다. 와이어 본딩(wire bonding)은 가느다란 금속 와이어를 통해 열, 압력 또는 초음파 에너지를 사용하여 금속 리드를 기판(10)의 패드에 견고하게 접착하는 것이다. 전도성 필러(51)에는 구리 필러가 사용될 수 있으며, 구리 필러의 직경은 30㎛일 수 있고, 구리 필러에 접속되는 패드의 직경은 60㎛일 수 있다. 2개의 인접한 구리 필러의 중심 사이의 거리는 150㎛ 이상 300㎛ 이하이다. 또한, 구리 필러의 높이는 전체 시스템 인 패키지의 몰드 화합물 높이 이하로 설정되며, 가능한 높이 범위는 0.1mm 내지 1.5mm이다.
단계 003: 복수의 전도성 필러 사이의 갭을 전도성 접착제로 충진하고, 전도성 접착제와 인접 전도성 필러를 전기적으로 접속한다.
도 4d에 도시된 바와 같이, 몰드 화합물(40)은 제1 디바이스 그룹(20), 제2 디바이스 그룹(30), 및 복수의 전도성 필러(51)를 감싸도록 배치되어 제1 디바이스 그룹(20), 제2 디바이스 그룹(30), 및 복수의 전도성 필러(51)를 패키징한다. 예를 들어, 몰드 화합물(40)은 에폭시 수지, 아크릴 수지 재료, 유전체 재료, 열경화성 재료, 열가소성 재료, 고무 또는 다른 격리 재료로부터 제조될 수 있다. 이러한 제조 공정을 통해, 주입 공정을 사용하여 몰딩 툴에서 격리층이 형성될 수 있다. 적어도 2개의 디바이스 그룹이 존재할 때, 몰드 화합물(40)은 적어도 2개의 디바이스 그룹을 감싼다.
도 4e에 도시된 바와 같이, 2개의 인접한 전도성 필러 열 사이에는 하나의 홈이 제공되고, 각 전도성 필러의 측벽의 일부는 몰드 화합물에 의해 감싸지고, 측벽의 일부는 홈 내에서 노출된다. 구체적으로, 구리 필러 영역(2개의 인접한 구리 필러 열 사이)에서 레이저를 사용하여 홈(41)을 식각한다. 예를 들어, 레이저 절단 공정이 사용될 수 있다. 레이저 절단은 집속된 고출력 밀도의 레이저 빔에 의해 공작물이 조사되어, 조사된 재료는 급속히 용융, 기화, 융제되거나 발화점에 도달하고, 빔과 동축의 고속 공기 흐름을 사용하여 용융된 재료를 동시에 날려 보내어 공작물을 절단한다. 선택적 홈 개방은 몰드 화합물(40)에 의해 사용되는 재료의 상이한 파장의 레이저 에너지에 대한 흡수 감도에 기초하여 구현될 수 있다. 홈 개방 동안, 몰드 화합물(40)의 격리 재료만이 선택적으로 제거되고, 전도성 필러(51)는 제거되지 않은 상태로 남게 된다. 따라서, 홈(41) 내에서 각 전도성 필러(51)의 측벽의 일부가 노출된다. 선택적으로, 홈의 폭은 100㎛ 이상 300㎛ 이하이다. 예를 들어, 홈의 폭은 100μm, 150μm, 200μm, 250μm 또는 300μm와 같이 100μm 내지 300μm 사이의 임의의 폭일 수 있다. 홈의 폭은 제1 디바이스 그룹(20) 및 제2 디바이스 그룹(30)의 배열 방향에서의 홈(41)의 폭이다. 선택적으로, 홈 개방 동안, 구리 필러의 상단은 노출되거나 노출되지 않을 수 있다.
도 4f에 도시된 바와 같이, 홈은 전도성 접착제로 충진되고, 전도성 접착제는 홈 내에서 노출된 각 전도성 필러의 측벽의 일부를 감싼다. 전도성 필러(51)와 전도성 접착제(52)는 홈을 전도성 접착제(52)로 충진함으로써 전기적으로 접속되어 격벽 구조(50)를 형성한다. 구체적으로, 식각된 홈은 전도성 접착제(52)의 재료로 충진된다. 전도성 필러(51)의 부분적으로 노출된 표면은 전도성 접착제(52)의 재료와 전기적으로 소통된다. 본 출원의 이 실시예에서 전도성 접착제(52)에는 은 접착 재료가 사용될 수 있으며, 특정 압력 및 온도 조건에서 은 접착제는 유동성을 가지고 홈 구조를 완전히 충진할 수 있으며, 은 접착제가 전도성 필러(51)와 양호하게 접촉하는 것이 보장될 수 있다. 은 접착 재료가 충진된 후, 은 접착 재료 상에서 열 경화 처리가 수행된다. 예를 들어, 100˚C 내지 175˚C에서 0.5 내지 2시간 동안 베이킹하는 경화 공정이 사용될 수 있다.
단계 004: 차폐 마스크(60)를 제조한다.
도 4g에 도시된 바와 같이, 전체 패키징 모듈의 상부 표면 및 측벽에 차폐 마스크(60)를 부착한다. 전도성 접착제(52)와 차폐 마스크(60) 사이의 전기적 도통이 구현된다. 차폐 마스크(60)는 물리적 스퍼터링 증착 공정을 사용하여 제조될 수 있다. 차폐 마스크(60)에는 스테인레스 스틸층 또는 구리층의 단일층 또는 스테인레스 스틸층과 구리층의 다층 조합 방식이 사용될 수 있다. 스테인레스 스틸 외에도, 구리, 니켈, 알루미늄과 같은 다른 증착 가능한 금속 재료가 차폐 마스크(60)에 사용될 수 있다. 또한, 차폐 마스크(60)는 금속의 화학 기상 증착, 전기 도금 등에 의해 제조될 수 있다. 제조된 차폐 마스크(60)는 격벽 구조(50) 및 기판(10)의 접지층에 전기적으로 접속된다. 차폐 마스크(60)와 격벽 구조(50) 사이의 전기적 접속 방식에 대해서는 전술한 실시예에서의 관련 구조 설명을 참조할 수 있다. 자세한 내용은 여기에서 설명되지 않는다.
이러한 설명으로부터, 이 제조 방법을 사용하여 제조된 제조된 패키징 모듈을 사용함으로써, 전도성 필러(51)와 전도성 접착제(52)는 격벽 구조(50)를 형성하고, 한편으로는 전도성 필러(51)의 전도율이 전도성 접착제(52)보다 더 크므로 격벽 구조(50)의 전도성을 향상시키고, 다른 한편으로는 전도성 필러(51)가 격벽 구조(50)의 일부로 사용되고 전도성 접착제(52)의 양을 줄일 수 있으며 전체 차폐 구조의 비용을 줄일 수 있으므로 전체 패키징 모듈의 비용을 줄일 수 있다.
도 5a는 본 출원의 실시예에 따른 시스템 인 패키지의 변형된 구조이고, 도 5b는 격벽 구조(50)의 평면도이다. 도 5a 및 도 5b의 일부 도면 부호에 대해서는 도 2a 및 도 2b의 동일한 도면 부호를 참조할 수 있다. 도 5a 및 도 5b에 도시된 격벽 구조(50)에서, 복수의 전도성 필러(51)는 2개의 열로 배열되고, 각 전도성 필러 열 내의 전도성 필러들(51)은 b 방향으로 배열되고, 2개의 전도성 필러 열은 a 방향으로 배열된다. 2개의 전도성 필러(51) 열 중에서, a 방향으로 2개의 인접한 전도성 필러(51) 사이에 갭이 형성되고, b 방향으로 2개의 인접한 전도성 필러(51) 사이에도 갭이 형성된다. 선택적인 솔루션에서, 2개의 전도성 필러(51) 열 내의 전도성 필러들(51)은 엇갈리게 배열된다. 즉, 2개의 전도성 필러(51) 열의 위치는 b 방향으로 엇갈린다. 전도성 접착제(52)가 충진될 때, 전도성 접착제(52)는 홈 내에서 노출된 각 전도성 필러(51)의 측벽의 일부를 감싼다. 도 5b에 도시된 전도성 필러(51)의 배열 방식에서는, 2개의 엇갈린 전도성 필러(51) 열 내의 전도성 필러들(51)의 더 많은 측벽이 b 방향에서 노출되어, 더 많은 전자파 신호 반사 표면이 제공될 수 있어 더 나은 전자기 차폐 효과를 달성할 수 있다.
도 6a는 본 출원의 실시예에 따른 시스템 인 패키지의 변형된 구조도이고, 도 6b는 격벽 구조(50)의 평면도이다. 도 6a 및 도 6b의 일부 도면 부호에 대해서는 도 2a 및 도 2b의 동일한 도면 부호를 참조할 수 있다. 도 6a 및 도 6b에 도시된 격벽 구조(50)에서, 복수의 전도성 필러(51)는 2개의 열로 배열된다. 전도성 접착제(52)를 충진하기 위해 매 4개의 인접한 전도성 필러(51) 사이에 하나의 충진 홀이 제공되고, 대응하는 충진 홀 내에서 각 전도성 필러(51)의 측벽의 일부가 노출된다. 도 6b에 도시된 구조가 예로서 사용된다. 임의의 인접한 4개의 전도성 필러(51) 사이에 하나의 충진 홀이 제공되고, 복수의 충진 홀은 b 방향으로 배열된다. 충진 홀과 하나의 전도성 필러(51) 열(a 방향에서 일렬로 배열된 전도성 필러(51))은 엇갈리게 배열된다. 각각의 전도성 필러(51)는 적어도 하나의 충진 홀에 대응하며, 대응하는 충진 홀 내에서 각 전도성 필러(51)의 측벽의 일부가 노출된다. 전도성 접착제(52)는 각 충진 홀을 충진하고, 전도성 접착제(52)는 대응하는 충진 홀 내에서 노출된 각 전도성 필러(51)의 측벽의 일부를 감싼다. 도 6b에 도시된 구조는 예로서 사용된다. 각 충진 홀을 충진하는 전도성 접착제(52)는 충진 홀 내에서 노출된 각 전도성 필러(51)의 측벽의 일부에 전기적으로 접속된다. 복수의 전도성 필러(51)는 충진 홀과 하나의 전도성 필러(51) 열을 엇갈리게 배열하는 방식으로 도통 가능하게 함께 접속된다. 위의 구조가 사용될 때, 도 2a 및 도 2b에 도시된 홈 개방에 비해, 은 접착제의 양을 더 줄일 수 있고, 차폐 구조의 비용을 줄일 수 있으며, 패키징 모듈의 비용도 줄일 수 있다.
선택적인 솔루션에서, 충진 홀의 직경은 100㎛ 이상 300㎛ 이하일 수 있다. 예를 들어, 충진 홀의 직경은 100㎛, 150㎛, 200㎛, 250㎛, 또는 300㎛와 같이 100㎛ 내지 300㎛ 사이의 임의의 크기일 수 있다. 이러한 홀 직경을 사용하면, 전도성 필러들(51) 사이의 전기적 접속을 보장할 수 있고, 형성된 격벽 구조(50)의 저항을 줄일 수 있으며, 전도성 접착제(52)의 양도 최대한 줄일 수 있다.
위의 구조가 사용될 때, 대응하는 제조 방법은 도 2a 및 도 2b에 대응하는 제조 방법과 유사하다. 유일한 차이점은 전도성 필러들(51) 사이의 갭을 전도성 접착제(52)로 충진하고 전도성 접착제와 전도성 필러(51)를 전기적으로 접속하는 단계에 있다. 충진 홀 구조가 사용될 때, 이 단계는 다음과 같은 것일 수 있다: 몰드 화합물(40)은 제1 디바이스 그룹(20), 제2 디바이스 그룹(30), 및 복수의 전도성 필러(51)를 감싸도록 배치된다. 구체적인 솔루션에 대해서는 도 4d의 관련 설명을 참조할 수 있다. 매 4개의 인접한 전도성 필러(51) 사이에 하나의 충진 홀이 제공되며, 각 전도성 필러(51)의 측벽의 일부는 몰드 화합물에 의해 감싸지고, 측벽의 일부는 대응하는 충진 홀 내에서 노출된다. 홀 개방 공정에 대해서는 홈 개방 공정을 참조할 수 있다. 자세한 내용은 여기에서 설명되지 않는다. 전도성 접착제(52)는 충진 홀을 충진하고, 전도성 접착제(52)는 대응하는 충진 홀 내에서 노출된 각 전도성 필러(51)의 측벽의 일부를 감싼다. 전도성 접착제(52)의 재료 및 충진 공정에 대해서는 도 4e의 관련 설명을 참조할 수 있다. 자세한 내용은 여기에서 설명되지 않는다.
도 7a는 본 출원의 실시예에 따른 시스템 인 패키지의 변형된 구조이고, 도 7b는 격벽 구조(50)의 평면도이다. 도 7a 및 도 7b의 도면 부호에 대해서는 도 2a 및 도 2b의 동일한 도면 부호를 참조할 수 있다. 도 7a 및 도 7b에 도시된 격벽 구조(50)에서, 복수의 전도성 필러(51)는 3개의 열로 배열되고, 각 전도성 필러(51) 열은 b 방향으로 배열되고, 3개의 전도성 필러(51) 열은 a 방향으로 배열된다. 3개의 전도성 필러(51) 열 중에서, a 방향에서 2개의 인접한 전도성 필러(51) 사이에 갭이 형성되고, b 방향에서 2개의 인접한 전도성 필러(51) 사이에도 갭이 형성된다. 선택적인 솔루션에서, 3개의 전도성 필러(51) 열 내의 전도성 필러들(51)은 하나씩 정렬되고, 즉, 3개의 전도성 필러(51)가 a 방향으로 일렬로 배열되고, 복수의 전도성 필러(51)는 행렬로 배열된다. 몰드 화합물(40)에는 2개의 홈이 제공되고, 2개의 홈은 b 방향으로 배열되며, 2개의 홈 사이에 하나의 전도성 필러(51) 열이 위치된다. 대응하는 홈 내에서 각 전도성 필러(51)의 측벽의 일부가 노출되며, 전도성 접착제(52)가 충진될 때, 전도성 접착제(52)는 홈 내에서 노출된 전도성 필러(51)의 측벽의 일부에 전기적으로 접속된다. 도 7a 및 도 7b로부터, 본 출원의 이 실시예에서 제공된 격벽 구조(50)에서는 대안적으로 복수의 전도성 필러(51) 열이 사용될 수 있고, 제1 디바이스 그룹(20)을 제2 디바이스 그룹(30)으로부터 격리시키는 효과도 달성될 수 있음을 알 수 있다.
도 8a는 본 출원의 실시예에 따른 시스템 인 패키지의 변형된 구조이고, 도 8b는 격벽 구조(50)의 평면도이다. 도 8a 및 도 8b의 도면 부호에 대해서는 도 2a 및 도 2b의 동일한 도면 부호를 참조할 수 있다. 도 8a 및 도 8b에 도시된 격벽 구조(50)에서, 복수의 전도성 필러(51)는 3개의 열로 배열되고, 각 열의 전도성 필러(51)는 b 방향으로 배열되고, 3개의 전도성 필러(51) 열은 a 방향으로 배열된다. 3개의 전도성 필러(51) 열 중에서, a 방향에서 2개의 인접한 전도성 필러(51) 사이에 갭이 형성되고, b 방향에서 2개의 인접한 전도성 필러(51) 사이에도 갭이 형성된다. 선택적인 솔루션에서, 3개의 전도성 필러(51) 열 내의 전도성 필러들(51)은 하나씩 정렬되고, 즉, 3개의 전도성 필러(51)가 a 방향으로 일렬로 배열되고, 복수의 전도성 필러(51)는 행렬로 배열된다. 홈이 제공될 때, 복수의 전도성 필러(51) 중 최외각 층에 있는 전도성 필러의 측벽의 일부가 홈 내에서 노출되고, 중간에 있는 전도성 필러(51)의 측벽이 홈 내에서 노출된다. 전도성 접착제(52)가 충진될 때, 전도성 접착제(52)는 홈 내에서 노출된 최외곽 층에 있는 전도성 필러(51)의 측벽의 일부를 감싼다. 도 8a 및 도 8b로부터, 본 출원의 이 실시예에서 제공된 격벽 구조(50)에서는 대안적으로 복수의 전도성 필러(51) 열이 사용될 수 있으며, 제1 디바이스 그룹(20)을 제2 디바이스 그룹(30)으로부터 격리시키는 효과도 달성될 수 있음을 알 수 있다.
도 9a는 본 출원의 실시예에 따른 시스템 인 패키지의 변형된 구조이고, 도 9b는 격벽 구조(50)의 평면도이다. 도 9a 및 도 9b의 도면 부호에 대해서는 도 2a 및 도 2b의 동일한 도면 부호를 참조할 수 있다. 도 9a 및 도 9b에 도시된 격벽 구조(50)에서, 복수의 전도성 필러(51)는 하나의 열로 배열된다. 도 9b에 도시된 바와 같이, 복수의 전도성 필러(51)는 b 방향으로 하나의 열로 배열된다. b 방향에서, 인접한 전도성 필러들(51) 사이에는 갭이 존재한다. 전도성 접착제(52)는 그 갭을 충진하고, 전도성 접착제(52)와 복수의 전도성 필러(51)가 엇갈리게 배열되어, 복수의 전도성 필러(51)는 전기적으로 함께 접속된다. 구체적으로 전도성 접착제(52)가 배치될 때, 몰드 화합물(40)에는 다수의 충진 홀이 제공되며, 각 충진 홀은 임의의 2개의 인접한 전도성 필러(51) 사이에 제공된다. 도 9b에 도시된 바와 같이, 복수의 충진 홀은 b 방향으로 배열되고, 충진 홀과 전도성 필러(51)는 엇갈리게 배열된다. 각 전도성 필러(51)는 적어도 하나의 충진 홀에 대응하며, 대응하는 충진 홀 내에서 각 전도성 필러(51)의 측벽의 일부가 노출된다. 전도성 접착제(52)가 충진될 때, 전도성 접착제(52)는 각 충진 홀을 충진하고, 전도성 접착제(52)는 대응하는 충진 홀 내에서 노출된 각 전도성 필러(51)의 측벽의 일부를 감싼다. 즉, 각 충진 홀의 전도성 접착제(52)는 그 충진 홀 내에서 노출된 전도성 필러(51)의 측벽의 일부를 감싼다. 도 9b에 도시된 구조로부터, 제1 디바이스 그룹(20)을 제2 디바이스 그룹(30)으로부터 격리시키기 위해, b 방향을 따르는 길이 방향을 갖는 격벽 구조(50)는 전도성 필러(51)와 전도성 접착제(52)를 엇갈리게 배열하는 방식으로도 형성될 수 있음을 알 수 있다.
선택적인 솔루션에서, 충진 홀의 직경은 100㎛ 이상 300㎛ 이하일 수 있다. 예를 들어, 충진 홀의 직경은 100㎛, 150㎛, 200㎛, 250㎛, 또는 300㎛와 같이 100㎛ 내지 300㎛ 사이의 임의의 크기일 수 있다. 이러한 홀 직경이 사용될 때, 전도성 필러들(51) 사이의 전기적 접속을 보장할 수 있고, 형성된 격벽 구조(50)의 저항을 줄일 수 있으며, 전도성 접착제(52)의 양도 최대한 줄일 수 있다.
위의 구조가 사용될 때, 대응하는 제조 방법은 도 2a 및 도 2b에 대응하는 제조 방법과 유사하다. 유일한 차이점은 전도성 필러들(51) 사이의 갭을 전도성 접착제(52)로 충진하고 전도성 접착제와 전도성 필러(51)를 전기적으로 접속하는 단계에 있다. 충진 홀 구조가 사용될 때, 이 단계는 다음과 같은 것일 수 있다: 몰드 화합물(40)은 제1 디바이스 그룹(20), 제2 디바이스 그룹(30) 및 복수의 전도성 필러(51)를 감싸도록 배치된다. 구체적인 솔루션에 대해서는 도 4d의 관련 설명을 참조할 수 있다. 매 2개의 인접한 전도성 필러(51) 사이에는 하나의 충진 홀이 제공되고, 각 전도성 필러(51)의 측벽의 일부는 몰드 화합물에 의해 감싸지고, 측벽의 일부는 대응하는 충진 홀 내에서 노출된다. 홀 개방 공정에 대해서는 홈 개방 공정을 참조할 수 있다. 자세한 내용은 여기에서 설명되지 않는다. 전도성 접착제(52)는 충진 홀을 충진하고, 전도성 접착제(52)는 대응하는 충진 홀 내에서 노출된 각 전도성 필러(51)의 측벽의 일부를 감싼다. 전도성 접착제(52)의 재료 및 충진 공정에 대해서는 도 4e의 관련 설명을 참조할 수 있다. 자세한 내용은 여기에서 설명되지 않는다.
도 2b, 도 5b, 도 6b, 도 7b 및 도 8b로부터, 본 출원의 실시예에서 제공되는 복수의 전도성 필러(51)는 복수의 열로 배열될 수 있으며, 각 열의 방향은 격벽 구조의 길이 방향임을 알 수 있다. 전도성 접착제(52)는 2개의 인접한 전도성 필러(51) 열 사이를 충진하고, 전도성 필러(51)의 측벽의 일부는 전도성 접착제(52)를 사용하여 감싸지므로, 복수의 전도성 필러(51)는 함께 전기적으로 접속되어 측벽 구조(50)를 형성할 수 있다. 물론, 대안적으로, 전도성 필러(51)는 하나의 열로 배열될 수 있다. 도 9b에 도시된 바와 같이, 복수의 전도성 필러(51)는 또한 함께 전기적으로 접속되어 격벽 구조(50)를 형성할 수 있다. 위의 예의 몇몇 격벽 구조(50)에서, 모든 격벽 구조(50)는 일직선으로 배열된다는 것을 이해해야 한다. 그러나, 본 출원의 이 실시예에서 사용된 격벽 구조(50)는 전술한 직선형에 한정되지 않고, 대안적으로 다른 방식이 사용될 수 있다. 격벽 구조(50)가 전도성 필러(51)와 전도성 접착제(52)가 함께 혼합된 방식으로 형성된다면, 그 격벽 구조(50)는 본 출원의 이 실시예에서 적용될 수 있다. 예를 들어, 격벽 구조(50)에는 S자 모양, 아크 모양, 물결 모양과 같은 다양한 모양이 대안적으로 사용될 수 있다. 격벽 구조(50)가 다양한 모양일 때, 전도성 필러(51)의 대응하는 배열 방식 및 전도성 접착제(52)의 충진 방식은 격벽 구조(50)의 모양에 맞춰질 수 있다.
복수의 디바이스 그룹이 존재할 때, 복수의 격벽 구조(50)가 또한 존재할 수 있으며, 격벽 구조(50)의 배열 방식은 디바이스 그룹의 배열 방식에 대응한다. 예를 들어, 복수의 디바이스 그룹이 어레이로 배열된 경우, 격벽 구조(50)는 또한 그리드를 형성할 수 있고, 이에 대응하여 각 그리드는 하나의 디바이스 그룹을 수용할 수 있다. 각 그리드는 3개, 4개 또는 5개와 같은 상이한 수량의 격벽 구조(50)에 의해 둘러싸일 수 있다. 복수의 디바이스 그룹이 일렬로 배열될 때, 복수의 격벽 구조(50)가 또한 존재할 수 있으며, 복수의 격벽 구조(50)는 병렬로 배열되고, 디바이스 그룹을 수용하기 위한 공간은 2개의 인접한 격벽 구조 사이에서 격리된다.
본 출원의 실시예는 전자 디바이스를 더 제공하며, 전자 디바이스는 스마트폰, 스마트 워치 또는 무선 라우터 등의 소형 휴대용 전자 디바이스와 같은 통신 기능을 갖는 전자 디바이스이다. 이러한 전자 디바이스는 무선 주파수 간섭에 민감한 Wi-Fi, 블루투스 및 셀룰러 신호와 관련된 무선 주파수 송수신기 회로와 같은 디바이스와, 프로세서 및 메모리와 같은 클록 신호를 필요로 하는 다른 디바이스를 포함한다.
본 출원의 이 실시예에서 제공된 전자 디바이스는 회로 보드 및 전술한 것 중 어느 하나에 따른 패키징 모듈을 포함하고, 패키징 모듈은 회로 보드에 고정되고, 회로 보드는 기판에 전기적으로 접속된다. 도 10에 도시된 스마트 워치가 예로서 사용된다. 스마트 워치는 하우징(100), 하우징(100) 내에 배치된 회로 보드(200), 회로 보드(200) 상에 배치된 패키징 모듈(300)을 더 포함한다. 회로 보드(200)은 패키징 모듈(300)의 기판에 전기적으로 접속되어, 기판 내의 디바이스의 기능을 구현한다. 선택적으로, 회로 보드(200)는 또한 패키징 모듈(300)의 기판으로 사용될 수 있어 전자 디바이스의 구조를 단순화할 수 있다. 이 구조로, 전도성 필러와 전도성 접착제는 격벽 구조를 형성한다. 한편, 전도성 필러가 격벽 구조의 일부로서 사용될 때, 전도성 필러의 전도율이 전도성 접착제의 전도율보다 높아 격벽 구조의 전도율을 향상시킬 수 있다. 다른 한편, 전도성 필러가 격벽 구조의 일부로서 사용될 때, 전도성 접착제의 양을 줄일 수 있고, 전체 차폐 구조의 비용을 줄일 수 있어 전체 전자 디바이스의 비용을 줄일 수 있다.
당업자는 본 출원의 사상 및 범위를 벗어나지 않으면서 본 출원에 대해 다양한 수정 및 변형을 할 수 있음이 명백하다. 본 출원의 수정 및 변형이 다음 청구범위 및 그 균등 기술에 의해 정의되는 보호 범위 내에 속한다면, 본 출원은 이러한 수정 및 변형을 포함하도록 의도된다.
Claims (14)
- 기판과, 상기 기판 상에 배치된 적어도 2개의 디바이스 그룹과, 상기 적어도 2개의 디바이스 그룹을 차폐하도록 구성된 차폐 구조를 포함하는 패키징 모듈로서,
상기 차폐 구조는 격벽 구조를 포함하고, 상기 격벽 구조는 상기 적어도 2개의 디바이스 그룹의 매 2개의 인접한 디바이스 그룹 사이에서 전자기적 격리를 수행하도록 구성되고,
상기 격벽 구조는 복수의 전도성 필러(conductive pillars)와 전도성 접착제를 포함하고, 상기 복수의 전도성 필러는 상기 기판의 접지층에 전기적으로 접속되고, 상기 복수의 전도성 필러는 간격을 두고 배열되고, 상기 전도성 접착제는 모든 인접한 전도성 필러 사이의 갭을 충진하고, 상기 전도성 접착제는 인접한 전도성 필러들을 전기적으로 접속시키며,
상기 전도성 필러의 전도율은 상기 전도성 접착제의 전도율보다 큰,
패키징 모듈.
- 제1항에 있어서,
상기 차폐 구조는 차폐 마스크를 더 포함하고, 상기 차폐 마스크는 상기 기판의 표면의 적어도 일부와 마주보고 상기 기판의 접지층에 전기적으로 접속되고, 상기 적어도 2개의 디바이스 그룹은 상기 차폐 마스크 및 상기 기판에 의해 둘러싸인 공간에 위치하고,
상기 전도성 접착제는 상기 차폐 마스크에 전기적으로 접속되는,
패키징 모듈.
- 제2항에 있어서,
상기 전도성 필러는 상기 차폐 마스크의 내벽과 접촉하는,
패키징 모듈.
- 제2항에 있어서,
상기 전도성 필러와 상기 차폐 마스크 사이에는 갭이 형성되고, 상기 전도성 접착제는 상기 차폐 마스크와 상기 전도성 필러 사이의 갭을 충진하는,
패키징 모듈.
- 제3항에 있어서,
상기 전도성 필러와 상기 차폐 마스크 사이에 상기 갭이 형성될 때, 상기 갭은 300㎛ 이하인,
패키징 모듈.
- 제1항 내지 제5항 중 어느 한 항에 있어서,
상기 복수의 전도성 필러는 복수의 열로 배열되고, 상기 열의 방향은 상기 격벽 구조의 길이 방향이고,
상기 패키징 모듈은 몰드 화합물을 더 포함하고, 상기 적어도 2개의 디바이스 그룹은 모두 상기 몰드 화합물 내에 플라스틱 패키징되고(plastically packaged), 각 전도성 필러의 측벽의 일부는 상기 몰드 화합물에 의해 감싸지고,
2개의 인접한 전도성 필러 열 사이에 하나의 홈이 제공되고, 각 전도성 필러의 측벽의 일부는 상기 홈 내에서 노출되며,
상기 전도성 접착제는 상기 홈을 충진하고, 상기 홈 내에서 노출된 각 전도성 필러의 측벽의 상기 일부를 감싸는,
패키징 모듈.
- 제1항 내지 제5항 중 어느 한 항에 있어서,
상기 복수의 전도성 필러는 복수의 열로 배열되고, 상기 열의 방향은 상기 격벽 구조의 길이 방향이고,
상기 패키징 모듈은 몰드 화합물을 더 포함하고, 상기 적어도 2개의 디바이스 그룹은 모두 몰드 화합물 내에 플라스틱 패키징되고, 각 전도성 필러의 측벽의 일부는 상기 몰드 화합물에 의해 감싸지고,
매 4개의 인접한 전도성 필러 사이에 하나의 충진 홀이 제공되고, 각 전도성 필러의 측벽의 일부는 대응하는 충진 홀 내에서 노출되고,
상기 전도성 접착제는 각 충진 홀을 충진하고, 상기 전도성 접착제는 상기 대응하는 충진 홀 내에서 노출된 각 전도성 필러의 측벽의 상기 일부를 감싸는,
패키징 모듈.
- 제1항 내지 제5항 중 어느 한 항에 있어서,
상기 복수의 전도성 필러는 하나의 열로 배열되고,
상기 패키징 모듈은 몰드 화합물을 더 포함하고, 상기 적어도 2개의 디바이스 그룹은 상기 몰드 화합물 내에 플라스틱 패키징되고, 각 전도성 필러의 측벽의 일부는 상기 몰드 화합물에 의해 감싸지고,
매 2개의 인접한 전도성 필러 사이에 하나의 충진 홀이 제공되고, 각 전도성 필러의 측벽의 일부는 대응하는 충진 홀 내에서 노출되고,
상기 전도성 접착제는 각 충진 홀을 충진하고, 상기 전도성 접착제는 상기 대응하는 충진 홀 내에서 노출된 각 전도성 필러의 측벽의 상기 일부를 감싸는,
패키징 모듈.
- 제1항 내지 제8항 중 어느 한 항에 있어서,
상기 격벽 구조의 체적에 대한 상기 복수의 전도성 필러의 총 체적의 비율은 10% 이상 30% 이하인,
패키징 모듈.
- 회로 보드 및 제1항 내지 제9항 중 어느 한 항에 따른 패키징 모듈을 포함하는 전자 디바이스로서,
상기 패키징 모듈은 상기 회로 보드에 고정되는,
전자 디바이스.
- 패키징 모듈을 제조하는 방법으로서,
기판 상에 적어도 2개의 디바이스 그룹을 배치하는 단계와,
상기 기판 상에, 상기 기판의 접지층에 전기적으로 접속된 복수의 전도성 필러를 배치하는 단계 ― 상기 복수의 전도성 필러는 간격을 두고 배열되고, 상기 복수의 전도성 필러는 매 2개의 인접한 디바이스 그룹 사이에서 격리를 수행함 ― 와,
상기 복수의 전도성 필러 사이의 갭을 전도성 접착제로 충진하고, 인접한 전도성 필러들을 전기적으로 접속시키는 단계와,
상기 전도성 필러와 상기 전도성 접착제를 사용하여 매 2개의 인접한 디바이스 그룹 사이에서 전자기적 격리를 수행하는 단계를 포함하는,
방법.
- 제11항에 있어서,
상기 기판 상에, 상기 기판의 접지층에 전기적으로 접속된 복수의 전도성 필러를 배치하는 단계 ― 상기 복수의 전도성 필러는 간격을 두고 배열되고, 상기 복수의 전도성 필러는 매 2개의 인접한 디바이스 그룹 사이에서 격리를 수행함 ― 는 구체적으로,
상기 복수의 전도성 필러를 복수의 열로 배열하는 단계와,
상기 적어도 2개의 디바이스 그룹 및 상기 복수의 전도성 필러를 감싸기 위해 몰드 화합물을 배열하는 단계와,
2개의 인접한 전도성 필러 열 사이에 하나의 홈을 제공하는 단계 ― 각 전도성 필러의 측벽의 일부는 상기 몰드 화합물에 의해 감싸지고, 상기 측벽의 일부는 상기 홈 내에서 노출됨 ― 와,
상기 홈을 상기 전도성 접착제로 충진하는 단계 ― 상기 전도성 접착제는 상기 홈 내에서 노출된 각 전도성 필러의 측벽의 상기 일부를 감쌈 ― 를 포함하는,
방법.
- 제11항에 있어서,
상기 기판 상에, 상기 기판의 접지층에 전기적으로 접속된 복수의 전도성 필러를 배치하는 단계 ― 상기 복수의 전도성 필러는 간격을 두고 배열되고, 상기 복수의 전도성 필러는 매 2개의 인접한 디바이스 그룹 사이에서 격리를 수행함 ― 는 구체적으로,
상기 복수의 전도성 필러를 복수의 열로 배열하는 단계와,
상기 적어도 2개의 디바이스 그룹 및 상기 복수의 전도성 필러를 감싸기 위해 몰드 화합물을 배열하는 단계와,
매 4개의 인접한 전도성 필러 사이에 하나의 충진 홀을 제공하는 단계 ― 각 전도성 필러의 측벽의 일부는 상기 몰드 화합물에 의해 감싸지고, 상기 측벽의 일부는 대응하는 충진 홀 내에서 노출됨 ― 와,
상기 충진 홀을 상기 전도성 접착제로 충진하는 단계 ― 상기 전도성 접착제는 상기 대응하는 충진 홀 내에서 노출된 각 전도성 필러의 측벽의 상기 일부를 감쌈 ― 를 포함하는,
방법.
- 제11항에 있어서,
상기 기판 상에, 상기 기판의 접지층에 전기적으로 접속된 복수의 전도성 필러를 배치하는 단계 ― 상기 복수의 전도성 필러는 간격을 두고 배열되고, 상기 복수의 전도성 필러는 매 2개의 인접한 디바이스 그룹 사이에서 격리를 수행함 ― 는 구체적으로,
상기 복수의 전도성 필러를 하나의 열로 배열하는 단계와,
상기 적어도 2개의 디바이스 그룹 및 상기 복수의 전도성 필러를 감싸기 위해 몰드 화합물을 배열하는 단계와,
매 2개의 인접한 전도성 필러 사이에 하나의 충진 홀을 제공하는 단계 ― 각 전도성 필러의 측벽의 일부는 상기 몰드 화합물에 의해 감싸지고, 상기 측벽의 일부는 대응하는 충진 홀 내에서 노출됨 ― 와,
상기 충진 홀을 상기 전도성 접착제로 충진하는 단계 ― 상기 전도성 접착제는 상기 대응하는 충진 홀 내에서 노출된 각 전도성 필러의 측벽의 상기 일부를 감쌈 ― 를 포함하는,
방법.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010757065.6 | 2020-07-31 | ||
CN202010757065.6A CN114068493A (zh) | 2020-07-31 | 2020-07-31 | 一种封装模组及其封装方法、电子设备 |
PCT/CN2021/107095 WO2022022314A1 (zh) | 2020-07-31 | 2021-07-19 | 一种封装模组及其封装方法、电子设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20230039697A true KR20230039697A (ko) | 2023-03-21 |
Family
ID=80037575
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020237005169A KR20230039697A (ko) | 2020-07-31 | 2021-07-19 | 패키징 모듈 및 그 패키징 방법과, 전자 디바이스 |
Country Status (7)
Country | Link |
---|---|
US (1) | US20230178496A1 (ko) |
EP (1) | EP4184574A4 (ko) |
JP (1) | JP7507960B2 (ko) |
KR (1) | KR20230039697A (ko) |
CN (1) | CN114068493A (ko) |
TW (1) | TWI797695B (ko) |
WO (1) | WO2022022314A1 (ko) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114068493A (zh) * | 2020-07-31 | 2022-02-18 | 华为技术有限公司 | 一种封装模组及其封装方法、电子设备 |
CN117238894B (zh) * | 2023-09-26 | 2024-07-09 | 江苏卓胜微电子股份有限公司 | 封装结构、芯片结构及其制备方法 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011035058A (ja) | 2009-07-30 | 2011-02-17 | Sharp Corp | 高周波モジュールおよび高周波モジュールが実装されたプリント配線基板 |
TWI540698B (zh) * | 2010-08-02 | 2016-07-01 | 日月光半導體製造股份有限公司 | 半導體封裝件與其製造方法 |
US8669646B2 (en) * | 2011-05-31 | 2014-03-11 | Broadcom Corporation | Apparatus and method for grounding an IC package lid for EMI reduction |
TWI447888B (zh) * | 2011-06-13 | 2014-08-01 | Advanced Semiconductor Eng | 具有凹部之半導體結構及其製造方法 |
CN203573810U (zh) * | 2013-12-12 | 2014-04-30 | 库柏爱迪生(平顶山)电子科技有限公司 | 一种高压断路器用的电流互感器绝缘屏蔽装置 |
JP6837432B2 (ja) * | 2015-05-11 | 2021-03-03 | 株式会社村田製作所 | 高周波モジュール |
JP6449111B2 (ja) * | 2015-06-17 | 2019-01-09 | 住友電工プリントサーキット株式会社 | シールド材、電子部品及び接着シート |
KR20170019023A (ko) * | 2015-08-10 | 2017-02-21 | 에스케이하이닉스 주식회사 | 전자기 간섭 차폐부를 갖는 반도체 패키지 및 제조 방법 |
US9721903B2 (en) * | 2015-12-21 | 2017-08-01 | Apple Inc. | Vertical interconnects for self shielded system in package (SiP) modules |
DE112016006695T5 (de) * | 2016-04-01 | 2018-12-06 | Intel IP Corporation | Gehäuse auf Antennengehäuse |
US9935075B2 (en) * | 2016-07-29 | 2018-04-03 | Invensas Corporation | Wire bonding method and apparatus for electromagnetic interference shielding |
WO2018181708A1 (ja) | 2017-03-31 | 2018-10-04 | 株式会社村田製作所 | モジュール |
CN107195587A (zh) * | 2017-06-23 | 2017-09-22 | 苏州日月新半导体有限公司 | 集成电路封装体及其制造方法 |
US10134685B1 (en) * | 2017-07-27 | 2018-11-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated circuit package and method of fabricating the same |
US10424545B2 (en) * | 2017-10-17 | 2019-09-24 | Advanced Semiconductor Engineering, Inc. | Semiconductor package device and method of manufacturing the same |
JP2019179850A (ja) | 2018-03-30 | 2019-10-17 | 三菱電機株式会社 | 高周波回路モジュール、導電板 |
US11984439B2 (en) * | 2018-09-14 | 2024-05-14 | Intel Corporation | Microelectronic assemblies |
TWI744572B (zh) * | 2018-11-28 | 2021-11-01 | 蔡憲聰 | 具有封裝內隔室屏蔽的半導體封裝及其製作方法 |
US10879169B2 (en) * | 2018-12-26 | 2020-12-29 | Qualcomm Incorporated | Integrated inductors for power management circuits |
TWI720749B (zh) | 2019-01-01 | 2021-03-01 | 蔡憲聰 | 具有封裝內隔室屏蔽的半導體封裝及其製作方法 |
CN110707072B (zh) * | 2019-09-06 | 2022-06-14 | 华为机器有限公司 | ***级封装模块及终端设备 |
CN114068493A (zh) * | 2020-07-31 | 2022-02-18 | 华为技术有限公司 | 一种封装模组及其封装方法、电子设备 |
-
2020
- 2020-07-31 CN CN202010757065.6A patent/CN114068493A/zh active Pending
-
2021
- 2021-07-19 WO PCT/CN2021/107095 patent/WO2022022314A1/zh unknown
- 2021-07-19 JP JP2023506142A patent/JP7507960B2/ja active Active
- 2021-07-19 KR KR1020237005169A patent/KR20230039697A/ko not_active Application Discontinuation
- 2021-07-19 EP EP21851432.1A patent/EP4184574A4/en active Pending
- 2021-07-29 TW TW110127858A patent/TWI797695B/zh active
-
2023
- 2023-01-30 US US18/161,227 patent/US20230178496A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
JP2023535813A (ja) | 2023-08-21 |
WO2022022314A1 (zh) | 2022-02-03 |
EP4184574A4 (en) | 2024-01-10 |
TWI797695B (zh) | 2023-04-01 |
CN114068493A (zh) | 2022-02-18 |
JP7507960B2 (ja) | 2024-06-28 |
TW202228264A (zh) | 2022-07-16 |
EP4184574A1 (en) | 2023-05-24 |
US20230178496A1 (en) | 2023-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20230178496A1 (en) | Packaging module and packaging method therefor, and electronic device | |
US5583378A (en) | Ball grid array integrated circuit package with thermal conductor | |
CN107481998B (zh) | 封装结构和电子装置 | |
KR101521255B1 (ko) | 듀얼 접속부를 구비하는 집적회로 패키지 시스템 | |
TWI468086B (zh) | 電子裝置、系統級封裝模組及系統級封裝模組的製造方法 | |
US9018741B2 (en) | Semiconductor package and manufacturing method thereof | |
CN112234048B (zh) | 电磁屏蔽模组封装结构和电磁屏蔽模组封装方法 | |
CN104022106A (zh) | 具有波导管天线的半导体封装件及其制造方法 | |
CN112103196B (zh) | 电磁屏蔽模组结构和电磁屏蔽模组结构的制备方法 | |
CN110808240A (zh) | 层叠封装结构及其制造方法 | |
KR20200107201A (ko) | 전자 소자 모듈 및 그 제조 방법 | |
CN112018055B (zh) | 电磁屏蔽散热封装结构及其制备方法 | |
JP7472287B2 (ja) | 電子素子、電子素子付き回路基板、および電子デバイス | |
US20230299018A1 (en) | Package substrate and communication device | |
CN210743941U (zh) | 层叠封装结构 | |
CN111739876B (zh) | 封装天线结构、其制作方法和电子设备 | |
CN112687636B (zh) | 一种金属陶瓷封装外壳、器件及制备方法 | |
CN106328620B (zh) | 集成电路封装体及其制造方法 | |
KR20190074724A (ko) | 반도체 패키지 및 그 제조방법 | |
US20180240738A1 (en) | Electronic package and fabrication method thereof | |
CN111554674B (zh) | 具有电磁屏蔽功能的封装体和封装工艺 | |
CN112490218A (zh) | 具有电磁屏蔽的封装结构和封装结构制作方法 | |
CN220829959U (zh) | 一种射频模组和射频器件 | |
CN114725069A (zh) | 一种封装器件及封装器件的制作方法 | |
KR100244090B1 (ko) | 패키지형 집적회로장치와 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E902 | Notification of reason for refusal |