CN112103196B - 电磁屏蔽模组结构和电磁屏蔽模组结构的制备方法 - Google Patents
电磁屏蔽模组结构和电磁屏蔽模组结构的制备方法 Download PDFInfo
- Publication number
- CN112103196B CN112103196B CN202011206345.4A CN202011206345A CN112103196B CN 112103196 B CN112103196 B CN 112103196B CN 202011206345 A CN202011206345 A CN 202011206345A CN 112103196 B CN112103196 B CN 112103196B
- Authority
- CN
- China
- Prior art keywords
- shielding
- chip
- metal
- plastic package
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title abstract description 7
- 239000000758 substrate Substances 0.000 claims description 142
- 229910052751 metal Inorganic materials 0.000 claims description 138
- 239000002184 metal Substances 0.000 claims description 138
- 239000004033 plastic Substances 0.000 claims description 137
- 239000002245 particle Substances 0.000 claims description 59
- 230000001681 protective effect Effects 0.000 claims description 59
- 238000000034 method Methods 0.000 claims description 36
- 238000004544 sputter deposition Methods 0.000 claims description 15
- 238000004519 manufacturing process Methods 0.000 claims description 14
- 229920005989 resin Polymers 0.000 claims description 12
- 239000011347 resin Substances 0.000 claims description 12
- 239000004593 Epoxy Substances 0.000 claims description 6
- UQSXHKLRYXJYBZ-UHFFFAOYSA-N Iron oxide Chemical compound [Fe]=O UQSXHKLRYXJYBZ-UHFFFAOYSA-N 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 239000010949 copper Substances 0.000 claims description 4
- 238000009713 electroplating Methods 0.000 claims description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 3
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 claims description 3
- 239000005751 Copper oxide Substances 0.000 claims description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 229910052797 bismuth Inorganic materials 0.000 claims description 3
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 claims description 3
- 238000005253 cladding Methods 0.000 claims description 3
- 229910000431 copper oxide Inorganic materials 0.000 claims description 3
- 229910021389 graphene Inorganic materials 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 239000004332 silver Substances 0.000 claims description 3
- 238000004806 packaging method and process Methods 0.000 abstract description 14
- 230000000694 effects Effects 0.000 description 25
- 238000000465 moulding Methods 0.000 description 25
- 238000005516 engineering process Methods 0.000 description 13
- 150000001875 compounds Chemical class 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- 238000000227 grinding Methods 0.000 description 8
- 229910000679 solder Inorganic materials 0.000 description 8
- 239000003822 epoxy resin Substances 0.000 description 5
- 230000017525 heat dissipation Effects 0.000 description 5
- 229920000647 polyepoxide Polymers 0.000 description 5
- 238000005520 cutting process Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000003292 glue Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 238000005192 partition Methods 0.000 description 2
- -1 polypropylene Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 239000004743 Polypropylene Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229920001155 polypropylene Polymers 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
本发明的实施例提供了一种电磁屏蔽模组结构和电磁屏蔽模组结构的制备方法，涉及芯片封装技术领域，该电磁屏蔽模组结构以及制备方法，将多个屏蔽器件贴装在第一芯片和第二芯片之间，塑封体包覆在第一芯片和第二芯片外，金属屏蔽层罩设在塑封体外，且每个屏蔽器件的金属柱分别与金属屏蔽层和模组基板电连接，从而实现电磁屏蔽，通过将屏蔽器件直接贴装在模组基板上，避免了挖槽、填充等复杂工艺，简化了工艺步骤，降低了封装难度，同时通过金属柱和金属屏蔽层实现电磁屏蔽，屏蔽效果好。
Description
技术领域
本发明涉及芯片封装技术领域，具体而言，涉及一种电磁屏蔽模组结构和电磁屏蔽模组结构的制备方法。
背景技术
随着半导体行业的快速发展，SIP模组（***级封装模组）结构广泛应用于半导体行业中。它将不同功能芯片封装后，进行堆叠，主要优势为高密度集成，封装产品尺寸小，产品性能优越，信号传输频率快等，随着电子产品运用于通信领域高频信号，故需求产品具备分区电磁屏蔽结构，防止各种芯片和元器件互相产生的电磁干扰现象发生。
现有的EMI屏蔽技术（电磁屏蔽技术）通常是直接在高频芯片周围形成金属屏蔽层实现屏蔽，屏蔽效果差；或者在塑封体上激光开槽后填充导电材料，需要通过挖槽以及填充等方式在器件之间形成分段式屏蔽结构，工艺复杂且质量难以把控，并且容易导致屏蔽效果差。
发明内容
本发明的目的包括，例如，提供了一种电磁屏蔽模组结构和电磁屏蔽模组结构的制备方法，其能够实现电磁屏蔽，并且通过将屏蔽器件直接贴装在模组基板上，避免了挖槽、填充等复杂工艺，同时屏蔽效果好。
本发明的实施例可以这样实现：
第一方面，本发明实施例提供一种电磁屏蔽模组结构，包括：
模组基板；
贴装在所述模组基板上的第一芯片和第二芯片；
多个贴装在所述模组基板上的屏蔽器件，且至少部分所述屏蔽器件设置在所述第一芯片和所述第二芯片之间；
设置在所述模组基板上，并包覆在所述第一芯片和所述第二芯片外的保护塑封体；
以及，罩设在所述保护塑封体外的金属屏蔽层；
其中，所述屏蔽器件包括多个金属柱，每个所述金属柱分别与所述金属屏蔽层和所述模组基板电性连接。
在可选的实施方式中，所述屏蔽器件还包括屏蔽基板和屏蔽塑封体，所述屏蔽基板的正面设置有接线管脚，所述屏蔽基板的背面设置有连接管脚，所述连接管脚和所述接线管脚对应并电性连接，多个所述金属柱中至少一个与所述接线管脚对应连接，所述屏蔽塑封体设置在所述屏蔽基板上，并包覆在多个所述金属柱外。
在可选的实施方式中，所述屏蔽塑封体中嵌设有导电颗粒。
在可选的实施方式中，所述导电颗粒包括铜颗粒、锡颗粒、铋颗粒、银颗粒、石墨烯颗粒中的至少一种。
在可选的实施方式中，所述屏蔽塑封体由环氧基树脂或硅基树脂制成。
在可选的实施方式中，至少一个所述金属柱向上延伸至所述屏蔽塑封体的表面并外露。
在可选的实施方式中，所述屏蔽基板贴装在所述模组基板上，以使所述连接管脚与所述模组基板电接触，所述金属屏蔽层覆盖所述屏蔽塑封体的表面，以使所述金属柱与所述金属屏蔽层电接触。
在可选的实施方式中，所述屏蔽塑封体贴装在所述模组基板上，以使所述金属柱与所述模组基板电接触，所述金属屏蔽层覆盖在所述屏蔽基板上，以使所述连接管脚与所述金属屏蔽层电接触。
在可选的实施方式中，所述保护塑封体内嵌设有导热颗粒。
在可选的实施方式中，所述导热颗粒包括氧化铝颗粒、氧化铜颗粒、氧化铁颗粒中至少一种。
在可选的实施方式中，所述保护塑封体由环氧基树脂或硅基树脂制成。
在可选的实施方式中，多个所述屏蔽器件围设在所述第一芯片周围，或者呈连线排布在所述第一芯片和所述第二芯片之间。
第二方面，本发明实施例提供一种电磁屏蔽模组结构的制备方法，用于制备如前述实施方式任一项所述的电磁屏蔽模组结构，包括：
在模组基板上贴装第一芯片和第二芯片；
在模组基板上贴装多个所述屏蔽器件，且至少部分所述屏蔽器件设置在所述第一芯片和所述第二芯片之间；
在模组基板上塑封形成保护塑封体，所述保护塑封体包覆在所述第一芯片和所述第二芯片外；
在所述保护塑封体外溅射形成金属屏蔽层；
其中，所述屏蔽器件包括多个金属柱，每个所述金属柱分别与所述金属屏蔽层和所述模组基板电性连接。
在可选的实施方式中，在模组基板上贴装第一芯片和第二芯片的步骤之前，还包括：
在屏蔽基板上打线形成多个所述金属柱；
在所述屏蔽基板上塑封形成屏蔽塑封体，所述屏蔽塑封体包覆在多个所述金属柱外；
其中，所述屏蔽基板的正面设置有接线管脚，所述屏蔽基板的背面设置有连接管脚，所述连接管脚和所述接线管脚对应并电性连接，多个所述金属柱中至少一个与所述接线管脚对应连接。
本发明实施例的有益效果包括，例如：
本发明提供了一种电磁屏蔽模组结构以及制备方法，将多个屏蔽器件贴装在第一芯片和第二芯片之间，塑封体包覆在第一芯片和第二芯片外，金属屏蔽层罩设在塑封体外，且每个屏蔽器件的金属柱分别与金属屏蔽层和模组基板电连接，从而实现电磁屏蔽，通过将屏蔽器件直接贴装在模组基板上，避免了挖槽、填充等复杂工艺，简化了工艺步骤，降低了封装难度，同时通过金属柱和金属屏蔽层实现电磁屏蔽，屏蔽效果好。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明第一实施例提供的电磁屏蔽模组结构在屏蔽器件反装状态下的示意图；
图2为本发明第一实施例提供的电磁屏蔽模组结构在屏蔽器件正装状态下的示意图；
图3为图1中屏蔽器件的结构示意图；
图4为本发明第一实施例提供的电磁屏蔽模组结构在第一视角下的封装结构示意图；
图5为本发明第一实施例提供的电磁屏蔽模组结构在第二视角下的封装结构示意图；
图6本发明第一实施例提供的电磁屏蔽模组结构在第三视角下的封装结构示意图；
图7为本发明第二实施例提供的电磁屏蔽模组结构的制备方法的步骤框图；
图8至图12为本发明第二实施例提供的电磁屏蔽模组结构的制备方法的工艺流程图；
图13至图16为本发明第二实施例提供的屏蔽器件的制备方法的工艺流程图。
图标：100-电磁屏蔽模组结构；110-模组基板；111-接地管脚；130-第一芯片；150-第二芯片；170-屏蔽器件；171-屏蔽基板；171a-接线管脚；171b-连接管脚；173-屏蔽塑封体；175-金属柱；180-保护塑封体；190-金属屏蔽层。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中，需要说明的是，若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，若出现术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
正如背景技术中所公开的，现有的电磁屏蔽技术通常有以下几种方式：一种是直接在芯片周围打线形成屏蔽围栏，具体地，在打线后通过点胶的方式实现金属柱175的固定，这种方式容易导致导电胶水溢胶至基板的管脚有效区域（基板表面接地管脚111设计在芯片周围），导致芯片焊接失效。一种是塑封后在塑封体上激光开槽，然后填充导电材料，需要通过挖槽以及填充等方式在器件之间形成分段式屏蔽结构，工艺复杂且质量难以把控，且激光开槽容易使得底部基板接地管脚111损伤，开槽深度不一致也容易导致填充充电材料电接触不到为以及焊接不良等问题。一种是直接利用金属溅射方式形成金属层，容易带来金属层溅射不均匀、屏蔽器件高度不好管控等问题。并且现有的电磁屏蔽技术均具有屏蔽效果差的问题。
针对上述问题，本发明实施例提供另一种新型的电磁屏蔽模组结构，需要说明的是，在不冲突的情况下，本发明的实施例中的特征可以相互结合。
第一实施例
请参考图1至图3，本实施例提供了一种电磁屏蔽模组结构100，其避免了挖槽、填充等复杂工艺，简化了工艺步骤，降低了封装难度，同时也避免了溢胶问题，屏蔽器件170高度统一，使得金属层溅射均匀，同时屏蔽效果好。
本发明实施例提供了一种电磁屏蔽模组结构100，包括模组基板110、第一芯片130、第二芯片150、多个屏蔽器件170、保护塑封体180和金属屏蔽层190，第一芯片130和第二芯片150间隔贴装在模组基板110上，多个屏蔽器件170贴装在模组基板110三个，且至少部分屏蔽器件170设置在第一芯片130和第二芯片150之间，实现分区屏蔽：保护塑封体180设置在模组基板110上，并包覆在第一芯片130和第二芯片150之外。
在本实施例中，第一芯片130和第二芯片150间隔贴装在模组基板110上，其中第一芯片130为高频芯片，其会发出高频讯号，产生大的电磁辐射，或者第一芯片130为电磁敏感芯片。第二芯片150为低频芯片，其容易受到高频讯号的影响。具体地，第一芯片130为高频射频芯片，第二芯片150为低频滤波芯片。当然，此处第一芯片130和第二芯片150仅仅为举例说明，在SIP封装模组中，但凡是需要进行电磁屏蔽的芯片，均在本发明的保护范围之内。其中第一芯片130、第二芯片150以及屏蔽器件170的贴装方式可以采用SMT（surface mounttechnology）表面贴装技术或者贴装键合技术。实现一次性将屏蔽器件170、第一芯片130和第二芯片150贴装，效率更高。
在本实施例中，模组基板110的正面贴装有第一芯片130和第二芯片150，同时在第一芯片130和第二芯片150周围设置有接地管脚111，将多个屏蔽器件170贴装在接地管脚111上，实现与模组基板110的电连接，并通过模组基板110的背面上的管脚上的锡球实现外部接地，从而实现电磁屏蔽，其模组基板110的材料可以选择聚丙烯、碳化硅、陶瓷、铜箔等，在此不作限定。
需要说明的是，本实施例中屏蔽器件170的形状为矩形柱体状，当然，也可以是圆柱形、锥台形以及梯台形等其他形状。并且，在实际构建屏蔽结构时，屏蔽器件170可采用堆叠结构，即多个屏蔽器件170堆叠形成屏蔽围栏结构，并且多个堆叠的屏蔽器件170实现电连接，对于其堆叠结构，在此不进行图示。
每个屏蔽器件170包括屏蔽基板171、屏蔽塑封体173和多个金属柱175，每个金属柱175分别与金属屏蔽层190和模组基板110电性连接。屏蔽基板171的正面设置有接线管脚171a，屏蔽基板171的背面设置有连接管脚171b，连接管脚171b和接线管脚171a对应并电性连接，多个金属柱175中至少一个与接线管脚171a对应连接，屏蔽塑封体173设置在屏蔽基板171上，并包覆在多个金属柱175外。
在本实施例中，接线管脚171a也为多个，背面的连接管脚171b也为多个，多个连接管脚171b与多个接线管脚171a一一对应并内部导通，多个金属柱175与多个接线管脚171a一一对应连接，实际制作时在多个接线管脚171a上完成金属柱175的制作，可以通过打线或者电镀方式实现，再通过塑封料将金属柱175保护起来，再通过对屏蔽塑封体173的表面研磨使得金属柱175外露。通过设置多个连接管脚171b，在贴装时与模组基板110上的多个接地管脚111焊接，可以大幅提升电导率，从而提升电磁屏蔽效果。
在本发明其他较佳的实施例中，也可以仅仅有一个或者两个金属柱175与下方的接线管脚171a连接，其余金属柱175仅仅起到支撑作用，而不起到电连接的作用，同时屏蔽基板171背面的连接管脚171b也可以设置成单个或者两个，从而有效减少模组基板110上的接地管脚111数量，并使得模组基板110上的接地管脚111设计空间缩小，节约设计空间。
需要说明的是，本实施例中多个金属柱175可以是单排设置，也可以是多排设置，对于多个金属柱175的具体排布方式，在此不做具体限定。
在本实施例中，多个屏蔽器件170提前制备好，在封装时将屏蔽器件170直接贴装在模组基板110上，并且使得屏蔽器件170可以实现正装或者反装，可根据实际贴装时自由贴装，在正装时，屏蔽基板171贴装在模组基板110上，以使连接管脚171b与模组基板110电接触，金属屏蔽层190覆盖屏蔽塑封体173的表面，以使金属柱175与金属屏蔽层190电接触。在反装时，屏蔽塑封体173贴装在模组基板110上，以使金属柱175与模组基板110电接触，金属屏蔽层190覆盖在屏蔽基板171上，以使连接管脚171b与金属屏蔽层190电接触。
需要说明的是，在实际贴装，屏蔽器件170可以自由贴装，即无需考虑屏蔽器件170的正反装直接进行贴装，大大提升了贴装效率，并且保证了电连接效果。
在本实施例中，至少一个金属柱175向上延伸至屏蔽塑封体173的表面并外露。具体地，本实施例中为所有金属柱175均向上延伸至屏蔽塑封体173的表面并外露，即多个金属柱175的高度相同，从而通过多个金属柱175实现与金属屏蔽层190或模组基板110之间的电连接，提高电磁屏蔽效果。当然，在其他较佳的实施例中，也可以仅有一个或者部分金属柱175向上延伸至屏蔽塑封体173的表面，其余金属柱175仅仅起到支撑作用。
需要说明是，在本实施例中，制备屏蔽器件170时，在形成屏蔽塑封体173后需要进行研磨，使得金属柱175外露。在其他较佳的实施例中，制备屏蔽器件170时不对屏蔽塑封体173进行研磨，这时即只能采用正装模式进行贴装屏蔽器件170，并在形成金属屏蔽层190之间对贴装、塑封后形成的保护塑封体180进行研磨，直至研磨至金属柱175外露。
在本实施例中，在制备屏蔽器件170时，可以通过控制金属柱175以及屏蔽塑封体173的高度，达到控制多个屏蔽器件170高度的目的，并且保证多个屏蔽器件170的高度一致，使得在封装时能够保证保护塑封体180的表面平整，使得溅射形成金属屏蔽层190时能够更加均匀。
在本发明其他较佳的实施例中，外露的金属柱175的表面或者屏蔽基板171的背面还设置有锡球，从而方便贴装在模组基板110上。
在本实施例中，屏蔽塑封体173中嵌设有导电颗粒。具体地，屏蔽塑封体173在成型时，在塑封料中加入导电颗粒，在塑封成型后即使得导电颗粒嵌设在屏蔽塑封体173中。通过在屏蔽塑封体173中嵌设导电颗粒，从而能够形成屏蔽网罩，进一步提升整体的屏蔽效果。
在本实施例中，屏蔽塑封体173由环氧基树脂或硅基树脂制成，优选地，采用环氧树脂制成，当然，此处屏蔽塑封体173的塑封料也仅仅是举例说明，并不起到限定作用。
在本实施例中，导电颗粒包括铜颗粒、锡颗粒、铋颗粒、银颗粒、石墨烯颗粒中的至少一种。优选地，导电颗粒为铜颗粒，进一步提升电磁屏蔽效果，同时该导电颗粒也具有良好的导热性能，提升了整体的散热效果，避免芯片产生的热量聚集在芯片周围。当然，此处导电颗粒也仅仅是举例说明，并不起到限定作用。
在本实施例中，保护塑封体180内嵌设有导热颗粒。具体地，导热颗粒采用高导热材料，包括氧化铝颗粒、氧化铜颗粒、氧化铁颗粒中至少一种。优选地，导热颗粒为氧化铝颗粒，保护塑封体180在成型时，在塑封料中加入导热颗粒，即加热氧化铝粉末，在塑封成型后即使得导热颗粒嵌设在保护塑封体180中，通过在保护塑封体180中嵌设导热颗粒，实现产品的高导热，同时氧化铝颗粒也具有一定的导电性，能够在满足产品高导热性的同时增强了电磁屏蔽效果。当然，此处导热颗粒也仅仅是举例说明，并不起到限定作用。
在本实施例中，保护塑封体180由环氧基树脂或硅基树脂制成。优选地，保护塑封体180由环氧树脂制成，当然，此处保护塑封体180的塑封料也仅仅是举例说明，并不起到限定作用。
在本实施例中，多个屏蔽器件170围设在第一芯片130周围，或者呈连线排布在第一芯片130和第二芯片150之间。其中，多个屏蔽器件170围设在第一芯片130周围时，能够实现对第一芯片130的电磁屏蔽，同时实现第一芯片130和第二芯片150之间的电磁屏蔽。多个屏蔽器件170呈连线排布在第一芯片130和第二芯片150之间，能够实现第一芯片130和第二芯片150之间的电磁屏蔽。需要说明的是，此处多个屏蔽器件170呈连线排布，指的是多个屏蔽器件170的连线呈直线或弧线，并横置在第一芯片130和第二芯片150之间，即多个屏蔽器件170形成条状的栅栏结构，横置在第一芯片130与第二芯片150之间。
请参考图4至图6，在实际SIP模组封装时，模组基板110上的独立屏蔽区域以及分区屏蔽区域可以根据设计需求设计。具体地，模组基板110上第一芯片130（高频芯片）周围的模组基板110设计有一圈接地管脚111，并且贴装一圈屏蔽器件170，实现第一芯片130的电磁屏蔽。同时，模组基板110上第二芯片150（低频芯片）周围的模组基板110设计有连线排布的屏蔽器件170，从而进一步保证了第一芯片130和第二芯片150之间的电磁屏蔽效果。此外，模组基板110上还设置有对电磁信号影响不大的芯片，例如开关芯片，其未设置有屏蔽结构。关于SIP模组的其他结构，可参考现有的SIP模组。
综上所述，本实施例提供的一种电磁屏蔽模组结构100，采用模组基板110，在模组基板110正面设计有接地管脚111，在接地管脚111上贴装屏蔽器件170，塑封形成保护塑封体180后在保护塑封体180的表面溅射形成金属屏蔽层190，屏蔽器件170的金属柱175分别与金属屏蔽层190和模组基板110电连接，并通过基板背面的管脚上实现外部接地，实现电磁屏蔽，通过将屏蔽器件170直接贴装在模组基板110上，避免了挖槽、填充等复杂工艺，简化了工艺步骤，降低了封装难度，降低了成本，避免了在保护塑封体180上激光开槽损伤模组基板110，也避免了金属柱175上直接点胶造成的溢胶问题，同时通过金属柱175和金属屏蔽层190实现电磁屏蔽，屏蔽效果好。此外，在制备屏蔽器件170时可以通过控制金属柱175和屏蔽塑封体173的高度，实现控制屏蔽器件170高度的目的，使得多个屏蔽器件170的高度一致，使得在封装时能够保证保护塑封体180的表面平整，使得溅射形成金属屏蔽层190时能够更加均匀。同时，贴装屏蔽器件170时可不用区分正装还是反装，大幅提高了贴装屏蔽器件170的效率，同时也保证了屏蔽效果。同时屏蔽塑封体173中增加导电颗粒，保护塑封体180中增加导热颗粒，在满足散热效果的同时大幅提升了电磁屏蔽效果。
第二实施例
参见图7，本实施例提供了一种电磁屏蔽模组结构100的制备方法，用于制备如第一实施例所述的电磁屏蔽模组结构100，该方法包括以下步骤：
S1：在模组基板110上贴装第一芯片130和第二芯片150。
具体地，提供一模组基板110，第一芯片130和第二芯片150间隔贴装在模组基板110的正面，并与模组基板110实现电连接，其电连接方式可以是打线（正装），也可以通过锡球连接（倒装），在此不再赘述。
S2：在模组基板110上贴装多个屏蔽器件170，且至少部分屏蔽器件170设置在第一芯片130和第二芯片150之间。
具体地，模组基板110的正面设计有接地管脚111，在接地管脚111上贴装屏蔽器件170，通过基板背面的管脚上的锡球实现外部接地。在实际SIP模组进行封装时，模组基板110上的独立屏蔽区域以及分区屏蔽区域可以根据设计需求设计。具体地，模组基板110上第一芯片130（高频芯片）周围的模组基板110设计有一圈接地管脚111，并且贴装一圈屏蔽器件170，实现第一芯片130的电磁屏蔽。同时，模组基板110上第二芯片150（低频芯片）周围的模组基板110设计有连线排布的屏蔽器件170，从而进一步保证了第一芯片130和第二芯片150之间的电磁屏蔽效果。
需要说明的是，此处步骤S1和步骤S2可以同步进行，其贴装方式可以采用SMT（surface mount technology）表面贴装技术或者贴装键合技术。实现一次性将屏蔽器件170、第一芯片130和第二芯片150贴装，效率更高。
S3：在模组基板110上塑封形成保护塑封体180，保护塑封体180包覆在第一芯片130和第二芯片150外。
具体地，本实施例中采用选择性塑封工艺，通过模具将屏蔽器件170区域开凹槽包裹，避免保护塑封体180完全覆盖屏蔽器件170的表面，即塑封成型后保护塑封体180包覆在第一芯片130和第二芯片150外，同时屏蔽器件170的上侧表面与保护塑封体180相平齐，塑封后露出屏蔽器件170的上侧表面。利用保护塑封体180将贴装好的第一芯片130、第二芯片150以及屏蔽器件170保护起来。
需要说明的是，此处也可以采用完全塑封技术，再通过研磨保护塑封体180的工艺，使得屏蔽器件170外露。特别地，当屏蔽器件170上的金属柱175没有直接外露时，还需要对屏蔽塑封体173进行研磨，使得金属柱175外露。
在本实施例中，保护塑封体180采用高导热塑封料，即在环氧树脂中添加导热颗粒实现产品的高导热，并增强电磁屏蔽效果。
在形成保护塑封体180后，需要在模组基板110的背面植球，形成模组基板110背面的锡球，通过模组基板110内部导通接地管脚111，实现接地功能。当然，此处模组基板110的背面也可以通过锡膏直接进行焊接，或者通过其他连接介质实现接地功能。
需要说明的是，当需要同时制备多个电磁屏蔽模组结构100时，在形成保护塑封体180后需要进行切割，得到单颗的模组基板110和保护塑封体180。
S4：在保护塑封体180外溅射形成金属屏蔽层190。
具体地，通过选择性塑封后，屏蔽器件170的上侧表面与保护塑封体180的上侧表面相平齐，此时通过溅射工艺，在保护塑封体180的上表面、屏蔽器件170的上表面和塑封体的四个侧面形成金属屏蔽层190，即金属屏蔽层190完全包覆在保护塑封体180和屏蔽器件170的表面，其中金属屏蔽层190直接与屏蔽器件170上的金属柱175电接触，实现分区电磁屏蔽功能。
在本实施例中，在步骤S1之前，还包括屏蔽器件170的制备步骤，具体步骤如下：
S01：在屏蔽基板171上打线或电镀形成多个金属柱175。
具体地，提供一屏蔽基板171，其正面设计有接线管脚171a，背面设计有连接管脚171b，连接管脚171b和接线管脚171a内部导通，在接线管脚171a上形成金属柱175，可以通过打线或者电镀方式实现。在本实施例中，接线管脚171a也为多个，背面的连接管脚171b也为多个，多个连接管脚171b与多个接线管脚171a一一对应并内部导通，多个金属柱175与多个接线管脚171a一一对应连接。
S02：在屏蔽基板171上塑封形成屏蔽塑封体173，屏蔽塑封体173包覆在多个金属柱175外。
具体地，在屏蔽基板171上进行塑封工艺，利用塑封料将金属柱175保护起来。其中塑封料采用环氧树脂并添加有导电颗粒，通过添加导电颗粒提升电磁干扰的屏蔽效果及散热效能。
在形成屏蔽塑封体173后，本实施例中需要进行研磨，使得金属柱175外露。当然，此处也可以省去研磨工艺，而在后续形成保护塑封体180后进行研磨，再使得金属柱175外露。
需要说明的是，当同时制作多个屏蔽器件170，在形成屏蔽塑封体173后，需要进行切割，得到单颗的屏蔽器件170。然后进行植球，方便后续贴装。
本发明实施例提供的电磁屏蔽模组结构100的制备方法，在实际进行封装操作时，包括贴装芯片和屏蔽器件170-塑封-植球-切割-溅射等步骤，具体如下：
步骤1，参见图8，基板厂完成模组基板110的制作，模组基板110的正面需要屏蔽的区域设计有接地管脚111，通过基板背面的管脚实现外部接地。
步骤2，参见图9，利用机台贴装第一芯片130、第二芯片150，并将提前制备好的多个屏蔽器件170反装在模组基板110表面的接地管脚111上，其贴装方式可以采用SMT（surface mount technology）表面贴装技术或者贴装键合技术，实现一次性将屏蔽器件170以及芯片贴装，效率更高。其中屏蔽器件170上的金属柱175与接地管脚111电接触。
步骤3，参见图10，在模组基板110上进行塑封，形成保护塑封体180。利用选择性塑封工艺，通过模具将屏蔽器件170区域开凹槽包裹，避免保护塑封体180完全覆盖屏蔽器件170的表面，即塑封成型后保护塑封体180包覆在第一芯片130和第二芯片150外，同时屏蔽器件170的上侧表面与保护塑封体180相平齐，塑封后露出屏蔽器件170的上侧表面。利用保护塑封体180将贴装好的第一芯片130、第二芯片150以及屏蔽器件170保护起来。
步骤4，参见图11，在模组基板110背面植球，形成位于模组基板110背面的锡球，通过接地管脚111对应锡球实现接地功能。
步骤5，参见图12，进行模组基板110切割工艺，将模组基板110和保护塑封体180切割，将产品切割成单颗。
步骤6，请继续参见图1，针对产品表面，即保护塑封体180的表面，进行金属溅射，形成金属屏蔽层190，其中金属屏蔽层190与屏蔽器件170上的屏蔽基板171电接触，实现分区电磁屏蔽功能。
本发明提供的电磁屏蔽模组结构100的制备方法，在提前制备屏蔽器件170时，包括打线-塑封-研磨-切割等步骤，具体如下：
步骤1，参见图13，在基板厂完成屏蔽基板171的制作，屏蔽基板171的正面设计有接线管脚171a，背面设计有连接管脚171b。
步骤2，参见图14，利用机台在接线管脚171a上打线，形成金属柱175，其中金属柱175的高度可控。
步骤3，参见图15，在屏蔽基板171上进行塑封工艺，形成屏蔽塑封体173，利用塑封料将金属柱175保护起来。
步骤4，参见图16，研磨屏蔽塑封体173，并使得金属柱175外露。
步骤5，请继续参见图3，对屏蔽塑封体173和屏蔽基板171进行切割，形成单颗产品。
综上所述，本实施例提供的一种电磁屏蔽模组结构100的制备方法，采用模组基板110，在模组基板110正面设计有接地管脚111，在接地管脚111上贴装屏蔽器件170，塑封形成保护塑封体180后在保护塑封体180的表面溅射形成金属屏蔽层190，屏蔽器件170的金属柱175分别与金属屏蔽层190和模组基板110电连接，并通过基板背面的管脚实现外部接地，实现电磁屏蔽，通过将屏蔽器件170直接贴装在模组基板110上，避免了挖槽、填充等复杂工艺，简化了工艺步骤，降低了封装难度，降低了成本，避免了在保护塑封体180上激光开槽损伤模组基板110，也避免了金属柱175上直接点胶造成的溢胶问题，同时通过金属柱175和金属屏蔽层190实现电磁屏蔽，屏蔽效果好。此外，在制备屏蔽器件170时可以通过控制金属柱175和屏蔽塑封体173的高度，实现控制屏蔽器件170高度的目的，使得多个屏蔽器件170的高度一致，使得在封装时能够保证保护塑封体180的表面平整，使得溅射形成金属屏蔽层190时能够更加均匀。同时，贴装屏蔽器件170时可不用区分正装还是反装，大幅提高了贴装屏蔽器件170的效率，同时也保证了屏蔽效果。同时屏蔽塑封体173中增加导电颗粒，保护塑封体180中增加导热颗粒，在满足散热效果的同时大幅提升了电磁屏蔽效果。
第三实施例
本实施例提供了一种电磁屏蔽模组结构100的制备方法，其基本步骤与第二实施例相同，本实施例中未提及处可参考第二实施例，该方法包括以下步骤：
S1：在模组基板110上贴装第一芯片130和第二芯片150。
S2：在模组基板110上贴装多个屏蔽器件170，且至少部分屏蔽器件170设置在第一芯片130和第二芯片150之间。
具体地，模组基板110的正面设计有接地管脚111，在接地管脚111上贴装屏蔽器件170，通过基板背面的管脚上实现外部接地。贴装屏蔽器件170时，采用正装结构，屏蔽基板171与模组基板110电连接，并且在制备屏蔽器件170的过程中金属柱175并未外露。
S3：在模组基板110上塑封形成保护塑封体180，保护塑封体180包覆在第一芯片130和第二芯片150外。
具体地，直接在模组基板110上形成保护塑封体180，保护塑封体180包覆在第一芯片130、第二芯片150和屏蔽器件170外。
S4：研磨保护塑封体180，使得屏蔽器件170上的金属柱175外露。
具体地，在制备屏蔽器件170时，金属柱175并未外露，此处对保护塑封体180进行研磨，研磨至金属柱175外露。
S5：在保护塑封体180外溅射形成金属屏蔽层190。
通过溅射工艺，在保护塑封体180的上表面、屏蔽器件170的上表面和塑封体的四个侧面形成金属屏蔽层190，即金属屏蔽层190完全包覆在保护塑封体180和屏蔽器件170的表面，其中金属屏蔽层190直接与屏蔽器件170上的金属柱175电接触，实现分区电磁屏蔽功能。
在本实施例中，在步骤S1之前，还包括屏蔽器件170的制备步骤，具体步骤如下：
S01：在屏蔽基板171上打线或电镀形成多个金属柱175。
具体地，提供一屏蔽基板171，其正面设计有接线管脚171a，背面设计有连接管脚171b，连接管脚171b和接线管脚171a内部导通，在接线管脚171a上形成金属柱175，可以通过打线或者电镀方式实现。
S02：在屏蔽基板171上塑封形成屏蔽塑封体173，屏蔽塑封体173包覆在多个金属柱175外。
具体地，在屏蔽基板171上进行塑封工艺，利用塑封料将金属柱175保护起来。其中塑料聊采用环氧树脂并添加有导电颗粒，通过添加导电颗粒提升电磁干扰的屏蔽效果及散热效能。在形成屏蔽塑封体173后，本实施例中不需要进行研磨，从而使得金属柱175在制备屏蔽器件170的阶段包覆在屏蔽塑封体173内部。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (13)
1.一种电磁屏蔽模组结构，其特征在于，包括：
模组基板；
贴装在所述模组基板上的第一芯片和第二芯片；
多个贴装在所述模组基板上的屏蔽器件，且至少部分所述屏蔽器件设置在所述第一芯片和所述第二芯片之间；
设置在所述模组基板上，并包覆在所述第一芯片和所述第二芯片外的保护塑封体；
以及，罩设在所述保护塑封体外的金属屏蔽层；
其中，所述屏蔽器件提前制备，且所述屏蔽器件包括屏蔽基板、屏蔽塑封体和多个金属柱，每个所述金属柱分别与所述金属屏蔽层和所述模组基板电性连接，所述屏蔽基板的正面设置有接线管脚，所述屏蔽基板的背面设置有连接管脚，所述连接管脚和所述接线管脚对应并电性连接，多个所述金属柱中至少一个与所述接线管脚对应连接，所述屏蔽塑封体设置在所述屏蔽基板上，并包覆在多个所述金属柱外，且所述屏蔽基板或所述屏蔽塑封体贴装在所述模组基板上。
2.根据权利要求1所述的电磁屏蔽模组结构，其特征在于，所述屏蔽塑封体中嵌设有导电颗粒。
3.根据权利要求2所述的电磁屏蔽模组结构，其特征在于，所述导电颗粒包括铜颗粒、锡颗粒、铋颗粒、银颗粒、石墨烯颗粒中的至少一种。
4.根据权利要求2所述的电磁屏蔽模组结构，其特征在于，所述屏蔽塑封体由环氧基树脂或硅基树脂制成。
5.根据权利要求1所述的电磁屏蔽模组结构，其特征在于，至少一个所述金属柱向上延伸至所述屏蔽塑封体的表面并外露。
6.根据权利要求1所述的电磁屏蔽模组结构，其特征在于，所述屏蔽基板贴装在所述模组基板上，以使所述连接管脚与所述模组基板电接触，所述金属屏蔽层覆盖所述屏蔽塑封体的表面，以使所述金属柱与所述金属屏蔽层电接触。
7.根据权利要求1所述的电磁屏蔽模组结构，其特征在于，所述屏蔽塑封体贴装在所述模组基板上，以使所述金属柱与所述模组基板电接触，所述金属屏蔽层覆盖在所述屏蔽基板上，以使所述连接管脚与所述金属屏蔽层电接触。
8.根据权利要求1所述的电磁屏蔽模组结构，其特征在于，所述保护塑封体内嵌设有导热颗粒。
9.根据权利要求8所述的电磁屏蔽模组结构，其特征在于，所述导热颗粒包括氧化铝颗粒、氧化铜颗粒、氧化铁颗粒中至少一种。
10.根据权利要求8所述的电磁屏蔽模组结构，其特征在于，所述保护塑封体由环氧基树脂或硅基树脂制成。
11.根据权利要求1所述的电磁屏蔽模组结构，其特征在于，多个所述屏蔽器件围设在所述第一芯片周围，或者呈连线排布在所述第一芯片和所述第二芯片之间。
12.一种电磁屏蔽模组结构的制备方法，用于制备如权利要求1-11任一项所述的电磁屏蔽模组结构，其特征在于，包括：
在模组基板上贴装第一芯片和第二芯片；
在模组基板上贴装多个所述屏蔽器件，且至少部分所述屏蔽器件设置在所述第一芯片和所述第二芯片之间；
在模组基板上塑封形成保护塑封体，所述保护塑封体包覆在所述第一芯片和所述第二芯片外；
在所述保护塑封体外溅射形成金属屏蔽层；
其中，所述屏蔽器件提前制备，且所述屏蔽器件包括屏蔽基板、屏蔽塑封体和多个金属柱，每个所述金属柱分别与所述金属屏蔽层和所述模组基板电性连接，所述屏蔽基板的正面设置有接线管脚，所述屏蔽基板的背面设置有连接管脚，所述连接管脚和所述接线管脚对应并电性连接，多个所述金属柱中至少一个与所述接线管脚对应连接，所述屏蔽塑封体设置在所述屏蔽基板上，并包覆在多个所述金属柱外，且所述屏蔽基板或所述屏蔽塑封体贴装在所述模组基板上。
13.根据权利要求12所述的电磁屏蔽模组结构的制备方法，其特征在于，在模组基板上贴装第一芯片和第二芯片的步骤之前，还包括：
在屏蔽基板上打线或者电镀形成多个所述金属柱；
在所述屏蔽基板上塑封形成屏蔽塑封体，所述屏蔽塑封体包覆在多个所述金属柱外；
在所述屏蔽基板上植球，制备形成所述屏蔽器件；
其中，所述屏蔽基板的正面设置有接线管脚，所述屏蔽基板的背面设置有连接管脚，所述连接管脚和所述接线管脚对应并电性连接，多个所述金属柱中至少一个与所述接线管脚对应连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011206345.4A CN112103196B (zh) | 2020-11-03 | 2020-11-03 | 电磁屏蔽模组结构和电磁屏蔽模组结构的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011206345.4A CN112103196B (zh) | 2020-11-03 | 2020-11-03 | 电磁屏蔽模组结构和电磁屏蔽模组结构的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112103196A CN112103196A (zh) | 2020-12-18 |
| CN112103196B true CN112103196B (zh) | 2021-02-26 |
Family
ID=73784502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011206345.4A Active CN112103196B (zh) | 2020-11-03 | 2020-11-03 | 电磁屏蔽模组结构和电磁屏蔽模组结构的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112103196B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113725170A (zh) * | 2021-05-27 | 2021-11-30 | 荣耀终端有限公司 | 芯片封装结构以及制作方法、电子设备 |
| CN113658878A (zh) * | 2021-08-13 | 2021-11-16 | 青岛歌尔智能传感器有限公司 | 电磁屏蔽结构的制备方法 |
| CN117133724A (zh) * | 2023-03-20 | 2023-11-28 | 荣耀终端有限公司 | 封装芯片结构及其加工方法、和电子设备 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1665025A (zh) * | 2004-03-05 | 2005-09-07 | 硕达科技股份有限公司 | 可避免电磁干扰的半导体封装件及其制法 |
| TWI634640B (zh) * | 2016-11-24 | 2018-09-01 | 矽品精密工業股份有限公司 | 電子封裝件及其製法 |
| CN109037167B (zh) * | 2017-06-12 | 2020-08-28 | 环旭电子股份有限公司 | 半导体装置封装及其制造方法 |
| CN107680912A (zh) * | 2017-10-13 | 2018-02-09 | 中芯长电半导体（江阴）有限公司 | Emi防护的芯片封装结构及封装方法 |
-
2020
- 2020-11-03 CN CN202011206345.4A patent/CN112103196B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN112103196A (zh) | 2020-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112103196B (zh) | 电磁屏蔽模组结构和电磁屏蔽模组结构的制备方法 | |
| CN102543907B (zh) | 一种热增强型四边扁平无引脚倒装芯片封装及制造方法 | |
| CN102543937B (zh) | 一种芯片上倒装芯片封装及制造方法 | |
| CN102446882B (zh) | 一种半导体封装中封装***结构及制造方法 | |
| US6057601A (en) | Heat spreader with a placement recess and bottom saw-teeth for connection to ground planes on a thin two-sided single-core BGA substrate | |
| US7459777B2 (en) | Semiconductor package containing multi-layered semiconductor chips | |
| CN112234048B (zh) | 电磁屏蔽模组封装结构和电磁屏蔽模组封装方法 | |
| CN106711094A (zh) | 半导体封装件及其制造方法 | |
| US20120199958A1 (en) | Method of manufacturing high frequency module and high frequency module | |
| CN112234047B (zh) | 分层电磁屏蔽封装结构和封装结构制作方法 | |
| CN110663113A (zh) | 经屏蔽的扇出型封装半导体装置及制造方法 | |
| US7258808B2 (en) | High-power ball grid array package, heat spreader used in the BGA package and method for manufacturing the same | |
| TWI797695B (zh) | 一種封裝模組及其封裝方法、電子設備 | |
| CN112018055B (zh) | 电磁屏蔽散热封装结构及其制备方法 | |
| KR101653563B1 (ko) | 적층형 반도체 패키지 및 이의 제조 방법 | |
| CN102522394A (zh) | 一种芯片上芯片封装及制造方法 | |
| CN117012765A (zh) | 电磁屏蔽结构和电磁屏蔽结构制作方法 | |
| CN112103282B (zh) | ***封装结构和***封装结构的制备方法 | |
| CN202633291U (zh) | 一种芯片上芯片封装结构 | |
| CN106328620B (zh) | 集成电路封装体及其制造方法 | |
| CN111554674B (zh) | 具有电磁屏蔽功能的封装体和封装工艺 | |
| CN112490218A (zh) | 具有电磁屏蔽的封装结构和封装结构制作方法 | |
| CN202495438U (zh) | 一种热增强型四边扁平无引脚倒装芯片封装 | |
| CN202384324U (zh) | 一种半导体封装中封装***结构 | |
| CN219476681U (zh) | 一种模组电磁屏蔽封装结构及电子产品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |