JP7507960B2 - パッケージングモジュールおよびそのためのパッケージング方法、ならびに電子デバイス - Google Patents
パッケージングモジュールおよびそのためのパッケージング方法、ならびに電子デバイス Download PDFInfo
- Publication number
- JP7507960B2 JP7507960B2 JP2023506142A JP2023506142A JP7507960B2 JP 7507960 B2 JP7507960 B2 JP 7507960B2 JP 2023506142 A JP2023506142 A JP 2023506142A JP 2023506142 A JP2023506142 A JP 2023506142A JP 7507960 B2 JP7507960 B2 JP 7507960B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- conductive pillars
- substrate
- pillars
- device groups
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title claims description 87
- 238000000034 method Methods 0.000 title claims description 41
- 239000000853 adhesive Substances 0.000 claims description 162
- 230000001070 adhesive effect Effects 0.000 claims description 162
- 238000005192 partition Methods 0.000 claims description 142
- 239000000758 substrate Substances 0.000 claims description 89
- 238000002955 isolation Methods 0.000 claims description 37
- 150000001875 compounds Chemical class 0.000 claims description 35
- 238000011049 filling Methods 0.000 claims description 30
- 238000000465 moulding Methods 0.000 claims description 27
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 239000000243 solution Substances 0.000 description 34
- 239000010410 layer Substances 0.000 description 32
- 230000000694 effects Effects 0.000 description 25
- HUWSZNZAROKDRZ-RRLWZMAJSA-N (3r,4r)-3-azaniumyl-5-[[(2s,3r)-1-[(2s)-2,3-dicarboxypyrrolidin-1-yl]-3-methyl-1-oxopentan-2-yl]amino]-5-oxo-4-sulfanylpentane-1-sulfonate Chemical compound OS(=O)(=O)CC[C@@H](N)[C@@H](S)C(=O)N[C@@H]([C@H](C)CC)C(=O)N1CCC(C(O)=O)[C@H]1C(O)=O HUWSZNZAROKDRZ-RRLWZMAJSA-N 0.000 description 24
- 239000000463 material Substances 0.000 description 22
- 229910052751 metal Inorganic materials 0.000 description 22
- 239000002184 metal Substances 0.000 description 22
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 16
- 229910052802 copper Inorganic materials 0.000 description 16
- 239000010949 copper Substances 0.000 description 16
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 11
- 229910052709 silver Inorganic materials 0.000 description 11
- 239000004332 silver Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000003698 laser cutting Methods 0.000 description 4
- 238000003466 welding Methods 0.000 description 4
- 230000001413 cellular effect Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 230000015654 memory Effects 0.000 description 3
- 229910001220 stainless steel Inorganic materials 0.000 description 3
- 239000010935 stainless steel Substances 0.000 description 3
- 239000004925 Acrylic resin Substances 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000005429 filling process Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000012768 molten material Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 239000012815 thermoplastic material Substances 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000001723 curing Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000005288 electromagnetic effect Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000013007 heat curing Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000010329 laser etching Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
- H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
- H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Toxicology (AREA)
- Electromagnetism (AREA)
- Health & Medical Sciences (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Container Filling Or Packaging Operations (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
本願は、参照によりその全体が本明細書に組み込まれる、「PACKAGING MODULE AND PACKAGING METHOD THEREFOR,AND ELECTRONIC DEVICE」と題する2020年7月31日に中国国家知識産権局に出願された中国特許出願第202010757065.6号の優先権を主張するものである。
少なくとも2つのデバイスグループを基板上に配置するステップと、
基板の接地層に電気的に接続された複数の導電性ピラーを基板上に配置するステップであって、複数の導電性ピラーは、間隔を空けて配列され、複数の導電性ピラーは、隣接する2つのデバイスグループごとの間の分離を実行する、ステップと、
複数の導電性ピラーの間の隙間を導電性接着剤で充填し、隣接する導電性ピラーを電気的に接続するステップと、
導電性ピラーおよび導電性接着剤を用いて隣接する2つのデバイスグループごとの間の電磁分離を実行するステップと、を含む、方法が提供される。
複数の導電性ピラーを複数列に配列するステップと、
モールドコンパウンドを配列して、上記の少なくとも2つのデバイスグループおよび上記の複数の導電性ピラーをラッピングするステップと、
隣接する2列の導電性ピラーの間に1つの溝を設けるステップであって、各導電性ピラーの側壁の一部分は、モールドコンパウンドによってラッピングされ、側壁の一部分は、溝内に露出する、ステップと、
溝を導電性接着剤で充填するステップであって、導電性接着剤は、溝内に露出する各導電性ピラーの側壁の一部分をラッピングする、ステップと、を特に含む。溝を導電性接着剤で充填することによって導電性ピラーと導電性接着剤とが電気的に接続されて、仕切構造を形成する。
複数の導電性ピラーを複数列に配列するステップと、
モールドコンパウンドを配列して、上記の少なくとも2つのデバイスグループおよび上記の複数の導電性ピラーをラッピングするステップと、
隣接する4つの導電性ピラーごとの間に1つの充填孔を設けるステップであって、各導電性ピラーの側壁の一部分は、モールドコンパウンドによってラッピングされ、側壁の一部分は、対応する充填孔内に露出する、ステップと、
充填孔を導電性接着剤で充填するステップであって、導電性接着剤は、対応する充填孔内に露出する各導電性ピラーの側壁の一部分をラッピングする、ステップと、を特に含む。充填孔を導電性接着剤で充填することによって導電性ピラーと導電性接着剤とが電気的に接続されて、仕切構造を形成する。
複数の導電性ピラーを1列に配列するステップと、
モールドコンパウンドを配列して、上記の少なくとも2つのデバイスグループおよび上記の複数の導電性ピラーをラッピングするステップと、
隣接する2つの導電性ピラーごとの間に1つの充填孔を設けるステップであって、各導電性ピラーの側壁の一部分は、モールドコンパウンドによってラッピングされ、側壁の一部分は、対応する充填孔内に露出する、ステップと、
充填孔を導電性接着剤で充填するステップであって、導電性接着剤は、対応する充填孔内に露出する各導電性ピラーの側壁の一部分をラッピングする、ステップと、を特に含む。充填孔を導電性接着剤で充填することによって導電性ピラーと導電性接着剤とが電気的に接続されて、仕切構造を形成する。
Claims (12)
- パッケージングモジュールであって、基板と、前記基板上に配置された少なくとも2つのデバイスグループと、前記少なくとも2つのデバイスグループを遮蔽するように構成された遮蔽構造とを備え、
前記遮蔽構造は、仕切構造を備え、前記仕切構造は、前記少なくとも2つのデバイスグループの隣接する2つのデバイスグループごとの間で電磁分離を実行するように構成され、
前記仕切構造は、複数の導電性ピラーと、導電性接着剤とを備え、前記複数の導電性ピラーは、前記基板の接地層に電気的に接続され、前記複数の導電性ピラーは、間隔を空けて配列され、前記導電性接着剤は、隣接する導電性ピラーごとの間の隙間を充填し、前記導電性接着剤は、隣接する導電性ピラーを電気的に接続し、
前記導電性ピラーの導電率は、前記導電性接着剤の導電率より高く、
前記遮蔽構造は、遮蔽マスクをさらに備え、前記遮蔽マスクは、前記基板の表面の少なくとも一部分に対向し、前記基板の前記接地層に電気的に接続され、前記少なくとも2つのデバイスグループは、前記遮蔽マスクと前記基板とによって包囲された空間内に位置し、
前記導電性接着剤は、前記遮蔽マスクに電気的に接続され、
前記導電性ピラーと前記遮蔽マスクとの間に隙間が形成され、前記導電性接着剤は、前記遮蔽マスクと前記導電性ピラーとの間の前記隙間を充填する、パッケージングモジュール。 - パッケージングモジュールであって、基板と、前記基板上に配置された少なくとも2つのデバイスグループと、前記少なくとも2つのデバイスグループを遮蔽するように構成された遮蔽構造とを備え、
前記遮蔽構造は、仕切構造を備え、前記仕切構造は、前記少なくとも2つのデバイスグループの隣接する2つのデバイスグループごとの間で電磁分離を実行するように構成され、
前記仕切構造は、複数の導電性ピラーと、導電性接着剤とを備え、前記複数の導電性ピラーは、前記基板の接地層に電気的に接続され、前記複数の導電性ピラーは、間隔を空けて配列され、前記導電性接着剤は、隣接する導電性ピラーごとの間の隙間を充填し、前記導電性接着剤は、隣接する導電性ピラーを電気的に接続し、
前記導電性ピラーの導電率は、前記導電性接着剤の導電率より高く、
前記遮蔽構造は、遮蔽マスクをさらに備え、前記遮蔽マスクは、前記基板の表面の少なくとも一部分に対向し、前記基板の前記接地層に電気的に接続され、前記少なくとも2つのデバイスグループは、前記遮蔽マスクと前記基板とによって包囲された空間内に位置し、
前記導電性接着剤は、前記遮蔽マスクに電気的に接続され、
前記導電性ピラーは、前記遮蔽マスクの内壁と接触し、
前記導電性ピラーと前記遮蔽マスクとの間に隙間が形成されるとき、前記隙間は300μm以下である、パッケージングモジュール。 - 前記複数の導電性ピラーは、複数列に配列され、前記列の方向は、前記仕切構造の長さ方向であり、
前記パッケージングモジュールは、モールドコンパウンドをさらに備え、前記少なくとも2つのデバイスグループは、全てが前記モールドコンパウンド内に塑性的にパッケージングされ、各導電性ピラーの側壁の一部分は、前記モールドコンパウンドによってラッピングされ、
隣接する2列の導電性ピラーの間に1つの溝が設けられ、各導電性ピラーの前記側壁の一部分は、前記溝内に露出し、
前記導電性接着剤は、前記溝を充填し、前記溝内に露出する各導電性ピラーの前記側壁の前記一部分をラッピングする請求項1または2に記載のパッケージングモジュール。 - 前記複数の導電性ピラーは、複数列に配列され、前記列の方向は、前記仕切構造の長さ方向であり、
前記パッケージングモジュールは、モールドコンパウンドをさらに備え、前記少なくとも2つのデバイスグループは、全てが前記モールドコンパウンド内に塑性的にパッケージングされ、各導電性ピラーの側壁の一部分は、前記モールドコンパウンドによってラッピングされ、
隣接する4つの導電性ピラーごとの間に1つの充填孔が設けられ、各導電性ピラーの前記側壁の一部分は、対応する充填孔内に露出し、
前記導電性接着剤は、各充填孔を充填し、前記導電性接着剤は、前記対応する充填孔内に露出する各導電性ピラーの前記側壁の前記一部分をラッピングする請求項1または2に記載のパッケージングモジュール。 - 前記複数の導電性ピラーは、1列に配列され、
前記パッケージングモジュールは、モールドコンパウンドをさらに備え、前記少なくとも2つのデバイスグループは、前記モールドコンパウンド内に塑性的にパッケージングされ、各導電性ピラーの側壁の一部分は、前記モールドコンパウンドによってラッピングされ、
隣接する2つの導電性ピラーごとの間に1つの充填孔が設けられ、各導電性ピラーの前記側壁の一部分は、対応する充填孔内に露出し、
前記導電性接着剤は、各充填孔を充填し、前記導電性接着剤は、前記対応する充填孔内に露出する各導電性ピラーの前記側壁の前記一部分をラッピングする請求項1または2に記載のパッケージングモジュール。 - 前記仕切構造の体積に対する前記複数の導電性ピラーの総体積の比は、10%以上、30%以下である請求項1乃至5のいずれか一項に記載のパッケージングモジュール。
- 電子デバイスであって、回路基板と、請求項1乃至6のいずれか一項に記載のパッケージングモジュールとを備え、前記パッケージングモジュールは、前記回路基板に固定される電子デバイス。
- パッケージングモジュールを作製する方法であって、
少なくとも2つのデバイスグループを基板上に配置するステップと、
前記基板の接地層に電気的に接続された複数の導電性ピラーを前記基板上に配置するステップであって、前記複数の導電性ピラーは、間隔を空けて配列され、前記複数の導電性ピラーは、隣接する2つのデバイスグループごとの間の分離を実行する、ステップと、
前記複数の導電性ピラーの間の隙間を導電性接着剤で充填し、隣接する導電性ピラーを電気的に接続するステップと、
前記導電性ピラーおよび前記導電性接着剤を用いて隣接する2つのデバイスグループごとの間の電磁分離を実行するステップと
を含み、
前記方法は、
遮蔽マスクを配置するステップであって、前記遮蔽マスクは、前記基板の表面の少なくとも一部分に対向し、前記基板の前記接地層に電気的に接続され、前記少なくとも2つのデバイスグループは、前記遮蔽マスクと前記基板とによって包囲された空間内に位置するステップをさらに含み、
前記導電性接着剤は、前記遮蔽マスクに電気的に接続され、
前記導電性ピラーと前記遮蔽マスクとの間に隙間が形成され、前記導電性接着剤は、前記遮蔽マスクと前記導電性ピラーとの間の前記隙間を充填する、方法。 - パッケージングモジュールを作製する方法であって、
少なくとも2つのデバイスグループを基板上に配置するステップと、
前記基板の接地層に電気的に接続された複数の導電性ピラーを前記基板上に配置するステップであって、前記複数の導電性ピラーは、間隔を空けて配列され、前記複数の導電性ピラーは、隣接する2つのデバイスグループごとの間の分離を実行する、ステップと、
前記複数の導電性ピラーの間の隙間を導電性接着剤で充填し、隣接する導電性ピラーを電気的に接続するステップと、
前記導電性ピラーおよび前記導電性接着剤を用いて隣接する2つのデバイスグループごとの間の電磁分離を実行するステップと
を含み、
前記方法は、
遮蔽マスクを配置するステップであって、前記遮蔽マスクは、前記基板の表面の少なくとも一部分に対向し、前記基板の前記接地層に電気的に接続され、前記少なくとも2つのデバイスグループは、前記遮蔽マスクと前記基板とによって包囲された空間内に位置するステップをさらに含み、
前記導電性接着剤は、前記遮蔽マスクに電気的に接続され、
前記導電性ピラーは、前記遮蔽マスクの内壁と接触し、
前記導電性ピラーと前記遮蔽マスクとの間に隙間が形成されるとき、前記隙間は300μm以下である、方法。 - 前記基板の接地層に電気的に接続された複数の導電性ピラーを前記基板上に配置する前記ステップであって、前記複数の導電性ピラーは、間隔を空けて配列され、前記複数の導電性ピラーは、隣接する2つのデバイスグループごとの間の分離を実行する、前記ステップは、
前記複数の導電性ピラーを複数列に配列するステップと、
モールドコンパウンドを配列して、前記少なくとも2つのデバイスグループおよび前記複数の導電性ピラーをラッピングするステップと、
隣接する2列の導電性ピラーの間に1つの溝を設けるステップであって、各導電性ピラーの側壁の一部分は、前記モールドコンパウンドによってラッピングされ、前記側壁の一部分は、前記溝内に露出する、ステップと、
前記溝を前記導電性接着剤で充填するステップであって、前記導電性接着剤は、前記溝内に露出する各導電性ピラーの前記側壁の前記一部分をラッピングする、ステップと
を特に含む請求項8または9に記載のパッケージングモジュールを作製する方法。 - 前記基板の接地層に電気的に接続された複数の導電性ピラーを前記基板上に配置する前記ステップであって、前記複数の導電性ピラーは、間隔を空けて配列され、前記複数の導電性ピラーは、隣接する2つのデバイスグループごとの間の分離を実行する、前記ステップは、
前記複数の導電性ピラーを複数列に配列するステップと、
モールドコンパウンドを配列して、前記少なくとも2つのデバイスグループおよび前記複数の導電性ピラーをラッピングするステップと、
隣接する4つの導電性ピラーごとの間に1つの充填孔を設けるステップであって、各導電性ピラーの側壁の一部分は、前記モールドコンパウンドによってラッピングされ、前記側壁の一部分は、対応する充填孔内に露出する、ステップと、
前記充填孔を前記導電性接着剤で充填するステップであって、前記導電性接着剤は、前記対応する充填孔内に露出する各導電性ピラーの前記側壁の前記一部分をラッピングする、ステップと
を特に含む請求項8または9に記載のパッケージングモジュールを作製する方法。 - 前記基板の接地層に電気的に接続された複数の導電性ピラーを前記基板上に配置する前記ステップであって、前記複数の導電性ピラーは、間隔を空けて配列され、前記複数の導電性ピラーは、隣接する2つのデバイスグループごとの間の分離を実行する、前記ステップは、
前記複数の導電性ピラーを1列に配列するステップと、
モールドコンパウンドを配列して、前記少なくとも2つのデバイスグループおよび前記複数の導電性ピラーをラッピングするステップと、
隣接する2つの導電性ピラーごとの間に1つの充填孔を設けるステップであって、各導電性ピラーの側壁の一部分は、前記モールドコンパウンドによってラッピングされ、前記側壁の一部分は、対応する充填孔内に露出する、ステップと、
前記充填孔を前記導電性接着剤で充填するステップであって、前記導電性接着剤は、前記対応する充填孔内に露出する各導電性ピラーの前記側壁の前記一部分をラッピングする、ステップと
を特に含む請求項8または9に記載のパッケージングモジュールを作製する方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010757065.6 | 2020-07-31 | ||
CN202010757065.6A CN114068493A (zh) | 2020-07-31 | 2020-07-31 | 一种封装模组及其封装方法、电子设备 |
PCT/CN2021/107095 WO2022022314A1 (zh) | 2020-07-31 | 2021-07-19 | 一种封装模组及其封装方法、电子设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2023535813A JP2023535813A (ja) | 2023-08-21 |
JP7507960B2 true JP7507960B2 (ja) | 2024-06-28 |
Family
ID=80037575
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023506142A Active JP7507960B2 (ja) | 2020-07-31 | 2021-07-19 | パッケージングモジュールおよびそのためのパッケージング方法、ならびに電子デバイス |
Country Status (7)
Country | Link |
---|---|
US (1) | US20230178496A1 (ja) |
EP (1) | EP4184574A4 (ja) |
JP (1) | JP7507960B2 (ja) |
KR (1) | KR20230039697A (ja) |
CN (1) | CN114068493A (ja) |
TW (1) | TWI797695B (ja) |
WO (1) | WO2022022314A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114068493A (zh) * | 2020-07-31 | 2022-02-18 | 华为技术有限公司 | 一种封装模组及其封装方法、电子设备 |
CN117238894B (zh) * | 2023-09-26 | 2024-07-09 | 江苏卓胜微电子股份有限公司 | 封装结构、芯片结构及其制备方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011035058A (ja) | 2009-07-30 | 2011-02-17 | Sharp Corp | 高周波モジュールおよび高周波モジュールが実装されたプリント配線基板 |
WO2016181954A1 (ja) | 2015-05-11 | 2016-11-17 | 株式会社村田製作所 | 高周波モジュール |
WO2018181708A1 (ja) | 2017-03-31 | 2018-10-04 | 株式会社村田製作所 | モジュール |
JP2019179850A (ja) | 2018-03-30 | 2019-10-17 | 三菱電機株式会社 | 高周波回路モジュール、導電板 |
JP2020109844A (ja) | 2019-01-01 | 2020-07-16 | 蔡 憲 聰 | パッケージ内コンパートメントシールドを備える半導体パッケージ及びその製造方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI540698B (zh) * | 2010-08-02 | 2016-07-01 | 日月光半導體製造股份有限公司 | 半導體封裝件與其製造方法 |
US8669646B2 (en) * | 2011-05-31 | 2014-03-11 | Broadcom Corporation | Apparatus and method for grounding an IC package lid for EMI reduction |
TWI447888B (zh) * | 2011-06-13 | 2014-08-01 | Advanced Semiconductor Eng | 具有凹部之半導體結構及其製造方法 |
CN203573810U (zh) * | 2013-12-12 | 2014-04-30 | 库柏爱迪生(平顶山)电子科技有限公司 | 一种高压断路器用的电流互感器绝缘屏蔽装置 |
JP6449111B2 (ja) * | 2015-06-17 | 2019-01-09 | 住友電工プリントサーキット株式会社 | シールド材、電子部品及び接着シート |
KR20170019023A (ko) * | 2015-08-10 | 2017-02-21 | 에스케이하이닉스 주식회사 | 전자기 간섭 차폐부를 갖는 반도체 패키지 및 제조 방법 |
US9721903B2 (en) * | 2015-12-21 | 2017-08-01 | Apple Inc. | Vertical interconnects for self shielded system in package (SiP) modules |
DE112016006695T5 (de) * | 2016-04-01 | 2018-12-06 | Intel IP Corporation | Gehäuse auf Antennengehäuse |
US9935075B2 (en) * | 2016-07-29 | 2018-04-03 | Invensas Corporation | Wire bonding method and apparatus for electromagnetic interference shielding |
CN107195587A (zh) * | 2017-06-23 | 2017-09-22 | 苏州日月新半导体有限公司 | 集成电路封装体及其制造方法 |
US10134685B1 (en) * | 2017-07-27 | 2018-11-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated circuit package and method of fabricating the same |
US10424545B2 (en) * | 2017-10-17 | 2019-09-24 | Advanced Semiconductor Engineering, Inc. | Semiconductor package device and method of manufacturing the same |
US11984439B2 (en) * | 2018-09-14 | 2024-05-14 | Intel Corporation | Microelectronic assemblies |
TWI744572B (zh) * | 2018-11-28 | 2021-11-01 | 蔡憲聰 | 具有封裝內隔室屏蔽的半導體封裝及其製作方法 |
US10879169B2 (en) * | 2018-12-26 | 2020-12-29 | Qualcomm Incorporated | Integrated inductors for power management circuits |
CN110707072B (zh) * | 2019-09-06 | 2022-06-14 | 华为机器有限公司 | ***级封装模块及终端设备 |
CN114068493A (zh) * | 2020-07-31 | 2022-02-18 | 华为技术有限公司 | 一种封装模组及其封装方法、电子设备 |
-
2020
- 2020-07-31 CN CN202010757065.6A patent/CN114068493A/zh active Pending
-
2021
- 2021-07-19 WO PCT/CN2021/107095 patent/WO2022022314A1/zh unknown
- 2021-07-19 JP JP2023506142A patent/JP7507960B2/ja active Active
- 2021-07-19 KR KR1020237005169A patent/KR20230039697A/ko not_active Application Discontinuation
- 2021-07-19 EP EP21851432.1A patent/EP4184574A4/en active Pending
- 2021-07-29 TW TW110127858A patent/TWI797695B/zh active
-
2023
- 2023-01-30 US US18/161,227 patent/US20230178496A1/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011035058A (ja) | 2009-07-30 | 2011-02-17 | Sharp Corp | 高周波モジュールおよび高周波モジュールが実装されたプリント配線基板 |
WO2016181954A1 (ja) | 2015-05-11 | 2016-11-17 | 株式会社村田製作所 | 高周波モジュール |
WO2018181708A1 (ja) | 2017-03-31 | 2018-10-04 | 株式会社村田製作所 | モジュール |
JP2019179850A (ja) | 2018-03-30 | 2019-10-17 | 三菱電機株式会社 | 高周波回路モジュール、導電板 |
JP2020109844A (ja) | 2019-01-01 | 2020-07-16 | 蔡 憲 聰 | パッケージ内コンパートメントシールドを備える半導体パッケージ及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2023535813A (ja) | 2023-08-21 |
WO2022022314A1 (zh) | 2022-02-03 |
EP4184574A4 (en) | 2024-01-10 |
TWI797695B (zh) | 2023-04-01 |
CN114068493A (zh) | 2022-02-18 |
TW202228264A (zh) | 2022-07-16 |
EP4184574A1 (en) | 2023-05-24 |
KR20230039697A (ko) | 2023-03-21 |
US20230178496A1 (en) | 2023-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20230178496A1 (en) | Packaging module and packaging method therefor, and electronic device | |
CN102543907B (zh) | 一种热增强型四边扁平无引脚倒装芯片封装及制造方法 | |
US20220254695A1 (en) | Embedded package structure and preparation method therefor, and terminal | |
CN112234048B (zh) | 电磁屏蔽模组封装结构和电磁屏蔽模组封装方法 | |
CN109803523B (zh) | 一种封装屏蔽结构及电子设备 | |
TW201707155A (zh) | 電子封裝件及其製法 | |
CN104022106A (zh) | 具有波导管天线的半导体封装件及其制造方法 | |
CN112103196B (zh) | 电磁屏蔽模组结构和电磁屏蔽模组结构的制备方法 | |
CN215988755U (zh) | 一种集成无源器件的滤波器晶圆级封装结构 | |
CN112018055B (zh) | 电磁屏蔽散热封装结构及其制备方法 | |
JP7472287B2 (ja) | 電子素子、電子素子付き回路基板、および電子デバイス | |
WO2023060432A1 (zh) | 一种封装结构、电路板组件及电子设备 | |
CN115763435A (zh) | 电磁屏蔽的封装单元及方法、基板、电路和电子设备 | |
CN106328620B (zh) | 集成电路封装体及其制造方法 | |
CN111739876B (zh) | 封装天线结构、其制作方法和电子设备 | |
KR20190074724A (ko) | 반도체 패키지 및 그 제조방법 | |
CN112490218A (zh) | 具有电磁屏蔽的封装结构和封装结构制作方法 | |
CN211457878U (zh) | 一种封装屏蔽结构及电子设备 | |
CN114649308B (zh) | 一种封装器件及封装器件的制作方法 | |
CN114725069A (zh) | 一种封装器件及封装器件的制作方法 | |
KR20190140210A (ko) | 반도체 패키지 | |
TWI822226B (zh) | 電子封裝件及其製法 | |
CN219979567U (zh) | 一种电磁屏蔽结构及电子设备 | |
CN220829959U (zh) | 一种射频模组和射频器件 | |
JP3243761U (ja) | パッケージ構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230302 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230302 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240329 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240402 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240603 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240611 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240618 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7507960 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |