发明内容
本申请实施例提供一种***级封装模块及终端设备,可提高***级封装模块内部各电子元器件之间的电磁屏蔽效果以及***级封装模块和外部电子元器件之间的电磁屏蔽效果。
第一方面,本申请实施例提供一种***级封装模块,包括:基板、至少两个电子元器件、塑封体、开槽、导电屏蔽层和填充体;
至少两个所述电子元器件设置在所述基板上,所述塑封***于所述基板上且包裹至少两个所述电子元器件,所述开槽贯穿所述塑封体的上下表面且位于相邻两个电子元器件之间,所述导电屏蔽层覆盖在所述塑封体的上表面以及所述开槽的内表面上,所述填充体填充在所述开槽内。
本申请实施例提供的***级封装模块,通过设置表层屏蔽和分腔屏蔽,可解决***级封装模块内部电子元器件之间的相互电磁干扰,同时也可解决***级封装模块和外部电子元器件的干扰。
在一种可能的实施方式中,所述导电屏蔽层覆盖所述开槽的全部内表面,所述填充体为非导电体。
采用如上设计,导电屏蔽层与基板导通,可实现***级封装模块的上下电导通,同时,导电屏蔽层可实现***级封装模块内部电子元器件之间的屏蔽,以及***级封装模块表面的屏蔽,即实现***级封装模块和外部电子元器件之间的屏蔽。
本实施例方式中,所述开槽的横截面形状为倒梯形。
采用如上设计,倒梯形的开槽结构简单,容易实现。
本实施方式中,所述填充体包括非导电胶水。
采用如上设计,非导电胶水工艺难度和成本低,可降低***级封装模块的工艺难度和成本。
采用如上设计,导电屏蔽层可同时实现对***级封装模块表面和腔体之间的屏蔽,且***级封装模块内部的分腔屏蔽不依赖于导电胶水,非导电材料也可以作为填充体填充开槽,可有效降低工艺难度和成本。
本实施例提供的***级封装模块,通过设置表层屏蔽和分腔屏蔽,可解决***级封装模块内部电子元器件之间的相互电磁干扰,同时也可解决***级封装模块和外部电子元器件的干扰,实现内部电子元器件之间电磁屏蔽效果达到20-40dB,***级封装模块和外部电子元器件的电磁屏蔽效果达到30-40dB。进一步地,填充体在导电屏蔽层之后形成,可有效保证屏蔽效果。
在另一种可能的实施方式中,所述导电屏蔽层覆盖所述开槽的部分内表面,所述填充体为导电体。
采用如上设计,导电屏蔽层通过填充体与基板未导通,从而实现***级封装模块的上下电导通,导电屏蔽层和填充体共同实现***级封装模块内部电子元器件之间的屏蔽,以及实现***级封装模块和外部电子元器件之间的屏蔽。
本实施方式中,所述开槽的横截面形状为T形。
采用如上设计,T形开槽的宽度更窄,电子元器件之间的距离更近,***级封装模块的整体尺寸可以进一步减小。
本实施方式中,所述填充体包括导电胶水。
采用如上设计,导电胶水可通过点胶操作方便地填充到开槽内。
本实施例提供的***级封装模块,通过设置表层屏蔽和分腔屏蔽,可解决***级封装模块内部电子元器件之间的相互电磁干扰,同时也可解决***级封装模块和外部电子元器件的干扰,实现内部电子元器件之间电磁屏蔽效果达到30dB以上,***级封装模块和外部电子元器件的电磁屏蔽效果达到30dB以上。进一步地,填充体在导电屏蔽层之后形成,可有效保证屏蔽效果。
在一种可能的实施方式中,所述开槽和所述***级封装模块的边沿共同将一个所述电子元器件围设在内;或者,所述开槽包括环形凹槽,一个所述电子元器件位于所述环形凹槽内。
采用如上设计,可根据电子元器件的位置,利用***级封装模块的边沿,规划出较短的开槽路线,在使开槽起到较佳的隔断作用的同时,尽量减小***级封装模块整体的尺寸,节省材料和工艺成本。
在一种可能的实施方式中,所述填充体的上表面与所述塑封体上方的导电屏蔽层的上表面平齐。
采用如上设计,可使得***级封装模块的表面齐整。
在一种可能的实施方式中,所述***级封装模块还包括:接地焊盘;所述接地焊盘设置在所述基板上,且位于所述开槽的底部。
采用如上设计,接地焊盘可提高***级封装模块的安全性。
在一种可能的实施方式中,所述电子元器件包括:射频芯片、逻辑芯片或者被动元器件的一种或多种。
采用如上设计,不同功能和不同尺寸的电子元器件可应用于***级封装模块中。
第二方面,本申请提供一种终端设备,包括:如上所述的***级封装模块。
本实施例提供的终端设备,采用一种***级封装模块,该***级封装模块通过设置表层屏蔽和分腔屏蔽,可解决***级封装模块内部电子元器件之间的相互电磁干扰,同时也可解决***级封装模块和外部电子元器件的干扰,实现内部电子元器件之间电磁屏蔽效果达到20-30dB,***级封装模块和外部电子元器件的电磁屏蔽效果达到30-40dB。进一步地,填充体在导电屏蔽层之后形成,可有效保证屏蔽效果。
具体实施方式
下面对本申请中涉及到的关键术语进行解释说明:
表层屏蔽(Conformal Shielding):在塑封料的表面形成导电屏蔽,实现整个塑封模块的屏蔽;
分腔屏蔽(Compartment Shielding):在塑封料的内部通过导电材料进行隔离,实现塑封体内部各腔体的屏蔽;
***级封装SIP(System In Package):将多种功能芯片和元器件集成在一个封装内,从而实现一个完整的功能。与片上***SOC(System on Chip)相对应,不同的是***级封装是采用不同芯片进行并排或叠加的封装方式,而片上***则是高度集成的芯片产品;
电磁干扰EMI(Electromagnetic interference):指的是电子产品工作时会对周边的其它电子产品造成干扰,电磁干扰种类包括传导干扰和辐射干扰。
下面结合附图和具体实施例对本申请提供的***级封装模块及终端设备进行说明。
实施例一
图1是本申请实施例一提供的***级封装模块的局部横截面结构示意图,图2是本申请实施例一提供的***级封装模块的立体结构示意图,图3是本申请实施例一提供的***级封装模块的俯视示意图,参考图1-图3所示,本申请实施例一提供一种***级封装模块。
本申请实施例一提供的***级封装模块,包括:基板10、至少两个电子元器件20、塑封体30、开槽40、导电屏蔽层50和填充体60。至少两个电子元器件20设置在基板10上。塑封体30位于基板10上且覆盖基板10的表面,至少两个电子元器件20被包裹在塑封体30内。开槽40贯穿塑封体30的上下表面且以相邻两个电子元器件20之间的路线作为切割路径,或开槽40位于相邻两个电子元器件20之间。导电屏蔽层50覆盖在塑封体30的上表面以及开槽40的内表面上。填充体60填充在开槽40内。
本实施例中,塑封体30主要用于保护电子元器件20。电子元器件20互相之间存在电磁干扰,开槽40可实现电子元器件20相互之间的电磁屏蔽,导电屏蔽层50可实现封装结构内部和外部电子元器件的电磁屏蔽,填充体60填充在开槽40内以实现封装结构的模块化,上述封装结构形成***级封装模块。
其中,基板10一般为PCB(Printed Circuit Board,印刷电路板),基板10的厚度大约为0.35mm,一般采用四层至十二层叠层板材的结构。
电子元器件20包括:射频芯片、逻辑芯片或者被动元器件的一种或多种,至少两个电子元器件20通过表贴的方式组装在基板10的焊盘上。射频芯片和逻辑芯片的尺寸不同,一般射频芯片的尺寸是5x7mm,逻辑芯片的尺寸是14x14mm。
可选地,塑封体30通过塑封工艺将塑封材料加工形成,塑封材料包括环氧树脂和氧化硅填充料,氧化硅填充料用于增加塑封材料的强度,其一般为直径大小在5-50μm的球形填充料。
开槽40用于隔断相邻两个存在电磁干扰的电子元器件20,为了起到隔断作用,开槽40设置在相邻两个电子元器件20之间,且贯穿塑封体30的上下表面。开槽40将***级封装模块分成了多个腔体,分腔屏蔽能解决内部各个电子元器件之间的干扰,实现内部隔离,同时,分腔屏蔽将屏蔽腔划分成了多个小腔体,减少了屏蔽腔的尺寸,可避免电磁共振,从而使得***更加稳定。
可选地,导电屏蔽层50采用喷涂机通过喷涂工艺形成,喷涂材料包括含40-60%的微米级和亚微米级银颗粒以及40-50%的高分子材料溶剂的银浆材料;或者,导电屏蔽层50采用磁控溅射设备通过溅射工艺形成,导电屏蔽层50为叠层结构,叠层结构包括底部不锈钢层、中间铜层和顶部不锈钢层,三层厚度分别为100-300nm、3-9μm、100-300nm,底部不锈钢的主要作用是增加铜和塑封材料的结合力,中间层铜101b的主要作用是实现电磁屏蔽功能,顶部不锈钢101a的主要作用是保护中间层铜不被空气氧化。
可选地,填充体60通过气压式点胶机点胶形成。采用点胶机在开槽40内填充基于环氧树脂的胶水,直至填平开槽40,然后加热并静置一段时间使胶水固化形成填充体60。
具体地,填充体60的上表面与塑封体30上方的导电屏蔽层50的上表面平齐,以使***级封装模块表面齐整。
本实施例中,填充体60填充在开槽40内,开槽40的内表面覆盖有导电屏蔽层50,导电屏蔽层50起到主要的屏蔽效果,填充体60即使出现空洞、分层等缺陷,对屏蔽效果的影响也不大,并且填充体60上无遮挡,出现空洞、分层等缺陷后容易补救。
在上述实施例的基础上,***级封装模块还包括:接地焊盘70;接地焊盘70设置在基板10上,且位于开槽40的底部。开槽40贯穿塑封体30的上下表面时,接地焊盘70可以被暴露出,接地焊盘70与导电屏蔽层50之间电连接,或者,在填充体60为导电材料时,接地焊盘70与填充体60导通电连接。
继续参考图1所示,在一种可行的实施方式中,导电屏蔽层50覆盖开槽40的全部内表面,填充体60为非导电体。
此时,导电屏蔽层50与基板10导通,可实现***级封装模块的上下电导通,同时,导电屏蔽层50可实现***级封装模块内部电子元器件之间的屏蔽,以及***级封装模块表面的屏蔽,即实现***级封装模块和外部电子元器件之间的屏蔽。
此时,由于导电屏蔽层50已起到与基板10导通的作用,因此填充体60可以为非导电材料,仅起到填充开槽40以形成***级封装模块的作用。由于非导电材料的工艺难度和成本低于导电材料,因此本实施例可降低***级封装模块的工艺难度和成本。
进一步地,本实施例中,开槽40的横截面形状为倒梯形。此时,通过喷涂或者溅射工艺可在倒梯形开槽的全部内表面覆盖一层导电屏蔽层50。倒梯形开槽的上表面开槽宽度为200-600μm,底部开槽宽度为50-300μm,开槽深度为700-1000μm。
进一步地,本实施例中,填充体60包括非导电胶水。非导电胶水具体为基于环氧树脂的胶水,胶水的型号可以为非导电胶水。由于非导电胶水工艺难度和成本低,可降低***级封装模块的工艺难度和成本。
图4是本申请实施例提供的***级封装模块在模块内部的电子元器件之间的电磁屏蔽效果的示意图,如图4所示,当工作频率为0.1GHz时,电磁屏蔽效果大约达到22dB,当工作频率为1GHz时,电磁屏蔽效果大约达到45dB。工作频率处于500M-10GHz之间时,电磁屏蔽效果均达到40dB及以上。
图5是本申请实施例提供的***级封装模块在模块内部和外部电子元器件之间电磁屏蔽效果的示意图,参考图5所示,当工作频率为0.1GHz时,电磁屏蔽效果大约达到40dB,当工作频率为1GHz时,电磁屏蔽效果大约达到24dB。工作频率处于700M-6GHz之间时,电磁屏蔽效果均达到40dB及以上。
图4和图5中,坐标系的横轴代表电场或磁场的频率,单位是GHz,坐标系的纵轴代表屏蔽效能SE,单位是dB,反应屏蔽前后电场或者磁场的大小变化。屏蔽效能的值与电磁屏蔽前的电磁场强和屏蔽后的电磁场强的比值有关。
其中,屏蔽效能的测试是通过近场扫描的方法(近场扫描仪)来测试得到的,扫描的范围是100MHz-10GHz,扫描的范围是25x25mm,近场扫描探头沿着XY方向分别测试500个点。
因此本实施例提供的***级封装模块的效果为,在***级封装模块内部电子元器件之间的电磁屏蔽,屏蔽效能在500M-10GHz达到40dB;以及在***级封装模块内部和外部电子元器件之间的电磁屏蔽,屏蔽效能在频率700M-6GHz达到40dB。
图6是本申请实施例一提供的又一种***级封装模块的俯视示意图,参考图3和6所示,开槽40切割路径存在多种可能,开槽40的延伸起始点和终点均位于***级封装模块的边沿位置,开槽40和***级封装模块的边沿共同将一个电子元器件20围设在内;或者,开槽40包括环形凹槽,一个电子元器件20位于环形凹槽内。
具体地,开槽40贯穿塑封体30的上下表面且以相邻两个电子元器件20之间的路线作为切割路径,以起到隔断相邻两个电子元器件20的作用。图3中,开槽40呈L型,L型开槽40和***级封装模块的两条边共同将一个电子元器件20围设在内,而图6中,一个***级封装模块上具有多个电子元器件20,包括射频、WiFi、蓝牙、导航GPS、电源和主芯片(逻辑芯片)等种类,不同功能的电子元器件20的大小不同,它们在***级封装模块上分布时,相邻的两个电子元器件20需要通过开槽40分隔开,使它们相互之间没有干扰。此时,每一个电子元器件20周围的开槽40呈L型、U型或者口字型,即环形凹槽。
需要理解的是,一个***级封装模块内一般设置有多个电子元器件20,且电子元器件20的尺寸和位置不同,为了使开槽40可以起到较佳的隔断作用,同时尽量减小***级封装模块整体的尺寸,在设置开槽40的形状时,应当根据电子元器件20的位置,利用***级封装模块的边沿,规划出较短的开槽路线,以节省材料和工艺成本。
为了便于对上述***级封装模块的结构的理解,下面,通过具体实施例对封装方法进行详细说明。
图7是本申请实施例一提供的封装方法流程图,参考图7所示,本申请实施例一提供的***级封装模块的封装方法,包括以下步骤:
S101、在基板10上形成塑封体30,以将基板10上设置的至少两个电子元器件20覆盖在塑封体30内。
其中,基板10一般为PCB(Printed Circuit Board,印刷电路板),基板10的厚度大约为0.2-1mm,一般采用四至十二层的叠层板材的结构。电子元器件20包括:射频芯片、逻辑芯片或者被动元器件的一种或多种,至少两个电子元器件20通过表贴的方式组装在基板10的焊盘上。
图8是本申请实施例一提供的封装方法的过程结构示意图一,参考图8所示,在基板10上敷设塑封体30具体包括:将包括环氧树脂和氧化硅填充料的塑封材料加热并通过注塑成型工艺敷设在基板10上以形成塑封体30。
氧化硅填充料用于增加塑封材料的强度,其一般为直径大小在5-50μm的球形填充料。塑封工艺过程中塑封材料会被加热到175℃,然后通过注塑成型形成***级封装模块需要的形状和尺寸。
S102、以相邻两个电子元器件20之间的路线作为切割路径对塑封体30进行开槽处理,且开槽40贯穿塑封体30的上下表面。
图9是本申请实施例提供的封装方法的过程结构示意图二,参考图9所示,以相邻两个电子元器件20之间的路线作为切割路径对塑封体30进行开槽40处理具体包括:通过纳秒或皮秒激光设备对塑封体30进行开槽40处理。
激光设备可以为紫外450nm或者绿光550nm的纳秒激光设备或者皮秒激光设备,激光设备的功率一般为10-40W,通过激光设备切割塑封体30,以形成一定路线和形状的开槽40。
S103、在塑封体30的上表面和开槽40的内表面上形成一层导电屏蔽层50。
图10是本申请实施例提供的封装方法的过程结构示意图三,参考图10所示,在塑封体30的上表面和开槽40的内表面上形成一层导电屏蔽层50具体包括:采用喷涂机通过喷涂工艺形成导电屏蔽层50,喷涂材料包括含40-60%的微米级和亚微米级银颗粒以及40-50%的高分子材料溶剂的银浆材料;或者,采用磁控溅射设备通过溅射工艺形成导电屏蔽层50,溅射材料为叠层结构,叠层结构包括底部不锈钢层、中间铜层和顶部不锈钢层。
采用溅射工艺形成导电屏蔽层50时,依次溅射形成底部不锈钢层、中间铜层和顶部不锈钢层,三层厚度分别为100-300nm、3-9μm、100-300nm,底部不锈钢的主要作用是增加铜和塑封材料的结合力,中间层铜101b的主要作用是实现电磁屏蔽功能,顶部不锈钢101a的主要作用是保护中间层铜不被空气氧化。本实施例中,导电屏蔽层50形成后,可以一次性实现***级封装模块表面和***级封装模块内部各个电子元器件之间的屏蔽,较现有的方案可提高生产效率。
S104、将填充体60填充在开槽40内。
参考图1所示,将填充体60填充在开槽40内具体包括:通过点胶机在开槽40内填充胶水直至胶水填平开槽40,加热并持续一段时间,以使胶水固化形成填充体60。
本实施例中,开槽40的横截面形状为倒梯形。倒梯形开槽的上表面开槽宽度为600μm,底部开槽宽度为100-300μm,开槽深度为700-1000μm。
此时,填充体60为非导电胶水。非导电胶水具体为基于环氧树脂的胶水,胶水的型号可以为非导电胶水,点胶气压压力为50psi,点胶至将倒梯形开槽填平后,加热到150℃,静置一小时时间以固化胶水,形成填充体60。非导电胶水工艺难度和成本低,可降低***级封装模块的工艺难度和成本。
本实施例提供的***级封装模块,通过设置表层屏蔽和分腔屏蔽,可解决***级封装模块内部电子元器件之间的相互电磁干扰,同时也可解决***级封装模块和外部电子元器件的干扰,实现内部电子元器件之间电磁屏蔽效果达到20-40dB,***级封装模块和外部电子元器件的电磁屏蔽效果达到30-40dB。进一步地,填充体在导电屏蔽层之后形成,可有效保证屏蔽效果。
实施例二
本申请实施例二提供的***级封装模块,包括:基板10、至少两个电子元器件20、塑封体30、开槽40、导电屏蔽层50和填充体60。至少两个电子元器件20设置在基板10上。塑封体30位于基板10上且覆盖基板10的表面,至少两个电子元器件20被包裹在塑封体30内。开槽40贯穿塑封体30的上下表面且以相邻两个电子元器件20之间的路线作为切割路径,或开槽40位于相邻两个电子元器件20之间。导电屏蔽层50覆盖在塑封体30的上表面以及开槽40的内表面上。填充体60填充在开槽40内。
图11是本申请实施例二提供的***级封装模块的局部横截面结构示意图,参考图11所示,在另一种可行的实施方式中,导电屏蔽层50覆盖开槽40的部分内表面,填充体60为导电材料。
此时,若导电屏蔽层50未覆盖开槽40的底面,则导电屏蔽层50与基板10未直接导通,设置填充体60为导电材料,则导电屏蔽层50通过填充体60与基板10导通,从而实现***级封装模块的上下电导通。且导电屏蔽层50未覆盖开槽40的全部内表面,***级封装模块的内部分腔屏蔽效果较差,通过设置导电材料作为填充体60,填充体60可进一步起到分腔屏蔽的效果。
进一步地,本实施例中,开槽40的横截面形状为T形。此时,通过喷涂或者溅射工艺可在T形开槽的内表面覆盖导电屏蔽层50时,T形开槽竖直方向的内表面不能全部覆盖导电屏蔽层50,因此还需在T形开槽内填充导电材料以起到导电作用和屏蔽作用。
相比于上述实施例一中的倒梯形开槽,本实施例二中的T形开槽宽度为50-200μm,使得电子元器件20之间的距离可以更加接近,进而减小***级封装模块的整体尺寸。
进一步地,本实施例中,填充体60包括导电胶水。点胶至将T形开槽填平后,加热到150℃,静置一小时时间以固化胶水,形成填充体60。
继续参考图7所示,本申请实施例二提供的***级封装模块的封装方法,包括以下步骤:
S101、在基板10上形成塑封体30,以将基板10上设置的至少两个电子元器件20覆盖在塑封体30内。
其中,基板10一般为PCB(Printed Circuit Board,印刷电路板),基板10的厚度大约为0.2-1mm,一般采用四至十二层的叠层板材的结构。电子元器件20包括:射频芯片、逻辑芯片或者被动元器件的一种或多种,至少两个电子元器件20通过表贴的方式组装在基板10的焊盘上。
继续参考图8所示,在基板10上形成塑封体30具体包括:将包括环氧树脂和氧化硅填充料的塑封材料加热并通过注塑成型工艺敷设在基板10上以形成塑封体30。
氧化硅填充料用于增加塑封材料的强度,其一般为直径大小在5-50μm的球形填充料。塑封工艺过程中塑封材料会被加热到175℃,然后通过注塑成型形成***级封装模块需要的形状和尺寸。
S102、以相邻两个电子元器件20之间的路线作为切割路径对塑封体30进行开槽处理,且开槽40贯穿塑封体30的上下表面。
图12是本申请实施例二提供的封装方法的过程结构示意图一,参考图12所示,以相邻两个电子元器件20之间的路线作为切割路径对塑封体30进行开槽40处理具体包括:通过纳秒或皮秒激光设备对塑封体30进行开槽40处理。
激光设备可以为紫外450nm或者绿光550nm的纳秒激光设备或者皮秒激光设备,激光设备的功率一般为10-40W,通过激光设备切割塑封体30,以形成一定路线和形状的开槽40。
其中,开槽40的横截面形状为T形。相比于上述实施例一中的倒梯形开槽,本实施例二中的T形开槽宽度为50-200μm,使得电子元器件20之间的距离可以更加接近,进而减小***级封装模块的整体尺寸。
S103、在塑封体30的上表面和开槽40的内表面上形成一层导电屏蔽层50。
图13是本申请实施例二提供的封装方法的过程结构示意图二,参考图13所示,在塑封体30的上表面和开槽40的内表面上形成一层导电屏蔽层50具体包括:采用喷涂机通过喷涂工艺形成导电屏蔽层50,喷涂材料包括含40-60%的微米级和亚微米级银颗粒以及40-50%的高分子材料溶剂的银浆材料;或者,采用磁控溅射设备通过溅射工艺形成导电屏蔽层50,溅射材料为叠层结构,叠层结构包括底部不锈钢层、中间铜层和顶部不锈钢层。
采用溅射工艺形成导电屏蔽层50时,依次溅射形成底部不锈钢层、中间铜层和顶部不锈钢层,三层厚度分别为100-300nm、3-9μm、100-300nm,底部不锈钢的主要作用是增加铜和塑封材料的结合力,中间层铜101b的主要作用是实现电磁屏蔽功能,顶部不锈钢101a的主要作用是保护中间层铜不被空气氧化。
通过喷涂或者溅射工艺在T形开槽的内表面覆盖导电屏蔽层50后,T形开槽竖直方向的内表面不能全部覆盖导电屏蔽层50,因此还需在T形开槽内填充导电材料以起到导电作用和屏蔽作用。
S104、将填充体60填充在开槽40内。
参考图11所示,将填充体60填充在开槽40内具体包括:通过点胶机在开槽40内填充胶水直至胶水填平开槽40,加热并持续一段时间,以使胶水固化形成填充体60。
本实施例中,填充体60为导电胶水。点胶至将T形开槽填平后,加热到150℃,静置一小时时间以固化胶水,形成填充体60。
通过近场扫描的方法(近场扫描仪)来测试得到屏蔽效能,可得到,本实施例提供的***级封装模块的效果为,在***级封装模块内部电子元器件之间的电磁屏蔽,屏蔽效能在500M-6GHz达到30dB以上;以及在***级封装模块内部和外部电子元器件之间的电磁屏蔽,屏蔽效能在频率500M-6GHz达到30dB以上。
本实施例提供的***级封装模块,通过设置表层屏蔽和分腔屏蔽,可解决***级封装模块内部电子元器件之间的相互电磁干扰,同时也可解决***级封装模块和外部电子元器件的干扰,实现内部电子元器件之间电磁屏蔽效果达到30dB以上,***级封装模块和外部电子元器件的电磁屏蔽效果达到30dB以上。进一步地,填充体在导电屏蔽层之后形成,可有效保证屏蔽效果。
实施例三
本申请实施例三提供一种终端设备,包括:如上实施例一和实施例二所述的***级封装模块。
本申请实施例三涉及的终端设备可以包括手机、手表、平板电脑、个人数字助理(Personal Digital Assistant,PDA)、销售终端(Point of Sales,POS)、车载电脑等电子设备。
本实施例提供的终端设备,采用一种***级封装模块,该***级封装模块通过设置表层屏蔽和分腔屏蔽,可解决***级封装模块内部电子元器件之间的相互电磁干扰,同时也可解决***级封装模块和外部电子元器件的干扰,实现内部电子元器件之间电磁屏蔽效果达到20-30dB,***级封装模块和外部电子元器件的电磁屏蔽效果达到30-40dB。进一步地,填充体在导电屏蔽层之后形成,可有效保证屏蔽效果。