KR20220045015A - 개선된 매체 액세스를 위한 인터페이스, 및 관련 시스템들, 방법들 및 디바이스들 - Google Patents

개선된 매체 액세스를 위한 인터페이스, 및 관련 시스템들, 방법들 및 디바이스들 Download PDF

Info

Publication number
KR20220045015A
KR20220045015A KR1020227007928A KR20227007928A KR20220045015A KR 20220045015 A KR20220045015 A KR 20220045015A KR 1020227007928 A KR1020227007928 A KR 1020227007928A KR 20227007928 A KR20227007928 A KR 20227007928A KR 20220045015 A KR20220045015 A KR 20220045015A
Authority
KR
South Korea
Prior art keywords
carrier sense
sense signal
emulated
emulated carrier
rmii
Prior art date
Application number
KR1020227007928A
Other languages
English (en)
Inventor
딕슨 첸
존 준링 장
얀지 슈
벤카트라만 이에르
Original Assignee
마이크로칩 테크놀로지 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크로칩 테크놀로지 인코포레이티드 filed Critical 마이크로칩 테크놀로지 인코포레이티드
Publication of KR20220045015A publication Critical patent/KR20220045015A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W74/00—Wireless channel access
    • H04W74/08—Non-scheduled access, e.g. ALOHA
    • H04W74/0833—Random access procedures, e.g. with 4-step access
    • H04W74/0841—Random access procedures, e.g. with 4-step access with collision treatment
    • H04W74/085—Random access procedures, e.g. with 4-step access with collision treatment collision avoidance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/407—Bus networks with decentralised control
    • H04L12/413—Bus networks with decentralised control with random access, e.g. carrier-sense multiple-access with collision detection [CSMA-CD]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/50—Queue scheduling
    • H04L47/62—Queue scheduling characterised by scheduling criteria
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • H04L69/322—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
    • H04L69/323—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the physical layer [OSI layer 1]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • H04L69/322—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
    • H04L69/324—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the data link layer [OSI layer 2], e.g. HDLC
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Small-Scale Networks (AREA)
  • Information Transfer Systems (AREA)

Abstract

감소된 매체 독립적 인터페이스(RMII)로 충돌 핸들링 또는 트래픽 성형을 구현하는 매체 액세스 튜닝 회로부를 인터페이싱하기 위한 시스템들 및 디바이스들이 개시된다. 일부 실시예들에서, 인터페이스 회로부는, 에뮬레이트된 신호들이 RMII의 부정확한 동작을 야기할 것임을 검출한 것에 응답하여 매체 액세스 튜닝 회로부에 의해 생성된 에뮬레이트된 신호들을 관리한다. 멀티드롭 네트워크를 위한 물리적 계층(PHY) 디바이스가 또한 개시된다. 일부 실시예들에서, PHY 디바이스는 물리적 계층 충돌 기법들을 구현하고, RMII를 통해 매체 액세스 제어(MAC) 디바이스와 통신하도록 동작가능하며, 여기서 MAC는 CSMA, 충돌 검출을 갖는 CSMA(CSMA/CD), 또는 충돌 회피를 갖는 CSMA(CSMA/CA)를 위해 구성된다. 또한, 경우에 따라, PLCA 또는 트래픽 성형을 구현하는 PHY에서의 시그널링을 관리하기 위한 프로세스들이 개시된다.

Description

개선된 매체 액세스를 위한 인터페이스, 및 관련 시스템들, 방법들 및 디바이스들
우선권 주장
본 출원은 2019년 8월 23일자로 출원된 중국 특허 출원 제201910784657.4호, 및 2019년 9월 30일자로 출원된 미국 특허 출원 제16/587,583호의 출원일의 이익을 주장하며, 이들의 개시내용은 이에 의해 전체적으로 본 명세서에 참고로 포함된다.
기술분야
개시된 실시예들은 대체적으로 물리적 계층 디바이스들에 관한 것으로, 더 구체적으로, 일부 실시예들은 단일 쌍 이더넷 물리적 계층 디바이스에서의 매체 액세스 튜닝에 관한 것이다.
상호접속들은 네트워크의 디바이스들 간의 통신을 용이하게 하는 데 널리 사용된다. 일반적으로 말하면, 전기 신호들은 물리적 매체(예컨대, 버스, 동축 케이블, 또는 연선쌍(twisted pair) - 그러나 대체적으로 간단히 "라인"으로 지칭됨) 상에서 그 물리적 매체에 커플링된 디바이스들에 의해 송신된다.
OSI 모델(Open Systems Interconnection model)에 따르면, 이더넷-기반 컴퓨터 네트워킹 기술들은 기저대역 송신(즉, 전기 신호들이 별개의 전기 펄스들임)을 사용하여 데이터 패킷들 및 궁극적으로 네트워크 디바이스들 간에 통신되는 메시지들을 송신한다. OSI 모델에 따르면, 물리적 계층(PHY) 디바이스 또는 제어기로 칭해지는 특수 회로부가 라인의 아날로그 도메인과, 패킷 시그널링에 따라 동작하는 데이터 링크 계층의 디지털 도메인 사이에서 인터페이싱하는 데 사용된다. 데이터 링크 계층이 하나 이상의 서브계층들을 포함할 수 있지만, 이더넷-기반 컴퓨터 네트워킹에서, 데이터 링크 계층은 전형적으로 물리적 계층의 제어 추상화를 제공하는 매체 액세스 제어(media access control, MAC) 계층을 적어도 포함한다. 예로서, 데이터를 네트워크 상의 다른 디바이스로 송신할 때, MAC 제어기는 물리적 매체를 위한 프레임들을 준비하고, 오류 정정 요소들을 추가하고, 충돌 회피를 구현할 수 있다. 추가로, 다른 디바이스로부터 데이터를 수신할 때, MAC 제어기는 수신된 데이터의 무결성을 보장하고 더 높은 계층들을 위한 프레임들을 준비할 수 있다.
(특히) 물리적 및 데이터 링크 계층들을 구현하는 다양한 네트워크 토폴로지들이 있다. 대략 1990년대 초기 이래로 PCI(Peripheral Component interconnect) 표준 및 병렬 ATA(Parallel Advanced Technology Attachment) 둘 모두가 멀티드롭 버스 토폴로지(multidrop bus topology)를 구현한다. 2000년대 초기 이래로 점-대-점(point-to-point) 버스 토폴로지들을 사용하는 경향이 있었는데, 예를 들어, PCI 익스프레스 표준(PCI Express standard) 및 직렬 ATA(Serial ATA, SATA) 표준은 점-대-점 토폴로지들을 구현한다.
전형적인 점-대-점 버스 토폴로지는 각각의 디바이스 사이에 라인들을 구현하거나(예컨대, 전용 점-대-점) 또는 디바이스들과 스위치들 사이에 라인들을 구현할 수 있다(예컨대, 스위칭된 점-대-점). 그러나, 멀티드롭 토폴로지에서, 물리적 매체는 공유된 버스이고, 각각의 네트워크 디바이스는, 예를 들어, 물리적 매체의 유형(예컨대, 동축 또는 연선쌍, 제한 없음)에 기초하여 선택된 회로를 통해 공유된 버스에 커플링된다.
전용 점-대-점 토폴로지 또는 스위칭된 점-대-점 토폴로지와 같은 점-대-점 버스 토폴로지들은, 부분적으로, 디바이스들 사이의 더 많은 수의 링크들로 인해, 멀티드롭 토폴로지들보다 더 많은 와이어들 및 더 고가의 재료를 필요로 한다. 자동차와 같은 소정 응용예들에서는, 디바이스들을 직접 접속시키는 것을 어렵게 만드는 물리적 제약들이 있을 수 있으며, 따라서, 네트워크 또는 서브네트워크에서의 직접적인 접속들을 필요로 하지 않거나 많이 필요로 하지 않는 토폴로지(예컨대, 멀티드롭 토폴로지)는 그러한 제약들에 덜 민감할 수 있다.
기저대역 네트워크 상에 있는 디바이스들은 동일한 물리적 송신 매체를 공유하고, 전형적으로, 송신을 위해 그 매체의 전체 대역폭을 사용한다. 결과적으로, 기저대역 네트워크 상의 하나의 디바이스만이 주어진 순간에서 송신할 수 있다. 따라서, 공유된 송신 매체에 대한 경쟁을 핸들링하기 위해 매체 액세스 제어 방법들이 사용된다.
물리적 송신 매체가 공유되는 버스 네트워크 토폴로지들에서, 충돌을 회피시키기 위해(즉, 2개 이상의 디바이스들이 공유 버스 상에서 동시에 송신하려고 시도할 때) 사용되는 하나의 기법이 CSMA(carrier-sense multiple access)인데, 이는 데이터 링크 계층에서 수행된 MAC 프로토콜이다. CSMA에 따르면, 노드는 공유 버스 상에서 송신하기 전에 다른 트래픽의 부재를 검증한다. 더 구체적으로, 노드는 공통 버스 상의 캐리어를 검사하고, 그것이 캐리어를 검출하는 경우, 그것은 전송을 시작하기 전에 어떠한 캐리어도 검출되지 않을 때까지(즉, 채널이 유휴 상태임) 기다린다. CSMA는 때때로, 충돌 검출을 포함하도록 확장되어(CSMA/CD), 이에 의해, 노드가 충돌을 회피시키기 위해 시도할 뿐만 아니라 그것이 송신하고 있는 동안 발생하는 충돌들을 검출하고 그들에 응답한다.
다른 옵션은 PHY에서의 충돌 회피를 구현하는 것이다. 물리적 계층 충돌 회피(PLCA)는, PHY가 할당된 송신 기회 동안 MAC로부터 수신된 프레임들만을 송신하는 기법이다. 예로서, 송신 기회들은, 스케줄링 스킴(예컨대, 멀티레벨 큐(queue)들의 라운드 로빈(round robin), 가중 라운드 로빈(weighted round robin), 결손 라운드 로빈(deficit round robin), 선입선출(first-in-first-out), 우선순위 기반, 또는 PTP(precision time protocol) 스케줄링)에 따라 할당될 수 있다. 그러한 시나리오에서, 주어진 송신 기회에서, 그 특정 송신 기회를 소유하는 PHY만이 데이터를 전송하도록 허용/예상된다. 10SPE(즉, 10 Mbps 단일 쌍 이더넷)는 현재 IEEE 802.3cg™의 규격 하의 네트워크 기술이고, 10SPE 규격은 선택적 PLCA 조정 서브계층을 포함하는데, 이는 이론상, 멀티드롭 버스 상에서의 충돌들을 회피시키는 데 사용될 수 있다.
본 발명이 특정 실시예들을 특별히 가리키고 명확하게 청구하는 청구범위로 마무리하고 있지만, 본 발명의 범주 내의 실시예들의 다양한 특징들 및 이점들은 첨부 도면과 함께 읽을 때 하기 설명으로부터 더욱 용이하게 확인될 수 있다.
도 1은 본 발명의 하나 이상의 실시예들에 따른, 멀티드롭 네트워크를 예시하는 블록도이다.
도 2는 본 발명의 하나 이상의 실시예들에 따른, 물리적 계층 디바이스에서의 충돌 핸들링 프로세스를 예시하는 타이밍도이다.
도 3a는 본 발명의 하나 이상의 실시예들에 따른, 물리적 계층 디바이스에서의 데이터 송신을 예시하는 타이밍도이다.
도 3b는 본 발명의 하나 이상의 실시예들에 따른, 도 3a의 데이터 송신을 위한 신호들의 세트를 예시하는 타이밍도이다.
도 4는 본 발명의 하나 이상의 실시예들에 따른, 물리적 계층 디바이스에서의 데이터 수신을 예시하는 타이밍도이다.
도 5는 본 발명의 하나 이상의 실시예들에 따른, 물리적 계층 디바이스의 블록도이다.
도 6은 본 발명의 하나 이상의 실시예들에 따른, 매체 액세스 튜닝 회로부에 의해 생성된 에뮬레이트된 신호들의 전파를 보정하기 위한 에뮬레이션 회로부의 블록도이다.
도 7은 본 발명의 하나 이상의 실시예들에 따른, 캐리어 감지 신호들을 관리하기 위한 프로세스의 흐름도이다.
도 8은 본 발명의 하나 이상의 실시예들에 따른, 공유 송신 매체 상에서의 충돌 후에 수신용 물리적 계층 디바이스/시스템에서의 캐리어 감지 시그널링을 관리하기 위한 프로세스의 흐름도이다.
도 9는 본 발명의 하나 이상의 실시예들에 따른, 송신용 PHY에서의 캐리어 감지 신호들을 관리하기 위한 프로세스의 흐름도이다.
도 10은 본 발명의 하나 이상의 실시예들에 따른, 시간 인식하는 또는 트래픽을 성형하는 수신용 PHY에서의 캐리어 감지 신호들을 관리하기 위한 프로세스의 흐름도이다.
하기의 상세한 설명에서, 그의 일부를 형성하고, 본 발명이 실시될 수 있는 구체적인 예시적 실시예들이 예시로서 도시되어 있는 첨부 도면을 참조한다. 이들 실시예는 당업자가 본 발명을 실시하는 것을 가능하게 하기에 충분히 상세히 설명된다. 그러나, 본 개시의 범위로부터 벗어남이 없이 다른 실시예가 이용될 수 있고 구조, 재료 및 프로세스 변경이 이루어질 수 있다.
여기에 제시된 예시들은 임의의 특정한 방법, 시스템, 디바이스 또는 구조의 실제 도면들인 것으로 의도되는 것이 아니라, 단지 본 발명의 실시예들을 설명하는 데 이용되는 이상화된 표현들이다. 여기에 제시된 도면들은 반드시 일정한 축척으로 작성된 것은 아니다. 다양한 도면들에서 유사한 구조물들 또는 컴포넌트들은 독자의 편의를 위해 동일한 또는 유사한 넘버링을 보유할 수 있지만; 넘버링에서의 유사성은 구조물들 또는 컴포넌트들이 크기, 조성, 구성, 또는 임의의 다른 속성에서 반드시 동일하다는 것을 의미하지는 않는다.
본 명세서에서 일반적으로 기술되고 도면에 예시되는 바와 같은 실시예들의 컴포넌트들이 매우 다양한 상이한 구성들로 배열될 수 있고 설계될 수 있다는 것이 쉽게 이해될 것이다. 따라서, 다양한 실시예들의 하기 설명은 본 발명의 범주를 제한하려는 것이 아니라, 단지 다양한 실시예들을 나타낼 뿐이다.
이하의 설명은 이 분야의 통상의 기술자가 개시된 실시예들을 실시할 수 있게 하는 것을 돕기 위한 예들을 포함할 수 있다. 용어 "예시적인", "예로서", 및 "예를 들어"의 사용은 관련 설명이 설명적인 것임을 의미하며, 본 발명의 범주가 예들 및 법적 등가물들을 포함하도록 의도되지만, 그러한 용어의 사용은 실시예 또는 본 발명의 범주를 명시된 컴포넌트들, 단계들, 특징들, 기능들 등으로 제한하도록 의도되지 않는다.
따라서, 도시되고 설명되는 특정 구현예들은 단지 예일 뿐이며, 본 명세서에서 달리 명시되지 않는 한 본 발명을 구현하는 유일한 방법으로 해석되지 않아야 한다. 요소들, 회로들 및 기능들은 불필요한 상세로 본 개시를 모호하게 하지 않기 위해 블록도 형태로 도시될 수 있다. 반대로, 도시되고 설명되는 특정 구현예들은 단지 예시적인 것일 뿐이며, 본 명세서에서 달리 명시되지 않는 한 본 발명을 구현하는 유일한 방법으로 해석되지 않아야 한다. 또한, 블록 정의들 및 다양한 블록들 사이의 논리의 분할은 특정 구현예를 예시한다. 본 발명이 많은 다른 분할 솔루션에 의해 실시될 수 있다는 것을 이 분야의 통상의 기술자가 손쉽게 알 수 있을 것이다. 대부분, 타이밍 고려 사항 등에 관한 상세 내용들은, 그러한 상세 내용들이 본 발명의 완전한 이해를 얻는 데 필요하지 않고 관련 분야의 통상의 기술자의 능력 내에 있는 경우 생략되었다.
본 명세서에 기술되는 정보 및 신호들은 다양한 상이한 기술들 및 기법들 중 임의의 것을 사용하여 표현될 수 있다. 예를 들어, 이 설명 전체에 걸쳐 언급될 수 있는 데이터, 명령어들, 커맨드들, 정보, 신호들, 비트들, 및 심볼들은 전압들, 전류들, 전자기파들, 자기장들 또는 자성 입자들, 광학 필드들 또는 입자들, 또는 이들의 임의의 조합에 의해 표현될 수 있다. 몇몇 도면들은 프리젠테이션 및 설명의 명료함을 위해 신호들을 단일 신호로서 예시할 수 있다. 신호는 신호들의 버스를 표현할 수 있으며, 여기서 버스는 다양한 비트 폭들을 가질 수 있고 본 발명은 단일 데이터 신호를 포함한 임의의 수의 데이터 신호들에 대해 구현될 수 있다는 것이 당업자에 의해 이해되어야 한다.
본 명세서에서 사용되는 바와 같이, 주어진 파라미터, 특성 또는 조건과 관련한 용어들 "실질적으로" 및 "약"은, 이 분야의 통상의 기술자가 이해할 정도로, 주어진 파라미터, 특성 또는 조건이 허용 가능한 제조 공차들 이내와 같은 정도의 변동을 갖고서 충족되는 것을 의미하고 포함한다. 예를 들어, 실질적으로 또는 약 특정된 값인 파라미터는 특정된 값의 적어도 약 90%, 특정된 값의 적어도 약 95%, 특정된 값의 적어도 약 99%, 또는 심지어 특정된 값의 적어도 약 99.9%일 수 있다.
"제1", "제2" 등과 같은 명칭을 사용한 본 명세서에서의 요소에 대한 임의의 언급은, 그러한 제한이 명시적으로 언급되지 않는 한, 이들 요소들의 수량 또는 순서를 제한하지 않는다는 것으로 이해해야 한다. 오히려, 이러한 명칭들은 본 명세서에서 2개 이상의 요소 또는 요소의 인스턴스들을 구별하는 편리한 방법으로서 사용된다. 따라서, 제1 및 제2 요소들에 대한 언급은 2개의 요소만이 사용될 수 있거나 제1 요소가 소정 방식으로 제2 요소에 선행해야 한다는 것을 의미하지 않는다. 또한, 달리 언급되지 않는 한, 요소들의 세트는 하나 이상의 요소를 포함할 수 있다. 마찬가지로, 때때로 단수 형태로 지칭되는 요소들은 또한 요소의 하나 이상의 인스턴스들을 포함할 수 있다.
본 명세서에 개시된 실시예들과 관련하여 설명된 다양한 예시적인 논리 블록들, 모듈들 및 회로들은 범용 프로세서, 특수 목적 프로세서, 디지털 신호 프로세서(Digital Signal Processor, DSP), 주문형 집적 회로(Application Specific Integrated Circuit, ASIC), 필드 프로그래밍가능 게이트 어레이(Field-Programmable Gate Array, FPGA) 또는 다른 프로그래밍가능 논리 디바이스, 이산 게이트 또는 트랜지스터 논리, 개별 하드웨어 컴포넌트들, 또는 본 명세서에 기술된 기능들을 수행하도록 설계된 이들의 임의의 조합을 이용하여 구현되거나 수행될 수 있다. 범용 프로세서(본 명세서에서 호스트 프로세서 또는 간단히 호스트로 또한 지칭될 수 있음)는 마이크로프로세서일 수 있지만, 대안에서, 프로세서는 임의의 종래의 프로세서, 제어기, 마이크로제어기 또는 상태 기계일 수 있다. 프로세서는 또한 컴퓨팅 디바이스들의 조합, 예를 들어 DSP와 마이크로프로세서의 조합, 복수의 마이크로프로세서, DSP 코어와 관련한 하나 이상의 마이크로프로세서, 또는 임의의 다른 그러한 구성으로서 구현될 수 있다. 프로세서를 포함하는 범용 컴퓨터가 본 개시의 실시예들과 관련된 컴퓨팅 명령어들(예컨대, 소프트웨어 코드)을 실행하도록 구성될 때 그 범용 컴퓨터는 특수 목적 컴퓨터로 간주된다.
또한, 실시예들은 플로차트, 흐름도, 구조도, 또는 블록도로서 도시되는 프로세스의 관점에서 설명될 수 있다는 것에 유의한다. 플로차트가 동작 액션들을 순차적인 프로세스로서 설명할 수 있지만, 이러한 액션들 중 다수는 다른 시퀀스로, 병렬로, 또는 실질적으로 동시에 수행될 수 있다. 게다가, 액션들의 순서는 재배열될 수 있다. 프로세스는, 제한 없이, 방법, 스레드, 기능, 절차, 서브루틴, 또는 서브프로그램에 대응할 수 있다. 또한, 본 명세서에 개시된 방법들은 하드웨어, 소프트웨어 또는 둘 모두로 구현될 수 있다. 소프트웨어로 구현되는 경우, 기능들은 컴퓨터 판독 가능 매체에 하나 이상의 명령어 또는 코드로서 저장되거나 송신될 수 있다. 컴퓨터 판독 가능 매체는 컴퓨터 저장 매체와, 한 장소로부터 다른 장소로의 컴퓨터 프로그램의 전송을 용이하게 하는 임의의 매체를 포함한 통신 매체 둘 모두를 포함한다.
본 명세서에 사용된 바와 같이, "버퍼"는 데이터를 일시적으로 저장하는 데 사용되는 물리적 메모리의 영역을 의미한다. 비제한적인 예로서, 버퍼들은 데이터를, 그것이 (예컨대, 메모리 내의, 시스템 내의, 네트워크 내의) 하나의 위치로부터 다른 위치로, 또는 하나의 디바이스로부터 다른 디바이스로 이동되고 있는 동안 일시적으로 저장하는 데 사용될 수 있다. 개시된 실시예들의 버퍼는 선입선출(FIFO)과 같은 알고리즘을 구현할 수 있다. 개시된 실시예들의 버퍼는 설계에 의해 타이밍을 조정할 수 있거나 또는 조정할 수 없는데, 즉, 데이터는 제1 속도로 메모리에 기록될 수 있고, 데이터는 제2 속도로 메모리로부터 판독될 수 있고, 제1 속도와 제2 속도는 동일하거나 또는 상이하다.
종종, PHY와 MAC 사이의 접속들의 개수를 감소시키는 단순화된 인터페이스를 사용하는 것이 바람직하다. 다수의 데이터 접속들을 감소시키기 위한 기법은, 신호들을 하나의 라인으로 멀티플렉싱하고 더 높은 클록 주파수를 사용하는 것이다. 유사한 기법이 제어 신호들에 사용될 수 있지만, 주어진 조건들 하에서 주어진 시간에 어느 제어 신호들이 필요하고/사용되는지에 관한 가정들이 종종 이루어져야 한다.
감소된 매체 독립적 인터페이스(Reduced Media Independent Interface)TM("RMIITM" 또는 "RMI interface")는 때때로 PHY를 MAC에 접속시키는 데 사용되는 단순화된 인터페이스의 일례이다. RMII 컨소시엄 규격(Rev. 1.2, 1998년 3월 20일 발행)은 IEEE 802.3 매체 독립적 인터페이스(MII) 규격에 대해 추가적인 조정 계층을 제공한다. RMII는 붕괴 캐리어 감지(CRS) 및 수신 데이터 유효(DV) 신호들을 하나의 핀(이는 신호 CRS_DV를 전달함) 상에 제공한다. RMII는 캐리어가 수신 매체 상에서 감지될 때마다(즉, 수신 매체가 비-유휴 상태임) CRS_DV가 PHY에 의해 어써트(assert)되어야 한다는 것을 추가로 제공한다. DV 신호는 RXD[1:0](MAC의 수신 데이터 핀) 상의 인입 데이터(즉, MAC로 인입함)가 유효 데이터임을 MAC에 나타낸다.
CRS 및 DV는 전형적으로, 대안적인 클록 사이클들에서 단일 핀 상에 나타나는 하나의 신호로 멀티플렉싱된다. 예를 들어, 10BASE-T 네트워크 또는 100BASE-X 네트워크에서, 멀티플렉싱된 신호는 2.5 ㎒(10 Mb/초 모드) 또는 25 ㎒(100 b/s 모드)에서 각각 교번할 수 있다.
RMII는 수신 매체에서의 캐리어의 손실이 CRS_DV의 디-어써트(de-assert)를 초래한다는 것을 제공한다. PHY가 CRS_DV의 초기 디-어써트 뒤에 RXD[1:0] 상에 제시될 추가적인 비트들을 갖는 경우, PHY는, 각각의 니블(nibble)의 제2 쌍비트(di-bit)를 제시하는 REF_CLK의 사이클들에 CRS_DV를 어써트하고, 니블의 제1 쌍비트를 제시하는 REF_CLK의 사이클들에 CRS_DV를 디-어써트한다.
RMII는 또한, 일단 CRS_DV가 어써트되면, 수신 라인(RXD[1:0]) 상의 데이터가 유효한 것으로 간주되지만, CRS_DV의 어써트가 기준 클록에 대해 비동기식이기 때문에, 적절한 수신 신호 디코딩이 일어날 때까지 "유효 데이터 부재 심볼(no valid data present symbol)"(예컨대, 2-바이트의 0 또는 "00")이 RXD[1:0]에서 삽입된다는 것을 제공한다. 따라서, RXD[1:0] 상의 유효 데이터 부재 심볼 및 디-어써트된 CRS_DV 둘 모두는 RMII MAC에 의해, 매체가 유휴 상태라고 추론하는 데 사용될 수 있고; 어써트된 CRS_DV 및 RXD[1:0] 상의 데이터 유효 부재 심볼들은 RMII MAC에 의해, 수신이 막 시작할 것임을 추론하는 데 사용될 수 있고; 어써트된 CRS_DV 및 유효 데이터 부재 심볼로부터 다른 심볼(예컨대, 프리앰블 바이트)로의 변경은 RMII MAC에 의해, 유효 데이터가 인입하고 있음을 추론하는 데 사용될 수 있다.
RMII는 또한, 수신 데이터를 위한 복구된 클록과 로컬 클록 사이의 차이들을 해결하기 위해(즉, 그것은 클록들을 정렬함) 수신 라인 상에 탄성 버퍼를 제공하고, 따라서, 도메인 교차를 허용한다.
데이터 송신들에 대해, RMII는, 송신 인에이블(TX_EN) 핀이 송신의 정확한 표시라는 것, 그리고 MAC가 TX_EN(TX_EN은 제1 송신 프레임의 프리앰블의 제1 니블과 동기식으로 MAC에 의해 어써트됨) 및 복구된 CRS(즉, CRS_DV로부터 복구됨)로부터의 충돌을 추론할 수 있다는 것을 가정한다 - 어써트된 CRS는 수신 매체가 활성임을 나타냄.
본 발명의 발명자들은, MRII와 같은 단순화된 인터페이스가, PLCA, 시간 인식 프로토콜들, 트래픽 성형, 및/또는 이들의 조합들에 따라, 비제한적인 예들로서, 매체 액세스 튜닝을 수행하도록 구성된 PHY와 CSMA/CD MAC 사이에서 통신하는 데 사용될 수 있는 경우에 유리할 것이라는 것을 이해한다.
PHY가 매체 액세스 튜닝을 구현할 때, 소정 내부 신호들이 때때로 에뮬레이트된다. 예를 들어, 매체 액세스 튜닝 회로부는, 내부 신호를 충실하게 복제(즉, 전파)하는 것 대신에, 내부 로직에 기초하여, 에뮬레이트된 신호를 생성할 수 있는데, 예를 들어, 이는 그것이 링크 계층에 소정 거동을 야기하려고 시도하고 있기 때문이다.
RMI 인터페이스에서의 CRS_DV의 어써트/디-어써트를 결정하는, 캐리어 감지 신호에 대한 에뮬레이트된 신호(즉, 공유 송신 매체 상의 캐리어의 존재 유무를 나타내는 신호)는 때때로, CSMA/CD MAC, RMI 인터페이스, 또는 둘 모두의 정확한 동작을 방해할 수 있다. 달리 말하면, 때때로, 매체 액세스 튜닝 회로부에 의해 생성된 에뮬레이트된 신호와 에뮬레이트되었던 내부 신호 사이의 차이들은 RMII MAC, RMI 인터페이스, 또는 둘 모두의 정확한 동작을 방해할 것이다.
게다가, RMII는 수신 및 송신을 위한 별개의 송신 매체들(2개의 별개의 라인들 또는 하나의 라인 중 어느 하나이며, 이때 2개의 신호들은 하나의 라인 상에서 중첩됨)을 갖는 네트워크 토폴로지에 대해 기록되었다. RMII에 따르면, 어써트된 캐리어 감지 신호는 수신 매체 상에 활성 캐리어가 있음을 의미한다. 본 명세서에 기술된 바와 같이, 본 발명에서 기술된 매체 액세스 튜닝 프로토콜들은, 어써트된 캐리어 감지 신호가 공유 송신 매체 상에 활성 캐리어가 있다는 것을 의미한다고 가정한다 - 그리고 수신을 위한 매체와 송신을 위한 매체 사이의 구분을 도출하지는 않는다.
본 발명의 하나 이상의 실시예들은 대체적으로, 매체 액세스 튜닝 회로부와 RMI 인터페이스 사이의 시그널링을 관리하여 RMI 인터페이스, RMI 인터페이스를 통해 통신되는 CSMA/CD MAC, 또는 둘 모두의 정확한 동작을 보장하는 것에 관한 것이다.
본 명세서에 사용된 바와 같이, 신호와 관련하여 사용된 용어 "어써트"는 신호가 활성 상태로 전이되는 것, 신호가 활성 상태에 있는 것, 및 신호가 활성 상태로 전이되고 나서 활성 상태에 있는 것을 포괄하도록 의도된다. 본 명세서에 사용된 바와 같이, 신호와 관련하여 사용된 용어 "디-어써트"는 신호가 비활성 상태로 전이되는 것, 신호가 비활성 상태에 있는 것, 및 신호가 비활성 상태로 전이되고 나서 비활성 상태에 있는 것을 포괄하도록 의도된다. 비제한적인 예들로서, 액티브 하이(active high)인 핀에 대해, 어써트되는 경우, 로직 하이(logic high)(예컨대, 제한 없이, 3.3 볼트 또는 5 볼트)인 신호가 나타날 것이고, 디-어써트되는 경우, 로직 로우(logic low)(예컨대, 제한 없이, 0 볼트)인 신호가 나타날 것이다. 다른 배열들이 액티브 로우(active low)와 같은 본 발명의 범주 내에 있다.
도 1은 적어도 2개의 매체 액세스 제어(MAC) 디바이스들, 즉 MAC 디바이스(102) 및 MAC 디바이스(106)를 포함하는 멀티드롭 네트워크(100)의 기능 블록도를 도시한다. 비제한적인 예로서, 멀티드롭 네트워크(100)는, 제한 없이, 마이크로제어기 유형 임베디드 시스템, 사용자 유형 컴퓨터, 컴퓨터 서버, 노트북 컴퓨터, 태블릿, 핸드헬드 디바이스, 모바일 디바이스, 무선 이어버드 디바이스 또는 헤드폰 디바이스, 유선 이어버드 또는 헤드폰 디바이스, 어플라이언스 서브시스템, 조명 서브시스템, 사운드 서브시스템, 건물 제어 시스템, 주거 모니터링 시스템(예컨대, 제한 없이, 보안 또는 유틸리티 사용을 위함), 엘리베이터 시스템 또는 서브시스템, 대중 교통 제어 시스템(예컨대, 제한 없이, 지상철, 지하철, 트롤리, 또는 버스를 위함), 자동차 시스템 또는 자동차 서브시스템, 또는 산업 제어 시스템일 수 있거나, 이들의 일부일 수 있거나, 또는 이들 중 하나 이상을 포함할 수 있다.
PHY 디바이스(104) 및 PHY 디바이스(108)는 공유 송신 매체(110)를 MAC 디바이스(102) 및 MAC 디바이스(106)와 각각 인터페이싱하도록 구성된다. 비제한적인 예로서, PHY 디바이스(108) 및 MAC 디바이스(104)는 본 명세서에 기술된 실시예들의 전부 또는 부분들을 수행하기 위해 구성된 로직 및/또는 메모리를 포함하는 칩 패키지들일 수 있다.
공유 송신 매체(110)는, MAC 디바이스(102) 및 MAC 디바이스(106)를 포함하는 노드들을 포함한, 멀티드롭 네트워크(100)의 일부인 노드들에 대한 통신 경로인 물리적 매체이다.
도 1에 도시된 실시예에서, PHY 디바이스(104) 및 PHY 디바이스(108)는 (예컨대, PLCA, 시간 인식 프로토콜들, 또는 트래픽 성형 프로토콜들에 따라) 공유 송신 매체(110)에 대한 액세스를 관리하도록 구성되고, MAC 디바이스(102) 및 MAC 디바이스(106)는 (예컨대, CSMA/CD 또는 CSMA에 따라) 충돌 검출을 구현하도록 구성된다. PHY 디바이스(104) 및 PHY 디바이스(108)는 (본 명세서에서 더 충분히 기술되는 바와 같이) 시그널링을 제공하여 MAC 디바이스(102) 및 MAC 디바이스(106)의 정확한 동작을 각각 보장하도록 구성된다. 게다가, PHY 디바이스(104) 및 PHY 디바이스(108)는, 각각, 각자의 RMI 인터페이스들을 통해 MAC 디바이스(102) 및 MAC 디바이스(106)와 통신한다.
도 2, 도 3, 및 도 4는 예시적인 프로세스들 동안 PHY 디바이스(104) 및 PHY 디바이스(108)의 각자의 RMI 인터페이스들의 핀들에서 어써트된 신호들을 보여주는 타이밍도들이다. 구체적으로, 도 2, 도 3, 도 3b, 및 도 4는 송신 인에이블(TX_EN), 에뮬레이트된 캐리어 감지(CRS), 데이터 유효(RDV), (CRS_DV), 및 수신 데이터(RXD[1:0] 또는 그냥 "RXD")에 대해 어써트된 신호들을 도시한다. PHY 디바이스(108)의 경우, PHY 디바이스(108) 내부에 있는 충돌 핀에서의 신호(COL)가 또한 도 2에 도시되어 있다. 게다가, PHY 디바이스들(104, 108) 내부에 있고, 예를 들어, 도 5의 제2 에뮬레이트된 캐리어 감지 신호(522)에 대응하는 제2 에뮬레이트된 캐리어 감지에 대한 신호(제2 에뮬레이트된 CRS)가 도시되어 있다.
도 2, 도 3 및 도 4에서, "유효 데이터 부재" 심볼들(여기서는, "0")이 RXD 라인들(220(도 2), 310(도 3), 및 410(도 4)) 상에 배치되는 한편, PHY 디바이스들(104, 108)은 각각 수신 데이터 또는 프리앰블 심볼들을 MAC 디바이스들(102, 106)로 전달하지 않고 있다. 또한, 수신 데이터 유효(RDV), 특히 RDV(232)(도 2), RDV(332)(도 3), 및 RDV(446)(도 4)에 대한 신호가 도시되어 있으며, 경우에 따라, 각각은 PHY 디바이스(104 또는 108)에 대한 내부 신호이다. RDV 신호는 CRS_DV의 DV 부분이 언제 어써트되는지를 예시하기 위해 도시되어 있다. 일부 실시예들에서, RDV 신호는 내부적으로 생성되고 CRS_DV 신호를 생성하는 데 사용될 수 있다. 다른 실시예들에서, PHY 디바이스(104, 108)는, RXD를 모니터링하고 유효 데이터 부재 심볼에 응답하여 CRS_DV의 DV 부분을 디-어써트하도록, 그리고 유효 데이터가 존재함을 검출한 것에 응답하여 CRS_DV의 DV 부분을 어써트하도록 구성될 수 있다.
당업자는, 본 명세서에서 특정 실시예들과 관련하여 특정 타이밍 고려사항들이 언급되지 않는 한, 도 2, 도 3, 도 3a 및 도 4를 참조하여 도시되고 기술된 타이밍에 대한 변화들이 본 발명에 기술된 실시예들의 범주 및 그들의 법적 등가물들을 벗어나지 않고서 이루어질 수 있다는 것을 이해할 것이다.
도 2는 PLCA PHY에서의 충돌을 검출한 후 데이터 수신 동안 매체 액세스 튜닝을 수행하기 위한 프로세스(200)의 일 실시예의 상세한 타이밍도를 도시한다. 도 2에 의해 고려되는 동작들에서, PHY 디바이스(108)는 PLCA PHY이고, 그것은 그의 MAC 디바이스(106)가 송신 기회(210) 동안 송신하려고 시도할 때 충돌을 검출한다. 충돌을 검출한 후, PHY 디바이스(108)는 PHY 디바이스(104)로부터의 데이터 송신으로부터 데이터를 수신한다.
시간(202)에, TX_EN(216)가 PHY 디바이스(108)에서 어써트된다.
시간(204)에, PHY 디바이스(108)는, 신호 RDV(232)가 어써트되는 것에 의해 반영된 바와 같이, 라인(224)에서 캐리어를 검출한 것에 응답하여 CRS_DV(218)를 어써트한다(시간(204)은 송신 기회(210)의 시작 시간에 실질적으로 대응함). 시간(206)에, PHY 디바이스(108)는 내부 신호(COL)의 어써트에 의해 보여지는 바와 같이 충돌을 검출한다. PHY 디바이스(108)는 데이터를 수신하는 동안 CRS_DV(218)를 계속해서 어써트한다. 시간(212)에, PHY 디바이스(108)는 송신 기회(210) 동안 수신된 수신 데이터의 끝을 검출하고, 신호 RDV(232)는 디-어써트된다.
PHY 디바이스(108)는 캐리어가 유휴 상태가 된 것(즉, 라인(224) 상에서 활성 상태로부터 유휴 상태로의 전이)을 검출한 것에 기초하여 수신 데이터의 끝을 검출하도록 구성된다. 시간(212)에, PHY 디바이스(108)는 일정 기간 동안 CRS_DV(218)를 디-어써트하고, 이어서, CRS_DV(218)를 재-어써트(re-assert)하여 CRS_DV(218)에 갭(214)을 형성한다.
CRS_DV(218) 상의 갭(214)은 CSMA/CD MAC에 의해 검출가능한 유효 데이터의 끝(즉, 그것은 "유효 데이터 신호의 끝"임)을 나타낸다. 하나의 실시예에서, 갭(214)에 대해 CSMA/CD MAC가 데이터 송신을 시작하지 않을 충분히 짧은 기간을 갖는 갭 폭이 선택된다.
하나의 실시예에서, CRS_DV(218) 내의 갭(214)은 제2 에뮬레이트된 CRS(226)에서 갭(230)이 시간(228)에 시작하여 형성된 것에 응답하여 생성된다. 하나의 실시예에서, 갭(230)은 PLCA에 대해 구성된 PHY 디바이스(108)의 매체 액세스 튜닝 회로부에 의해 생성된 제1 에뮬레이트된 CRS 신호(도시되지 않음)에 응답하여 시간(228)에 형성된다. 제2 에뮬레이트된 CRS(226)(즉, 갭을 포함하는 신호)는 PHY 디바이스(108)의 RMI 인터페이스에 제공된다. RMI 인터페이스는 CRS_DV(218) 내에 갭(214)을 생성하여 데이터 수신의 끝, 및 RXD(220) 상의 유효 데이터 부재 심볼(222)(도 2에서 "0")과 함께, 수신 데이터의 끝을 MAC 디바이스(106)에 나타낸다. 하나의 실시예에서, 갭(230)의 폭은, 갭(230)에 응답하여 CRS_DV(218) 내에 생성된 갭(214)이 CSMA/CD MAC가 데이터 송신을 시작하지 않을 정도로 충분히 짧도록 선택된다.
CRS_DV(218)에서 유효 데이터 표시자의 끝, 즉 갭(214)을 삽입한 후, PHY 디바이스(108)는, PHY 디바이스(108)의 다음 송신 기회인 시간(228)에 송신 기회(208)의 시작 때까지 CRS_DV(218)를 계속해서 어써트한다. 하나의 실시예에서, 제2 에뮬레이트된 CRS(226)가 어써트되고 있기 때문에 CRS_DV(218)가 어써트되며, 따라서, PHY 디바이스(108)의 RMI 인터페이스는 라인(224)에서의 활성 캐리어를 추론한다. 또한, PHY 디바이스(108)는 송신 기회(208)를 시작하기를 기다리면서 유효 데이터 부재 심볼(222)(여기서는, "0")을 삽입하고, 제2 에뮬레이트된 CRS(226)가 어써트된다.
도 3a는 개시된 실시예들에 따른, 데이터 송신 동안 매체 액세스 튜닝을 수행하기 위한 프로세스(300)의 상세한 타이밍도를 도시한다. 도 3에 의해 고려되는 동작에서, PHY 디바이스(104)는 PLCA PHY이고, 그것은 CSMA/CD MAC에 의한 송신을 핸들링하고 있다.
시간(312)에서, PHY 디바이스(104)는 라인(302) 상에 캐리어가 없음을 검출한 후에 CRS_DV(308)를 디-어써트한다. 시간(314)에, TX_EN(306)가 PHY 디바이스(104)에서 (예컨대, MAC 디바이스(102)에 의해) 어써트된다. 특히, PHY 디바이스(104)의 다음 송신 기회인 송신 기회(304)는 시간(316) 때까지 시작하지 않는다. 이러한 실시예에서, PHY 디바이스(104)는 송신 데이터를 위한 지연 라인들(본 명세서에서 후술됨)을 포함하고, 따라서, 심지어 TX_EN(306)가 시간(314)에 어써트되더라도, PHY 디바이스(104)는 시간(316)(즉, 송신 기회(304)의 시작) 때까지 송신 데이터를 라인(302)으로 이동시키기를 시작하지 않는다.
상기에서 언급된 바와 같이, RMII는 수신 및 송신을 위한 별개의 송신 매체들(2개의 별개의 라인들 또는 하나의 라인 중 어느 하나이며, 이때 2개의 신호들은 하나의 라인 상에서 중첩됨)을 갖는 네트워크에 대해 기록되었다. RMII에 따른 "활성"매체는 수신 매체가 활성임을 의미한다. PLCA 회로부가 RMII에 의해 CRS_DV(308)로서 RMII MAC에 전파되는 어서트된 CRS를 생성하는 경우, RMII MAC는 시간(314)에, 어서트된 CRS_DV(308)를, 수신 매체가 활성이고 충돌을 추론할 것임을 의미하는 것으로 해석할 것이다. 따라서, 개시된 실시예들에서, PHY 디바이스(104)는 송신 기회가 시작되기를 기다리면서 PLCA에 의해 생성된 어써트된 에뮬레이트된 CRS(도 3a에 도시되지 않음)를 억제하도록 구성될 수 있다. 도 3a에 도시된 예에서, 이는 TX_EN이 어써트되는 시간(314)과 TX_EN이 디-어써트된 시간(318) 사이에 발생한다.
도 3b는 시간들(314, 324) 사이의, 즉 TX_EN(306)의 어써트와 송신 기회(304)의 끝 사이의 제1 에뮬레이트된 CRS(332) 및 실제 CRS(334)와 함께, 도 3a의 CRS_DV(308) 및 제2 에뮬레이트된 CRS(326)를 도시한다. 도 3b에 도시된 실시예에서, 실제 CRS(334)는 공유 송신 매체를 모니터링하는 캐리어 감지 회로부에 의해 생성된 캐리어 감지 신호(예컨대, 도 5의 신호(518))에 대응한다. 설명을 단순화하기 위해, TX_EN(306)의 어써트 및 디-어써트 및 라인(302)의 송신 기회(304)에 대한 타이밍 라벨들이 도 3b에 도시되어 있으며, 관련 설명에서 사용된다.
시간(314)에, PHY 디바이스(104)의 PLCA는 라인(302)이 활성임을 CSMA/CD MAC에 나타내기 위해(즉, CSMA/CD MAC를 속여 송신 데이터가 라인(302)으로 이동하고 있다고 믿게 함) TX_EN(306)이 어써트된 것에 응답하여, 어써트된 에뮬레이트된 CRS(332)를 생성하는데, PLCA는, 충돌 핸들링 목적들을 위해 CSMA/CD MAC가 무시할 것임을 가정한다. 기간(336) 동안, 즉 시간(314)에서 시간(316)까지, PHY 디바이스(104)는 PLCA 에뮬레이트된 CRS(332)가 MAC 디바이스(102)로 송신되는 것을 억제한다 - 또는, 달리 말해서, PHY 디바이스(104)는 기간(336) 동안 디-어써트된 제2 에뮬레이트된 CRS(326)를 생성하고, 따라서, 제2 에뮬레이트된 CRS(326)에 응답하여 어써트/디-어써트되는 CRS_DV(310)가 또한 기간(336) 동안 디-어써트된다. 시간(316)에, 송신 기회(304)의 시작 시에 PHY 디바이스(104)가 라인(302)으로 송신 데이터를 이동시킨 것에 응답하여 실제 CRS(334)가 어써트된다. PLCA 에뮬레이트된 CRS(332)는 시간(316)에서 계속해서 어써트되고, PHY 디바이스(104)가 시간(324)에 라인(302)으로 송신 데이터를 이동시키는 것을 완료할 때까지 - 즉, 송신 기회(304)의 끝에 - 어써트된 상태로 유지된다. 기간(338) 동안, 즉 시간(316)에서 시간(318)까지, PHY 디바이스(104)는 PLCA 에뮬레이트된 CRS(332)가 MAC 디바이스(102)로 송신되는 것을 억제하여 CSMA/CD MAC가 충돌을 추론하는 것을 회피시키는데, 이는 또한, 실제 CRS(334)가 MAC 디바이스(102)로 송신되는 것을 억제하는 것으로서 특징지어질 수 있다. 기간(336) 및 기간(338) 동안 제2 에뮬레이트된 CRS(326)가 디-어써트된 것에 응답하여, CRS_DV(310)는 시간(314)에서 시간(318)까지 (TX_EN(306)이 어써트될 때) 디-어써트된다. 다시 도 3b를 참조하면, 시간(318)에, TX_EN(306)은 디-어써트되어, MAC 디바이스(102)가 PHY 디바이스(104)에 송신 데이터를 제공하는 것을 완료됨을 나타낸다. 특히, PHY 디바이스(104)는 시간(324), 즉 송신 기회(304)의 끝까지 송신 데이터를 라인(302)으로 이동시키는 것을 완료하지 않는다. 따라서, 시간(318)에 TX_EN(306)이 디-어써트됨(즉, 하이로부터 로우로 전이함)을 검출한 것에 응답하여, 그리고 데이터가 송신 지연 라인에서 전송되기를 여전히 기다리는 것을 검출한 것에 응답하여, PHY 디바이스(104)는 시간(320)에서 시간(322)까지 CRS_DV(308)를 "펄스화"하는데(즉, 시간(320)에 CRS_DV(308)를 어써트하고, 이어서, 시간(322)에 CRS_DV(308)를 어써트함), 이는 MAC가 TX_EN(306)을 디-어써트하는 시간(318) 내지 PHY 디바이스(104)가 송신 프레임들을 라인(302)으로 이동시키는 것을 완료하는 시간(324)의 기간에 실질적으로 대응한다.
하나의 실시예에서, 도 3a 및 도 3b에 도시된 바와 같이, PHY 디바이스(104)는 제2 에뮬레이트된 CRS(326)가 시간(328)에서 시간(330)(도 3a)까지 어서트되는 것에 응답하여 CRS_DV(308)를 펄스화한다. 제2 에뮬레이트된 CRS(326)가 어써트되는 기간은 도 3b에 시간(318)에서 시간(324)까지의 기간인 기간(342)으로서 도시되어 있다.
도 3b에 도시된 바와 같이, 제2 에뮬레이트된 CRS(326)는 TX_EN(306)이 시간(318)에 디-어써트되고 송신 데이터가 송신 지연 라인에 남아 있는 것에 응답하여 기간(342) 동안 펄스화된다. CRS_DV(308)를 펄스화하는 것은 다른 송신을 시작하는 것이 라인(302)에 충돌을 야기할 것임을 MAC 디바이스(102)의 CSMA/CD MAC에 시그널링하고, 따라서, 그러한 MAC 디바이스(102)에서의 충돌 회피 로직은 그것이 CRS_DV(308)이 하이인 동안 다른 송신을 시작하는 것을 방지한다.
시간(320)에, CRS_DV(308)가 어써트될 때, RXD(310)에 데이터 유효 없음 심볼(no data valid symbol)(여기서는, "0" 심볼들)이 삽입된다 - 그렇지 않은 경우, CSMA/CD MAC는 데이터 수신을 시작할 수 있고, 그 자신의 데이터를 수신하기를 시작할 수 있다. 전술된 바와 같이, 그리고 도 3b에 도시된 예시적인 동작을 사용하여, RMII에 따라, MAC는 데이터 수신을 시작하기 위해 어써트된 CRS_DV와 함께 "00"으로부터 "00이 아닌 것"으로의 전이를 기대할 것이다.
도 4는 본 발명의 하나 이상의 실시예들에 따른, 매체 액세스 프로세스들(400)의 상세한 타이밍도를 도시한다. 도 4에 도시된 시나리오에서, PHY 디바이스(108)는 시간 인식하도록(또는 하기에서 더 상세히 기술되는 바와 같은 트래픽 성형을 사용하도록) 구성되는데, 즉, PHY 디바이스(108)의 송신 기회는 비제한적인 예로서, IEEE 1588TM과 같은 규격 하의 "PTP"(precision-time-protocol)를 사용하여, 네트워크의 마스터 클록에 기초하여 스케줄링된다. 특히, TX_EN(406)은 정보제공 목적으로 도시되어 있으며, 도 4의 일반성을 제한하지 않는다.
도 4에 도시된 실시예에서, PHY 디바이스(108)는 그의 할당된 송신 윈도우, 여기서는 송신 윈도우(446) 동안을 제외하고서 RXD(410) 상에 유효 데이터 부재 심볼 "0"을 갖는 CRS_DV(408)를 어써트함으로써 MAC를 연기 상태로 유지하도록 구성되는데, 이 경우, 그것은 CRS_DV(410)를 디-어써트해야 한다. 따라서, 도 4에 의해 고려되는 예시적인 동작에서, PHY 디바이스(108)는 그것이 시간(414)에 시작할 송신 윈도우(404)에서의 가능한 수신을 기다리는 동안 CRS_DV(408)를 어써트한다. 시간(416)(실질적으로 시간(414)에 대응함)에, PHY 디바이스(108)는, 수신 프레임들의 시작을 검출한 것(예컨대, 프리앰블을 검출함)에 응답하여, CRS_DV(408)를 디-어써트하고, 이어서, 시간(418)에, CRS_DV(408)를 재-어써트하여, 즉, 미리결정된 갭 시간 후에 갭(444)을 생성한다.
하나의 실시예에서, PHY 디바이스(108)는 시간(430)에서 시간(434)까지 제2 에뮬레이트된 CRS(428)에서 갭(432)이 생성된 것에 응답하여 시간(416)에서 시간(418)까지 CRS_DV(408) 내에 갭(444)을 생성한다. 더 구체적으로, PHY 디바이스(108)의 RMI 인터페이스는 시간(430)에 제2 에뮬레이트된 CRS(428)의 하이로부터 로우로의 전이를, 어떠한 활성 캐리어도 라인(402) 상에 있지 않음을 의미하는 것으로 해석하고, 따라서, CRS_DV(408)를 디-어써트한다. 제2 에뮬레이트된 CRS(428)가 시간(434)에 재-어써트될 때, RMI 인터페이스는 시간(434)에서의 로우로부터 하이로의 전이를, 라인(402) 상에 활성 캐리어가 있음을 의미하는 것으로 해석하고, 따라서, 시간(418)에 CRS_DV를 어써트한다. 제2 에뮬레이트된 CRS(428)에서 생성된 갭(432)의 폭은, CRS_DV(408)에서의 갭(444)의 폭이, CRS_DV(408)가 디-어써트되는 동안 MAC가 송신을 시작하지 않을 정도로 충분히 짧도록 선택될 수 있다.
특히, 시간(416)에서 시간(418)까지의 갭(444), 및 더 구체적으로는 시간(418)에서의 로우로부터 하이로의 전이는 CSMA/CD MAC에 의해, "유효 데이터 없음 심볼"(422)이 다른 심볼로 변경되지 않는 경우에 그것(MAC)이 데이터 수신을 시작할 수 있음을 의미하는 것으로 해석된다. 비제한적인 예로서, CSMA/CD MAC는 시간(418)에서의 CRS_DV(408)의 어써트 및 RXD(410) 상의 "00" 데이터에 응답하여 PHY 디바이스(108)가 수신 프레임들을 전송하기 시작할 수 있음(즉, 데이터 수신이 시작될 수 있음을 검출함)을 추론할 것이며, 그것이 RXD(410) 상에서 데이터 프레임(도시되지 않음)의 프리앰블을 검출할 때 데이터 수신의 시작을 추론할 것이다. 따라서, CRS_DV(408)에서 시간(416)에 시작하는 갭(444)은 CSMA/CD MAC로의 적절한 시그널링을 가능하게 하여, MAC가 시간 인식 PHY 디바이스(108)에 의해 연기 상태로 유지된 후 데이터를 수신하기를 대기할 수 있게 한다.
시간(424)에, PHY 디바이스(108)는 수신 데이터 전송의 종료 시 CRS_DV(408)에 갭(440)을 삽입하고(즉, 시간(424)에서 시간(426)까지의 갭(440)을 삽입함), RXD(410)는 시간(424)과 실질적으로 동일한 시간(420)에 0이다. 하나의 실시예에서, PHY 디바이스(108)는 시간(438)에서 시간(436)까지의 갭(442)이 제2 에뮬레이트된 CRS(428)에서 생성된 것에 응답하여 CRS_DV(408)에 갭(440)을 삽입한다. PHY 디바이스(108)의 RMI 인터페이스는 제2 에뮬레이트된 CRS(428) 내의 갭을, 데이터 수신이 끝남을 의미하는 것으로 해석하고, 따라서, 시간(424)에 시작하여 시간(426)에 끝나는 갭(440)을 갖는 CRS_DV(408)를 생성한다. 특히, 갭(440)이 시간(424)에 시작하는 CRS_DV(410)에 삽입되지 않았다면, CSMA/CD MAC는 RXD(410) 상에서 데이터를 계속해서 수신할 것이다. 다시 말해서, MAC는 시간(420)에 시작하는 "00" 심볼들을 그것이 유효 데이터였던 것처럼 수신할 것이다.
도 4에 도시된 동일한 타이밍도는 또한, PHY 디바이스(108) 내부의 성형 알고리즘이 (외부 PTP 기반 스케줄링 알고리즘 대신에) MAC에 대한 송신 기회를 나타낼 때까지, PHY 디바이스(108)가 그의 MAC를 연기 상태로 유지함으로써 트래픽을 성형하는 매체 액세스 프로세스에 적용된다.
도 5는, 대체적으로, 링크 계층 디바이스, 그리고 더 구체적으로, CSMA, CSMA/CA, CSMA/CD 또는 이들의 조합에 따라 동작하도록 구성되는 링크 계층 디바이스를 갖는 매체 액세스 튜닝 회로부(516)의 사용을 가능하게 하도록 구성된 충돌 회피(CA) 인터페이스 회로부 - 인터페이스 회로부(508) - 를 포함하는 물리적 계층 시스템(500)의 단순화된 블록도를 도시한다. 도 5에 도시된 실시예에서, 물리적 계층 시스템(500)은 캐리어 감지 회로부(502) 및 송신 회로부(504)뿐만 아니라, 매체 액세스 튜닝 회로부(516), 인터페이스 회로부(508), 및 RMI 인터페이스(506)를 포함한다. 캐리어 감지 회로부(502) 및 송신 회로부(504)는 공유 송신 매체(534)에 동작가능하게 커플링된다.
매체 액세스 튜닝 회로부(516)는, 대체적으로, 다른 것들 중에서도, 충돌 핸들링, 트래픽 성형, 또는 둘 모두를 수행하도록 구성될 수 있다. 도 5에 도시된 실시예에서, 매체 액세스 튜닝 회로부(516)는 매체 액세스 프로토콜들, 비제한적인 예들로서는, 충돌 핸들링 프로토콜들, 트래픽 성형 프로토콜들, 또는 둘 모두에 따라 공유 송신 매체(534)에 대한 (예컨대, 전송 및 수신을 위한) 액세스를 관리하도록 구성된다.
도 5에 도시된 실시예에서, 매체 액세스 튜닝 회로부(516)는 제1 에뮬레이션 회로부(528), 송신 버퍼(512), 및 수신 버퍼(510)를 포함한다. 제1 에뮬레이션 회로부(528)는 캐리어 감지 회로부(502)에 의해 생성된 캐리어 감지 신호(518) 및 매체 액세스 튜닝 회로부(516)의 적용가능한 매체 액세스 프로토콜들에 응답하여 제1 에뮬레이트된 캐리어 감지 신호(520)를 생성하도록 구성된다. 일부 경우들에 있어서, 에뮬레이션 회로부(528)에 의해 생성된 제1 에뮬레이트된 캐리어 감지 신호(520)는 캐리어 감지 신호(518)의 충실한 복제가 아닐 수 있다. 비제한적인 예로서, 매체 액세스 튜닝 회로부(516)는 캐리어 감지 신호(518)가 공유 송신 매체(534) 상에서의 캐리어의 존재를 나타내지 않는 시간에 제1 에뮬레이트된 캐리어 감지 신호(520)를 제공하도록 구성될 수 있다. 비제한적인 예로서, 제1 에뮬레이션 회로부(528)는 물리적 계층 충돌 핸들링 프로토콜에 따라 제1 에뮬레이트된 캐리어 감지 신호(520)를 생성하도록 구성될 수 있고, 이에 의해, (경우에 따라) 다음 할당된 송신 윈도우 또는 다음 송신 기회를 기다리는 동안 제1 에뮬레이트된 캐리어 감지 신호(520)가 제공된다.
인터페이스 회로부(508)는 제2 에뮬레이션 회로부(530)를 포함할 수 있는데, 이는 매체 액세스 튜닝 회로부(516)에 의해 제공된 제1 에뮬레이트된 캐리어 감지 신호(520)뿐만 아니라 RMI 인터페이스(506)에서 정확한 시그널링을 생성하는 것과 관련된 소정 검출 조건들에 응답하여 제2 에뮬레이트된 캐리어 감지 신호(522)를 생성하도록 구성된다. 인터페이스 회로부(508)는 제1 에뮬레이트된 캐리어 감지 신호(520)에 시그널링을 추가하도록, 즉, 제1 에뮬레이트된 캐리어 감지 신호(520)를 수정하여 추가된 시그널링을 포함하도록 구성될 수 있다. 개시된 실시예들에서, 제2 에뮬레이션 회로부(530)는 매체 액세스 튜닝 회로부(516) 및 RMI 인터페이스(506)를 모니터링하도록 구성될 수 있다. 도 5에 도시된 실시예에서, 제2 에뮬레이션 회로부(530)는 매체 액세스 튜닝 회로부(516)의 송신 버퍼(512) 및 수신 버퍼(510)를 모니터링할뿐만 아니라, RMI 인터페이스(506)의 송신 인에이블(524)을 모니터링하도록 구성된다.
물리적 계층 시스템(500)은, 물리적 계층 시스템(500)이 수신 프레임들 또는 동기 프레임들을 송신하지 않고 있는 동안 유효 데이터 부재 심볼들을 MAC로 전송하도록 구성될 수 있다. 하나의 실시예에서, 인터페이스 회로부(508)는 물리적 계층 시스템(500)이 수신 프레임들 또는 동기 프레임들을 그의 MAC로 송신하지 않고 있는 동안, 수신 버퍼(510)에서 유효 데이터 없음 심볼들을 삽입하도록 구성된다. 인터페이스 회로부(508)는 도 2, 도 3a, 도 3b 및 도 4를 참조하여 기술된 바와 같이, 유효 데이터 부재 심볼들을 수신 버퍼(510)에 삽입하기 위한 삽입 회로부를 포함할 수 있다. 하나의 실시예에서, 제2 에뮬레이션 회로부(530)는 수신 버퍼(510)에서, 또는 대안예에서, 수신 데이터(532)에서, 유효 데이터 부재 심볼들을 삽입하도록 구성될 수 있다(대안적인 실시예들은 도 5에서 제2 에뮬레이션 회로부(530)로부터 수신 버퍼(510) 및 수신 데이터(532)까지의 파선들로 예시됨).
제2 에뮬레이션 회로부(530)는 도 2, 도 3b 및 도 4를 참조하여 기술된 바와 같은 CRS_DV 신호들과 같은, RMI 인터페이스(506)의 정확한 시그널링을 가능하게 하는 것을 포함한, 검출된 조건들(즉, 제한 없이, "비어 있는", "버퍼링", "활성", 또는 "비활성", "활성 상태에서 비활성 상태로" 또는 "비활성 상태에서 활성 상태로") 또는 그러한 모니터링으로부터의 콘텐츠(예컨대, 제한 없이, 미리정의된 심볼들)에 응답하여 제2 에뮬레이트된 캐리어 감지 신호(522)를 생성하도록 구성될 수 있다. 추가적으로 또는 대안적으로, 제2 에뮬레이션 회로부(530)는 송신 버퍼(512) 및 수신 버퍼(510)를 각각 모니터링하는 것에 더하여 또는 그 대신에, 송신 데이터(526) 및 수신 데이터(532)를 모니터링하도록 구성될 수 있다.
RMI 인터페이스(506)는 인터페이스 회로부(508)로부터 제2 에뮬레이트된 캐리어 감지 신호(522)를 수신하도록, 그리고 이를 캐리어 및 데이터(514)에 제공하도록 구성된다. 개시된 실시예들에서, 캐리어 및 데이터(514)는 물리적 계층 시스템(500)의 하나 이상의 입출력(I/O) 핀들 중 출력 핀과 연관될 수 있다. 출력 핀은 본 명세서에 개시된 캐리어 감지 신호들(예컨대, CRS_DV)과 연관될 수 있다. 하나의 실시예에서, RMI 인터페이스(506)는 캐리어 및 데이터(514)에서의 DV 신호(도 3에서, 캐리어 및 데이터(514)로의 입력 신호(536)로서 도시됨)와 함께, 제2 에뮬레이트된 캐리어 감지 신호(522)를 멀티플렉싱하기 위한 멀티플렉싱 회로부를 포함할 수 있다. 다른 실시예에서, RMI 인터페이스(506)는, 캐리어 및 데이터(514)에서, 제2 에뮬레이트된 캐리어 감지 신호(522)에 대응하는 CRS 신호를 어써트하기 위한, 그리고 각자의 교번 클록 사이클들에서 DV 신호를 어써트하기 위한 회로부를 포함할 수 있다.
도 6은 본 발명의 하나 이상의 실시예들에 따른, 예를 들어, 제2 에뮬레이션 회로부(530)(도 5)의 구현예일 수 있는 에뮬레이션 회로부(600)의 기능 블록도를 도시한다. 도 6에 도시된 실시예에서, 에뮬레이션 회로부(600)는 보정 회로부(604), 및 신호 생성 회로부(610)를 포함한다.
보정 회로부(604)는, 대체적으로, 신호 생성 회로부(610)를 제어하여 제2 에뮬레이트된 캐리어 감지 신호(612)를 생성하도록 구성된다. 보정 회로부(604)의 보정 로직(608)은 가능한 오류들 중 적어도 일부를 보정하기 위해, 제1 에뮬레이트된 캐리어 감지 신호(602)가, 예컨대 RMII 인터페이스(506)에 부정확한 시그널링을 야기할 것임을 검출하도록, 그리고 신호 생성 회로부(610)를 제어하여 제2 에뮬레이트된 캐리어 감지 신호(612)를 생성하도록 구성될 수 있다. 레지스터(606)는 조건들을 검출하기 위한 그리고/또는 제2 에뮬레이트된 캐리어 감지 신호(612)를 생성하기 위한 파라미터들을 저장하도록 구성될 수 있다. 제2 에뮬레이트된 캐리어 감지 신호(612)를 생성하기 위한 파라미터들은 상이한 용례들(예를 들어, 도 2, 도 3 및 도 4를 참조하여 기술된 경우들)에 대한 미리결정된 갭 크기 또는 다수의 미리결정된 갭 크기들을 포함할 수 있다.
일부 실시예들에서, 보정 로직(608)은 에뮬레이션 회로부(600)를 포함하는 PHY 디바이스에서 사용되는 충돌 회피 프로토콜의 유형에 기초하여 구성될 수 있다. 비제한적인 예로서, 보정 로직(608)은 매체 액세스 튜닝, 충돌 회피, 트래픽 성형, 또는 이들의 조합들과 관련된 조건들을 검출하도록 구성될 수 있다. 레지스터(606)에 저장된 파라미터들은 또한, 충돌 회피 프로토콜의 유형에 기초하여 선택될 수 있다. 또한, 일부 실시예들에서, 레지스터(606)는 재구성가능할 수 있다. 비제한적인 예로서, 갭 크기는 표준을 수용하기 위해 미리 설정될 수 있고, 이어서, 나중에 상이한 표준을 수용하도록 재구성될 수 있다. 하나의 실시예에서, 레지스터(606)는 상이한 디바이스들의 특성들(예컨대, 상이한 공급자들로부터의 MAC들, 상이한 공급자들로부터의 PHY 컴포넌트들, 또는 상이한 아키텍처들을 갖는 PHY들)로의 보정 회로부(604)의 튜닝을 가능하게 할 수 있다.
도 7은 본 발명의 하나 이상의 실시예들에 따른, 물리적 계층 디바이스에서의 시그널링을 관리하기 위한 프로세스(700)의 흐름도를 도시한다. 동작(702)에서, 공유 송신 매체의 캐리어가 물리적 계층 디바이스에서 감지된다. 동작(704)에서, 제1 에뮬레이트된 캐리어 감지 신호가 수신된다. 제1 에뮬레이트된 캐리어 감지 신호는 매체 액세스 튜닝 회로부(516)(예컨대, 이는, 제한 없이, PLCA를 수행함)와 같은 매체 액세스 튜닝 회로부에 의해 생성된다. 동작(706)에서, 제2 에뮬레이트된 캐리어 감지 신호가 생성된다. 다양한 실시예들에서, 제2 에뮬레이트된 캐리어 감지 신호는 제1 에뮬레이트된 캐리어 감지 신호가 RMII에 부정확한 시그널링을 야기할 것임을 검출한 것에 응답하여 생성될 수 있다. 비제한적인 예로서, 제2 캐리어 감지 신호는 제1 에뮬레이트된 캐리어 감지 신호의 일부분을 수정함으로써 생성될 수 있다.
동작(708)에서, 제2 에뮬레이트된 캐리어 감지 신호가 RMII에 제공된다. 동작(710)에서, 물리적 계층 디바이스의 하나 이상의 입출력(I/O) 핀들 중 하나에 나타나는 출력 신호가 어써트되거나 디-어써트된다. 출력 핀은 RMII의 캐리어 감지 신호와 연관될 수 있다. 하나의 실시예에서, 출력 핀은 MRII의 멀티플렉싱된 캐리어 감지 및 데이터 유효 신호(즉, 신호 CRS_DV)와 연관된다. 그러한 멀티플렉싱된 캐리어 감지 및 데이터 유효 신호는 동작(708)에서 RMII에 제공된 제2 에뮬레이트된 캐리어 감지 신호에 응답하여 어써트/디-어써트될 수 있다.
개시된 실시예들에서, 제2 에뮬레이트된 캐리어 감지 신호(522)는 당업자에게 알려진 임의의 적합한 기법을 사용하여 생성될 수 있다. 제1 비제한적인 예로서, 제2 에뮬레이트된 캐리어 감지 신호(522)는 제1 에뮬레이트된 캐리어 감지 신호(520)를 수정함으로써 생성될 수 있다. 신호를 수정하는 것은, 비제한적인 예로서, 필터링 기법들을 사용하여 다른 신호를 수정하는 것을 수반할 수 있다. 다른 비제한적인 예로서, 새로운 신호를 수정하는 것은 제1 에뮬레이트된 캐리어 감지 신호를 기준 신호로서 사용하여 새로운 신호를 생성하는 것을 수반할 수 있다. 새로운 신호는 수정된 부분들을 제외한 모든 면들에서 기준 신호와 실질적으로 동일할 수 있다. 제2 비제한적인 예로서, 제2 에뮬레이트된 캐리어 감지 신호는 도 6의 보정 로직(608)과 같은 로직에 응답하여 새로운 신호로서 생성될 수 있다.
도 8은 하나 이상의 개시된 실시예들에 따른, 공유 송신 매체 상에서의 충돌 후에, 제한 없이, 물리적 계층 시스템(500)과 같은 수신용 물리적 계층 디바이스/시스템에서의 캐리어 감지 시그널링을 관리하기 위한 프로세스(800)를 도시한다. 동작(802)에서, 물리적 계층 시스템(500)은 공유 송신 매체(534)로의 데이터 송신과 연관된 데이터를 수신한다(예컨대, 전송 프레임들을 수신함). 동작(804)에서, 공유 송신 매체(534)에서 충돌이 검출된다. 물리적 계층 시스템(500), 및 더 구체적으로 매체 액세스 튜닝 회로부(516)는, 비제한적인 예로서, (예컨대, MAC 디바이스에 의해) 송신 인에이블(524)이 어써트된 것에 응답하여 충돌을 검출할 수 있고, (공유 송신 매체(534) 상에서의 캐리어의 존재를 나타내는) 캐리어 감지 신호(518)가 생성된다. 특히, 물리적 계층 시스템(500)에 커플링된 CSMA 링크 계층 디바이스(도시되지 않음)는 그의 충돌 검출 프로토콜의 태양들을 구현할 수 있다(예컨대, 랜덤 기간 동안 프레임들의 짧은 잼(jam) 시퀀스 및 백오프(backing off)를 송신함).
동작(806)에서, 물리적 계층 시스템(500)은 공유 송신 매체(534)로부터 데이터 수신과 연관된 데이터 프레임들을 수신한다(즉, "수신 프레임들"을 수신함). 비제한적인 예로서, 동작(806)의 데이터 수신의 수신 프레임들은 동작(804)에서 검출된 충돌과 연관될 수 있다. 예를 들어, 데이터 수신의 수신 프레임들은 현재 송신 기회를 소유하는 물리적 계층 디바이스/시스템으로부터의 것일 수 있거나, 또는 단순히, 충돌을 검출하게 했던 검출된 캐리어에 대응할 수 있다.
도 8에 도시되어 있지 않지만, 매체 액세스 튜닝 회로부(516)의 제1 에뮬레이션 회로부(528)는 충돌 핸들링 로직 및 캐리어 감지 신호(518)에 응답하여 제1 에뮬레이트된 캐리어 감지 신호(520)를 생성한다. 고려되는 동작들에서, 그의 충돌 핸들링 로직에 따라, 제1 에뮬레이션 회로부(528)는 캐리어 감지 신호(518)를 충실하게 복제할 수 있거나, 또는 캐리어 감지 신호(518)와는 상이한 제1 에뮬레이트된 캐리어 감지 신호(520)를 생성할 수 있다.
동작(808)에서, 인터페이스 회로부(508)는 매체 액세스 튜닝 회로부(516)로부터 제1 에뮬레이트된 캐리어 감지 신호(520)를 수신한다. 동작(810)에서, 인터페이스 회로부(508)는 수신 버퍼(510)가 비어 있는지 여부를 결정한다. 특히, 이러한 예에서, 수신 버퍼(510)가 비어 있는 경우, 그것은 RMI 인터페이스(506)에서 정확한 시그널링을 가능하게 하기 위해, 제1 에뮬레이트된 캐리어 감지 신호(520)를 수정하도록 인터페이스 회로부(508)를 트리거하는 조건일 것이다. 수신 버퍼(510)가 비어 있지 않은 경우(즉, 수신 프레임들을 여전히 저장함), 동작(812)에서, 인터페이스 회로부(508)에 의해 생성된 제2 에뮬레이트된 캐리어 감지 신호(522)는 제1 에뮬레이트된 캐리어 감지 신호(520)의 충실한 복제이고, 프로세스(800)는 동작(808)으로 다시 루핑한다. 수신 버퍼(510)가 비어 있는 경우(예컨대, 더 이상의 프레임들이 수신 버퍼(510)에 남아 있지 않음), 동작(814)에서, 인터페이스 회로부(508)는 제2 에뮬레이트된 캐리어 감지 신호(522)를 생성하여 그것이 수정된 에뮬레이트된 캐리어 감지 신호가 되게 한다. 하나의 실시예에서, 인터페이스 회로부(508)에 의해 생성된 제2 에뮬레이트된 캐리어 감지 신호(522)는 데이터 수신의 끝을 나타내는 데이터 신호의 끝인 갭을 포함한다.
동작(816)에서, 생성된 제2 에뮬레이트된 캐리어 감지 신호에 응답하여 출력 신호가 어써트되고/되거나 디-어써트된다. 하나의 실시예에서, 어서트되고/되거나 디-어써트된 신호는 캐리어 및 데이터(514)와 연관된 출력 핀 상에 나타나서, 도 2의 갭(214)을 포함하는 CRS_DV 신호를 생성한다.
동작(818)에서, 동작(814)의 갭의 생성 후, 인터페이스 회로부(508)는 제2 에뮬레이트된 캐리어 감지 신호(522)를 생성하여, 그것이 제1 에뮬레이트된 캐리어 감지 신호(520)의 충실한 복제가 되게 하는데, 다시 말해서, 인터페이스 회로부(508)는 매체 액세스 튜닝 회로부(516)에 의해 생성된 에뮬레이트된 캐리어 감지 신호의, 제2 에뮬레이트된 캐리어 감지 신호(522)로서의 충실한 복제를 생성한다.
도 9는 하나 이상의 개시된 실시예들에 따른, 송신용 PHY에서의 캐리어 감지 시그널링을 관리하기 위한 프로세스(900)를 도시한다. 동작(902)에서, 물리적 계층 시스템(500)은 송신 인에이블(524)이 어써트됨을 검출하고, 송신 버퍼(512)에 송신 데이터를 저장하기 시작한다.
동작(904)에서, 인터페이스 회로부(508)는 송신 기회가 시작되었는지 여부를 결정한다. 송신 기회가 시작되지 않았다면, 동작(906)에서, 인터페이스 회로(508)는 매체 액세스 튜닝 회로부(516)에 의해 생성된 제1 에뮬레이트된 캐리어 감지 신호(520)를 억제한다. 동작(908)에서, RMII의 캐리어 감지 신호는 동작(906)의 억제된 제1 에뮬레이트된 캐리어 감지 신호(520)에 응답하여 디-어써트된다.
송신 기회가 시작됨을 검출한 후, 동작(910)에서, 인터페이스 회로부(508)는 송신 버퍼(512)를 제2 송신 데이터로 계속해서 충전하고, 송신 버퍼(512)로부터 공유 송신 매체(534)로 제1 송신 데이터를 이동시키기 시작한다.
동작(912)에서, 인터페이스 회로부(508)는 링크 계층 디바이스 - 즉, 접속된 MAC 계층 - 가 송신 데이터를 전송하는 것을 완료함을 어느 인터페이스 회로부(508)가 추론하는지에 기초하여 송신 인에이블(524)이 디-어써트되었는지 여부를 결정한다. 송신 인에이블(524)이 디어써트되지 않았다면, 동작(914)에서, 인터페이스 회로부(508)는 매체 액세스 튜닝 회로부(516)로부터 수신된 제1 에뮬레이트된 캐리어 감지 신호(520)를 억제한다. 동작(916)에서, RMII의 캐리어 감지 신호는 동작(914)의 억제된 제1 에뮬레이트된 캐리어 감지 신호(520)에 응답하여 디-어써트된다.
송신 인에이블(524)이 디-어써트되는 경우, 동작(918)에서, 인터페이스 회로부(508)는 제1 에뮬레이트된 캐리어 감지 신호(520)의 충실한 복제인 제2 에뮬레이트된 캐리어 감지 신호(522)를 생성하는 한편, 물리적 계층 시스템(500)은 송신 버퍼(512)로부터 공유 송신 매체(534)로 송신 데이터를 이동시키는 것을 완료한다.
동작(920)에서, 인터페이스 회로부(508)는 적어도 제1 에뮬레이트된 캐리어 감지 신호(520)를 충실하게 복제하는 동안 - 즉, 제2 에뮬레이트된 캐리어 감지 신호(522)를 어써트하는 동안 - 수신 데이터(532)에 데이터 유효 없음 심볼들을 삽입한다.
도 9에 도시되어 있지 않지만, RMII의 캐리어 감지 신호는 동작(918)의 생성된 제2 에뮬레이트된 캐리어 감지 신호에 응답하여 어써트되고/되거나 디-어써트될 수 있다.
도 10은 하나 이상의 개시된 실시예들에 따른, 시간 인식 연기 및/또는 트래픽 성형을 강제하도록 구성된 수신용 PHY에서의 캐리어 감지 시그널링을 관리하기 위한 프로세스(1000)를 도시한다. 동작(1002)에서, 인터페이스 회로부(508)는 매체 액세스 튜닝 회로부(516)로부터 제1 에뮬레이트된 캐리어 감지 신호(520)를 수신하는데, 이는 매체 액세스 튜닝 회로부(516)가 다음 송신 기회를 기다리는 동안 수신하고 있기 때문에 어써트된다. 동작(1004)에서, 인터페이스 회로부(508)는 수신 버퍼(510)에 임의의 동기화 바이트들이 있는지 여부를 검사한다. 비제한적인 예로서, 동기화 바이트들은 이더넷 프레임의 프리앰블일 수 있다. 동기화 바이트들이 없는 경우, 동작(1006)에서, 인터페이스 회로부(508)는 매체 액세스 튜닝 회로부(516)로부터 수신된 제1 에뮬레이트된 캐리어 감지 신호(520)를 제2 에뮬레이트된 캐리어 감지 신호(522)로서 충실하게 복제하고, 프로세스(1000)는 동작(1002)으로 다시 루핑한다.
수신 버퍼에 동기화 바이트들이 있는 경우, 동작(1008)에서, 동기화 바이트들이 MAC로 전송되기 전에, 인터페이스 회로부(508)는 데이터 수신이 막 시작되려는 것을 나타내는 제1 갭을 갖는 제2 에뮬레이트된 캐리어 감지 신호(522)를 생성한다. 시간들(430, 434)에 대한 제1 갭(432)이 도 4의 프로세스(400)에 도시되어 있다.
동작(1010)에서, RMI 인터페이스(506)의 출력 캐리어 감지 신호(예컨대, 캐리어 및 데이터(514))는 생성된 제2 에뮬레이트된 캐리어 감지 신호가 데이터 수신의 시작을 시그널링하기 위한 제1 갭을 갖는 것에 응답하여 어써트되고/되거나 디-어써트된다. 하나의 실시예에서, 어서트되고/되거나 디-어써트된 캐리어 및 데이터(514)는 도 4의 갭(444)을 포함하는 CRS_DV 신호를 생성한다.
동작(1012)에서, 인터페이스 회로부(508)는 데이터 수신이 완료되는지 여부를 결정한다. 데이터 수신이 완료되지 않는 경우, 동작(1014)에서, 인터페이스 회로부(508)는 매체 액세스 튜닝 회로부(516)에 의해 생성된 제1 에뮬레이트된 캐리어 감지 신호(520)를 제2 에뮬레이트된 캐리어 감지 신호(522)로서 충실하게 복제하는 한편, 물리적 계층 시스템(500)은 수신 버퍼로부터 MAC로 수신 프레임들을 전송한다. 데이터 수신이 완료되는 경우, 동작(1016)에서, 인터페이스 회로부(508)는 데이터 수신의 끝을 나타내기 위한 갭을 갖는 제2 에뮬레이트된 캐리어 감지 신호를 생성한다. 시간들(436, 438)에 대한 제2 갭(444)이 도 4의 프로세스(400)에 도시되어 있다.
동작(1018)에서, RMI 인터페이스(506)의 출력 캐리어 감지 신호(예컨대, 캐리어 및 데이터(514)에 의해 출력됨)는 생성된 제2 에뮬레이트된 캐리어 감지 신호가 데이터 수신의 끝을 시그널링하기 위한 제1 갭을 갖는 것에 응답하여 어써트되고/되거나 디-어써트된다. 하나의 실시예에서, 캐리어 및 데이터(514)는 도 4의 갭(440)을 포함하는 CRS_DV 신호를 생성한다.
소정 실시예들과 관련하여, PHY 디바이스(104), PHY 디바이스(108), 및 물리적 계층 시스템(500)과 같은 PHY 디바이스들 및 시스템들은 RMI 인터페이스를 포함하는 인터페이스 회로부를 갖는 것으로 도시되거나 기술될 수 있다. 당업자는, 개시된 실시예들이, PHY 디바이스가 매체 독립적 인터페이스(MII)를 구현하고 PHY 디바이스와 MAC 디바이스 사이의 별개의 칩에서 구현되는 RMI 인터페이스에 커플링되는 배열들에 동일하게 적용가능하다는 것을 이해할 것이다. 비제한적인 예로서, 도 5의 RMI 인터페이스(506)는 인터페이스 회로부(508)와 동일한 칩 패키지 또는 상이한 칩 패키지들에 구현될 수 있다.
"전형적인", "종래의" 또는 "알려진"과 같은 본 개시에서의 임의의 특성화는 반드시 그것이 종래 기술에 개시되었거나 논의된 태양들이 종래 기술에서 인식된다는 것을 의미하지는 않는다. 반드시, 관련 분야에서, 그것이 널리 알려져 있거나, 잘 이해되거나, 또는 일상적으로 사용된다는 것을 의미하는 것도 아니다.
본 발명이 소정의 예시된 실시예들과 관련하여 본 명세서에서 설명되었지만, 당업자는 본 발명이 그런 식으로 제한되지 않는다는 것을 인지 및 인식할 것이다. 오히려, 예시되고 설명된 실시예들에 대한 많은 추가들, 삭제들 및 수정들이 그의 법적 등가물들과 함께 이하에서 청구되는 바와 같은 본 발명의 범주로부터 벗어남이 없이 이루어질 수 있다. 또한, 하나의 실시예로부터의 특징들은 본 발명자에 의해 고려되는 바와 같은 본 발명의 범주 내에 여전히 포함되면서 다른 실시예의 특징들과 조합될 수 있다.
본 개시의 추가의 비제한적인 실시예들은 다음을 포함한다:
실시예 1: 방법으로서, 물리적 계층 디바이스에서, 공유 송신 매체의 캐리어를 감지하는 단계; 및 감지된 캐리어에 응답하여 물리적 계층 디바이스의 감소된 매체 독립적 인터페이스(RMII)의 캐리어 감지 신호와 연관된 출력 신호를 어써트하거나 디-어써트하는 단계를 포함하는, 방법.
실시예 2: 실시예 1에 있어서, RMII의 캐리어 감지 신호와 연관된 출력 신호를 어써트하거나 디-어써트하는 단계는, 감지된 캐리어가 유휴 상태인 기간의 적어도 일부 동안 출력 신호를 어써트하는 것을 포함하는, 방법.
실시예 3: 실시예 1 또는 실시예 2에 있어서, RMII의 캐리어 감지 신호와 연관된 출력 신호를 어써트하거나 디-어써트하는 단계는, 감지된 캐리어가 활성 상태인 기간의 적어도 일부 동안 출력 신호를 디-어써트하는 것을 포함하는, 방법.
실시예 4: 실시예 1 내지 실시예 3 중 어느 하나에 있어서, 매체 액세스 튜닝 회로부에 의해 생성된 제1 에뮬레이트된 캐리어 감지 신호를 수신하는 단계; 제1 에뮬레이트된 캐리어 감지 신호가 감소된 매체 독립적 인터페이스(RMII)에 부정확한 시그널링을 야기할 것임을 검출한 것에 응답하여 제2 에뮬레이트된 캐리어 감지 신호를 생성하는 단계; 및 제2 에뮬레이트된 캐리어 감지 신호를 RMII에 제공하는 단계를 추가로 포함하는, 방법.
실시예 5: 실시예 1 내지 실시예 4 중 어느 하나에 있어서, 제1 에뮬레이트된 캐리어 감지 신호가 RMII에 부정확한 시그널링을 야기할 것임을 검출한 것에 응답하여 제2 에뮬레이트된 캐리어 감지 신호를 생성하는 단계는, 공유 송신 매체에서의 충돌 뒤에 데이터 수신의 끝을 검출하는 것; 및 데이터 수신의 끝을 검출한 것에 응답하여 매체 액세스 튜닝 회로부에 의해 생성된 제1 에뮬레이트된 캐리어 감지 신호를, 데이터 수신 신호의 끝을 포함하도록 수정함으로써 제2 에뮬레이트된 캐리어 감지 신호를 생성하는 것을 포함하는, 방법.
실시예 6: 실시예 1 내지 실시예 5 중 어느 하나에 있어서, 데이터 수신 동안 매체 액세스 튜닝 회로부에 의해 생성된 제1 에뮬레이트된 캐리어 감지 신호를 복제하는 단계; 및 제2 에뮬레이트된 캐리어 감지 신호를 RMII에 제공한 후에 매체 액세스 튜닝 회로부에 의해 생성된 제1 에뮬레이트된 캐리어 감지 신호를 복제하는 단계를 추가로 포함하는, 방법.
실시예 7: 실시예 1 내지 실시예 6 중 어느 하나에 있어서, 제1 에뮬레이트된 캐리어 감지 신호가 RMII에 부정확한 시그널링을 야기할 것임을 검출한 것에 응답하여 제2 에뮬레이트된 캐리어 감지 신호를 생성하는 단계는, 링크 계층 디바이스가 송신 데이터를 제공하는 것을 완료하기를 기다리는 동안 제1 에뮬레이트된 캐리어 감지 신호의 어써트를 억제하는 것을 포함하는, 방법.
실시예 8: 실시예 1 내지 실시예 7 중 어느 하나에 있어서, 링크 계층 디바이스가 송신 데이터를 제공하는 것을 완료하기를 기다리는 동안 제1 에뮬레이트된 캐리어 감지 신호의 어써트를 억제하는 것은, 링크 계층 디바이스에 의해 데이터 송신의 시작을 검출하는 것; 및 송신 버퍼가 링크 계층 디바이스로부터 수신되는 제1 송신 데이터로 충전되고 있는 동안 제1 에뮬레이트된 캐리어 감지 신호의 어써트를 억제하는 것을 포함하는, 방법.
실시예 9: 실시예 1 내지 실시예 8 중 어느 하나에 있어서, 링크 계층 디바이스가 송신 데이터를 제공하는 것을 완료하기를 기다리는 동안 제1 에뮬레이트된 캐리어 감지 신호의 어써트를 억제하는 것은, 송신 버퍼가 링크 계층 디바이스로부터 수신되는 제2 송신 데이터로 충전되고 있고 제1 송신 데이터가 송신 버퍼로부터 공유 송신 매체로 이동되고 있는 동안 제1 에뮬레이트된 캐리어 감지 신호의 어써트를 억제하는 것을 추가로 포함하는, 방법.
실시예 10: 실시예 1 내지 실시예 9 중 어느 하나에 있어서, 링크 계층 디바이스가 송신 데이터를 제공하는 것을 완료하기를 기다리는 동안 제1 에뮬레이트된 캐리어 감지 신호의 어써트를 억제하는 것은, 유효 데이터 부재를 나타내는 심볼들로 수신 버퍼를 충전하는 것; 제2 송신 데이터가 송신 버퍼로부터 공유 송신 매체로 이동되고 있는 동안 매체 액세스 튜닝 회로부에 의해 생성된 제1 에뮬레이트된 캐리어 감지 신호를 복제하는 것을 추가로 포함하는, 방법.
실시예 11: 실시예 1 내지 실시예 10 중 어느 하나에 있어서, 제1 에뮬레이트된 캐리어 감지 신호가 RMII에 부정확한 시그널링을 야기할 것임을 검출한 것에 응답하여 제2 에뮬레이트된 캐리어 감지 신호를 생성하는 단계는, 매체 액세스 튜닝 회로부의 수신 버퍼에서 동기화 바이트들을 검출하는 것; 및 매체 액세스 튜닝 회로부의 수신 버퍼에서 동기화 바이트들을 검출한 것에 응답하여 매체 액세스 튜닝 회로부에 의해 생성된 제1 에뮬레이트된 캐리어 감지 신호를, 데이터 수신 신호의 시작을 포함하도록 수정함으로써 제2 에뮬레이트된 캐리어 감지 신호를 생성하는 것을 포함하는, 방법.
실시예 12: 실시예 1 내지 실시예 11 중 어느 하나에 있어서, 매체 액세스 튜닝 회로부의 수신 버퍼에서 동기화 바이트들을 검출할 때까지 매체 액세스 튜닝 회로부에 의해 생성된 제1 에뮬레이트된 캐리어 감지 신호를 복제하는 단계를 추가로 포함하는, 방법.
실시예 13: 실시예 1 내지 실시예 12 중 어느 하나에 있어서, 동기화 바이트들이 링크 계층 디바이스에 제공되기 전에 제2 에뮬레이트된 캐리어 감지 신호를 RMII에 제공하는 단계를 추가로 포함하는, 방법.
실시예 14: 실시예 1 내지 실시예 13 중 어느 하나에 있어서, 모든 수신 버퍼 바이트들이 링크 계층 디바이스에 제공된 후에 제2 에뮬레이트된 캐리어 감지 신호를 RMII에 제공하는 단계를 추가로 포함하는, 방법.
실시예 15: 실시예 1 내지 실시예 14 중 어느 하나에 있어서, 제2 에뮬레이트된 캐리어 감지 신호를 RMII에 제공한 후에 매체 액세스 튜닝 회로부에 의해 생성된 제1 에뮬레이트된 캐리어 감지 신호를 복제하는 단계를 추가로 포함하는, 방법.
실시예 16: 실시예 1 내지 실시예 15 중 어느 하나에 있어서, 제2 에뮬레이트된 캐리어 감지 신호를 생성하는 단계는 제1 에뮬레이트된 캐리어 감지 신호를, 갭을 포함하도록 수정하는 것을 포함하는, 방법.
실시예 17: 실시예 1 내지 실시예 16 중 어느 하나에 있어서, 제2 에뮬레이트된 캐리어 감지 신호를 생성하는 단계는 제1 에뮬레이트된 캐리어 감지 신호의 일부분을, 검출가능한 형상을 갖도록 적응시키는 것을 포함하는, 방법.
실시예 18: 물리적 계층(PHY) 디바이스로서, 공유 송신 매체로 그리고 그로부터 데이터를 전송하고 수신하도록 구성되는 송신 회로부; 공유 송신 매체의 캐리어를 감지하도록 구성되는 감지 회로부; 및
하나 이상의 입출력(I/O) 핀들 - 하나 이상의 I/O 핀들 중 출력 핀은 감소된 매체 독립적 인터페이스(RMII)의 캐리어 감지 신호에 대한 출력 신호와 연관됨 - 을 포함하는, 디바이스.
실시예 19: 실시예 18에 있어서, 감지된 캐리어가 유휴 상태인 기간의 적어도 일부 동안 출력 신호가 어써트가능한, 디바이스.
실시예 20: 실시예 18 또는 실시예 19에 있어서, 감지된 캐리어가 활성 상태인 기간의 적어도 일부 동안 출력 신호가 디-어써트가능한, 디바이스.
실시예 21: 실시예 18 내지 실시예 20 중 어느 하나에 있어서, 제1 에뮬레이트된 캐리어 감지 신호를 생성하도록 구성된 매체 액세스 튜닝 회로부; 및 인터페이스 회로부를 추가로 포함하고, 인터페이스 회로부는, 매체 액세스 튜닝 회로부에 의해 생성된 제1 에뮬레이트된 캐리어 감지 신호를 수신하도록; 제1 에뮬레이트된 캐리어 감지 신호가 RMII에 부정확한 시그널링을 야기할 것임을 검출한 것에 응답하여 제2 에뮬레이트된 캐리어 감지 신호를 생성하도록; 그리고 제2 에뮬레이트된 캐리어 감지 신호를 RMII에 제공하도록 구성되는, 디바이스.
실시예 22: 실시예 18 내지 실시예 21 중 어느 하나에 있어서, 인터페이스 회로부는, 공유 송신 매체에서의 충돌 뒤에 데이터 수신의 끝을 검출하는 것; 및 데이터 수신의 끝을 검출한 것에 응답하여 매체 액세스 튜닝 회로부에 의해 생성된 제1 에뮬레이트된 캐리어 감지 신호를, 데이터 수신 신호의 끝을 포함하도록 수정함으로써 제2 에뮬레이트된 캐리어 감지 신호를 생성하는 것에 의해, 제1 에뮬레이트된 캐리어 감지 신호가 RMII에 부정확한 시그널링을 야기할 것임을 검출한 것에 응답하여 제2 에뮬레이트된 캐리어 감지 신호를 생성하도록 구성되는, 디바이스.
실시예 23: 실시예 18 내지 실시예 22 중 어느 하나에 있어서, 인터페이스 회로부는, 데이터 수신 동안 생성된 제1 에뮬레이트된 캐리어 감지 신호를 복제하도록; 그리고 제2 에뮬레이트된 캐리어 감지 신호를 RMII에 제공한 후에 매체 액세스 튜닝 회로부에 의해 생성된 제1 에뮬레이트된 캐리어 감지 신호를 복제하도록 구성되는, 디바이스.
실시예 24: 실시예 18 내지 실시예 23 중 어느 하나에 있어서, 인터페이스 회로부는, 링크 계층 디바이스가 송신 데이터를 제공하는 것을 완료하기를 기다리는 동안 제1 에뮬레이트된 캐리어 감지 신호를 억제하는 것에 의해, 제1 에뮬레이트된 캐리어 감지 신호가 RMII에 부정확한 시그널링을 야기할 것임을 검출한 것에 응답하여 제2 에뮬레이트된 캐리어 감지 신호를 생성하도록 구성되는, 디바이스.
실시예 25: 실시예 18 내지 실시예 24 중 어느 하나에 있어서, 인터페이스 회로부는, 링크 계층 디바이스에 의해 데이터 송신의 시작을 검출하는 것; 제1 송신 데이터가 링크 계층 디바이스로부터 수신되고 있고 송신 버퍼가 제1 송신 데이터로 충전되고 있는 동안 제1 에뮬레이트된 캐리어 감지 신호를 억제하는 것에 의해, 링크 계층 디바이스가 송신 데이터를 제공하는 것을 완료하기를 기다리는 동안 제1 에뮬레이트된 캐리어 감지 신호를 억제하도록 구성되는, 디바이스.
실시예 26: 실시예 18 내지 실시예 25 중 어느 하나에 있어서, 인터페이스 회로부는, 제2 송신 데이터가 링크 계층 디바이스로부터 수신되고 있고 송신 버퍼가 제2 송신 데이터로 충전되고 있는 동안 제1 에뮬레이트된 캐리어 감지 신호를 억제하는 것에 의해, 링크 계층 디바이스가 송신 데이터를 제공하는 것을 완료하기를 기다리는 동안 제1 에뮬레이트된 캐리어 감지 신호를 억제하도록 추가로 구성되는, 디바이스.
실시예 27: 실시예 18 내지 실시예 26 중 어느 하나에 있어서, 인터페이스 회로부는, 송신 회로부가 제2 송신 데이터를 송신 버퍼로부터 공유 송신 매체로 이동시키는 동안 유효 데이터 부재를 나타내는 심볼들로 수신 버퍼를 충전하도록; 그리고 송신 회로부가 송신 버퍼로부터 공유 송신 매체로 제2 송신 데이터를 이동시키는 동안 매체 액세스 튜닝 회로부에 의해 생성된 제1 에뮬레이트된 캐리어 감지 신호를 복제하도록 구성되는, 디바이스.
실시예 28: 실시예 18 내지 실시예 27 중 어느 하나에 있어서, 인터페이스 회로부는, 매체 액세스 튜닝 회로부의 수신 버퍼에서 동기화 바이트들을 검출하는 것; 및 매체 액세스 튜닝 회로부의 수신 버퍼에서 동기화 바이트들을 검출한 것에 응답하여 매체 액세스 튜닝 회로부에 의해 생성된 제1 에뮬레이트된 캐리어 감지 신호를, 데이터 수신 신호의 끝을 포함하도록 수정함으로써 제2 에뮬레이트된 캐리어 감지 신호를 생성하는 것에 의해, 제1 에뮬레이트된 캐리어 감지 신호가 RMII에 부정확한 시그널링을 야기할 것임을 검출한 것에 응답하여 제2 에뮬레이트된 캐리어 감지 신호를 생성하도록 구성되는, 디바이스.
실시예 29: 실시예 18 내지 실시예 28 중 어느 하나에 있어서, 인터페이스 회로부는 동기화 바이트들이 링크 계층 디바이스에 제공되기 전에 제2 에뮬레이트된 캐리어 감지 신호를 RMII에 제공하도록 구성되는, 디바이스.
실시예 30: 실시예 18 내지 실시예 29 중 어느 하나에 있어서, 인터페이스 회로부는, 매체 액세스 튜닝 회로부의 수신 버퍼에서 동기화 바이트들을 검출할 때까지 매체 액세스 튜닝 회로부에 의해 생성된 제1 에뮬레이트된 캐리어 감지 신호를 복제하도록 구성되는, 디바이스.
실시예 31: 실시예 18 내지 실시예 30 중 어느 하나에 있어서, 인터페이스 회로부는 수신 버퍼로부터의 모든 데이터가 링크 계층 디바이스에 전송된 후에 제2 에뮬레이트된 캐리어 감지 신호를 RMII에 제공하도록 구성되는, 디바이스.
실시예 32: 실시예 18 내지 실시예 31 중 어느 하나에 있어서, 인터페이스 회로부는, 제2 에뮬레이트된 캐리어 감지 신호를 RMII에 제공한 후에 매체 액세스 튜닝 회로부에 의해 생성된 제1 에뮬레이트된 캐리어 감지 신호를 복제하도록 구성되는, 디바이스.
실시예 33: 실시예 18 내지 실시예 32 중 어느 하나에 있어서, 인터페이스 회로부는 제1 에뮬레이트된 캐리어 감지 신호를, 갭을 포함하도록 수정함으로써 제2 에뮬레이트된 캐리어 감지 신호를 생성하도록 구성되는, 디바이스.
실시예 34: 실시예 18 내지 실시예 33 중 어느 하나에 있어서, 인터페이스 회로부는 제1 에뮬레이트된 캐리어 감지 신호를, 펄스를 포함하도록 수정함으로써 제2 에뮬레이트된 캐리어 감지 신호를 생성하도록 구성되는, 디바이스.
실시예 35: 실시예 18 내지 실시예 34 중 어느 하나에 있어서, 인터페이스 회로부는 제1 에뮬레이트된 캐리어 감지 신호의 일부분을, 검출가능한 형상을 갖도록 적응시킴으로써 제2 에뮬레이트된 캐리어 감지 신호를 생성하도록 구성되는, 디바이스.

Claims (35)

  1. 방법으로서,
    물리적 계층 디바이스에서, 공유 송신 매체의 캐리어를 감지하는 단계; 및
    상기 감지된 캐리어에 응답하여 상기 물리적 계층 디바이스의 감소된 매체 독립적 인터페이스(reduced media independent interface, RMII)의 캐리어 감지 신호와 연관된 출력 신호를 어써트(assert)하거나 디-어써트(de-assert)하는 단계를 포함하는, 방법.
  2. 제1항에 있어서, 상기 RMII의 상기 캐리어 감지 신호와 연관된 상기 출력 신호를 어써트하거나 디-어써트하는 단계는,
    상기 감지된 캐리어가 유휴 상태인 기간의 적어도 일부 동안 상기 출력 신호를 어써트하는 것을 포함하는, 방법.
  3. 제1항에 있어서, 상기 RMII의 상기 캐리어 감지 신호와 연관된 상기 출력 신호를 어써트하거나 디-어써트하는 단계는,
    상기 감지된 캐리어가 활성 상태인 기간의 적어도 일부 동안 상기 출력 신호를 디-어써트하는 것을 포함하는, 방법.
  4. 제1항에 있어서,
    매체 액세스 튜닝 회로부에 의해 생성된 제1 에뮬레이트된 캐리어 감지 신호를 수신하는 단계;
    상기 제1 에뮬레이트된 캐리어 감지 신호가 상기 감소된 매체 독립적 인터페이스(RMII)에 부정확한 시그널링을 야기할 것임을 검출한 것에 응답하여 제2 에뮬레이트된 캐리어 감지 신호를 생성하는 단계; 및
    상기 제2 에뮬레이트된 캐리어 감지 신호를 상기 RMII에 제공하는 단계를 추가로 포함하는, 방법.
  5. 제4항에 있어서, 상기 제1 에뮬레이트된 캐리어 감지 신호가 상기 RMII에 부정확한 시그널링을 야기할 것임을 검출한 것에 응답하여 상기 제2 에뮬레이트된 캐리어 감지 신호를 생성하는 단계는,
    상기 공유 송신 매체에서의 충돌 뒤에 데이터 수신의 끝을 검출하는 것; 및
    상기 데이터 수신의 끝을 검출한 것에 응답하여 상기 매체 액세스 튜닝 회로부에 의해 생성된 상기 제1 에뮬레이트된 캐리어 감지 신호를, 데이터 수신 신호의 끝을 포함하도록 수정함으로써 상기 제2 에뮬레이트된 캐리어 감지 신호를 생성하는 것을 포함하는, 방법.
  6. 제5항에 있어서,
    상기 데이터 수신 동안 상기 매체 액세스 튜닝 회로부에 의해 생성된 상기 제1 에뮬레이트된 캐리어 감지 신호를 복제하는 단계; 및
    상기 제2 에뮬레이트된 캐리어 감지 신호를 상기 RMII에 제공한 후에 상기 매체 액세스 튜닝 회로부에 의해 생성된 상기 제1 에뮬레이트된 캐리어 감지 신호를 복제하는 단계를 추가로 포함하는, 방법.
  7. 제4항에 있어서, 상기 제1 에뮬레이트된 캐리어 감지 신호가 상기 RMII에 부정확한 시그널링을 야기할 것임을 검출한 것에 응답하여 상기 제2 에뮬레이트된 캐리어 감지 신호를 생성하는 단계는,
    링크 계층 디바이스가 송신 데이터를 제공하는 것을 완료하기를 기다리는 동안 상기 제1 에뮬레이트된 캐리어 감지 신호의 어써트를 억제하는 것을 포함하는, 방법.
  8. 제7항에 있어서, 상기 링크 계층 디바이스가 송신 데이터를 제공하는 것을 완료하기를 기다리는 동안 상기 제1 에뮬레이트된 캐리어 감지 신호의 어써트를 억제하는 것은,
    상기 링크 계층 디바이스에 의해 데이터 송신의 시작을 검출하는 것; 및
    송신 버퍼가 상기 링크 계층 디바이스로부터 수신되는 제1 송신 데이터로 충전되고 있는 동안 상기 제1 에뮬레이트된 캐리어 감지 신호의 어써트를 억제하는 것을 포함하는, 방법.
  9. 제8항에 있어서, 상기 링크 계층 디바이스가 송신 데이터를 제공하는 것을 완료하기를 기다리는 동안 상기 제1 에뮬레이트된 캐리어 감지 신호의 어써트를 억제하는 것은,
    상기 송신 버퍼가 상기 링크 계층 디바이스로부터 수신되는 제2 송신 데이터로 충전되고 있고 상기 제1 송신 데이터가 상기 송신 버퍼로부터 상기 공유 송신 매체로 이동되고 있는 동안 상기 제1 에뮬레이트된 캐리어 감지 신호의 어써트를 억제하는 것을 추가로 포함하는, 방법.
  10. 제9항에 있어서, 상기 링크 계층 디바이스가 송신 데이터를 제공하는 것을 완료하기를 기다리는 동안 상기 제1 에뮬레이트된 캐리어 감지 신호의 어써트를 억제하는 것은,
    유효 데이터 부재(no valid data present)를 나타내는 심볼(symbol)들로 수신 버퍼를 충전하는 것; 및
    상기 제2 송신 데이터가 상기 송신 버퍼로부터 상기 공유 송신 매체로 이동되고 있는 동안 상기 매체 액세스 튜닝 회로부에 의해 생성된 상기 제1 에뮬레이트된 캐리어 감지 신호를 복제하는 것을 추가로 포함하는, 방법.
  11. 제4항에 있어서, 상기 제1 에뮬레이트된 캐리어 감지 신호가 상기 RMII에 부정확한 시그널링을 야기할 것임을 검출한 것에 응답하여 상기 제2 에뮬레이트된 캐리어 감지 신호를 생성하는 단계는,
    상기 매체 액세스 튜닝 회로부의 수신 버퍼에서 동기화 바이트들을 검출하는 것; 및
    상기 매체 액세스 튜닝 회로부의 상기 수신 버퍼에서 상기 동기화 바이트들을 검출한 것에 응답하여 상기 매체 액세스 튜닝 회로부에 의해 생성된 상기 제1 에뮬레이트된 캐리어 감지 신호를, 데이터 수신 신호의 시작을 포함하도록 수정함으로써 상기 제2 에뮬레이트된 캐리어 감지 신호를 생성하는 것을 포함하는, 방법.
  12. 제11항에 있어서,
    상기 매체 액세스 튜닝 회로부의 상기 수신 버퍼에서 상기 동기화 바이트들을 검출할 때까지 상기 매체 액세스 튜닝 회로부에 의해 생성된 상기 제1 에뮬레이트된 캐리어 감지 신호를 복제하는 단계를 추가로 포함하는, 방법.
  13. 제12항에 있어서, 상기 동기화 바이트들이 링크 계층 디바이스에 제공되기 전에 상기 제2 에뮬레이트된 캐리어 감지 신호를 상기 RMII에 제공하는 단계를 추가로 포함하는, 방법.
  14. 제13항에 있어서, 모든 수신 버퍼 바이트들이 상기 링크 계층 디바이스에 제공된 후에 상기 제2 에뮬레이트된 캐리어 감지 신호를 상기 RMII에 제공하는 단계를 추가로 포함하는, 방법.
  15. 제14항에 있어서,
    상기 제2 에뮬레이트된 캐리어 감지 신호를 상기 RMII에 제공한 후에 상기 매체 액세스 튜닝 회로부에 의해 생성된 상기 제1 에뮬레이트된 캐리어 감지 신호를 복제하는 단계를 추가로 포함하는, 방법.
  16. 제4항에 있어서, 상기 제2 에뮬레이트된 캐리어 감지 신호를 생성하는 단계는 상기 제1 에뮬레이트된 캐리어 감지 신호를, 갭을 포함하도록 수정하는 것을 포함하는, 방법.
  17. 제4항에 있어서, 상기 제2 에뮬레이트된 캐리어 감지 신호를 생성하는 단계는 상기 제1 에뮬레이트된 캐리어 감지 신호의 일부분을, 검출가능한 형상을 갖도록 적응시키는 것을 포함하는, 방법.
  18. 물리적 계층(PHY) 디바이스로서,
    공유 송신 매체로 그리고 그로부터 데이터를 전송하고 수신하도록 구성되는 송신 회로부;
    상기 공유 송신 매체의 캐리어를 감지하도록 구성되는 감지 회로부; 및
    하나 이상의 입출력(I/O) 핀들 - 상기 하나 이상의 I/O 핀들 중 출력 핀은 감소된 매체 독립적 인터페이스(RMII)의 캐리어 감지 신호에 대한 출력 신호와 연관됨 - 을 포함하는, 디바이스.
  19. 제18항에 있어서, 감지된 캐리어가 유휴 상태인 기간의 적어도 일부 동안 상기 출력 신호가 어써트가능한, 디바이스.
  20. 제18항에 있어서, 감지된 캐리어가 활성 상태인 기간의 적어도 일부 동안 상기 출력 신호가 디-어써트가능한, 디바이스.
  21. 제18항에 있어서,
    제1 에뮬레이트된 캐리어 감지 신호를 생성하도록 구성된 매체 액세스 튜닝 회로부; 및
    인터페이스 회로부를 추가로 포함하고, 상기 인터페이스 회로부는,
    상기 매체 액세스 튜닝 회로부에 의해 생성된 상기 제1 에뮬레이트된 캐리어 감지 신호를 수신하도록;
    상기 제1 에뮬레이트된 캐리어 감지 신호가 상기 RMII에 부정확한 시그널링을 야기할 것임을 검출한 것에 응답하여 제2 에뮬레이트된 캐리어 감지 신호를 생성하도록; 그리고
    상기 제2 에뮬레이트된 캐리어 감지 신호를 상기 RMII에 제공하도록 구성되는, 디바이스.
  22. 제21항에 있어서, 상기 인터페이스 회로부는,
    상기 공유 송신 매체에서의 충돌 뒤에 데이터 수신의 끝을 검출하는 것; 및
    상기 데이터 수신의 끝을 검출한 것에 응답하여 상기 매체 액세스 튜닝 회로부에 의해 생성된 상기 제1 에뮬레이트된 캐리어 감지 신호를, 데이터 수신 신호의 끝을 포함하도록 수정함으로써 상기 제2 에뮬레이트된 캐리어 감지 신호를 생성하는 것에 의해, 상기 제1 에뮬레이트된 캐리어 감지 신호가 상기 RMII에 부정확한 시그널링을 야기할 것임을 검출한 것에 응답하여 상기 제2 에뮬레이트된 캐리어 감지 신호를 생성하도록 구성되는, 디바이스.
  23. 제22항에 있어서, 상기 인터페이스 회로부는,
    상기 데이터 수신 동안 생성된 상기 제1 에뮬레이트된 캐리어 감지 신호를 복제하도록; 그리고
    상기 제2 에뮬레이트된 캐리어 감지 신호를 상기 RMII에 제공한 후에 상기 매체 액세스 튜닝 회로부에 의해 생성된 상기 제1 에뮬레이트된 캐리어 감지 신호를 복제하도록 구성되는, 디바이스.
  24. 제21항에 있어서, 상기 인터페이스 회로부는,
    링크 계층 디바이스가 송신 데이터를 제공하는 것을 완료하기를 기다리는 동안 상기 제1 에뮬레이트된 캐리어 감지 신호를 억제하는 것에 의해, 상기 제1 에뮬레이트된 캐리어 감지 신호가 상기 RMII에 부정확한 시그널링을 야기할 것임을 검출한 것에 응답하여 상기 제2 에뮬레이트된 캐리어 감지 신호를 생성하도록 구성되는, 디바이스.
  25. 제24항에 있어서, 상기 인터페이스 회로부는,
    상기 링크 계층 디바이스에 의해 데이터 송신의 시작을 검출하는 것; 및
    제1 송신 데이터가 상기 링크 계층 디바이스로부터 수신되고 있고 송신 버퍼가 상기 제1 송신 데이터로 충전되고 있는 동안 상기 제1 에뮬레이트된 캐리어 감지 신호를 억제하는 것에 의해, 상기 링크 계층 디바이스가 송신 데이터를 제공하는 것을 완료하기를 기다리는 동안 상기 제1 에뮬레이트된 캐리어 감지 신호를 억제하도록 구성되는, 디바이스.
  26. 제25항에 있어서, 상기 인터페이스 회로부는,
    제2 송신 데이터가 상기 링크 계층 디바이스로부터 수신되고 있고 상기 송신 버퍼가 상기 제2 송신 데이터로 충전되고 있는 동안 상기 제1 에뮬레이트된 캐리어 감지 신호를 억제하는 것에 의해, 상기 링크 계층 디바이스가 송신 데이터를 제공하는 것을 완료하기를 기다리는 동안 상기 제1 에뮬레이트된 캐리어 감지 신호를 억제하도록 추가로 구성되는, 디바이스.
  27. 제26항에 있어서, 상기 인터페이스 회로부는,
    송신 회로부가 상기 제2 송신 데이터를 상기 송신 버퍼로부터 상기 공유 송신 매체로 이동시키는 동안 유효 데이터 부재를 나타내는 심볼들로 수신 버퍼를 충전하도록; 그리고
    상기 송신 회로부가 상기 송신 버퍼로부터 상기 공유 송신 매체로 상기 제2 송신 데이터를 이동시키는 동안 상기 매체 액세스 튜닝 회로부에 의해 생성된 상기 제1 에뮬레이트된 캐리어 감지 신호를 복제하도록 구성되는, 디바이스.
  28. 제21항에 있어서, 상기 인터페이스 회로부는,
    상기 매체 액세스 튜닝 회로부의 수신 버퍼에서 동기화 바이트들을 검출하는 것; 및
    상기 매체 액세스 튜닝 회로부의 상기 수신 버퍼에서 상기 동기화 바이트들을 검출한 것에 응답하여 상기 매체 액세스 튜닝 회로부에 의해 생성된 상기 제1 에뮬레이트된 캐리어 감지 신호를, 데이터 수신 신호의 시작을 포함하도록 수정함으로써 상기 제2 에뮬레이트된 캐리어 감지 신호를 생성하는 것에 의해, 상기 제1 에뮬레이트된 캐리어 감지 신호가 상기 RMII에 부정확한 시그널링을 야기할 것임을 검출한 것에 응답하여 상기 제2 에뮬레이트된 캐리어 감지 신호를 생성하도록 구성되는, 디바이스.
  29. 제28항에 있어서, 상기 인터페이스 회로부는 상기 동기화 바이트들이 링크 계층 디바이스에 제공되기 전에 상기 제2 에뮬레이트된 캐리어 감지 신호를 상기 RMII에 제공하도록 구성되는, 디바이스.
  30. 제29항에 있어서, 상기 인터페이스 회로부는,
    상기 매체 액세스 튜닝 회로부의 상기 수신 버퍼에서 상기 동기화 바이트들을 검출할 때까지 상기 매체 액세스 튜닝 회로부에 의해 생성된 상기 제1 에뮬레이트된 캐리어 감지 신호를 복제하도록 구성되는, 디바이스.
  31. 제30항에 있어서, 상기 인터페이스 회로부는 상기 수신 버퍼로부터의 모든 데이터가 상기 링크 계층 디바이스에 전송된 후에 상기 제2 에뮬레이트된 캐리어 감지 신호를 상기 RMII에 제공하도록 구성되는, 디바이스.
  32. 제31항에 있어서, 상기 인터페이스 회로부는,
    상기 제2 에뮬레이트된 캐리어 감지 신호를 상기 RMII에 제공한 후에 상기 매체 액세스 튜닝 회로부에 의해 생성된 상기 제1 에뮬레이트된 캐리어 감지 신호를 복제하도록 구성되는, 디바이스.
  33. 제21항에 있어서, 상기 인터페이스 회로부는 상기 제1 에뮬레이트된 캐리어 감지 신호를, 갭을 포함하도록 수정함으로써 상기 제2 에뮬레이트된 캐리어 감지 신호를 생성하도록 구성되는, 디바이스.
  34. 제21항에 있어서, 상기 인터페이스 회로부는 상기 제1 에뮬레이트된 캐리어 감지 신호를, 펄스를 포함하도록 수정함으로써 상기 제2 에뮬레이트된 캐리어 감지 신호를 생성하도록 구성되는, 디바이스.
  35. 제21항에 있어서, 상기 인터페이스 회로부는 상기 제1 에뮬레이트된 캐리어 감지 신호의 일부분을, 검출가능한 형상을 갖도록 적응시킴으로써 상기 제2 에뮬레이트된 캐리어 감지 신호를 생성하도록 구성되는, 디바이스.
KR1020227007928A 2019-08-23 2020-07-31 개선된 매체 액세스를 위한 인터페이스, 및 관련 시스템들, 방법들 및 디바이스들 KR20220045015A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
CN201910784657.4A CN112422385B (zh) 2019-08-23 2019-08-23 用于改进的媒体访问的接口以及相关的***、方法和设备
CN201910784657.4 2019-08-23
US16/587,583 US11516855B2 (en) 2019-08-23 2019-09-30 Interface for improved media access, and related systems, methods, and devices
US16/587,583 2019-09-30
PCT/US2020/070342 WO2021042100A1 (en) 2019-08-23 2020-07-31 Interface for improved media access, and related systems, methods, and devices

Publications (1)

Publication Number Publication Date
KR20220045015A true KR20220045015A (ko) 2022-04-12

Family

ID=74646220

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227007928A KR20220045015A (ko) 2019-08-23 2020-07-31 개선된 매체 액세스를 위한 인터페이스, 및 관련 시스템들, 방법들 및 디바이스들

Country Status (6)

Country Link
US (2) US11516855B2 (ko)
JP (1) JP2022545435A (ko)
KR (1) KR20220045015A (ko)
CN (1) CN112422385B (ko)
DE (1) DE112020003983T5 (ko)
WO (1) WO2021042100A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115022117B (zh) 2019-05-03 2024-07-23 微芯片技术股份有限公司 仿真有线局域网中的冲突以及相关***、方法和设备
CN112422295B (zh) 2019-08-23 2023-06-13 微芯片技术股份有限公司 以太网接口及相关***、方法和设备
CN112491435B (zh) 2019-08-23 2022-11-18 微芯片技术股份有限公司 包括收发器和驱动器架构的物理层的电路
DE112021001780T5 (de) 2020-03-24 2023-01-05 Microchip Technology Incorporated Wake-quellenkommunikation einer schnittstelle mit niedriger verbindungsanzahl gemäss lokalem und entferntem 10spe-wake und zugehörige systeme, verfahren und vorrichtungen
CN117640797A (zh) * 2022-08-09 2024-03-01 微芯片技术股份有限公司 Phy-mac接口的phy侧的符号过滤

Family Cites Families (121)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4739276A (en) 1986-06-12 1988-04-19 Maris Graube Method and apparatus for digital time domain reflectometry
US4970466A (en) 1989-03-22 1990-11-13 Microtest, Inc. TDR cable testing apparatus with pulse timing manipulation to automatically compensate for diverse cable characteristics
FR2660769B1 (fr) 1990-04-06 1994-09-23 Neiman Sa Circuit de reveil d'alimentation de microprocesseur, notamment pour une carte d'identification d'un ensemble de telecommande d'automobile.
US5134377A (en) 1991-06-04 1992-07-28 W. L. Gore & Associates, Inc. TDR system and method for detecting leakage of a liquid
US5357145A (en) 1992-12-22 1994-10-18 National Semiconductor Corporation Integrated waveshaping circuit using weighted current summing
US5381348A (en) 1993-01-11 1995-01-10 Fluke Corporation Token ring local area network testing apparatus using time delay reflectory
JP2752030B2 (ja) 1993-04-16 1998-05-18 沖電気工業株式会社 ローカルエリアネットワーク回線における信号送受信装置
US5784573A (en) 1994-11-04 1998-07-21 Texas Instruments Incorporated Multi-protocol local area network controller
US5784559A (en) 1995-11-06 1998-07-21 Sun Microsystems, Inc. Full duplex flow control for ethernet networks
DE19611945C1 (de) 1996-03-26 1997-11-20 Daimler Benz Ag Einrichtung für den busvernetzten Betrieb eines elektronischen Gerätes mit Microcontroller sowie deren Verwendung
DE19611944C2 (de) 1996-03-26 2003-03-27 Daimler Chrysler Ag Integrierter Schaltkreis zur Kopplung eines mikrokontrollierten Steuergerätes an einen Zweidraht-Bus
JPH1013200A (ja) 1996-06-26 1998-01-16 Mitsubishi Electric Corp 可変遅延回路
EP0863640A3 (en) 1997-03-04 2005-09-21 Texas Instruments Incorporated Improved physical layer interface device
US6192422B1 (en) 1997-04-16 2001-02-20 Alcatel Internetworking, Inc. Repeater with flow control device transmitting congestion indication data from output port buffer to associated network node upon port input buffer crossing threshold level
US6185195B1 (en) 1997-05-16 2001-02-06 Qualcomm Incorporated Methods for preventing and detecting message collisions in a half-duplex communication system
US6385208B1 (en) 1998-06-02 2002-05-07 Cisco Technology, Inc. Serial media independent interface
US6735217B1 (en) 1998-09-15 2004-05-11 Tut Systems, Inc. Method and apparatus for detecting collisions on a network using multi-cycle waveform pulses
JP4118463B2 (ja) 1999-07-23 2008-07-16 株式会社アドバンテスト タイミング保持機能を搭載したｉｃ試験装置
US6463543B1 (en) 1999-08-03 2002-10-08 Btech, Inc. Serial bus communications system
US7110423B1 (en) 1999-11-29 2006-09-19 Cisco Technology, Inc. Method and system for source synchronous clocking
US6691241B1 (en) 1999-12-21 2004-02-10 Intel Corporation Delay tuning to improve timing in multi-load systems
US6459739B1 (en) 1999-12-30 2002-10-01 Tioga Technologies Inc. Method and apparatus for RF common-mode noise rejection in a DSL receiver
US20070133586A1 (en) 2000-05-09 2007-06-14 Eric Ojard Off-Line Broadband Network Interface
US6920132B1 (en) 2000-05-30 2005-07-19 Marvell International Ltd. Reduced pin gigabit media independent interface
US6973094B1 (en) 2000-09-29 2005-12-06 Broadcom Corporation Packet-switched multiple-access network system with distributed fair priority queuing
US6848059B2 (en) 2001-04-30 2005-01-25 Agere Systems Inc. System and method for processing wake-up signals in a network
US20030061341A1 (en) 2001-09-26 2003-03-27 Infineon Technologies North America Corp. Media cross conversion interface
US7047428B2 (en) 2002-01-03 2006-05-16 Broadcom Corporation Method and apparatus for performing wake on LAN power management
KR100441885B1 (ko) * 2002-04-17 2004-07-27 한국전자통신연구원 홈네트워크 시스템에서 타임 슬롯 생성 장치 및 그 방법
US20030225802A1 (en) 2002-06-02 2003-12-04 Eci Telecom Ltd. Enable generator EG, and method of mapping data using the EG
US20040028164A1 (en) 2002-08-07 2004-02-12 Hongtao Jiang System and method for data transition control in a multirate communication system
US7319705B1 (en) 2002-10-22 2008-01-15 Marvell International Ltd. Programmable pre-emphasis circuit for serial ATA
US7386084B2 (en) 2002-11-06 2008-06-10 Broadcom Corporation Method and system for pattern-independent phase adjustment in a clock and data recovery (CDR) circuit
DE10358584A1 (de) 2002-12-30 2004-07-15 Robert Bosch Gmbh Verfahren und Vorrichtung zum Aufwecken von Teilnehmern eines Bussystems und entsprechender Teilnehmer
US7164274B2 (en) 2003-06-11 2007-01-16 Broadcom Corporation Cable diagnostics using time domain reflectometry and applications using the same
KR101103094B1 (ko) 2003-08-04 2012-01-04 주식회사 아도반테스토 시험 방법, 통신 디바이스, 및 시험 시스템
GB2407006A (en) * 2003-10-08 2005-04-13 Sony Uk Ltd Communicating streamed payload data and packet based auxiliary data
KR100550796B1 (ko) 2003-12-11 2006-02-08 주식회사 하이닉스반도체 반도체 메모리 소자의 데이터 전송 장치 및 그 제어 방법
US7920601B2 (en) 2003-12-19 2011-04-05 Gentex Corporation Vehicular communications system having improved serial communication
EP1553713A1 (en) 2004-01-09 2005-07-13 Thomson Multimedia Broadband Belgium Time synchronizing device and process and associated products
US7417949B2 (en) 2004-11-19 2008-08-26 Cisco Technology, Inc. Closed loop method and apparatus for throttling the transmit rate of an ethernet media access controller
US7558348B1 (en) 2005-01-24 2009-07-07 Nvidia Corporation Radio frequency antenna system and high-speed digital data link to reduce electromagnetic interference for wireless communications
US7245129B2 (en) 2005-02-14 2007-07-17 Texas Instruments Incorporated Apparatus for and method of cable diagnostics utilizing time domain reflectometry
US8351409B2 (en) * 2005-04-22 2013-01-08 Axiometric, Llc Timing synchronization in wireless mesh networks
US20070008011A1 (en) 2005-06-29 2007-01-11 Paulette Thurston Distributed power and clock management in a computerized system
CN1866803B (zh) 2005-09-13 2012-05-30 华为技术有限公司 一种在以太网设备中解决时钟同步的方法
US7282965B2 (en) 2005-09-29 2007-10-16 Matsushita Electric Industrial Co., Ltd. Signal detection circuit capable of automatically adjusting threshold value
US20070121624A1 (en) 2005-11-30 2007-05-31 Kimbrough Mahlon D Method and system of network clock generation with multiple phase locked loops
US7906973B1 (en) 2006-06-09 2011-03-15 Marvell International Ltd. Cable tester
KR101275796B1 (ko) 2006-07-25 2013-06-18 삼성전자주식회사 전송 라인 드라이버 및 이를 포함하는 직렬 인터페이스데이터 전송 장치
US7636317B2 (en) 2006-11-20 2009-12-22 Veriwave, Inc. Communications test system with multilevel scheduler
US7779282B2 (en) 2006-12-29 2010-08-17 Intel Corporation Maintaining network connectivity while operating in low power mode
US8081625B2 (en) 2007-02-01 2011-12-20 Broadcom Corporation Method and system for utilizing a 10/100/1G/10G base-T PHY device for single channel and shared channel networks
US8243752B2 (en) 2007-04-04 2012-08-14 Marvell World Trade Ltd. Long-reach ethernet for 1000BASE-T and 10GBASE-T
JP4946662B2 (ja) 2007-06-28 2012-06-06 沖電気工業株式会社 光クロック信号再生装置、光クロック信号再生方法
CN100588273C (zh) 2007-09-11 2010-02-03 电子科技大学 用于网络线缆故障测试的方法及其装置
US7764554B2 (en) 2008-03-03 2010-07-27 Micron Technology, Inc. I/O circuit with phase mixer for slew rate control
US7957283B2 (en) 2008-06-24 2011-06-07 Lantiq Deutschland Gmbh Multi-port ethernet transceiver
CN102232191B (zh) 2009-02-08 2015-07-08 康宁移动接入有限公司 采用携带以太网信号的电缆的通信***
US8201005B2 (en) 2009-03-17 2012-06-12 Intel Corporation Negotiating a transmit wake time
US9413551B2 (en) 2009-06-23 2016-08-09 Broadcom Corporation Method and system for network communications via a configurable multi-use Ethernet PHY
US8769082B2 (en) 2009-07-24 2014-07-01 Broadcom Corporation Method and system for PHY initiated wake-up in energy efficient ethernet networks
US8576930B2 (en) 2009-07-31 2013-11-05 Stmicoelectronics S.R.L. Receiver for signal communication apparatus and related signal communication apparatus
JP5564393B2 (ja) 2010-10-06 2014-07-30 株式会社日立製作所 受動光網システム
US9674317B2 (en) * 2011-02-10 2017-06-06 Marvell World Trade Ltd. Multi-clock PHY preamble design and detection
US8935125B1 (en) 2011-02-25 2015-01-13 Smsc Holdings S.A.R.L. Internal cable calibration and compensation
EP2498398B1 (en) 2011-03-07 2019-10-30 Nxp B.V. Amplifier circuit and method
KR101460692B1 (ko) 2011-06-09 2014-11-13 삼성전자주식회사 2차원 트랜스듀서-어레이를 구동시키는 장치, 의료영상시스템 및 2차원 트랜스듀서-어레이를 구동시키는 방법
US9219560B2 (en) 2011-10-25 2015-12-22 Cavium, Inc. Multi-protocol SerDes PHY apparatus
KR101283213B1 (ko) 2011-12-15 2013-07-05 현대자동차주식회사 차량용 이더넷 통신 네트워크 운영관리 시스템 및 그 방법
US8618843B2 (en) 2011-12-21 2013-12-31 Ati Technologies Ulc High speed serial input/output bus voltage mode driver with tunable amplitude and resistance
US8774016B2 (en) 2012-03-01 2014-07-08 Micrel, Inc. Ethernet communication device with reduced EMI
US20130329773A1 (en) 2012-06-08 2013-12-12 Agency For Science, Technology And Research Receiver and method of controlling a receiver
US9501443B2 (en) 2012-06-27 2016-11-22 Freescale Semiconductor, Inc. Differential line driver circuit and method therefor
US20140073352A1 (en) 2012-09-11 2014-03-13 Qualcomm Incorporated Method for precise location determination
US8879586B2 (en) 2012-12-20 2014-11-04 Broadcom Corporation Inband timestamping
US9140639B2 (en) 2013-03-15 2015-09-22 Particles Plus, Inc. Pulse scope for particle counter
US9411394B2 (en) 2013-03-15 2016-08-09 Seagate Technology Llc PHY based wake up from low power mode operation
US9667370B2 (en) 2013-09-05 2017-05-30 Avago Technologies General Ip (Singapore) Pte. Ltd. Communication device with peer-to-peer assist to provide synchronization
US9277515B2 (en) 2013-11-04 2016-03-01 Samsung Electronics Co., Ltd Precise time tagging of events over an imprecise link
US9106467B2 (en) 2013-11-08 2015-08-11 Intel Corporation Backchannel communications for initialization of high-speed networks
US9419598B2 (en) 2013-11-26 2016-08-16 Rambus Inc. In-situ delay element calibration
US9696361B1 (en) 2013-12-11 2017-07-04 Marvell International Ltd. Method and apparatus for analyzing features or characteristics of a cable in a network
KR102108831B1 (ko) 2014-01-22 2020-05-28 삼성전자주식회사 저전력을 위해 피지컬 레이어의 웨이크업 신호를 라우트할 수 있는 장치, 이의 동작 방법, 및 상기 장치를 포함하는 데이터 처리 시스템
US9672186B2 (en) 2014-06-20 2017-06-06 Nxp Usa, Inc. Electronic monitoring device having wake-up for daisy chain
US9628082B1 (en) 2014-07-01 2017-04-18 Xilinx, Inc. Strength-adjustable driver
US9467303B2 (en) 2014-09-26 2016-10-11 Linear Technology Corporation Controller area network bus transmitter with complementary source follower driver
US9454212B1 (en) 2014-12-08 2016-09-27 Western Digital Technologies, Inc. Wakeup detector
CN204392278U (zh) 2014-12-08 2015-06-10 上海机电工程研究所 一种can总线冗余电路
JP6594732B2 (ja) 2015-01-20 2019-10-23 パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカ 不正フレーム対処方法、不正検知電子制御ユニット及び車載ネットワークシステム
US9860072B2 (en) 2015-05-12 2018-01-02 Linear Technology Corporation System with sleep and wake up control over DC path
EP3323266A1 (en) 2015-07-14 2018-05-23 Sony Corporation Method and apparatus for traffic pattern dependent access coordination to a shared transmission medium
US20170046298A1 (en) 2015-08-11 2017-02-16 Mediatek Inc. Asynchronous first-in first-out buffer apparatus with active rate control and dynamic rate compensation and associated network device using the same
US9654158B2 (en) 2015-10-20 2017-05-16 The Aerospace Corporation Circuits and methods for reducing an interference signal that spectrally overlaps a desired signal
US10447493B2 (en) 2016-07-26 2019-10-15 Honeywell International Inc. MAC and physical layer techniques for enabling communications on shared physical medium with multi-drop capability
US10296286B2 (en) 2016-12-13 2019-05-21 EVA Automation, Inc. Maintaining coordination following a wireless reset
US10372657B2 (en) 2016-12-26 2019-08-06 Intel Corporation Bimodal PHY for low latency in high speed interconnects
WO2018165456A1 (en) 2017-03-08 2018-09-13 Robert Bosch Gmbh Methods to mitigate timing based attacks on key agreement schemes over controller area network
US11218964B2 (en) 2017-04-26 2022-01-04 Lg Electronics Inc. Method and apparatus for receiving wake-up signal in wireless communication system
US10120406B1 (en) 2017-04-27 2018-11-06 Microchip Technology Incorporated Adaptive common mode dimmer
US10613607B2 (en) 2017-12-12 2020-04-07 Texas Instruments Incorporated Signal powered energy detect and wakeup system
KR102524290B1 (ko) 2017-12-26 2023-04-21 현대자동차주식회사 이더넷 스위치, 차량 내 네트워크 구성 방법 및 차량
US10925097B2 (en) 2018-01-19 2021-02-16 Canova Tech S.r.l. Method for preventing physical collision on ethernet multidrop networks
WO2019156266A1 (ko) 2018-02-09 2019-08-15 엘지전자(주) V2x 통신 장치 및 v2x 통신 장치의 v2x 통신 방법
US11272543B2 (en) * 2018-02-21 2022-03-08 Nxp B.V. Physical layer device that connects to a shared media and method for operating a physical layer device that connects to a shared media
US20190268941A1 (en) 2018-02-25 2019-08-29 Nxp B.V. Method and system for controlling access to a communications medium
DE102018105007B4 (de) 2018-03-05 2019-10-17 Volkswagen Aktiengesellschaft Verfahren zur Übertragung von Daten über einen Kommunikationskanal, entsprechend ausgelegte Vorrichtung und Kommunikationsschnittstelle sowie entsprechend ausgelegtes Computerprogramm
US10952243B2 (en) 2018-04-10 2021-03-16 Nio Usa, Inc. Method, system and device for network communications within a vehicle
KR102589373B1 (ko) 2018-05-15 2023-10-19 현대자동차주식회사 차량 네트워크에서 통신 노드의 웨이크업 방법 및 장치
KR20190134337A (ko) 2018-05-25 2019-12-04 현대자동차주식회사 차량 네트워크에서 통신 노드의 선택적 웨이크업 방법 및 장치
US10868765B2 (en) 2018-05-25 2020-12-15 Microchip Technology Incorporated Shaping traffic on PLCA-enabled 10SPE networks
US10999099B2 (en) 2018-08-27 2021-05-04 Nxp B.V. Physical layer device and method for operating a physical layer device
US11233750B2 (en) 2018-10-29 2022-01-25 Hyundai Motor Company Method and apparatus for allocating transmission opportunities in vehicle network
US10998685B2 (en) 2018-11-08 2021-05-04 Cisco Technology, Inc. Single pair ethernet connector system
US10684977B1 (en) 2019-01-14 2020-06-16 Sigmasense, Llc. Low voltage drive circuit with bus isolation and methods for use therewith
KR20200109931A (ko) 2019-03-15 2020-09-23 현대자동차주식회사 차량 네트워크에서 웨이크업 신호의 송수신을 위한 방법 및 장치
JP2022530400A (ja) 2019-04-25 2022-06-29 マイクロチップ テクノロジー インコーポレイテッド 有線ローカルエリアネットワーク内のマスタノードの移行、並びに関連するシステム、方法、及びデバイス
CN115022117B (zh) 2019-05-03 2024-07-23 微芯片技术股份有限公司 仿真有线局域网中的冲突以及相关***、方法和设备
US11815976B2 (en) 2019-05-22 2023-11-14 Qualcomm Incorporated Bandwidth based power management for peripheral component interconnect express devices
US11432238B2 (en) 2020-03-04 2022-08-30 Nxp B.V. Transceiver-based handshake/power-reduction
DE112021001780T5 (de) 2020-03-24 2023-01-05 Microchip Technology Incorporated Wake-quellenkommunikation einer schnittstelle mit niedriger verbindungsanzahl gemäss lokalem und entferntem 10spe-wake und zugehörige systeme, verfahren und vorrichtungen

Also Published As

Publication number Publication date
CN112422385B (zh) 2022-11-29
DE112020003983T5 (de) 2022-05-12
US20210058965A1 (en) 2021-02-25
JP2022545435A (ja) 2022-10-27
US20230092814A1 (en) 2023-03-23
CN112422385A (zh) 2021-02-26
US11516855B2 (en) 2022-11-29
WO2021042100A1 (en) 2021-03-04

Similar Documents

Publication Publication Date Title
US11516855B2 (en) Interface for improved media access, and related systems, methods, and devices
US11197322B2 (en) Emulating collisions in wired local area networks and related systems, methods, and devices
US11671521B2 (en) Ethernet interface and related systems, methods and devices
JP7504197B2 (ja) イーサネットインターフェース、並びに関連するシステム、方法、及びデバイス
US11431468B2 (en) Physical layer to link layer interface and related systems, methods and devices
CN112640356A (zh) 用于双向通信的方法和***
US11398925B2 (en) Media access for time-sensitive and best efforts data packets, and related systems, methods and devices
Hartwich Bit time requirements for can FD