CN117640797A - Phy-mac接口的phy侧的符号过滤 - Google Patents

Phy-mac接口的phy侧的符号过滤 Download PDF

Info

Publication number
CN117640797A
CN117640797A CN202210950844.7A CN202210950844A CN117640797A CN 117640797 A CN117640797 A CN 117640797A CN 202210950844 A CN202210950844 A CN 202210950844A CN 117640797 A CN117640797 A CN 117640797A
Authority
CN
China
Prior art keywords
phy
indication
interface
data
assertion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210950844.7A
Other languages
English (en)
Inventor
T·巴格特
陈强
I·范卡彻曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microchip Technology Inc
Original Assignee
Microchip Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microchip Technology Inc filed Critical Microchip Technology Inc
Priority to CN202210950844.7A priority Critical patent/CN117640797A/zh
Priority to US18/146,865 priority patent/US20240056332A1/en
Priority to PCT/US2022/082439 priority patent/WO2024035443A1/en
Publication of CN117640797A publication Critical patent/CN117640797A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40032—Details regarding a bus interface enhancer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/407—Bus networks with decentralised control
    • H04L12/413—Bus networks with decentralised control with random access, e.g. carrier-sense multiple-access with collision detection [CSMA-CD]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • H04L69/322—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
    • H04L69/323—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the physical layer [OSI layer 1]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40013—Details regarding a bus controller
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/08—Configuration management of networks or network elements
    • H04L41/0896—Bandwidth or capacity management, i.e. automatically increasing or decreasing capacities
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00—Network arrangements or protocols for supporting network services or applications
    • H04L67/01—Protocols
    • H04L67/10—Protocols in which an application is distributed across nodes in the network
    • H04L67/104—Peer-to-peer [P2P] networks
    • H04L67/1042—Peer-to-peer [P2P] networks using topology management mechanisms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • H04L69/322—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
    • H04L69/324—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the data link layer [OSI layer 2], e.g. HDLC

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Theoretical Computer Science (AREA)
  • Business, Economics & Management (AREA)
  • General Business, Economics & Management (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Small-Scale Networks (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

所公开的示例包括一种方法。该方法包括：经由PHY‑MAC接口的PHY侧从PHY向MAC输送符号；以及过滤该PHY‑MAC接口的该PHY侧的接口封装器的PHY侧的输入处的一个或多个符号。所公开的示例包括一种装置。该装置包括：PHY‑MAC接口的PHY侧；以及逻辑电路，该逻辑电路设置在该PHY‑MAC接口的PHY侧处，该逻辑电路包括符号过滤器，用于过滤经由该PHY‑MAC接口的PHY侧输送的一个或多个符号。

Description

PHY-MAC接口的PHY侧的符号过滤
技术领域
一个或多个示例涉及物理层(PHY)-介质接入控制器(MAC)接口，并且更具体地，一个或多个示例涉及PHY-MAC接口的PHY侧以及具有过滤符号后的输入的接口封装器的PHY侧。
背景技术
广泛地使用互连来促进网络的设备、子***与***之间的通信。一般来讲，电信号通过耦接到物理介质(例如，总线、同轴电缆或双绞线(非限制地，通常简称为“线路”或“总线”))的设备在该物理介质上传输。
根据开放***互连模型(OSI模型)，基于以太网的计算机联网技术使用基带传输(即，电信号是离散的电脉冲)来传输数据分组并最终传输在网络设备之间传送的消息。根据OSI模型，称为物理层(PHY)设备的专用电路或控制器用于在线路(物理介质)的模拟域与数据链路层(本文中也仅称为“链路层”)的根据分组信令操作的数字域之间进行交互。虽然数据链路层可包括一个或多个子层，但是在基于以太网的计算机联网中，数据链路层通常至少包括提供对物理层的控制抽象的介质访问控制(MAC)层。举非限制性示例，当在网络上向另一个设备传输数据时，MAC控制器可为物理介质准备帧，添加纠错元素，并实施冲突避免。此外，当从另一个设备接收数据时，MAC控制器可确保接收数据的完整性并为更高层准备帧。
存在各种网络拓扑，所述网络拓扑实现物理层和链路层(并且可包括不限于其他层)。自1990代初期以来，***部件互连(PCI)标准和并行高级技术附件(并行ATA)标准均可以实施多站总线拓扑。自2000年代初期以来的趋势是使用点对点总线拓扑，例如，PCIExpress标准(PCIe)和串行ATA(SATA)标准，来实施点对点拓扑。
典型的点到点总线拓扑可实施每个设备之间的线路(例如，非限制地，专用点到点)或设备与交换机之间的线路(例如，非限制地，交换的点对点)。在多站总线拓扑中，物理传输介质是共享总线，并且每个网络设备例如经由基于物理介质的类型(例如，不限于同轴电缆或双绞线)而选择的电路而耦接到共享总线。
点对点总线拓扑(诸如，专用点对点拓扑或交换点对点拓扑)需要比多站拓扑更多的电线和因此更昂贵的材料，部分原因在于设备之间的链路数量更多。在某些应用(诸如汽车)中，可能存在使得难以直接连接设备的物理约束，并且因此在网络或子网络中不需要直接连接或不需要那么多的直接连接的拓扑(例如，不限于多站拓扑)可能不太容易受到此类约束的影响或妨碍。
基带网络(例如，不限于多站网络)上的设备共享相同的物理传输介质(“共享传输介质”)，并且通常使用该介质的整个带宽进行传输(换句话讲，用于基带传输的数字信号占用介质的整个带宽)。因此，基带网络上只有一个设备可在给定时刻传输。因此，有时使用介质访问控制方法来处置对此类共享传输介质的争用。
附图说明
为了容易地识别对任何特定元素或动作的讨论，参考标记中最重要的一个或多个数字是指首次介绍该元素的图号。
图1是经由PHY-MAC接口的PHY侧对从PHY向MAC输送的符号进行过滤的装置的框图。
图2是根据一个或多个示例的包括符号过滤的PHY-MAC接口的PHY侧的框图。
图3是根据一个或多个示例的包括符号过滤的PHY-MAC接口的PHY侧的框图。
图4是描绘根据一个或多个示例的符号过滤器的框图，该符号过滤器至少部分地基于检测预定符号、有效数据的指示和带外数据的指示来进行过滤。
图5是描绘根据一个或多个示例的符号过滤器的框图，该符号过滤器至少部分地基于检测预定符号来进行过滤。
图6是根据一个或多个示例，描绘根据一个或多个示例的符号过滤器的框图，该符号过滤器至少部分地基于有效数据的指示和带外数据的指示来进行过滤。
图7是描绘根据一个或多个示例的过程的流程图，该过程过滤PHY-MAC接口的PHY侧的符号。
图8是描绘过程的流程图，该过程至少部分地基于检测到预定符号而过滤PHY-MAC接口的PHY侧的符号。
图9是描绘根据一个或多个示例过程的流程图，该过程至少部分地基于带外数据的指示而过滤PHY-MAC接口的PHY侧的符号。
图10是描绘根据一个或多个示例的过程的流程图，该过程至少部分地基于有效数据的指示和带外数据的指示而过滤PHY-MAC接口的PHY侧的符号。
图11是描绘根据一个或多个示例的过程的流程图，该过程至少部分地基于有效数据的指示而过滤PHY-MAC接口的PHY侧的符号。
图12是描绘根据一个或多个示例过程的流程图，该过程至少部分地基于检测预定符号、有效数据的指示和带外数据的指示而过滤PHY-MAC接口的PHY侧的符号。
图13描绘根据一个或多个示例的信号的时序图。
图14描绘根据一个或多个示例的信号的时序图。
图15描绘根据一个或多个示例的信号的时序图。
图16是电路的框图，在一些示例中，该电路可用于实现本文所公开的各种功能、操作、动作、过程和/或方法。
具体实施方式
在以下具体实施方式中，参考了形成本公开的一部分的附图，并且在附图中以举例的方式示出了可实施本公开的实施方案的特定示例。充分详细地描述了这些实施方案，以使本领域的普通技术人员能够实践本公开。然而，可利用其他实施方案，并且可在不脱离本公开的范围的情况下进行结构、材料和过程的变化。
本文所呈现的图示并不旨在为任何特定方法、***、设备或结构的实际视图，而仅仅是用于描述本公开的实施方案的理想化表示。本文所呈现的附图未必按比例绘制。为了读者的方便，各附图中的类似结构或部件可保持相同或相似的编号；然而，编号的相似性并不意味着该结构或部件在尺寸、组成、配置或任何其他属性方面必须是相同的。
以下描述可包括示例以帮助本领域的普通技术人员实践本发明所公开的实施方案。使用术语“示例性的”、“通过示例”和“例如”是指相关描述是说明性的，虽然本公开的范围旨在涵盖示例和法律等同形式，但使用此类术语并不旨在将实施方案或本公开的范围限制于指定的部件、步骤、特征或功能等。
应当容易理解，如本文一般所述并且在附图中示出的实施方案的部件可被布置和设计成多种不同的配置。因此，对各种实施方案的以下描述并不旨在限制本公开的范围，而是仅代表各种实施方案。虽然实施方案的各个方面可在附图中呈现，但是附图未必按比例绘制，除非特别指明。
此外，所示出和描述的特定实施方式仅为示例，并且不应理解为实施本公开的唯一方式，除非本文另外指明。元件、电路和功能可以框图形式示出，以便不以不必要的细节模糊本公开。相反，所示出和描述的特定实施方式仅为示例性的，并且不应理解为实施本公开的唯一方式，除非本文另外指明。另外，块定义和各个块之间逻辑的分区是特定实施方式的示例。对于本领域的普通技术人员将显而易见的是，本公开可通过许多其他分区解决方案来实践。在大多数情况下，已省略了关于定时考虑等的细节，其中此类细节不需要获得本公开的完全理解，并且在相关领域的普通技术人员的能力范围内。
本领域的普通技术人员将会理解，可使用多种不同技术和技法中的任何一者来表示信息和信号。为了清晰地呈现和描述，一些附图可以将信号示出为单个信号。本领域的普通技术人员应当理解，信号可表示信号总线，其中总线可具有多种位宽度，并且本公开可在包括单个数据信号在内的任意数量的数据信号上实现。
结合本文所公开的实施方案描述的各种示例性逻辑块、模块和电路可以用通用处理器、专用处理器、数字信号处理器(DSP)、集成电路(IC)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑设备、分立栅极或晶体管逻辑部件、分立硬件部件或设计成实施本文所描述的功能的其任何组合来实现或实施。通用处理器(在本文还可称为“主机处理器”或简称“主机”)可以是微处理器，但在替代方案中，该处理器可以是任何常规的处理器、控制器、微控制器或状态机。处理器也可实现为计算设备的组合，诸如DSP和微处理器的组合、多个微处理器、与DSP核结合的一个或多个微处理器或任何其他此类配置。在通用计算机被配置为执行与本公开的实施方案相关的计算指令(例如，软件代码)时，包括处理器的通用计算机被认为是专用计算机。
实施方案可根据被描绘为流程图、流程示意图、结构图或框图的过程来描述。虽然流程图可将操作动作描述为连续过程，但是这些动作中的许多动作可按照另一序列、并行地或基本上同时地执行。此外，可重新安排动作的顺序。过程可对应于方法、线程、函数、过程、子例程、子程序，而不受到限制。此外，本文公开的方法可通过硬件、软件或这两者来实施。如果在软件中实现，这些函数可作为一个或多个指令或代码存储或传输到计算机可读介质上。计算机可读介质包括计算机存储介质和通信介质两者，该通信介质包括有利于将计算机程序从一个位置传递到另一个位置的任何介质。
使用诸如“第一”、“第二”等名称对本文的元件的任何引用不限制那些元件的数量或顺序，除非明确陈述此类限制。相反，这些名称可在本文中用作在两个或更多个元件或元件的实例之间进行区分的便利方法。因此，提及第一元件和第二元件并不意味着在那里只能采用两个元件，或者第一元件必须以某种方式在第二元件之前。此外，除非另外指明，一组元件可包括一个或多个元件。
如本文所用，涉及给定参数、属性或条件的术语“基本上”是指并且包括在本领域的普通技术人员将会理解的给定参数、属性或条件满足小程度的方差的程度，诸如例如在可接受的制造公差内。以举例的方式，取决于基本上满足的具体参数、属性或条件，参数、属性或条件可至少满足90％、至少满足95％、或甚至至少满足99％。
在此描述中，可使用术语“耦接”和其派生词来指示两个元件彼此协作或交互。当将元件描述为“耦接”至另一元件时，那么该元件可直接物理或电接触，或者可存在居间元件或层。相比之下，当将元件描述为“直接耦接”至另一元件时，那么不存在居间元件或层。术语“在……上”和“连接”在此描述中可与术语“耦接”可互换地使用，并且具有相同的含义，除非另有明确指示或者上下文将以其他方式向本领域技术人员指示。
如本文所用，术语“引脚”是指“电连接器”，并且应理解为涵盖能够形成电连接的至少一部分的任何结构或设备，例如但不限于电触点、机电设备或电路。
如本文使用，分别参考引脚、构件使用的术语“断言”、“解除断言”和其派生词来断言或解除断言与该引脚相关联的信号(例如，(不限于)特别指派给该引脚的信号或向其特别指派该引脚的信号)。
车辆，诸如汽车、卡车、公共汽车、船舶和/或飞行器，均可包括车辆通信网络。车辆通信网络的复杂性可依据网络内的许多电子设备而改变。例如，高级车辆通信网络可包括用于(作为非限制性示例)发动机控制、传动控制、安全控制(例如，防抱死制动)和排放控制的各种控制模块。为了支持这些模块，汽车工业依靠各种通信协议。
10SPE(即，10Mbps单对以太网)是当前在IEEE 802.3cgTM的规范下的网络技术，该技术可从新泽西州皮斯卡塔韦的IEEE获得。10SPE可用于在多点网络上提供无冲突的确定性符号传输。10SPE规范包括用于无冲突传输的任选的物理水平冲突避免(PLCA)协调子层。
除了作为“有效载荷数据”的一部分的符号之外，物理层(PHY)设备可以接收不是有效载荷数据的一部分的符号。有效载荷数据被定义为由介质接入控制(MAC)输送到PHY以进行传输的整体数据帧，例如，前导数据、帧数据和完整性数据。有效载荷数据在本文中也称为“带内数据”，并且就符号而言称为“带内符号”。除带内数据之外的数据在本文中也称为“带外数据”，并且就符号而言称为“带外符号”。作为非限制性示例，传输的PLCA PHY诸如一些10SPE PHY可以***用于冲突避免的符号，诸如但不限于信标和提交符号。
介质无关接口(MII)可以用于将MAC与各种类型的PHY(即，用于连接到不同类型的物理介质(例如但不限于，同轴或双绞线)以进行介质传输的PHY)耦接。MII通常包括接收数据有效(“rx数据有效”)信号，该rx数据有效信号通常指示接收数据(“rx数据”)中的有效接收数据(带内数据)的符号；以及载波感测信号，该载波感测信号通常指示传输介质上的载波的检测到的状态(例如但不限于，激活或非激活)。MAC可以使用rx数据有效信号和载波感测信号来推断rx数据中的哪些符号(如果有的话)是带内数据。
MII通常包括接收错误(“rx错误”)信号，该rx错误信号与rx数据有效信号一起指示rx数据中包括的特定符号对应于带外数据。根据10SPE，当rx错误信号和rx数据有效信号均被解除断言时，这指示特殊PLCA符号在rx数据中。在载波感测多址(CSMA)MAC或具有冲突检测的CSMA(CSMACD)MAC的情况下，由PLCA协调子层响应于rx错误信号和rx数据有效信号的信令处理特殊PLCA符号。
接口封装器是可以改变(例如但不限于，减少或增加)接口的信令或硬件连接的逻辑电路。有时，接口封装器用于改变PHY与MAC之间的信令或硬件接口，作为非限制性示例，以减少用于耦接PHY和MAC的连接的数目。作为非限制性示例，可以利用简化的介质无关接口(RMII)封装器来封装MII，并且与MII相比减少RMII处的引脚(即，硬件连接)和信号的数目。
典型的RMII封装器假设载波感测信号和rx数据有效信号基本上相同，并且将rx数据有效信号和载波感测信号复用到单个输出(该单个输出也可以表征为载波感测信号和rx数据有效信号或“crs dv”的非排他性信令的输出)。典型的RMII不包括rx错误信号。在内部MII载波感测信号被断言、内部MII rx数据有效信号被解除断言并且内部MIIrx错误信号被断言的情况下，典型的RMII封装器将基于被断言的载波感测信号和rx数据有效信号中的至少一者来断言crs dv信号。因此，当符号实际上是带外数据时，RMII封装器可能无意中指示符号是带内数据。在这种情况下，当MAC接收到所断言的crs dv信号时，作为非限制性示例，其可能将带内数据和带外数据的符号合并，从而导致损坏的数据、丢失的数据或无用的数据。
本公开的发明人理解，作为非限制性示例，在接口封装器(例如但不限于，RMII封装器)处包括符号过滤以增加经由封装接口准确传送带内数据(例如但不限于，有效载荷数据)或带外数据(例如但不限于，PLCA符号)可能是有利的。本文中使用术语“过滤器”、“过滤”或其派生词不旨在要求阻断、掩蔽或不传递符号，也不旨在执行阻断、掩蔽或不传递符号的电路。除非另有明确说明或本领域普通技术人员基于上下文另有理解，否则术语“过滤器”、“过滤”或其派生词应理解为涵盖各种技术，包括但不限于传递符号和修改或抑制影响下游用户解译(例如但不限于，解译为带内符号或带外符号)、使用或检测带内或带外符号的方式的信号，以及阻断、掩蔽或不传递符号数据。
图1是经由PHY-MAC接口对从PHY向MAC输送的符号进行过滤的装置100的框图。装置100也可以称为“接口部分100”。装置100包括PHY-MAC接口102的PHY侧。PHY-MAC接口102的PHY侧包括逻辑电路104，该逻辑电路包括符号过滤器106。
PHY-MAC接口102的PHY侧是接口的PHY部分，用于促进PHY与MAC之间的数据(例如但不限于，数据帧)传送。作为非限制性示例，PHY-MAC接口102的PHY侧的PHY-MAC接口可以是以太网PHY-MAC接口。
逻辑电路104的符号过滤器106用于过滤经由PHY-MAC接口102的PHY侧输送的一个或多个符号。在一个或多个示例中，过滤后的符号可以是预定符号、经由特定信令识别的符号或两者。预定符号的非限制性示例包括PLCA符号，例如信标或提交符号，或更一般的带外符号。抑制通信的非限制性示例包括从数据帧或流中丢弃预定符号，或提供信令以更一般地指示存在预定符号或无效数据(可包括提供信号以指示不存在数据或有效数据)，或其组合。带外数据以外的符号过滤不超过本公开的范围。根据本文公开的示例可以过滤任何“要忽略的符号”，在一个或多个示例中，包括带内数据。
图2是根据一个或多个示例的包括符号过滤的PHY-MAC接口200的PHY侧的框图。PHY-MAC接口200的PHY侧是图1的PHY-MAC接口102的PHY侧的非限制性示例。
PHY-MAC接口200的PHY侧包括接口204，该接口可以是MII的PHY侧；接口封装器206，该接口封装器可以是RMII封装器的PHY侧；以及符号过滤器208，它们共同形成封装的接口202的PHY侧。在接口封装器206的输入216处设置符号过滤器208。输入216通常用于接收状态信令，例如由符号过滤器208生成的模拟的状态信令214(该模拟的状态信令可以与状态信令212相同或不同)。
各种连接(未示出)可以携载信令和数据，包括数据流210和状态信令212。数据流210是由PHY从物理传输介质接收的符号的数据流(“符号数据”)。状态信令212包括一个或多个信号以指示以下中的一者或多者：物理传输介质上的载波的状态(例如，状态是“激活的”(即，携载诸如但不限于带内数据或带外数据的传输数据)，或者是“非激活的”(即，不携载诸如但不限于带内数据或带外数据的传输数据))，或数据流210的符号数据的状态(例如但不限于，符号是带内数据或带外数据)。如上文所讨论的，模拟的状态信令214的下游用户区分(例如但不限于，数据流210之中的)数据流的带内符号和带外符号。
符号过滤器208生成模拟的状态信令214并且将其提供给接口封装器206。如本文所讨论的，符号过滤器208可以至少部分地响应于数据流210或状态信令212中的一者或多者而生成模拟的状态信令214。在一个或多个示例中，通过实现模拟的状态信令214与状态信令212的实例之间的差，符号过滤器208可以影响下游用户如何区分数据流210中的带内数据和带外数据。
图3是根据一个或多个示例的包括符号过滤的接口部分300的框图。接口部分300是PHY-MAC接口的示例性PHY侧。图3尤其描绘根据一个或多个示例的具有符号过滤输入的RMII封装器306的PHY侧。接口部分300是图1的PHY-MAC接口102的PHY侧或图2的PHY-MAC接口200的PHY侧的非限制性示例。
接口部分300包括MII 304的PHY侧、RMII封装器306的PHY侧和符号过滤器308，它们共同形成RMII 302的PHY侧。多个连接将MII 304的PHY侧与RMII封装器306的PHY侧耦接，包括用于RMII302的PHY侧的接收路径320(即，PHY到MAC数据路径)上设置的信号的内部连接。接收路径320上设置的信号包括但不限于rx数据310、rx数据有效312、rx错误314和载波感测316。
rx数据310与由PHY从共享传输介质接收并且从PHY向MAC输送的接收数据(“rx数据”)相关联，并且携载符号的数据流(“符号数据”)。rx数据有效312与rx数据310中存在有效数据(即，带内数据的符号)的指示相关联，即，在携载rx数据310的内部连接上具有有效数据。定时与rx数据有效312信号的断言/解除断言相关联，因此当rx数据有效312信号被断言时，其指示携载rx数据310的内部连接上存在有效数据的时间，并且当rx数据有效312信号被解除断言时，其指示携载rx数据310的内部连接上不存在有效数据的时间。
Rx错误314与携载rx数据310的内部连接上存在带外数据(例如但不限于，在电缆上传送链路伙伴或载波的状态的预定符号)的指示相关联。定时与rx错误314信号的断言/解除断言相关联，因此当rx错误314信号被断言时，其指示携载rx数据310的内部连接上存在带外数据的时间，并且当rx错误314信号被解除断言时，其指示携载rx数据310的内部连接上不存在带外数据的时间。
载波感测316与物理介质(例如但不限于，电缆诸如同轴或双绞线类型电缆)处的载波的检测到的状态相关联。载波的状态的非限制性示例包括“激活”和“非激活”，如上所述。
符号过滤器308布置在MII 304的PHY侧与RMII封装器306的PHY侧的输入322之间以接收信号rx数据310、rx数据有效312、rx错误314和载波感测316。在一个或多个示例中，符号过滤器308可以向与信号rx数据310、rx数据有效312、rx错误314和载波感测316相关联的RMII封装器306的PHY侧的输入322提供(例如但不限于，传播或重新驱动)这些信号中的一些或整体。如本文所讨论的，符号过滤器308可以至少部分地响应于信号rx数据310、rx数据有效312或rx错误314中的一者或多者而产生模拟的载波感测318。通过实现接收到的载波感测316信号与输出模拟的载波感测318信号之间的差，符号过滤器308可以影响下游用户(例如但不限于，MAC)如何区分携载rx数据310的内部连接上的数据流之间的带内数据和带外数据。影响下游用户如何区分数据流之中的带内数据与带外数据在本文中称为符号过滤。
图4、图5和图6是描绘符号过滤器的配置的框图，这些符号过滤器是图2的符号过滤器208、图3的符号过滤器308或图1的逻辑电路104的符号过滤器106的非限制性示例。
图4是描绘根据一个或多个示例的符号过滤器400的框图，该符号过滤器至少部分地基于检测预定符号、有效数据的指示和带外数据的指示来进行过滤。
符号过滤器400包括匹配逻辑402、检测逻辑406和抑制逻辑408。匹配逻辑402接收数据流410。检测逻辑406和抑制逻辑408分别接收状态信令414的至少一些分量信号。由检测逻辑406接收的状态信令414的分量信号包括rx错误信号416和任选地有效rx数据418。由抑制逻辑408接收的状态信令414的分量信号包括载波感测420。
匹配逻辑402检测数据流410的一个或多个符号412与一个或多个预定符号404匹配。作为非限制性示例，预定符号404可以包括与带外数据相关联的预定符号(例如，与存储在匹配逻辑402处或可由该匹配逻辑访问的带外数据相关联的位或符号的预定符号)，例如但不限于提交符号、PLCA符号或信标符号。响应于检测到一个或多个符号412与一个或多个预定符号404匹配，匹配逻辑402对带外符号指示422断言。带外符号指示422的断言指示数据流410中存在一个或多个预定符号404，并且带外符号指示422的解除断言指示数据流410中不存在一个或多个预定符号404。
作为非限制性示例，匹配逻辑402可以是组合逻辑电路，该组合逻辑电路用于执行预定符号404和符号412的逐位比较，生成带外符号指示422，该带外符号指示响应于该比较指示位(或适当数目的位)相同而展现可为高电压电平的第一逻辑电平，以及响应于该比较指示位(或适当数目的位)不同而展现可为低电压电平的第二逻辑电平。
检测逻辑406检测到状态信令414指示数据流410处存在带外数据。如上文关于rx错误314所讨论的，rx错误信号416的断言指示数据流410中存在带外数据。如上文关于rx数据有效312所讨论的，rx数据有效312的解除断言指示数据流410中不存在有效数据。检测逻辑406至少部分地响应于检测到rx错误信号416的断言以及有效rx数据信号418的解除断言而断言带外数据信令指示426。作为非限制性示例，检测逻辑406可以是组合逻辑电路，该组合逻辑电路包括具有被耦接为接收rx错误信号416的输入和被耦接为接收有效rx数据信号418的输入的AND门。在预期的操作中，AND门输出带外数据信令指示426，该带外数据信令指示响应于rx错误信号416和有效rx数据信号418中的一者或两者展现逻辑高电压而展现逻辑高电压电平(在逻辑高电压电平对应于断言且逻辑低电压电平对应于解除断言的情况下)，否则展现逻辑低电压电平。抑制逻辑408生成模拟的载波感测424以向下游用户(例如但不限于，MAC)指示数据流410的一个或多个符号是否对应于带外数据。抑制逻辑408至少部分地响应于检测到以下两者来生成模拟的载波感测424，该模拟的载波感测可以包括指示数据流410的一个或多个符号对应于带外数据的信令：对带外符号指示422的断言(指示一个或多个符号412与一个或多个预定符号404匹配)和对带外数据信令指示426的断言(指示状态信令414指示在数据流410处存在带外数据)。值得注意的是，模拟的载波感测424的部分可以与载波感测420不同，其他部分将基本上相同(即，不变)。
作为非限制性示例，抑制逻辑408可以是组合逻辑电路，该组合逻辑电路包括：AND门，该AND门具有耦接到匹配逻辑402的输出以接收带外符号指示422的输入和耦接到检测逻辑406的输出以接收带外数据信令指示426的输入；以及NAND门，该NAND门具有耦接到AND门的输出的输入和耦接到接收载波感测420的输入。在预期的操作中，AND门响应于带外数据信令指示426和带外符号指示422中的一者或两者是逻辑高而输出展现逻辑高电压电平的信号。此外，响应于载波感测420展现逻辑高电压电平并且AND门的输出展现逻辑高电压电平，NAND门输出展现逻辑低电压电平的模拟的载波感测424。
图5是描绘根据一个或多个示例的符号过滤器500的框图，该符号过滤器至少部分地基于检测预定符号来进行过滤。
符号过滤器500包括匹配逻辑502和抑制逻辑506。匹配逻辑502被耦接为接收数据流518。由抑制逻辑506接收的状态信令510的分量信号包括载波感测512。
匹配逻辑502检测到数据流518的一个或多个符号508匹配一个或多个预定符号504。作为非限制性示例，一个或多个预定符号504可以包括但不限于预定带外数据诸如PLCA符号(例如，信标符号或提交符号)。响应于检测到一个或多个符号508匹配一个或多个预定符号504，匹配逻辑502对带外符号指示514断言，该断言指示在数据流518处存在带外数据。
作为非限制性示例，匹配逻辑502可以是组合逻辑电路，该组合逻辑电路用于执行预定符号504与符号508的逐位比较，并且输出带外符号指示514，该带外符号指示响应于该比较指示位(或适当数目的位)相同而展现逻辑高电压电平，以及响应于该比较指示位(或适当数目的位)不同而展现逻辑低电压电平。
抑制逻辑506生成模拟的载波感测516以向下游用户(例如但不限于，MAC)指示数据流518的一个或多个符号对应于带外数据。抑制逻辑506至少部分地响应于检测到对带外符号指示514的断言(指示一个或多个符号508与一个或多个预定符号504匹配)来生成模拟的载波感测516，该模拟的载波感测包括指示数据流518的一个或多个符号对应于带外数据的信令。值得注意的是，在各种使用情况下，模拟的载波感测516的部分可以与载波感测512不同，其他部分可基本上相同(即，不变)。
作为非限制性示例，抑制逻辑506可以是组合逻辑电路，该组合逻辑电路包括具有耦接到匹配逻辑502的输出的输入和被耦接为接收载波感测512的输入的NAND门。在预期的操作中，NAND门输出响应于带外数据信令指示426而展现逻辑低电压电平的模拟的载波感测516以及展现逻辑高电压电平的载波感测512。
图6是描绘根据一个或多个示例的符号过滤器600的框图，该符号过滤器至少部分地基于有效数据的指示和带外数据的指示来进行过滤。
符号过滤器600包括检测逻辑602和抑制逻辑604。数据流606如图6描绘，但是任选地作为抑制逻辑604依赖于来自检测逻辑602的带外数据信令指示616而不是直接符号匹配(例如但不限于，匹配逻辑402或匹配逻辑502)，以生成模拟的载波感测618，如本文所讨论的。
检测逻辑602和抑制逻辑604分别接收状态信令608的一些分量信号。由检测逻辑602接收的状态信令608的分量信号包括rx错误610和任选地有效rx数据612。由抑制逻辑604接收的状态信令608的分量信号包括载波感测614。
检测逻辑602检测到状态信令608指示数据流606中存在带外数据，并且至少部分地响应于此而对带外数据信令指示616断言或解除断言。如上文关于rx错误314所讨论的，rx错误610的断言指示数据流606处存在带外数据。如上文关于rx数据有效312所讨论的，有效rx数据612的解除断言指示数据流606中不存在有效数据。检测逻辑602至少部分地响应于检测到rx错误610的断言以及有效rx数据612的解除断言而断言带外数据信令指示616。作为非限制性示例，检测逻辑602可以是组合逻辑电路，该组合逻辑电路包括具有被耦接为接收rx错误610的输入和被耦接为接收有效rx数据612的反转版本的输入的AND门。AND门响应于rx错误610展现逻辑高电压且有效rx数据信号418的反转版本展现逻辑低电压两者而输出展现逻辑高电压电平的带外数据信令指示426，否则输出展现逻辑低水平的带外数据信令指示426。
抑制逻辑604生成模拟的载波感测618以向下游用户(例如但不限于，MAC)指示数据流606的一个或多个符号对应于带外数据。抑制逻辑604至少部分地响应于检测到对带外数据信令指示616的断言而生成模拟的载波感测618，该模拟的载波感测包括指示数据流606的一个或多个符号对应于带外数据的信令。值得注意的是，模拟的CRS 618的部分可以与载波感测614不同，其他部分将基本上相同(即，不变)。作为非限制性示例，抑制逻辑604可以是组合逻辑电路，该组合逻辑电路包括具有耦接到检测逻辑602的输出的输入和被耦接为接收载波感测614的输入的NAND门。在预期的操作中，NAND门响应于带外数据信令指示616和载波感测614均展现逻辑高电压电平而输出逻辑低电压电平，否则输出逻辑高电压电平。
图7是描绘根据一个或多个示例的过程700的流程图，该过程过滤PHY-MAC接口的PHY侧的符号。作为非限制性示例，过程700可由图1的装置100执行。
在操作702，过程700经由PHY-MAC接口的PHY侧从PHY向MAC输送符号。至少一些输送的符号是带外数据或带内数据。输送的符号中的一些可以是要忽略的符号。
在操作704，过程700过滤PHY-MAC接口的PHY侧的接口封装器的PHY侧的输入处的一个或多个符号。接口封装器可以是RMII封装器，并且PHY-MAC接口的PHY侧可以是封装的接口，例如但不限于由RMII封装的MII。
图8、图9、图11、图10和图12是分别描绘根据一个或多个示例的抑制PHY-MAC接口的PHY侧的信令以过滤符号的流程图。
图8是描绘过程800的流程图，该过程至少部分地基于检测到预定符号而过滤PHY-MAC接口的PHY侧的符号。作为非限制性示例，过程800可以在PHY-MAC接口200的PHY侧或PHY-MAC接口102的PHY侧由符号过滤器500执行。
在操作802，过程800检测对应于预定符号的一个或多个符号。可以PHY-MAC接口的PHY侧的接口封装器的PHY侧的输入处检测到一个或多个符号与预定符号之间的对应关系。
在操作804，任选地，将预定符号与带外数据相关联(例如，将位或符号的预定符号与提交符号、PLCA符号、信标符号或存储在匹配逻辑502处或可由该匹配逻辑访问的其他带外数据相关联)。在操作806，任选地将预定符号与物理层冲突避免(PLCA)相关联。
在操作808，过程800抑制到PHY-MAC接口的PHY侧的接口封装器的PHY侧的输入的信令，该信令与该一个或多个符号相关联。作为非限制性示例，可以在将相关联符号提供给PHY-MAC接口的PHY侧的接口封装器的PHY侧相同的持续时间期间抑制到PHY-MAC接口的PHY侧的接口封装器的PHY侧的输入的信令。
在操作810，任选地，将被抑制的信令与共享传输介质的载波的状态相关联。
图9是描绘根据一个或多个示例的过程900的流程图，该过程至少部分地基于带外数据的指示(诸如图6的rx错误610的断言)而过滤PHY-MAC接口的PHY侧的符号。
在操作902，过程900例如通过对带外数据信令指示616的断言来检测对带外数据的指示的断言。响应于带外数据的指示的状态从解除断言变为断言，可以检测到断言。
在操作904，过程900至少部分地响应于检测到对带外数据的指示的断言，开始抑制到PHY-MAC接口的PHY侧的接口封装器的PHY侧的输入的信令。抑制信令可以包括提供信令以更一般地指示存在预定符号或无效数据(可包括提供信号以指示不存在数据或有效数据)，或其组合。
在操作906，过程900检测对带外数据的指示的解除断言。响应于带外数据的指示的状态从断言变为解除断言，可以检测到解除断言。
在操作908，过程900至少部分地响应于检测到对带外数据的指示的解除断言，停止抑制到PHY-MAC接口的PHY侧的接口封装器的PHY侧的输入的信令。
图10是描绘根据一个或多个示例的过程1000的流程图，该过程至少部分地基于有效数据(诸如图6的有效rx数据612)的指示和带外数据(诸如图6的rx错误610)的指示而过滤PHY-MAC接口的PHY侧的符号。
在操作1002，过程1000检测以下中的至少一者：对有效数据的指示的解除断言(例如但不限于，对图6的有效rx数据612的解除断言)或对带外数据的指示的断言(例如但不限于，对图6的rx错误610的断言)。可以响应于有效数据(例如但不限于，有效rx数据612)的指示的状态从断言变为解除断言而检测到对有效数据的指示的解除断言，并且可以响应于带外数据(例如但不限于，rx错误610)的指示的状态从解除断言变为断言而检测到对带外数据的指示的断言。
在操作1004，过程1000至少部分地响应于检测到以下中的至少一者而开始抑制到PHY-MAC接口的PHY侧的接口封装器的PHY侧的输入的信令(例如但不限于，图6的载波感测614)：对有效数据的指示的解除断言或对带外数据的指示的断言。
在操作1006，过程1000检测以下中的至少一者：对有效数据的指示的断言或对带外数据的指示的解除断言。可以响应于有效数据的指示的状态从解除断言变为断言而检测到对有效数据的指示的断言，并且可以响应于带外数据的指示的状态从断言变为解除断言而检测到对带外数据的指示的解除断言。
在操作1008，过程1000至少部分地响应于检测到以下中的至少一者而停止抑制到PHY-MAC接口的PHY侧的接口封装器的PHY侧的输入的信令：对有效数据的指示的断言或对带外数据的指示的解除断言。
图11是描绘根据一个或多个示例的过程1100的流程图，该过程至少部分地基于有效数据(诸如图6的有效rx数据612)的指示而过滤PHY-MAC接口的PHY侧的符号。
在操作1102，过程1100检测对有效数据的指示的解除断言。可以响应于有效数据的指示的状态从断言变为解除断言而检测到解除断言。
在操作1104，过程1100至少部分地响应于检测到对有效数据的指示的解除断言而开始抑制PHY-MAC接口的PHY侧的信令。
在操作1106，过程1100在PHY-MAC接口的PHY侧检测到对有效数据的指示的断言。可以响应于有效数据的指示的状态从解除断言变为断言而检测到断言。
在操作1108，过程1100至少部分地响应于检测到对有效数据的指示的断言而停止抑制PHY-MAC接口的PHY侧的信令。
图12是描绘根据一个或多个示例的过程1200的流程图，该过程至少部分地基于检测到预定符号(例如但不限于，预定符号404)、有效数据(例如但不限于，图4的有效rx数据418)的指示以及带外数据(例如但不限于，图4的rx错误信号416)的指示而过滤PHY-MAC接口的PHY侧的符号。
在操作1202，过程1200检测对应于预定符号的符号。
在操作1204，过程1200检测以下中的至少一者：对有效数据的指示的解除断言或对带外数据的指示的断言。可以响应于有效数据的指示的状态从断言变为解除断言而检测到解除断言，并且可以响应于带外数据的指示的状态从解除断言变为断言而检测到断言。
在操作1206，至少部分地响应于检测到对应于预定符号的符号并且检测到以下中的至少一者而开始抑制PHY-MAC接口的PHY侧的接口封装器的PHY侧的输入处对应于检测到的符号的信令：对有效数据的指示的解除断言或对带外数据的指示的断言。
在操作1208，检测以下中的至少一者：对有效数据的指示的断言或对带外数据的指示的解除断言。可以响应于有效数据的指示的状态从解除断言变为断言而检测到断言，并且可以响应于带外数据的指示的状态从断言变为解除断言而检测到解除断言。
在操作1210，至少部分地响应于检测到以下中的至少一者而停止抑制PHY-MAC接口的PHY侧的接口封装器的PHY侧的输入处对应于一个或多个符号的信令：对有效数据的指示的断言或对带外数据的指示的解除断言。
图13描绘根据一个或多个示例的信号的时序图1300。时序图1300描绘电缆1302(即，PHY接收符号的传输介质)上的信号和相应信号：rx数据1306、有效rx数据1308、rx错误1310、载波感测1312和模拟的载波感测1314。
在时间T1处，在电缆1302处存在要忽略的符号1304并且在rx数据1306上表示为要忽略的符号1316。有效rx数据1308在时间T1处被解除断言1326，因为在rx数据1306处不存在有效数据。Rx错误1310在时间T1处被解除断言1318，因为在此示例中，要忽略的符号是特殊数据(例如但不限于，提交符号或信标)。载波感测1312被断言1324，因为载波在电缆1302处是激活的。模拟的载波感测1314在时间T1处被解除断言1322。因此，根据上文讨论的逻辑中的任一者：检测到要忽略的符号1304、有效rx数据1308未被断言、rx错误1310被解除断言1318或其组合，在时间T1处，载波感测1312的信令在模拟的载波感测1314处被抑制(虚线示出在模拟的载波感测1314处，来自载波感测1312的信令被抑制(在此特定示例中，不存在))。
图14描绘根据一个或多个示例的信号的时序图1400。时序图1400描绘了相应信号：电缆1402、rx数据1410、有效rx数据1418、rx错误1422、载波感测1428和模拟的载波感测1432。
在时间T1处，在电缆1402处存在第一要忽略的符号1404，该第一要忽略的符号在rx数据1410上表示为第一要忽略的符号1412。有效rx数据1418在时间T1处未被断言(即，被解除断言1444)，因为在rx数据1410处不存在有效数据。Rx错误1422在时间T1处被解除断言1424，因为在该示例中，要忽略的符号是特殊数据(例如，提交符号或信标)。载波感测1428在时间T1处被断言1430，因为电缆1402处存在激活载波。模拟的载波感测1432在时间T1处被解除断言1440。因此，根据上文讨论的逻辑中的任一者：检测到第一要忽略的符号1404、有效rx数据1418未被断言、rx错误1422被解除断言或其组合，在时间T1处，载波感测1428处的信令在模拟载波感测1432处被抑制1434(虚线示出模拟的载波感测1432上的信号被抑制)。
在时间T2处，在电缆1402处存在符号数据1406，该符号数据在rx数据1410上表示为符号数据1414。有效rx数据1418在时间T2处被解除断言1420，因为在rx数据1410处存在有效数据。Rx错误1422在时间T2处被断言1442，因为在此示例中，符号数据1406不是特殊数据。载波感测1428在时间T1处被断言1430，因为在电缆1402处载波是激活的。模拟的载波感测1432在时间T2处被断言1436。因此，载波感测1428的信令是非抑制的(未被抑制)，其也可以被表征为在载波感测1428上完全传播信号(例如，在时间T2处在模拟的载波感测1432上的载波)。
在时间T3处，在电缆1402处存在第二要忽略的符号1408，该第二要忽略的符号在rx数据1410上表示为第二要忽略的符号1416。有效rx数据1418在时间T3处被解除断言1446，因为在rx数据1410处不存在有效数据。Rx错误1422在时间T3处被解除断言1426，因为在此示例中，符号数据1406不是特殊数据。模拟的载波感测1432在时间T3处被解除断言1438。因此，根据上文讨论的逻辑中的任一者：检测到第二要忽略的符号1416、有效rx数据1418未被断言、rx错误1422被解除断言1426或其组合，在时间T3处，载波感测1428处的信令在模拟的载波感测1432处被抑制(虚线示出载波感测1428上的信号在模拟的载波感测1432上被抑制)。
在一些情况下，通过根据一个或多个示例在载波感测1428处抑制信令来过滤要忽略的符号，可以从接收模拟的载波感测信号1432的MAC的角度形成或增加带内符号的帧之间的帧间间隙(IFG)。如果带外符号的帧被指示为带内符号的帧，并且带外符号的帧与紧接之前或之后的帧之间的间隙可小于IFG，则MAC可能错误地处理帧中的一个帧或整体帧。例如，所公开的第一要忽略的符号1412的过滤对增加符号数据1414的帧与紧接在第一要忽略的符号1412的帧之前的帧之间的IFG产生影响。T1与T2之间的时间(ΔT)可以表征为符号数据1414的帧与紧接在第一要忽略的符号1412的帧之前的帧之间的IFG或IFG的至少一部分。一些示例通常涉及保证IFG的大小。因此，在一个或多个示例中，所公开的符号过滤和抑制可以保证帧间间隙的大小。
图15描绘根据一个或多个示例的信号的时序图1500。时序图描绘了载波感测1508、模拟的载波感测1510和接收数据1512的信号。
载波感测1508在时间T1处被断言并且保持断言，因此第一要忽略的符号1502将被附加到由MAC接收的带内数据1514。类似地，载波感测1508在时间T2处被断言并且保持断言，因此第二要忽略的符号1506将被附加到带内数据1504。模拟的载波感测1510在时间T2处被断言但不保持断言，因此第一要忽略的符号1502不会被附加到由MAC接收的带内数据1514。模拟的载波感测1510在时间T2处被断言但不保持断言，因此第二要忽略的符号1506不会被附加到带内数据1504。
本领域技术人员将了解，本文所公开的示例的功能元件(例如，功能、操作、动作、过程和/或方法)可在任何合适的硬件、软件、固件或其组合中实施。图16示出了本文所公开的功能元件的具体实施的非限制性示例。在一些示例中，本文公开的功能元件的一些或所有部分可由专门配置用于执行该功能元件的硬件来执行。
图16是电路1600的框图，在一些示例中，该电路可用于实现本文所公开的各种功能、操作、动作、过程和/或方法。电路1600包括可操作地耦接到一个或多个数据存储设备(本文有时称为“存储装置1604”)的一个或多个处理器1602(本文有时称为“处理器1602”)。存储装置1604包括存储在其上的机器可执行代码1606，并且处理器1602包括逻辑电路1608。机器可执行代码1606包括描述可由逻辑电路1608实施(例如，由该逻辑电路执行)的功能元件的信息。逻辑电路1608适于实施(例如，执行)由机器可执行代码1606描述的功能元件。当执行由机器可执行代码1606描述的功能元件时，电路1600应被视为被配置用于执行本文所公开的功能元件的专用硬件。在一些示例中，处理器1602可被配置为按顺序、同时地(例如，在一个或多个不同的硬件平台上)或在一个或多个并行过程流中执行由机器可执行代码1606描述的功能元件。
当由处理器1602的逻辑电路1608实施时，机器可执行代码1606被配置为调适处理器1602以执行本文所公开的示例的操作。作为非限制性示例，机器可执行代码1606可以被配置为调适处理器1602以执行以下中的一者或多者的一些或整体操作：过程700、过程800、过程900、过程1000、过程1100、过程1200、时序图1300、时序图1400或时序图1500。
同样作为非限制性示例，机器可执行代码1606可以被配置为调适处理器1602以执行本文公开的用于以下中的一者或多者的特征、功能或操作的一些或整体特征、功能或操作：装置100、PHY-MAC接口200的PHY侧、接口部分300、符号过滤器400、符号过滤器500或符号过滤器600。更具体地，本文公开的用于以下中的一者或多者的特征、功能或操作：PHY-MAC接口102的PHY侧、逻辑电路104或符号过滤器106；接口204、接口封装器206或符号过滤器208；MII 304的PHY侧、RMII封装器306的PHY侧或符号过滤器308；匹配逻辑402、检测逻辑406或抑制逻辑408；匹配逻辑502或抑制逻辑506；或检测逻辑602或抑制逻辑604。
处理器1602可包括通用处理器、专用处理器、中央处理单元(CPU)、微控制器、可编程逻辑控制器(PLC)、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑设备、分立栅极或晶体管逻辑、分立硬件部件、其他可编程设备或被设计成执行本文公开的功能的它们的任何组合。当包括处理器的通用计算机被配置为执行与和本公开的示例相关的机器可执行代码1606(例如，软件代码、固件代码、硬件描述)相对应的功能元件时，该通用计算机被视为专用计算机。应注意，通用处理器(在本文也可称为主机处理器或简称主机)可以是微处理器，但在替代方案中，处理器1602可包括任何常规处理器、控制器、微控制器或状态机。处理器1602也可被实施为计算设备的组合，诸如DSP和微处理器的组合、多个微处理器、与DSP核心结合的一个或多个微处理器或任何其他此类配置。
在一些示例中，存储装置1604包括易失性数据存储装置(例如，随机存取存储器(RAM))、非易失性数据存储装置(例如，闪存存储器、硬盘驱动器、固态驱动器、可擦除可编程只读存储器(EPROM)等)。在一些实施方案中，处理器1602和存储装置1604可以实现为单个设备(例如，半导体设备产品、片上***(SOC)等)。在一些示例中，可将处理器1602和存储装置1604实施为单独的设备。
在一些示例中，机器可执行代码1606可包括计算机可读指令(例如，软件代码、固件代码)。作为非限制性示例，计算机可读指令可由存储装置1604存储，由处理器1602直接访问，并且由处理器1602至少使用逻辑电路1608执行。同样作为非限制性示例，计算机可读指令可以存储在存储装置1604上，传送到存储器设备(未示出)以供执行，并且由处理器1602至少使用逻辑电路1608来执行。因此，在一些示例中，逻辑电路1608包括能够以电的方式配置的逻辑电路1608。
在一些示例中，机器可执行代码1606可描述将要在逻辑电路1608中实施以执行功能元件的硬件(例如，电路)。该硬件可以从低级晶体管布局到高级描述语言的各种抽象级别中的任何一种进行描述。在高级抽象下，可使用硬件描述语言(HDL)，诸如IEEE标准硬件描述语言(HDL)。作为非限制性示例，可以使用Verilog、SystemVerilog或超大规模集成(VLSI)硬件描述语言(VHDL)。
HDL描述可根据需要以多种其他抽象级别中的任一种转换成描述。作为非限制性示例，高级描述可被转换为逻辑级描述诸如寄存器传送语言(RTL)、栅极级(GL)描述、布局级描述或掩模级描述。作为非限制性示例，由逻辑电路1608的硬件逻辑电路(例如，栅极、触发器、寄存器，但不限于此)执行的微操作可在RTL中描述并且然后通过合成工具转换成GL描述，并且GL描述可通过安置和路由工具转换成布局级描述，该布局级描述对应于可编程逻辑设备的集成电路、分立栅极或晶体管逻辑部件、分立硬件部件或它们的组合的物理布局。因此，在一些示例中，机器可执行代码1606可包括HDL、RTL、GL描述、掩模级描述、其他硬件描述或它们的任何组合。
在机器可执行代码1606包括硬件描述(以任何抽象级别)的示例中，***(未示出，但包括存储装置1604)可被配置为实施由机器可执行代码1606描述的硬件描述。作为非限制性示例，处理器1602可包括可编程逻辑设备(例如，FPGA或PLC)，并且逻辑电路1608可被电控制以将对应于硬件描述的电路实施到逻辑电路1608中。同样作为非限制性示例，逻辑电路1608可包括根据机器可执行代码1606的硬件描述由制造***(未示出，但包括存储装置1604)制造的硬连线逻辑部件。
无论机器可执行代码1606包括计算机可读指令还是硬件描述，逻辑电路1608都适于在实施机器可执行代码1606的功能元件时执行由机器可执行代码1606描述的功能元件。需注意，虽然硬件描述可能不直接描述功能元件，但硬件描述间接描述了由硬件描述所描述的硬件元件能够执行的功能元件。
用于本公开，尤其是所附权利要求书中的术语(例如，所附权利要求书的主体)通常旨在作为“开放”术语(例如，术语“包括”应被解释为“包括但不限于”，术语“具有”应被解释为“至少具有”，术语“包括”应被解释为“包括但不限于”等)。
另外，如果预期特定数量的引入的权利要求表述，则在权利要求中将明确叙述此类意图，并且在不进行此类表述的情况下，不存在此类意图。例如，作为对理解的辅助，以下所附权利要求书可包含使用引入性短语“至少一个”和“一个或多个”来引入权利要求叙述。然而，使用此类短语不应理解为暗示由不定冠词“一个”或“一种”引入的权利要求表述将包含此类引入的权利要求表述的任何特定权利要求限定于仅包含一个此类表述的实施方案，即使当相同的权利要求包括介绍性短语“一个或多个”或“至少一个”和不定冠词，诸如“一个”或“一种”(例如，“一个”和/或“一种”可被解释为指的是“至少一个”或“一个或多个”)；使用定冠词来引入权利要求叙述也是如此。
另外，即使明确叙述了特定数量的所引入的权利要求叙述，本领域技术人员也将认识到，此类叙述应被解译为意味着至少所叙述的数量(例如，无修饰的叙述“两项叙述”在没有其他修饰成分的情况下意味着至少两项叙述，或两项或更多项叙述)。此外，在使用类似于“A、B和C等中的至少一者”或“A、B和C等中的一者或多者”的惯例的那些情况下，通常此类构造旨在仅包括A、仅包括B、仅包括C、包括A和B两者、包括A和C两者、包括B和C两者或包括A、B和C三者等等。如本文中所使用，“每个”是指一些或整体，“每一个”是指整体。
此外，无论在说明书、权利要求书或附图中，呈现两个或更多个替代性术语的任何分离的词或措辞应当理解为考虑包括该术语中的一个术语、该术语中的任意一个术语或两个术语的可能性。例如，短语“A或B”应理解为包括“A”或“B”或“A和B”的可能性。
本公开的附加非限制性实施例包括：
实施例1：一种方法，所述方法包括：经由PHY-MAC接口的PHY侧从PHY向MAC输送符号；以及过滤所述PHY-MAC接口的PHY侧的接口封装器的PHY侧的输入处的一个或多个符号。
实施例2：根据权利要求1所述的方法，其中过滤所述PHY-MAC接口的PHY侧的所述接口封装器的PHY侧的所述输入处存在的一个或多个符号包括：检测对应于预定符号的符号；以及抑制到与所述符号相关联的所述接口封装器的PHY侧的所述输入的信令。
实施例3：根据权利要求2所述的方法，其中所述预定符号与带外数据相关联。
实施例4：根据权利要求2所述的方法，其中所述预定符号与物理层冲突避免相关联。
实施例5：根据权利要求2所述的方法，其中所述信令与共享传输介质的载波的状态相关联。
实施例6：根据权利要求1所述的方法，其中过滤所述PHY-MAC接口的PHY侧的所述接口封装器的PHY侧的所述输入处存在的一个或多个符号包括：检测对带外数据的指示的断言；至少部分地响应于所述检测到对带外数据的指示的所述断言，开始抑制所述PHY-MAC接口的PHY侧的所述接口封装器的PHY侧的所述输入处的信令；检测对带外数据的指示的解除断言；以及至少部分地响应于所述检测到对带外数据的指示的所述解除断言，停止抑制所述PHY-MAC接口的PHY侧的所述接口封装器的PHY侧的所述输入处的信令。
实施例7：根据权利要求1所述的方法，其中过滤所述PHY-MAC接口的PHY侧的所述接口封装器的PHY侧的所述输入处存在的一个或多个符号包括：检测对有效数据的指示的解除断言；至少部分地响应于所述检测到对有效数据的指示的所述解除断言，开始抑制所述PHY-MAC接口的PHY侧的所述接口封装器的PHY侧的所述输入处的信令；检测对有效数据的指示的断言；以及至少部分地响应于所述检测到对有效数据的指示的所述断言，停止抑制所述PHY-MAC接口的PHY侧的所述接口封装器的PHY侧的所述输入处的信令。
实施例8：根据权利要求1所述的方法，其中过滤所述PHY-MAC接口的PHY侧的所述接口封装器的PHY侧的所述输入处存在的一个或多个符号包括：检测对有效数据的指示的解除断言和对带外数据的指示的断言；至少部分地响应于所述检测到对有效数据的指示的所述解除断言和对带外数据的指示的所述断言，开始抑制所述PHY-MAC接口的PHY侧的所述接口封装器的PHY侧的所述输入处的信令；检测对有效数据的指示的断言和对带外数据的指示的解除断言；以及至少部分地响应于所述检测到对有效数据的指示的所述断言和对带外数据的指示的所述解除断言，停止抑制所述PHY-MAC接口的PHY侧的所述接口封装器的PHY侧的所述输入处的信令。
实施例9：根据权利要求1所述的方法，其中过滤所述PHY-MAC接口的PHY侧的接口封装器的PHY侧的输入处存在的一个或多个符号包括：检测对应于预定符号的符号；检测以下中的至少一者：对有效数据的指示的解除断言或对带外数据的指示的断言；至少部分地响应于所述检测到以下中的至少一者而开始抑制所述PHY-MAC接口的PHY侧的所述接口封装器的PHY侧的所述输入处对应于所述符号的信令：对有效数据的指示的解除断言或对带外数据的指示的所述断言；检测以下中的至少一者：对有效数据的指示的断言或对带外数据的指示的解除断言；以及至少部分地响应于所述检测到以下中的至少一者而停止抑制所述PHY-MAC接口的PHY侧的所述接口封装器的PHY侧的所述输入处对应于所述符号的信令：对有效数据的指示的所述断言或对带外数据的指示的所述解除断言。
实施例10：一种装置，所述装置包括：PHY-MAC接口的PHY侧；以及逻辑电路，所述逻辑电路设置在所述PHY-MAC接口的PHY侧，所述逻辑电路包括过滤器，用于过滤经由所述PHY-MAC接口的PHY侧输送的一个或多个符号。
实施例11：根据权利要求10所述的装置，其中所述PHY-MAC接口的PHY侧包括：接口的PHY侧；以及接口封装器的PHY侧，其中所述过滤器被耦接为过滤所述接口封装器的PHY侧的输入。
实施例12：根据权利要求11所述的装置，其中所述过滤器至少部分地响应于检测到带外数据而过滤一个或多个符号。
实施例13：根据权利要求11所述的装置，其中所述过滤器包括：检测逻辑，所述检测逻辑用于检测以下中的一者或两者：对带外数据的指示的断言或对有效数据的指示的解除断言；匹配逻辑，所述匹配逻辑用于检测对应于预定符号的符号；以及抑制逻辑，所述抑制逻辑用于至少部分地响应于所述检测逻辑的检测和所述匹配逻辑的检测而抑制所述PHY-MAC接口的PHY侧的所述接口封装器的PHY侧的所述输入处的信令。
实施例14：根据权利要求13所述的装置，其中抑制信令与共享传输介质的检测到的载波状态相关联。
实施例15：根据权利要求13所述的装置，其中所述过滤器包括：匹配逻辑，所述匹配逻辑用于检测对应于预定符号的符号；以及抑制逻辑，所述抑制逻辑用于至少部分地响应于所述匹配逻辑的检测而抑制所述PHY-MAC接口的PHY侧的所述接口封装器的PHY侧的所述输入处的信令。
实施例16：根据权利要求11所述的装置，其中所述过滤器包括：检测逻辑，所述检测逻辑用于检测以下中的一者或两者：对带外数据的指示的断言或对有效数据的指示的断言；以及抑制逻辑，所述抑制逻辑用于至少部分地响应于所述检测逻辑的检测而抑制所述PHY-MAC接口的PHY侧的所述接口封装器的PHY侧的所述输入处的信令。
实施例17：根据权利要求11所述的装置，其中所述接口封装器的PHY侧是简化的与介质无关的接口封装器。
实施例18：根据权利要求10所述的装置，其中过滤后的符号是物理层冲突避免符号。
虽然本公开关于某些图示示例描述了本发明，但本领域的普通技术人员将认识到并理解本发明不受此限制。相反，在不脱离下文所要求保护的本发明的范围及其法律等同形式的情况下，可对图示示例和所述示例进行许多添加、删除和修改。此外，来自一个示例的特征可与另一个示例的特征组合，同时仍被包括在发明人所设想的本发明的范围内。

Claims (18)

1.一种方法，所述方法包括：
经由PHY-MAC接口的PHY侧从PHY向MAC输送符号；以及
过滤所述PHY-MAC接口的PHY侧的接口封装器的PHY侧的输入处的一个或多个符号。
2.根据权利要求1所述的方法，其中过滤所述PHY-MAC接口的PHY侧的所述接口封装器的PHY侧的所述输入处存在的一个或多个符号包括：
检测对应于预定符号的符号；以及
抑制到与所述符号相关联的所述接口封装器的PHY侧的所述输入的信令。
3.根据权利要求2所述的方法，其中所述预定符号与带外数据相关联。
4.根据权利要求2所述的方法，其中所述预定符号与物理层冲突避免相关联。
5.根据权利要求2所述的方法，其中所述信令与共享传输介质的载波的状态相关联。
6.根据权利要求1所述的方法，其中过滤所述PHY-MAC接口的PHY侧的所述接口封装器的PHY侧的所述输入处存在的一个或多个符号包括：
检测对带外数据的指示的断言；
至少部分地响应于所述检测到对带外数据的指示的所述断言，开始抑制所述PHY-MAC接口的PHY侧的所述接口封装器的PHY侧的所述输入处的信令；
检测对带外数据的指示的解除断言；以及
至少部分地响应于所述检测到对带外数据的指示的所述解除断言，停止抑制所述PHY-MAC接口的PHY侧的所述接口封装器的PHY侧的所述输入处的信令。
7.根据权利要求1所述的方法，其中过滤所述PHY-MAC接口的PHY侧的所述接口封装器的PHY侧的所述输入处存在的一个或多个符号包括：
检测对有效数据的指示的解除断言；
至少部分地响应于所述检测到对有效数据的指示的所述解除断言，开始抑制所述PHY-MAC接口的PHY侧的所述接口封装器的PHY侧的所述输入处的信令；
检测对有效数据的指示的断言；以及
至少部分地响应于所述检测到对有效数据的指示的所述断言，停止抑制所述PHY-MAC接口的PHY侧的所述接口封装器的PHY侧的所述输入处的信令。
8.根据权利要求1所述的方法，其中过滤所述PHY-MAC接口的PHY侧的所述接口封装器的PHY侧的所述输入处存在的一个或多个符号包括：
检测对有效数据的指示的解除断言和对带外数据的指示的断言；
至少部分地响应于所述检测到对有效数据的指示的所述解除断言和对带外数据的指示的所述断言，开始抑制所述PHY-MAC接口的PHY侧的所述接口封装器的PHY侧的所述输入处的信令；
检测对有效数据的指示的断言和对带外数据的指示的解除断言；以及
至少部分地响应于所述检测到对有效数据的指示的所述断言和对带外数据的指示的所述解除断言，停止抑制所述PHY-MAC接口的PHY侧的所述接口封装器的PHY侧的所述输入处的信令。
9.根据权利要求1所述的方法，其中过滤所述PHY-MAC接口的PHY侧的接口封装器的PHY侧的输入处存在的一个或多个符号包括：
检测对应于预定符号的符号；
检测以下中的至少一者：对有效数据的指示的解除断言或对带外数据的指示的断言；
至少部分地响应于所述检测到以下中的至少一者而开始抑制所述PHY-MAC接口的PHY侧的所述接口封装器的PHY侧的所述输入处对应于所述符号的信令：对有效数据的指示的解除断言或对带外数据的指示的所述断言；
检测以下中的至少一者：对有效数据的指示的断言或对带外数据的指示的解除断言；以及
至少部分地响应于所述检测到以下中的至少一者而停止抑制所述PHY-MAC接口的PHY侧的所述接口封装器的PHY侧的所述输入处对应于所述符号的信令：对有效数据的指示的所述断言或对带外数据的指示的所述解除断言。
10.一种装置，所述装置包括：
PHY-MAC接口的PHY侧；以及
逻辑电路，所述逻辑电路设置在所述PHY-MAC接口的PHY侧，所述逻辑电路包括过滤器，用于过滤经由所述PHY-MAC接口的PHY侧输送的一个或多个符号。
11.根据权利要求10所述的装置，其中所述PHY-MAC接口的PHY侧包括：
接口的PHY侧；以及
接口封装器的PHY侧，
其中所述过滤器被耦接为过滤所述接口封装器的PHY侧的输入。
12.根据权利要求11所述的装置，其中所述过滤器至少部分地响应于检测到带外数据而过滤一个或多个符号。
13.根据权利要求11所述的装置，其中所述过滤器包括：
检测逻辑，所述检测逻辑用于检测以下中的一者或两者：对带外数据的指示的断言或对有效数据的指示的解除断言；
匹配逻辑，所述匹配逻辑用于检测对应于预定符号的符号；以及
抑制逻辑，所述抑制逻辑用于至少部分地响应于所述检测逻辑的检测和所述匹配逻辑的检测而抑制所述PHY-MAC接口的PHY侧的所述接口封装器的PHY侧的所述输入处的信令。
14.根据权利要求13所述的装置，其中抑制信令与共享传输介质的检测到的载波状态相关联。
15.根据权利要求13所述的装置，其中所述过滤器包括：
匹配逻辑，所述匹配逻辑用于检测对应于预定符号的符号；以及
抑制逻辑，所述抑制逻辑用于至少部分地响应于所述匹配逻辑的检测而抑制所述PHY-MAC接口的PHY侧的所述接口封装器的PHY侧的所述输入处的信令。
16.根据权利要求11所述的装置，其中所述过滤器包括：
检测逻辑，所述检测逻辑用于检测以下中的一者或两者：对带外数据的指示的断言或对有效数据的指示的断言；以及
抑制逻辑，所述抑制逻辑用于至少部分地响应于所述检测逻辑的检测而抑制所述PHY-MAC接口的PHY侧的所述接口封装器的PHY侧的所述输入处的信令。
17.根据权利要求11所述的装置，其中所述接口封装器的PHY侧是简化的与介质无关的接口封装器。
18.根据权利要求10所述的装置，其中过滤后的符号是物理层冲突避免符号。
CN202210950844.7A 2022-08-09 2022-08-09 Phy-mac接口的phy侧的符号过滤 Pending CN117640797A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202210950844.7A CN117640797A (zh) 2022-08-09 2022-08-09 Phy-mac接口的phy侧的符号过滤
US18/146,865 US20240056332A1 (en) 2022-08-09 2022-12-27 SYMBOL FILTERING AT A PHY-SIDE of PHY-MAC INTERFACE
PCT/US2022/082439 WO2024035443A1 (en) 2022-08-09 2022-12-27 Symbol filtering at a phy-side of phy-mac interface

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210950844.7A CN117640797A (zh) 2022-08-09 2022-08-09 Phy-mac接口的phy侧的符号过滤

Publications (1)

Publication Number Publication Date
CN117640797A true CN117640797A (zh) 2024-03-01

Family

ID=85172378

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210950844.7A Pending CN117640797A (zh) 2022-08-09 2022-08-09 Phy-mac接口的phy侧的符号过滤

Country Status (3)

Country Link
US (1) US20240056332A1 (zh)
CN (1) CN117640797A (zh)
WO (1) WO2024035443A1 (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8645567B2 (en) * 2009-01-28 2014-02-04 Broadcom Corporation Method and system for packet filtering for local host-management controller pass-through communication via network controller
CN112422385B (zh) * 2019-08-23 2022-11-29 微芯片技术股份有限公司 用于改进的媒体访问的接口以及相关的***、方法和设备

Also Published As

Publication number Publication date
US20240056332A1 (en) 2024-02-15
WO2024035443A1 (en) 2024-02-15

Similar Documents

Publication Publication Date Title
CN114026825B (zh) 仿真有线局域网中的冲突以及相关***、方法和设备
US11513577B2 (en) Low connection count interface wake source communication according to 10SPE local and remote wake and related systems, methods, and devices
US11431468B2 (en) Physical layer to link layer interface and related systems, methods and devices
CN112187596B (zh) 错误帧检测方法、设备及存储介质
CN112180775A (zh) Can总线上的冲突检测
KR20220051238A (ko) 네트워크 내에서의 케이블 결함의 진단
JP7504197B2 (ja) イーサネットインターフェース、並びに関連するシステム、方法、及びデバイス
KR20220034896A (ko) 이더넷 인터페이스, 및 관련 시스템들, 방법들 및 디바이스들
WO2021042102A1 (en) Detecting collisions on a network
US11374731B2 (en) Fast initial phase search for digital clock and data recovery and related systems, devices, and methods
CN117640797A (zh) Phy-mac接口的phy侧的符号过滤
US20230269312A1 (en) Starting transmission of a frame with a desired starting polarity, and related systems, methods and devices
CN118432753A (zh) 确定在物理层处的延迟
Cho et al. A Local Interconnect Network Controller for Resource-Constrained Automotive Devices
Sinha et al. LIN validation frame-work: a novel approach
Note Interfacing Intel® 8255x Fast Ethernet Controllers without Magnetics

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination