CN112422385B - 用于改进的媒体访问的接口以及相关的***、方法和设备 - Google Patents

用于改进的媒体访问的接口以及相关的***、方法和设备 Download PDF

Info

Publication number
CN112422385B
CN112422385B CN201910784657.4A CN201910784657A CN112422385B CN 112422385 B CN112422385 B CN 112422385B CN 201910784657 A CN201910784657 A CN 201910784657A CN 112422385 B CN112422385 B CN 112422385B
Authority
CN
China
Prior art keywords
carrier sense
sense signal
data
rmii
media access
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910784657.4A
Other languages
English (en)
Other versions
CN112422385A (zh
Inventor
陈强
臧军领
徐燕子
V·艾耶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microchip Technology Inc
Original Assignee
Microchip Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microchip Technology Inc filed Critical Microchip Technology Inc
Priority to CN201910784657.4A priority Critical patent/CN112422385B/zh
Priority to US16/587,583 priority patent/US11516855B2/en
Priority to DE112020003983.8T priority patent/DE112020003983T5/de
Priority to KR1020227007928A priority patent/KR20220045015A/ko
Priority to JP2022510909A priority patent/JP2022545435A/ja
Priority to PCT/US2020/070342 priority patent/WO2021042100A1/en
Publication of CN112422385A publication Critical patent/CN112422385A/zh
Priority to US18/054,100 priority patent/US20230092814A1/en
Application granted granted Critical
Publication of CN112422385B publication Critical patent/CN112422385B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W74/00—Wireless channel access
    • H04W74/08—Non-scheduled access, e.g. ALOHA
    • H04W74/0833—Random access procedures, e.g. with 4-step access
    • H04W74/0841—Random access procedures, e.g. with 4-step access with collision treatment
    • H04W74/085—Random access procedures, e.g. with 4-step access with collision treatment collision avoidance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/407—Bus networks with decentralised control
    • H04L12/413—Bus networks with decentralised control with random access, e.g. carrier-sense multiple-access with collision detection [CSMA-CD]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/50—Queue scheduling
    • H04L47/62—Queue scheduling characterised by scheduling criteria
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • H04L69/322—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
    • H04L69/323—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the physical layer [OSI layer 1]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • H04L69/322—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
    • H04L69/324—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the data link layer [OSI layer 2], e.g. HDLC
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Small-Scale Networks (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明题为“用于改进的媒体访问的接口以及相关的***、方法和设备”。本发明公开了用于与媒体访问调谐电路进行交接的***和设备，该媒体访问调谐电路利用简化媒体独立接口(RMII)来实现冲突处理或流量整形。在一些实施方案中，接口电路响应于检测到由媒体访问调谐电路生成的仿真信号将引起RMII的不正确的操作而管理仿真信号。本发明还公开了一种用于多点网络的物理层(PHY)设备。在一些实施方案中，PHY设备实现物理层冲突技术并且可操作以经由RMII与媒体访问控制(MAC)设备通信，其中MAC被配置用于载波感测多址(CSMA)、具有冲突检测的CSMA(CSMA/CD)或具有避免冲突的CSMA(CSMA/CA)。本发明还公开了用于在PHY处管理信令的过程，PHY视情况而定实现物理层冲突避免(PLCA)或流量整形。

Description

用于改进的媒体访问的接口以及相关的***、方法和设备
技术领域
所公开的实施方案整体涉及物理层设备，更具体地讲，一些实施方案涉及单对以太网物理层设备处的媒体访问调谐。
背景技术
互连器被广泛用于促进网络设备之间的通信。一般来讲，电信号通过耦接到物理介质(例如，总线、同轴电缆或双绞线，但通常简称为“线路”)的设备在物理介质上传输。
根据开放***互连模型(OSI模型)，基于以太网的计算机联网技术使用基带传输(即，电信号是离散电脉冲)来传输数据分组并最终传输在网络设备之间传送的消息。根据OSI模型，称为物理层(PHY)设备或控制器的专用电路用于在线路的模拟域和根据分组信令操作的数据链路层的数字域之间进行接口。虽然数据链路层可包括一个或多个子层，但是在基于以太网的计算机联网中，数据链路层通常至少包括提供对物理层的控制抽象的媒体访问控制(MAC)层。以举例的方式，当在网络上向另一个设备传输数据时，MAC控制器可为物理介质准备帧，添加纠错元素，并实现冲突避免。此外，当从另一个设备接收数据时，MAC控制器可确保接收数据的完整性并为更高层准备帧。
存在实现物理和数据链路层(以及其他)的各种网络拓扑。自1990年代初以来，***部件互连(PCI)标准和并行高级技术附件(并行ATA)实现了多点总线拓扑。自2000年代初以来的趋势是使用点对点总线拓扑，例如，PCI Express标准和串行ATA(SATA)标准实现了点对点拓扑。
典型的点对点总线拓扑可实现每个设备之间的线路(例如，专用点对点)或设备与交换机之间的线路(例如，交换点对点)。然而，在多点拓扑中，物理介质是共享总线，并且每个网络设备例如经由基于物理介质的类型(例如但不限于，同轴或双绞线)选择的电路耦接到共享总线。
点对点总线拓扑结构(诸如，专用点对点拓扑结构或交换点对点拓扑结构)需要比多点拓扑结构更多的电线和更昂贵的材料，部分原因在于设备之间的链路数量更多。在某些应用诸如汽车中，可能存在使得难以直接连接设备的物理约束，因此在网络或子网络中不需要直接连接或不需要那么多直接连接的拓扑(例如，多点拓扑)可能不太容易受到这种约束。
基带网络上的设备共享相同的物理传输介质，并且通常使用该介质的整个带宽进行传输。因此，基带网络上只有一个设备可在给定时刻传输。所以，媒体访问控制方法用于处理共享传输介质的争用。
在共享物理传输介质的总线网络拓扑中，用于避免冲突(即，当两个或更多个设备同时尝试在共享总线上传输时)的一种技术是载波感测多路访问(CSMA)，这是一种在数据链路层处执行的MAC协议。根据CSMA，节点在共享总线上传输之前验证是否不存在其他流量。更具体地讲，节点检查公共总线上的载波，并且如果其检测到载波，则其等待直到在开始传输之前没有检测到载波(即，信道空闲)。CSMA有时会扩展到包括冲突检测(CSMA/CD)，由此节点试图避免冲突以及检测和响应传输时发生的冲突。
另一种选择是在PHY中实现冲突避免。物理层冲突避免(PLCA)是一种PHY在分配的传输时机期间仅传输从MAC接收的帧的技术。以举例的方式，可根据调度方案(例如，多级队列的轮询、加权轮询、赤字轮询、先进先出、基于优先级或精确时间协议(PTP)调度)来分配传输时机。在这种情况下，在给定传输时机下，仅允许/期望拥有该特定传输时机的PHY发送数据。10SPE(即，10Mbps单对以太网)是当前在IEEE 802.3cgTM规范下的网络技术，并且10SPE规范包括可选的PLCA协调子层，该协调子层理论上可用于避免多点总线上的冲突。
附图说明
虽然本公开以特别指出并清楚要求保护具体实施方案的权利要求书作出结论，但是当结合附图阅读时，可从以下描述中更容易地确定本公开范围内的实施方案的各种特征和优点，在附图中：
图1是示出根据本公开的一个或多个实施方案的多点网络的框图。
图2是示出根据本公开的一个或多个实施方案的物理层设备处的冲突处理过程的时序图。
图3A是示出根据本公开的一个或多个实施方案的物理层设备处的数据传输的时序图。
图3B是示出根据本公开的一个或多个实施方案的用于图3A的数据传输的一组信号的时序图。
图4是示出根据本公开的一个或多个实施方案的物理层设备处的数据接收的时序图。
图5是根据本公开的一个或多个实施方案的物理层设备的框图。
图6是根据本公开的一个或多个实施方案的用于校正由媒体访问调谐电路生成的仿真信号的传播的仿真电路的框图。
图7是根据本公开的一个或多个实施方案的用于管理载波感测信号的过程的流程图。
图8是根据本公开的一个或多个实施方案的用于在共享传输介质上发生冲突之后在接收物理层设备/***处管理载波感测信令的过程的流程图。
图9是根据本公开的一个或多个实施方案的用于在传输PHY处管理载波感测信号的过程的流程图。
图10是根据本公开的一个或多个实施方案的用于在时间感知或整形流量的接收PHY处管理载波感测信号的过程的流程图。
具体实施方式
在以下详细描述中，参考了形成其一部分的附图，并且在附图中以举例的方式示出了可实践本公开的具体示例性实施方案。足够详细地描述了这些实施方案，以使得本领域普通技术人员能够实践本公开。然而，可利用其他实施方案，并且可在不脱离本公开范围的情况下进行结构、材料和过程变化。
本文呈现的图示并不意味着是任何特定方法、***、设备或结构的实际视图，而仅仅是用于描述本公开的实施方案的理想化表示。本文呈现的附图不一定按比例绘制。为了方便读者，各个附图中的相似结构或部件可保留相同或相似的编号；然而，编号的相似性并不意味着结构或部件在尺寸、组成、构型或任何其他属性上必定相同。
容易理解的是，如本文整体描述的和附图中示出的实施方案的部件可以各种不同的构型来布置和设计。因此，对各种实施方案的以下描述并不旨在限制本公开的范围，而仅仅表示各种实施方案。
以下描述可包括有助于使得本领域普通技术人员能够实践所公开的实施方案的示例。使用术语“示例性”、“通过举例”和“例如”意味着相关描述是解释性的，并且尽管本公开的范围旨在包含这些示例和合法等同物，但是使用此类术语并不旨在将实施方案或本公开的范围限制于指定的部件、步骤、特征、功能等。
因此，除非本文另有说明，否则所示出和描述的特定实施方式仅是示例，并且不应被解释为是实施本公开的唯一方式。元件、电路和功能可以框图形式示出，以便不以不必要的细节模糊本公开。相反，除非本文另有说明，否则所示出和描述的特定实施方式仅是示例性的，并且不应被解释为是实施本公开的唯一方式。另外，块定义和各个块之间的逻辑分区是特定实施方式的示例。对于本领域普通技术人员来说显而易见的是，本公开可通过许多其他分区解决方案来实践。在大多数情况下，省略了关于时序考虑等的细节，其中此类细节对于全面理解本公开不是必需的并且在相关领域的普通技术人员的能力范围内。
本文所述的信息和信号可使用各种不同技术和技艺中的任何一种来表示。例如，可在整个说明书中参考的数据、指令、命令、信息、信号、比特和符号可由电压、电流、电磁波、磁场或粒子、光场或粒子或者它们的任何组合来表示。为了清楚地呈现和描述，一些附图可将信号示出为单个信号。本领域普通技术人员应当理解，信号可表示信号的总线，其中该总线可具有各种比特宽度，并且本公开可在任何数量的包括单个数据信号的数据信号上实现。
如本文所用，关于给定参数、属性或条件的术语“基本上”和“约”是指并且包括本领域普通技术人员将理解给定参数、属性或条件满足方差程度(诸如，在可接受的制造公差范围内)的程度。例如，基本上或约为指定值的参数可以是指定值的至少约90％、指定值的至少约95％、指定值的至少约99％或甚至指定值的至少约99.9％。
应当理解，本文中使用名称诸如“第一”、“第二”等对元件的任何提及不限制这些元件的数量或顺序，除非明确说明这种限制。相反，这些名称在本文中用作区分两个或更多个元件或者一个元件的两个或更多个实例的便利方法。因此，对第一元件和第二元件的提及并不意味着只能使用两个元件，或者第一元件必须以某种方式在第二元件之前。而且，除非另有说明，否则一组元件可包括一个或多个元件。同样地，有时以单数形式提及的元件也可包括元件的一个或多个实例。
结合本文公开的实施方案描述的各种例示性逻辑块、模块和电路可用被设计成执行本文所述的功能的通用处理器、专用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑器件、分立门或晶体管逻辑、分立硬件部件或者其任何组合来实现或执行。通用处理器(本文也可称为主处理器或简称为主机)可以是微处理器，但是在替代方案中，处理器可以是任何常规的处理器、控制器、微控制器或状态机。处理器还可实现为计算设备的组合，诸如DSP和微处理器的组合、多个微处理器、一个或多个微处理器结合DSP内核，或者任何其他这种配置。包括处理器的通用计算机被认为是专用计算机，而该通用计算机被配置为执行与本公开的实施方案相关的计算指令(例如，软件代码)。
而且，应当指出的是，可根据被描绘为流程图、流程示图、结构图或框图的过程来描述实施方案。尽管流程图可将操作行为描述为顺序过程，但是许多这些行为可按另一顺序、并行或基本上同时执行。另外，可重新安排这些行为的顺序。过程可非限制地对应于方法、线程、函数、规程、子例程或子程序。此外，本文公开的方法可在硬件、软件或两者中实现。如果在软件中实现，则这些功能可作为计算机可读介质上的一个或多个指令或代码存储或传输。计算机可读介质包括计算机存储介质和通信介质，通信介质包括便于将计算机程序从一个地方传送到另一个地方的任何介质。
如本文所用，“缓冲器”是指用于临时存储数据的物理存储器区域。作为非限制性示例，缓冲器可用于在数据从一个位置移动到另一个位置(例如，在存储器中、在***中、在网络中)或者从一个设备移动到另一个设备时临时存储数据。所公开的实施方案的缓冲器可实现算法，诸如先进先出(FIFO)。所公开的实施方案的缓冲器可或可不通过设计调节时序，也就是说，可以第一速率将数据写入存储器，并且可以第二速率从存储器读取数据，第一速率和第二速率相同或不同。
通常希望使用简化的接口来减少PHY和MAC之间的连接数量。用于减少多个数据连接的技术是将信号多路传输到一条线路上并使用较高的时钟频率。可使用类似的技术来控制信号，但通常必须假设在给定条件下在给定时间需要/使用哪些控制信号。
简化媒体独立接口TM(“RMIITM”或“RMI接口”)是有时用于将PHY连接到MAC的简化接口的示例。RMII联盟规范(1998年3月20日发布的1.2版)规定了IEEE 802.3媒体独立接口(MII)规范上的附加协调层。RMII规定将载波感测信号(CRS)和接收数据有效(DV)信号折叠到一个引脚(其携带信号CRS_DV)上。RMII进一步规定，每当在接收介质上感测到载波(即，接收介质非空闲)时，PHY应当使CRS_DV生效。DV信号向MAC指示RXD[1:0](MAC的接收数据引脚)上的传入数据(即，传入到MAC)是有效数据。
通常将CRS和DV多路传输到出现在交替时钟周期上的单个引脚上的一个信号。例如，在10BASE-T网络或100BASE-X网络中，多路传输的信号可分别以2.5MHz(10Mb/s模式)或25MHz(100b/s模式)交替。
RMII规定，接收介质处的载波丢失会导致CRS_DV的失效。如果PHY在CRS_DV的初始失效之后具有额外的比特要呈现到RXD[1:0]上，则PHY在REF_CLK的呈现每个半字节的第二个双比特的周期上使CRS_DV生效，并且在REF_CLK的呈现半字节的第一个双比特的周期上使CRS_DV失效。
RMII还规定，一旦使CRS_DV生效，接收线路(RXD[1:0])上的数据就被认为是有效的，但由于CRS_DV的置位相对于参考时钟是异步的，因此在RXD[1:0]处***“无有效数据存在符号”(例如，2字节零或“00”)，直到发生正确的接收信号解码。因此，RMII MAC可使用RXD[1:0]上的无有效数据存在符号以及失效的CRS_DV来推断介质为空闲的；RMII MAC可使用生效的CRS_DV以及RXD[1:0]上的无有效数据存在符号来推断接收即将开始；并且RMII MAC可使用生效的CRS_DV以及无有效数据存在符号到另一符号(例如，前导码字节)的变化来推断有效数据正在传入。
RMII还规定接收线路上的弹性缓冲器以说明接收数据的恢复时钟与本地时钟(即，它使时钟对准)之间的差异，因此允许域交叉。
对于数据传输，RMII假设传输使能(TX_EN)引脚是传输的准确指示，并且MAC可以从TX_EN(MAC使TX_EN与第一传输帧的前导码的第一半字节同步生效)和恢复的CRS(即，从CRS_DV恢复)推断冲突—生效的CRS指示接收介质是有效的。
本公开的发明人理解，作为非限制性示例，根据PLCA、时间感知协议、流量整形和/或其组合，如果可以使用简化接口诸如RMII来在CSMA/CD MAC和被配置为执行媒体访问调谐的PHY之间进行通信将是有利的。
当PHY实现媒体访问调谐时，某些内部信号有时会被仿真。例如，媒体访问调谐电路可基于内部逻辑生成仿真信号，而不是忠实地复制(即，传播)内部信号，例如因为它尝试在链路层处引起某些行为。
用于载波感测信号的仿真信号(即，指示共享传输介质上存在或不存在载波的信号)(其确定RMI接口处CRS_DV的生效/失效)有时可干扰CSMA/CD MAC、RMI接口或两者的正确操作。换句话讲，有时媒体访问调谐电路生成的仿真信号与仿真的内部信号之间的差异将干扰RMII MAC、RMI接口或两者的正确操作。
此外，RMII是针对网络拓扑而编写的，具有用于接收和传输的单独传输介质(两条不同的线路或一条线路具有叠加在一条线路上的两个信号)。根据RMII，生效的载波感测信号意味着在接收介质上存在有效载波。如本文所述，本公开中所述的媒体访问调谐协议假定生效的载波感测信号意味着在共享传输介质上存在有效载波，并且不在用于接收的介质和用于传输的介质之间加以区别。
本公开的一个或多个实施方案整体涉及管理媒体访问调谐电路和RMI接口之间的信令，以确保RMI接口、与RMI接口通信的CSMA/CD MAC或两者的正确操作。
如本文所用，与信号结合使用的术语“生效”旨在包括转换到有效状态的信号、处于有效状态的信号、以及转换到有效状态然后处于有效状态的信号。如本文所用，与信号结合使用的术语“失效”旨在包括转换到无效状态的信号、处于无效状态的信号、以及转换到无效状态然后处于无效状态的信号。作为非限制性示例，对于高电平有效的引脚，如果生效，则信号将出现逻辑高电平(例如但不限于，3.3伏或5伏)，如果失效，则信号将出现逻辑低电平(例如但不限于，0伏)。其他布置也在本公开的范围内，诸如低电平有效。
图1示出了包括至少两个媒体访问控制(MAC)设备即MAC设备102和MAC设备106的多点网络100的功能框图。作为非限制性示例，多点网络100可以是以下各项中的一者或多者的一部分或者包括以下各项中的一者或多者：微控制器型嵌入式***、用户型计算机、计算机服务器、笔记本电脑、平板电脑、手持式设备、移动设备、无线耳塞设备或耳机设备、有线耳塞或耳机设备、器具子***、照明子***、声音子***、建筑物控制***、住宅监控***(例如但不限于，用于安全或公用设施)***、电梯***或子***、公共交通控制***(例如但不限于，用于地上列车、地下列车、电车或公共汽车)、汽车***或汽车子***或者工业控制***，但不限于这些。
PHY设备104和PHY设备108被配置为分别将共享传输介质110与MAC设备102和MAC设备106进行接口。作为非限制性示例，PHY设备108和PHY设备104可以是芯片封装件，包括被配置用于执行本文所述的实施方案的全部或部分的存储器和/或逻辑。
共享传输介质110是作为节点(包括包含MAC设备102和MAC设备106的节点)的通信路径的物理介质，这些节点是多点网络100的一部分。
在图1所示的实施方案中，PHY设备104和PHY设备108被配置为管理对共享传输介质110的访问(例如，根据PLCA、时间感知协议或流量整形协议)，并且MAC设备102和MAC设备106被配置为实现冲突检测(例如，根据CSMA/CD或CSMA)。PHY设备104和PHY设备108被配置为提供信令(如本文更全面地描述)以分别确保MAC设备102和MAC设备106的正确操作。此外，PHY设备104和PHY设备108分别经由相应的RMI接口与MAC设备102和MAC设备106通信。
图2、图3和图4是示出在示例性过程期间在PHY设备104和PHY设备108的相应RMI接口的引脚处生效的信号的时序图。具体地讲，图2、图3、图3B和图4示出了针对传输使能(TX_EN)、仿真载波感测(CRS)、数据有效(RDV)、(CRS_DV)和接收数据(RXD[1:0]或仅“RXD”)生效的信号。就PHY设备108而言，图2中还示出碰撞引脚(COL)处的信号，该信号在PHY设备108内部。此外，示出了第二仿真载波感测(第二仿真CRS)的信号，该信号在PHY设备104和108内部，并且例如对应于图5的第二仿真载波感测信号522。
在图2、图3和图4中，“无有效数据存在”符号(此处为“0”)被放置在RXD线路220(图2)、310(图3)和410(图4)上，同时PHY设备104和108不分别向MAC设备102和106传送接收数据或前导码符号。还示出了接收数据有效(RDV)的信号，特别是RDV 232(图2)、RDV 332(图3)和RDV 446(图4)，每个均为PHY设备104或108(视情况而定)的内部信号。示出RDV信号以例示何时使CRS_DV的DV部分生效。在一些实施方案中，RDV信号可在内部生成并用于生成CRS_DV信号。在其他实施方案中，PHY设备104和108可被配置为响应于无有效数据存在符号而监视RXD并使CRS_DV的DV部分失效，并且响应于检测到存在有效数据而使CRS_DV的DV部分生效。
本领域普通技术人员将理解，除非本文关于特定实施方案指出特定的时序考虑，否则可在不脱离本公开中描述的实施方案及其合法等同物的范围的情况下进行参考图2、图3、图3A和图4示出和描述的时序变化。
图2示出了用于在检测到PLCA PHY处的冲突之后在数据接收期间执行媒体访问调谐的过程200的实施方案的详细时序图。在图2所设想的操作中，PHY设备108是PLCA PHY，并且当其MAC设备106尝试在传输时机210期间传输时，其检测到冲突。在检测到冲突之后，PHY设备108从PHY设备104接收来自数据传输的数据。
在时间202处，在PHY设备108处使TX_EN 216生效。
在时间204处，PHY设备108响应于检测到线路224处的载波而使CRS_DV 218生效(时间204基本上对应于传输时机210的开始时间)，如使信号RDV 232生效所反映的。在时间206处，PHY设备108检测到由内部信号COL的生效所示的冲突。PHY设备108在接收数据时继续使CRS_DV 218生效。在时间212处，PHY设备108检测在传输时机210期间接收的接收数据的结束，并且使信号RDV 232失效。
PHY设备108被配置为基于检测到载波即将空闲(即，线路224上从有效到空闲的转换)来检测接收数据的结束。在时间212处，PHY设备108使CRS_DV 218失效一段时间，然后使CRS_DV 218重新生效以在CRS_DV 218中形成间隙214。
CRS_DV 218上的间隙214指示有效数据的结束(即，其是“有效数据信号的结束”)，其可由CSMA/CD MAC检测。在一个实施方案中，为间隙214选择间隙宽度，该间隙宽度具有CSMA/CD MAC将不会开始数据传输的足够短的周期。
在一个实施方案中，响应于在第二仿真CRS 226中在时间228处开始形成间隙230而生成CRS_DV 218中的间隙214。在一个实施方案中，响应于由被配置用于PLCA的PHY设备108的媒体访问调谐电路生成的第一仿真CRS信号(未示出)而在时间228处形成间隙230。向PHY设备108的RMI接口提供第二仿真CRS 226(即，包括间隙的信号)。RMI接口在CRS_DV 218中生成间隙214，以向MAC设备106指示数据接收的结束，并且与RxD 220上的无有效数据存在符号222(图2中的零“0”)一起指示接收数据的结束。在一个实施方案中，选择间隙230的宽度，使得响应于间隙230在CRS_DV 218中生成的间隙214足够短，使得CSMA/CD MAC不会开始数据传输。
在CRS_DV 218(即，间隙214)处***有效数据指示符的结束之后，PHY设备108继续使CRS_DV 218生效，直到在时间228处传输时机208开始，这是PHY设备108的下一个传输时机。在一个实施方案中，CRS_DV 218生效，因为第二仿真CRS 226正在生效，因此PHY设备108的RMI接口在线路224处推断有效载波。此外，PHY设备108在等待开始传输时机208并且第二仿真CRS 226生效时***无有效数据存在符号222(此处为“0”)。
图3A示出了根据所公开的实施方案的用于在数据传输期间执行媒体访问调谐的过程300的详细时序图。在图3所设想的操作中，PHY设备104是PLCA PHY，并且其正在处理通过CSMA/CD MAC进行的传输。
在时间312处，PHY设备104在检测到线路302上没有载波之后使CRS_DV 308失效。在时间314处，在PHY设备104处使TX_EN 306(例如，通过MAC设备102)生效。值得注意的是，传输时机304作为PHY设备104的下一个传输时机，直到时间316才开始。在该实施方案中，PHY设备104包括用于传输数据的延迟线路(本文稍后描述)，并且因此即使在时间314处使TX_EN 306生效，PHY设备104也不开始将传输数据移动到线路302，直到时间316(即，传输时机304的开始)。
如上所述，RMII是针对网络而编写的，具有用于接收和传输的单独传输介质(两条不同的线路或一条线路具有叠加在一条线路上的两个信号)。根据RMII，“有效”介质是指接收介质是有效的。如果PLCA电路生成由RMII作为CRS_DV 308传播到RMII MAC的生效CRS，则RMII MAC将在时间314处解释生效的CRS_DV 308以表示接收介质是有效的并且将推断冲突。因此，在所公开的实施方案中，PHY设备104可被配置为在等待传输时机开始时抑制由PLCA生成的有效仿真CRS(图3A中未示出)。在图3A所示的示例中，这发生在TX_EN生效时的时间314和TX_EN失效时的时间318之间。
图3B连同第一仿真CRS 332和实际CRS 334一起示出了时间314和324之间(即在TX_EN 306的生效和传输时机304的结束之间)的图3A的CRS_DV 308和第二仿真CRS 326。在图3B所示的实施方案中，实际CRS 334对应于由监视共享传输介质的载波感测电路生成的载波感测信号(诸如，图5的信号518)。为了简化描述，用于TX_EN 306的生效和失效以及线路302的传输时机304的定时标签在图3B中示出并在相关描述中使用。
在时间314处，PHY设备104的PLCA响应于使TX_EN 306生效而生成生效的仿真CRS332，以便向CSMA/CD MAC指示线路302是有效的(即，欺骗CSMA/CD MAC使其相信正在将传输数据移动到线路302)，PLCA假定CSMA/CD MAC将忽略该事实用于冲突处理目的。在时间段336(即，从时间314到时间316)期间，PHY设备104抑制PLCA仿真CRS 332被传输到MAC设备102，或者换句话讲，PHY设备104在时间段336期间生成失效的第二仿真CRS 326，因此响应于第二仿真CRS 326而生效/失效的CRS_DV 310也在时间段336期间生效。在时间316处，响应于PHY设备104在传输时机304开始时将传输数据移动到线路302而使实际CRS 334生效。PLCA仿真CRS 332在时间316处继续生效并且保持生效，直到PHY设备104在时间324处(即，传输时机304的结束)完成将传输数据移动到线路302。在时间段338(即，从时间316到时间318)期间，PHY设备104抑制PLCA仿真CRS 332被传输到MAC设备102以避免CSMA/CD MAC推断冲突，这也可被表征为抑制实际CRS 334被传输到MAC设备102。响应于在时间段336和时间段338期间第二仿真CRS 326失效，CRS_DV 310从时间314到时间318(当TX_EN 306生效时)失效。返回图3B，在时间318处，TX_EN 306失效，指示MAC设备102完成向PHY设备104提供传输数据。值得注意的是，PHY设备104直到时间324(即，传输时机304的结束)才完成将传输数据移动到线路302。因此，响应于检测到TX_EN 306在时间318处失效(即，从高电平转换为低电平)并且响应于检测到仍然等待在传输延迟线路处发送的数据，PHY设备104从时间320到时间322“脉冲”CRS_DV 308(即，在时间320处使CRS_DV 308生效，然后在时间322处使CRS_DV 308失效)，该时间段基本上对应于从MAC使TX_EN 306生效时的时间318到PHY设备104完成将传输帧移动到线路302时的时间324的时间段。
在一个实施方案中，如图3A和图3B所示，响应于从时间328到时间330第二仿真CRS326生效(图3A)，PHY设备104脉冲CRS_DV 308。第二仿真CRS 326生效的时间段在图3B中被示出为时间段342，即从时间318到时间324的时间段。
如图3B所示，响应于TX_EN 306在时间318处失效并且传输数据保持在传输延迟线路中，在时间段342期间脉冲第二仿真CRS 326。将CRS_DV 308信号脉冲到MAC设备102的CSMA/CD MAC开始另一次传输将在线路302处引起冲突，并且因此这种MAC设备102处的冲突避免逻辑阻止其在CRS_DV 308为高电平时开始另一次传输。
在时间320处，当CRS_DV 308生效时，在RxD 310处***无有效数据符号(此处为“0”符号)，否则CSMA/CD MAC可能开始数据接收并开始接收其自己的数据。如上所述，并且使用图3中所示的示例操作，依据RMII，MAC将结合生效的CRS_DV寻找从“00”到“非00”的转换以开始数据接收。
图4示出了根据本公开的一个或多个实施方案的媒体访问过程400的详细时序图。在图4所示的场景中，PHY设备108被配置为时间感知(或使用如下文更详细描述的流量整形)，也就是说，作为非限制性示例，使用规范下的精确时间协议(“PTP”)作为IEEE 1588TM，基于网络的主时钟来调度PHY设备108的传输时机。值得注意的是，TX_EN 406被示出用于信息目的，并且不限制图4的一般性。
在图4所示的实施方案中，PHY设备108被配置为通过除了在其分配的传输窗口(此处为传输窗口446)期间在RxD 410上具有无有效数据存在符号“0”的情况下使CRS_DV 408生效(在这种情况下，其应当使RxD 410失效)来将MAC保持在延迟状态。因此，在图4所设想的示例性操作中，PHY设备108在其等待传输窗口404中的可能接收以在时间414处开始时使CRS_DV 408生效。在时间416(其基本上对应于时间414)处，PHY设备108响应于检测到接收帧的开始(例如，检测到前导码)而使CRS_DV 408失效，然后在时间418处(即，在预定间隙时间之后产生间隙444)使CRS_DV 408重新生效。
在一个实施方案中，PHY设备108响应于在时间430到时间434在第二仿真CRS 428处生成的间隙432而在时间416到时间418在CRS_DV 408中生成间隙444。更具体地讲，PHY设备108的RMI接口解释在时间430处第二仿真CRS 428从高电平到低电平的转换，以表示线路402上没有有效载波，因此使CRS_DV 408失效。当第二仿真CRS 428在时间434处重新生效时，RMI接口解释时间434处从低到高的转换，以意味着线路402上存在有效载波，并且因此在时间418处使CRS_DV生效。可选择在第二仿真CRS 428处生成的间隙432的宽度，使得CRS_DV 408处的间隙444的宽度足够短，使得MAC在CRS_DV 408失效时不会开始传输。
值得注意的是，从时间416到时间418的间隙444(更具体地，时间418处从低电平到高电平的转换)由CSMA/CD MAC解释，以意味着如果“无有效数据符号”422改变为另一个符号，则其(MAC)可开始数据接收。作为非限制性示例，CSMA/CD MAC将推断PHY设备108可响应于时间418处CRS_DV 408的生效和RXD 410上的“00”数据而开始发送接收帧(即，检测数据接收可能开始)，并且在其检测到RXD 410上的数据帧(未示出)的前导码时将推断数据接收的开始。因此，CRS_DV 408中在时间416处开始的间隙444能够实现到CSMA/CD MAC的适当信令，使得MAC在被时间感知PHY设备108保持在延迟状态之后可待机以接收数据。
在时间424处，PHY设备108在接收数据传输结束时在CRS_DV 408处***间隙440(即，***从时间424到时间426的间隙440)，并且在时间420(其与时间424基本上相同)处RxD 410为0。在一个实施方案中，PHY设备108响应于在第二仿真CRS 428中生成从时间438到时间436的间隙442而在CRS_DV 408处***间隙440。PHY设备108的RMI接口解释第二仿真CRS 428中的间隙，以意味着数据接收结束，因此生成CRS_DV 408，其中间隙440在时间424处开始并在时间426处结束。值得注意的是，如果在时间424开始没有在CRS_DV 408处***间隙440，则CSMA/CD MAC将继续接收RxD 410上的数据。换句话讲，MAC将在时间420开始接收“00”符号，就像其是有效数据一样。
图4中所示的相同时序图也适用于媒体访问过程，其中PHY设备108通过将其MAC保持在延迟状态直到PHY设备108内部的整形算法(而不是基于外部PTP的调度算法)指示MAC的传输时机来对流量进行整形。
图5示出了物理层***500的简化框图，该物理层***包括冲突避免(CA)接口电路(接口电路508)，该接口电路通常被配置为使得能够将媒体访问调谐电路516与链路层设备(并且更具体地，被配置为根据CSMA、CSMA CA、CSMA/CD或其组合进行操作的链路层设备)一起使用。在图5所示的实施方案中，物理层***500包括媒体访问调谐电路516、接口电路508和RMI接口506、以及载波感测电路502和传输电路504。载波感测电路502和传输电路504可操作地耦接到共享传输介质534。
媒体访问调谐电路516通常可被配置为执行(除其他外)碰撞处理、流量整形或两者。在图5所示的实施方案中，媒体访问调谐电路***516被配置为根据媒体访问协议(作为非限制性示例，冲突处理协议、流量整形协议或两者)管理对共享传输介质534的访问(例如，用于发射和接收)。
在图5所示的实施方案中，媒体访问调谐电路516包括第一仿真电路528、传输缓冲器512和接收缓冲器510。第一仿真电路528被配置为响应于由载波感测电路502生成的载波感测信号518和媒体访问调谐电路516的适用媒体访问协议而生成第一仿真载波感测信号520。在一些情况下，由第一仿真电路528生成的第一仿真载波感测信号520可能不是载波感测信号518的忠实复制。作为非限制性示例，媒体访问调谐电路516可被配置为在载波感测信号518不指示共享传输介质534上存在载波时提供第一仿真载波感测信号520。作为非限制性示例，第一仿真电路528可被配置为根据物理层冲突处理协议生成第一仿真载波感测信号520，由此在等待下一个分配的传输窗口或下一个传输时机(视情况而定)时提供第一仿真载波感测信号520。
接口电路508可包括第二仿真电路530，其被配置为响应于由媒体访问调谐电路516提供的第一仿真载波感测信号520以及与在RMI接口506处生成正确信令相关的某些检测条件而生成第二仿真载波感测信号522。接口电路508可被配置为向第一仿真载波感测信号520添加信令，也就是说，修改第一仿真载波感测信号520以包括添加的信令。在所公开的实施方案中，第二仿真电路530可被配置为监视媒体访问调谐电路516和RMI接口506。在图5所示的实施方案中，第二仿真电路530被配置为监视媒体访问调谐电路516的传输缓冲器512和接收缓冲器510，以及监视RMI接口506的传输使能524。
物理层***500可被配置为在物理层***500不传输接收帧或同步帧时向MAC发送无有效数据存在符号。在一个实施方案中，接口电路508被配置为在物理层***500不向其MAC传输接收帧或同步帧时在接收缓冲器510处***无有效数据符号。接口电路508可包括***电路，用于将无有效数据存在符号***接收缓冲器510，如参考图2、图3A、图3B和图4所述。在一个实施方案中，第二仿真电路530可被配置为在接收缓冲器510处(或在替代解决方案中，在接收数据532处(图5中由虚线示出的从第二仿真电路530到接收缓冲器510和接收数据532的替代实施方案))***无有效数据存在符号。
第二仿真电路530可被配置为响应于检测条件(即但不限于，“空”、“缓冲”、“有效”或“无效”、“有效到无效”或“无效到有效”)或来自这种监视的内容(例如但不限于，预定义符号)(包括能够实现RMI接口506的正确信令(诸如，参考图2、图3B和图4描述的CRS_DV信号))而生成第二仿真载波感测信号522。附加地或另选地，第二仿真电路530可被配置为除了监视传输缓冲器512和接收缓冲器510之外或代替监视传输缓冲器512和接收缓冲器510，分别监视传输数据526和接收数据532。
RMI接口506被配置为从接口电路508接收第二仿真载波感测信号522并向载波和数据514提供该第二仿真载波感测信号。在所公开的实施方案中，载波和数据514可与物理层***500的一个或多个输入/输出(I/O)引脚中的输出引脚相关联。输出引脚可与本文所公开的载波感测信号(例如，CRS_DV)相关联。在一个实施方案中，RMI接口506可包括多路传输电路，用于在载波和数据514处连同DV信号一起多路传输第二仿真载波感测信号522(在图3中被示出为到载波和数据514的输入信号536)。在另一个实施方案中，RMI接口506可包括用于在载波和数据514处使对应于第二仿真载波感测信号522的CRS信号生效并且使相应的交替时钟周期上的DV信号生效的电路。
图6示出了根据本公开的一个或多个实施方案的仿真电路600的功能框图，该仿真电路例如可以是第二仿真电路530(图5)的实施方式。在图6所示的实施方案中，仿真电路600包括校正电路604和信号生成电路610。
校正电路604通常被配置为控制信号生成电路610以生成第二仿真载波感测信号612。校正电路604的校正逻辑608可被配置为检测第一仿真载波感测信号602将在例如RMII接口506处引起不正确的信令，并且控制信号生成电路610以生成第二仿真载波感测信号612以校正至少一些可能的错误。寄存器606可被配置为存储用于检测条件和/或用于生成第二仿真载波感测信号612的参数。用于生成第二仿真载波感测信号612的参数可包括针对不同使用案例(例如，参考图2、图3和图4描述的案例)的预定间隙尺寸或多个预定间隙尺寸。
在一些实施方案中，可基于在包括仿真电路600的PHY设备中使用的冲突避免协议的类型来配置校正逻辑608。作为非限制性示例，校正逻辑608可被配置为检测与媒体访问调谐、冲突避免、流量整形或其组合相关的条件。还可基于冲突避免协议的类型来选择存储在寄存器606处的参数。此外，在一些实施方案中，寄存器606可以是可重新配置的。作为非限制性示例，可预先设置间隙尺寸以适应标准，然后稍后可对其进行重新配置以适应不同的标准。在一个实施方案中，寄存器606可使校正电路604能够调谐到不同设备(例如，来自不同供应商的MAC、来自不同供应商的PHY部件或具有不同架构的PHY)的特性。
图7示出了根据本公开的一个或多个实施方案的用于在物理层设备处管理信令的过程700的流程图。在操作702中，在物理层设备处感测共享传输介质的载波。在操作704中，接收第一仿真载波感测信号。第一仿真载波感测信号由媒体访问调谐电路诸如媒体访问调谐电路516(例如但不限于此，其执行PLCA)生成。在操作706中，生成第二仿真载波感测信号。在各种实施方案中，可响应于检测到第一仿真载波感测信号将在RMII处引起不正确的信令而生成第二仿真载波感测信号。作为非限制性示例，可通过修改第一仿真载波感测信号的一部分来生成第二载波感测信号。
在操作708中，向RMII提供第二仿真载波感测信号。在操作710中，使出现物理层设备的一个或多个输入/输出(I/O)引脚中的一者的输出信号生效或失效。输出引脚可与RMII的载波感测信号相关联。在一个实施方案中，输出引脚与RMII的多路传输载波感测和数据有效信号(即，信号CRS_DV)相关联。可响应于在操作708中向RMII提供的第二仿真载波感测信号而使这种多路传输载波感测和数据有效信号生效/失效。
在所公开的实施方案中，可使用本领域普通技术人员已知的任何合适技术来生成第二仿真载波感测信号522。作为第一非限制性示例，可通过修改第一仿真载波感测信号520来生成第二仿真载波感测信号522。作为非限制性示例，修改信号可涉及使用过滤技术来修改另一信号。作为另一个非限制性示例，修改新信号可涉及使用第一仿真载波感测信号作为参考信号来生成新信号。除了修改的各部分之外，新信号在所有方面可与参考信号基本上相同。作为第二非限制性示例，可响应于逻辑诸如图6的校正逻辑608来将第二仿真载波感测信号生成为新信号。
图8示出了根据一个或多个公开的实施方案的用于在共享传输介质上发生冲突之后在接收物理层设备/***(诸如但不限于，物理层***500)处管理载波感测信令的过程800。在操作802中，物理层***500接收与数据传输相关联的数据(例如，接收传输帧)到共享传输介质534。在操作804中，在共享传输介质534处检测冲突。更具体地讲，作为非限制性示例，物理层***500和媒体访问调谐电路516可响应于传输使能524生效(例如，由MAC设备)而检测冲突，并且生成载波反侧信号518(指示共享传输介质534上存在载波)。值得注意的是，耦接到物理层***500的CSMA链路层设备(未示出)可实现其冲突检测协议的各方面(例如，传输帧和退避的短暂拥挤序列持续随机时间段)。
在操作806中，物理层***500从共享传输介质534接收与数据接收相关联的数据帧(即，接收“接收帧”)。作为非限制性示例，操作806的数据接收的接收帧可与在操作804中检测到的冲突相关联。例如，数据接收的接收帧可来自拥有当前传输时机的物理层设备/***，或可简单地对应于检测到的引起检测到冲突的载波。
虽然图8中未示出，但是媒体访问调谐电路516的第一仿真电路528响应于冲突处理逻辑和载波感测信号518生成第一仿真载波感测信号520。在所设想的操作中，取决于其冲突处理逻辑，第一仿真电路528可忠实地复制载波感测信号518或生成不同于载波感测信号518的第一仿真载波感测信号520。
在操作808中，接口电路508从媒体访问调谐电路516接收第一仿真载波感测信号520。在操作810中，接口电路508确定接收缓冲器510是否为空。值得注意的是，在该示例中，如果接收缓冲器510是空的，则其将是触发接口电路508修改第一仿真载波感测信号520以便实现RMI接口506处的正确信令的条件。如果接收缓冲器510不是空的(即，仍然存储接收帧)，则在操作812中，由接口电路508生成的第二仿真载波感测信号522是第一仿真载波感测信号520的忠实复制，并且过程800循环回到操作808。如果接收缓冲器510是空的(例如，没有帧保持在接收缓冲器510中)，则在操作814中，接口电路508生成第二仿真载波感测信号522，使得其是修改的仿真载波感测信号。在一个实施方案中，由接口电路508生成的第二仿真载波感测信号522包括间隙，该间隙是指示数据接收结束的数据信号的结束。
在操作816中，响应于所生成的第二仿真载波感测信号使输出信号生效和/或失效。在一个实施方案中，生效和/或失效的信号出现在与载波和数据514相关联的输出引脚上，以生成包括图2的间隙214的CRS_DV信号。
在操作818中，在操作814的间隙生成之后，接口电路508生成第二仿真载波感测信号522，使得其是第一仿真载波感测信号520的忠实复制，换句话讲，接口电路508将由媒体访问调谐电路516生成的仿真载波感测信号的忠实复制生成为第二仿真载波感测信号522。
图9示出了根据一个或多个所公开的实施方案的用于在传输PHY处管理载波感测信令的过程900。在操作902中，物理层***500检测传输使能524生效并且开始在传输缓冲器512处存储传输数据。
在操作904中，接口电路508确定传输时机是否已经开始。如果传输时机尚未开始，则在操作906中，接口电路508抑制由媒体访问调谐电路516生成的第一仿真载波感测信号520。在操作908中，响应于操作906的抑制的第一仿真载波感测信号520而使RMII的载波感测信号失效。
在检测到传输时机已经开始之后，在操作910中，接口电路508继续用第二传输数据填充传输缓冲器512，并开始将第一传输数据从传输缓冲器512移动到共享传输介质534。
在操作912中，接口电路508基于接口电路508推断链路层设备(即，连接的MAC层)完成发送传输数据来确定传输使能524是否已经失效。如果传输使能524尚未失效，则在操作914中，接口电路508抑制从媒体访问调谐电路516接收的第一仿真载波感测信号520。在操作916中，响应于操作914的抑制的第一仿真载波感测信号520而使RMII的载波感测信号失效。
如果传输使能524失效，则在操作918中，在物理层***500完成将传输数据从传输缓冲器512移动到共享传输介质534时，接口电路508生成第二仿真载波感测信号522，其是第一仿真载波感测信号520的忠实复制。
在操作920中，接口电路508至少在忠实地复制第一仿真载波感测信号520时(也就是说，在使第二仿真载波感测信号522生效时)在接收数据532处***无数据有效符号。
虽然图9中未示出，但是可响应于操作918的生成的第二仿真载波感测信号而使RMII的载波感测信号生效和/或失效。
图10示出了根据一个或多个公开的实施方案的用于在被配置为强制时间感知延迟和/或流量整形的接收PHY处管理载波感测信令的过程1000。在操作1002中，接口电路508从媒体访问调谐电路516接收第一仿真载波感测信号520，该信号生效，因为媒体访问调谐电路516在等待下一个传输时机时正在接收。在操作1004中，接口电路508检查接收缓冲器510中是否存在任何同步字节。作为非限制性示例，同步字节可以是以太网帧的前导码。如果不存在同步字节，则在操作1006中，接口电路508忠实地复制从媒体访问调谐电路516接收的第一仿真载波感测信号520作为第二仿真载波感测信号522，并且过程1000循环回到操作1002。
如果接收缓冲器中存在同步字节，则在操作1008中，在同步字节被发送到MAC之前，接口电路508生成具有第一间隙的第二仿真载波感测信号522，该间隙指示数据接收即将开始。第一间隙432在图4的过程400中参考时间430和434示出。
在操作1010中，响应于生成的具有第一间隙的第二仿真载波感测信号用信号通知数据接收的开始而使RMI接口506的输出载波感测信号(例如，载波和数据514)生效和/或失效。在一个实施方案中，生效和/或失效的载波和数据514生成包括图4的间隙444的CRS_DV信号。
在操作1012中，接口电路508确定数据接收是否完成。如果数据接收未完成，则在操作1014中，在物理层***500将接收帧从接收缓冲器传输到MAC时，接口电路508忠实地复制由媒体访问调谐电路516生成的第一仿真载波感测信号520作为第二仿真载波感测信号522。如果数据接收完成，则在操作1016中，接口电路508生成具有间隙的第二仿真载波感测信号以指示数据接收的结束。第二间隙442在图4的过程400中参考时间436和438示出。
在操作1018中，响应于生成的具有第一间隙的第二仿真载波感测信号用信号通知数据接收的结束而使RMI接口506的输出载波感测信号(例如，由载波和数据514输出)生效和/或失效。在一个实施方案中，载波和数据514生成包括图4的间隙440的CRS_DV信号。
结合某些实施方案，PHY设备和***(诸如，PHY设备104、PHY设备108和物理层***500)可被示出或描述为具有包括RMI接口的接口电路。本领域普通技术人员将理解，所公开的实施方案同样适用于PHY设备实现媒体独立接口(MII)并且耦接到在PHY设备和MAC设备之间的单独芯片中实现的RMI接口的布置。作为非限制性示例，图5的RMI接口506可在与接口电路508相同的芯片封装件中或在不同的芯片封装件中实现。
本公开中任何将某物表征为“典型”、“常规”或“已知”不一定意味着它在现有技术中公开或在现有技术中理解所讨论的方面。其也不一定意味着在相关领域它是众所周知的、易于理解的或常规使用的。
虽然本文已经参考某些例示的实施方案描述了本公开，但是本领域普通技术人员将认识到并理解本发明不限于此。相反，可在不脱离如后文所要求保护的本发明的范围及其合法等同物的情况下对所例示和描述的实施方案进行许多添加、删除和修改。另外，来自一个实施方案的特征可与另一个实施方案的特征组合，同时仍然包含在发明人所设想的本发明的范围内。
本公开的附加非限制性实施方案包括：
实施方案1：一种方法，该方法包括：在物理层设备处感测共享传输介质的载波；响应于所感测的载波，使与物理层设备的简化媒体独立接口(RMII)的载波感测信号相关联的输出信号生效或失效。
实施方案2：根据实施方案1所述的方法，其中使与RMII的载波感测信号相关联的输出信号生效或失效包括：使输出信号生效持续所感测的载波为空闲的至少一部分时间段。
实施方案3：根据实施方案1和2中任一项所述的方法，其中使与RMII的载波感测信号相关联的输出信号生效或失效包括：使输出信号失效持续所感测的载波为有效的至少一部分时间段。
实施方案4：根据实施方案1至3中任一项所述的方法，还包括：接收由媒体访问调谐电路生成的第一仿真载波感测信号；响应于检测到第一仿真载波感测信号将在简化媒体独立接口(RMII)处引起不正确的信令而生成第二仿真载波感测信号；以及向RMII提供第二仿真载波感测信号。
实施方案5：根据实施方案1至4中任一项所述的方法，其中响应于检测到第一仿真载波感测信号将在RMII处引起不正确的信令而生成第二仿真载波感测信号包括：检测在共享传输介质处发生冲突之后的数据接收的结束；以及响应于检测到数据接收的结束，通过修改由媒体访问调谐电路生成的第一仿真载波感测信号以包括数据接收信号的结束来生成第二仿真载波感测信号。
实施方案6：根据实施方案1至5中任一项所述的方法，还包括：复制在数据接收期间由媒体访问调谐电路生成的第一仿真载波感测信号；以及在向RMII提供第二仿真载波感测信号之后，复制由媒体访问调谐电路生成的第一仿真载波感测信号。
实施方案7：根据实施方案1至6中任一项所述的方法，其中响应于检测到第一仿真载波感测信号将在RMII处引起不正确的信令而生成第二仿真载波感测信号包括：在等待链路层设备完成提供传输数据时抑制第一仿真载波感测信号的生效。
实施方案8：根据实施方案1至7中任一项所述的方法，其中在等待链路层设备完成提供传输数据时抑制第一仿真载波感测信号的生效包括：由链路层设备检测数据传输的开始；以及在用从链路层设备接收的第一传输数据填充传输缓冲器时抑制第一仿真载波感测信号的生效。
实施方案9：根据实施方案1至8中任一项所述的方法，其中在等待链路层设备完成提供传输数据时抑制第一仿真载波感测信号的生效还包括：在用从链路层设备接收的第二传输数据填充传输缓冲器并且将第一传输数据从传输缓冲器移动到共享传输介质时抑制第一仿真载波感测信号的生效。
实施方案10：根据实施方案1至9中任一项所述的方法，其中在等待链路层设备完成提供传输数据时抑制第一仿真载波感测信号的生效还包括：用指示无有效数据存在的符号填充接收缓冲器；在将第二传输数据从传输缓冲器移动到共享传输介质时复制由媒体访问调谐电路生成的第一仿真载波感测信号。
实施方案11：根据实施方案1至10中任一项所述的方法，其中响应于检测到第一仿真载波感测信号将在RMII处引起不正确的信令而生成第二仿真载波感测信号包括：在媒体访问调谐电路的接收缓冲器处检测同步字节；以及响应于在媒体访问调谐电路的接收缓冲器处检测到同步字节，通过修改由媒体访问调谐电路生成的第一仿真载波感测信号以包括数据接收信号的开始来生成第二仿真载波感测信号。
实施方案12：根据实施方案1至11中任一项所述的方法，还包括：复制由媒体访问调谐电路生成的第一仿真载波感测信号，直到在媒体访问调谐电路的接收缓冲器处检测到同步字节。
实施方案13：根据实施方案1至12中任一项所述的方法，还包括：在向链路层设备提供同步字节之前，向RMII提供第二仿真载波感测信号。
实施方案14：根据实施方案1至13中任一项所述的方法，还包括：在向链路层设备提供所有接收缓冲器字节之后，向RMII提供第二仿真载波感测信号。
实施方案15：根据实施方案1至14中任一项所述的方法，还包括：在向RMII提供第二仿真载波感测信号之后，复制由媒体访问调谐电路生成的第一仿真载波感测信号。
实施方案16：根据实施方案1至15中任一项所述的方法，其中生成第二仿真载波感测信号包括修改第一仿真载波感测信号以包括间隙。
实施方案17：根据实施方案1至16中任一项所述的方法，其中生成第二仿真载波感测信号包括将第一仿真载波感测信号的一部分适配为具有可检测的形状。
实施方案18：一种物理层(PHY)设备，包括：传输电路，该传输电路被配置为向共享传输介质发送数据和从共享传输介质接收数据；感测电路，该感测电路被配置为感测共享传输介质的载波；和一个或多个输入/输出(I/O)引脚，其中该一个或多个I/O引脚中的输出引脚与简化媒体独立接口(RMII)的载波感测信号的输出信号相关联。
实施方案19：根据实施方案18所述的设备，其中输出信号是可生效的持续感测的载波为空闲的至少一部分时间段。
实施方案20：根据实施方案18和19中任一项所述的设备，其中输出信号是可失效的持续感测的载波为有效的至少一部分时间段。
实施方案21：根据实施方案18至20中任一项所述的设备，还包括：媒体访问调谐电路，该媒体访问调谐电路被配置为生成第一仿真载波感测信号；和接口电路，该接口电路被配置为：接收由媒体访问调谐电路生成的第一仿真载波感测信号；响应于检测到第一仿真载波感测信号将在RMII处引起不正确的信令而生成第二仿真载波感测信号；以及向RMII提供第二仿真载波感测信号。
实施方案22：根据实施方案18至21中任一项所述的设备，其中接口电路被配置为通过以下过程响应于检测到第一仿真载波感测信号将在RMII处引起不正确的信令而生成第二仿真载波感测信号：检测在共享传输介质处发生冲突之后的数据接收的结束；以及响应于检测到数据接收的结束，通过修改由媒体访问调谐电路生成的第一仿真载波感测信号以包括数据接收信号的结束来生成第二仿真载波感测信号。
实施方案23：根据实施方案18至22中任一项所述的设备，其中所述接口电路被配置为：复制在数据接收期间生成的第一仿真载波感测信号；以及在向RMII提供第二仿真载波感测信号之后，复制由媒体访问调谐电路生成的第一仿真载波感测信号。
实施方案24：根据实施方案18至23中任一项所述的设备，其中接口电路被配置为通过以下过程响应于检测到第一仿真载波感测信号将在RMII处引起不正确的信令而生成第二仿真载波感测信号：在等待链路层设备完成提供传输数据时抑制第一仿真载波感测信号。
实施方案25：根据实施方案18至24中任一项所述的设备，其中接口电路被配置为通过以下过程在等待链路层设备完成提供传输数据时抑制第一仿真载波感测信号：由链路层设备检测数据传输的开始；在从链路层设备接收到第一传输数据并且用第一传输数据填充传输缓冲器时抑制第一仿真载波感测信号。
实施方案26：根据实施方案18至25中任一项所述的设备，其中接口电路被进一步配置为通过以下过程在等待链路层设备完成提供传输数据时抑制第一仿真载波感测信号：在从链路层设备接收到第二传输数据并且用第二传输数据填充传输缓冲器时抑制第一仿真载波感测信号。
实施方案27：根据实施方案18至26中任一项所述的设备，其中接口电路被配置为：在传输电路将第二传输数据从传输缓冲器移动到共享传输介质时用指示无有效数据存在的符号填充接收缓冲器；以及在传输电路将第二传输数据从传输缓冲器移动到共享传输介质时复制由媒体访问调谐电路生成的第一仿真载波感测信号。
实施方案28：根据实施方案18至27中任一项所述的设备，其中接口电路被配置为通过以下过程响应于检测到第一仿真载波感测信号将在RMII处引起不正确的信令而生成第二仿真载波感测信号：在媒体访问调谐电路的接收缓冲器处检测同步字节；以及响应于在媒体访问调谐电路的接收缓冲器处检测到同步字节，通过修改由媒体访问调谐电路生成的第一仿真载波感测信号以包括数据接收信号的开始来生成第二仿真载波感测信号。
实施方案29：根据实施方案18至28中任一项所述的设备，其中接口电路被配置为在向链路层设备提供同步字节之前，向RMII提供第二仿真载波感测信号。
实施方案30：根据实施方案18至29中任一项所述的设备，其中接口电路被配置为：复制由媒体访问调谐电路生成的第一仿真载波感测信号，直到在媒体访问调谐电路的接收缓冲器处检测到同步字节。
实施方案31：根据实施方案18至30中任一项所述的设备，其中接口电路被配置为在将来自接收缓冲器的所有数据传输到链路层设备之后，向RMII提供第二仿真载波感测信号。
实施方案32：根据实施方案18至31中任一项所述的设备，其中接口电路被配置为：在向RMII提供第二仿真载波感测信号之后，复制由媒体访问调谐电路生成的第一仿真载波感测信号。
实施方案33：根据实施方案18至32中任一项所述的设备，其中接口电路被配置为通过修改第一仿真载波感测信号以包括间隙来生成第二仿真载波感测信号。
实施方案34：根据实施方案18至33中任一项所述的设备，其中接口电路被配置为通过修改第一仿真载波感测信号以包括脉冲来生成第二仿真载波感测信号。
实施方案35：根据实施方案18至34中任一项所述的设备，其中接口电路被配置为通过将第一仿真载波感测信号的一部分适配为具有可检测的形状来生成第二仿真载波感测信号。

Claims (33)

1.一种用于改进媒体访问的方法，所述方法包括：
在物理层设备处感测共享传输介质的载波；
接收由媒体访问调谐电路生成的第一仿真载波感测信号；
响应于检测到所述第一仿真载波感测信号将在简化媒体独立接口RMII处引起不正确的信令而生成第二仿真载波感测信号；以及
向所述RMII提供所述第二仿真载波感测信号；以及响应于所述第二仿真载波感测信号，使与所述物理层设备的所述RMII的载波感测信号相关联的输出信号生效或失效。
2.根据权利要求1所述的方法，其中所述使与所述RMII的所述载波感测信号相关联的所述输出信号生效或失效包括：
使所述输出信号生效持续所感测的载波为空闲的至少一部分时间段。
3.根据权利要求1所述的方法，其中使与所述RMII的所述载波感测信号相关联的所述输出信号生效或失效包括：
使所述输出信号失效持续所感测的载波为有效的至少一部分时间段。
4.根据权利要求1所述的方法，其中所述响应于检测到所述第一仿真载波感测信号将在所述RMII处引起不正确的信令而生成所述第二仿真载波感测信号包括：
检测在所述共享传输介质处发生冲突之后的数据接收的结束；
以及
响应于检测到所述数据接收的所述结束而通过修改由所述媒体访问调谐电路生成的所述第一仿真载波感测信号以包括数据接收信号的结束来生成所述第二仿真载波感测信号。
5.根据权利要求4所述的方法，还包括：
复制在所述数据接收期间由所述媒体访问调谐电路生成的所述第一仿真载波感测信号；以及
在向所述RMII提供所述第二仿真载波感测信号之后，复制由所述媒体访问调谐电路生成的所述第一仿真载波感测信号。
6.根据权利要求1所述的方法，其中所述响应于检测到所述第一仿真载波感测信号将在所述RMII处引起不正确的信令而生成所述第二仿真载波感测信号包括：
在等待链路层设备完成提供传输数据时抑制所述第一仿真载波感测信号的生效。
7.根据权利要求6所述的方法，其中所述在等待所述链路层设备完成提供传输数据时抑制所述第一仿真载波感测信号的生效包括：
由所述链路层设备检测数据传输的开始；以及
在用从所述链路层设备接收的第一传输数据填充传输缓冲器时抑制所述第一仿真载波感测信号的生效。
8.根据权利要求7所述的方法，其中所述在等待所述链路层设备完成提供传输数据时抑制所述第一仿真载波感测信号的生效还包括：
在用从所述链路层设备接收的第二传输数据填充所述传输缓冲器并且将所述第一传输数据从所述传输缓冲器移动到所述共享传输介质时抑制所述第一仿真载波感测信号的生效。
9.根据权利要求8所述的方法，其中在等待所述链路层设备完成提供传输数据时抑制所述第一仿真载波感测信号的生效还包括：
用指示无有效数据存在的符号填充接收缓冲器；
在将所述第二传输数据从所述传输缓冲器移动到所述共享传输介质时复制由所述媒体访问调谐电路生成的所述第一仿真载波感测信号。
10.根据权利要求1所述的方法，其中所述响应于检测到所述第一仿真载波感测信号将在所述RMII处引起不正确的信令而生成所述第二仿真载波感测信号包括：
在所述媒体访问调谐电路的接收缓冲器处检测同步字节；以及
响应于在所述媒体访问调谐电路的所述接收缓冲器处检测到所述同步字节而通过修改由所述媒体访问调谐电路生成的所述第一仿真载波感测信号以包括数据接收信号的开始来生成所述第二仿真载波感测信号。
11.根据权利要求10所述的方法，还包括：
复制由所述媒体访问调谐电路生成的所述第一仿真载波感测信号，直到在所述媒体访问调谐电路的所述接收缓冲器处检测到所述同步字节。
12.根据权利要求11所述的方法，还包括：在向链路层设备提供所述同步字节之前，向所述RMII提供所述第二仿真载波感测信号。
13.根据权利要求12所述的方法，还包括：在向所述链路层设备提供所有接收缓冲器字节之后，向所述RMII提供所述第二仿真载波感测信号。
14.根据权利要求13所述的方法，还包括：
在向所述RMII提供所述第二仿真载波感测信号之后，复制由所述媒体访问调谐电路生成的所述第一仿真载波感测信号。
15.根据权利要求1所述的方法，其中所述生成所述第二仿真载波感测信号包括修改所述第一仿真载波感测信号以包括间隙。
16.根据权利要求1所述的方法，其中生成所述第二仿真载波感测信号包括将所述第一仿真载波感测信号的一部分适配为具有可检测的形状。
17.一种物理层(PHY)设备，包括：
传输电路，所述传输电路被配置为向共享传输介质发送数据和从共享传输介质接收数据；
感测电路，所述感测电路被配置为感测所述共享传输介质的载波；
媒体访问调谐电路，所述媒体访问调谐电路被配置为生成第一仿真载波感测信号；
接口电路，以：
接收由所述媒体访问调谐电路生成的所述第一仿真载波感测信号；
响应于检测到所述第一仿真载波感测信号将在简化媒体独立接口RMII处引起不正确的信令而生成第二仿真载波感测信号；以及
向所述RMII提供所述第二仿真载波感测信号；和
一个或多个输入/输出(I/O)引脚，其中所述一个或多个I/O引脚中的输出引脚与所述RMII的载波和数据相连，并与所述RMII的载波感测信号的输出信号相关联。
18.根据权利要求17所述的设备，其中所述输出信号是可生效的持续感测的载波为空闲的至少一部分时间段。
19.根据权利要求17所述的设备，其中所述输出信号是可失效的持续感测的载波为有效的至少一部分时间段。
20.根据权利要求17所述的设备，其中所述接口电路被配置为通过以下过程响应于检测到所述第一仿真载波感测信号将在所述RMII处引起不正确的信令而生成所述第二仿真载波感测信号：
检测在所述共享传输介质处发生冲突之后的数据接收的结束；以及
响应于检测到所述数据接收的所述结束而通过修改由所述媒体访问调谐电路生成的所述第一仿真载波感测信号以包括数据接收信号的结束来生成所述第二仿真载波感测信号。
21.根据权利要求20所述的设备，其中所述接口电路被配置为：
复制在所述数据接收期间生成的所述第一仿真载波感测信号；以及
在向所述RMII提供所述第二仿真载波感测信号之后，复制由所述媒体访问调谐电路生成的所述第一仿真载波感测信号。
22.根据权利要求17所述的设备，其中所述接口电路被配置为通过以下过程响应于检测到所述第一仿真载波感测信号将在所述RMII处引起不正确的信令而生成所述第二仿真载波感测信号：
在等待链路层设备完成提供传输数据时抑制所述第一仿真载波感测信号。
23.根据权利要求22所述的设备，其中所述接口电路被配置为通过以下过程在等待所述链路层设备完成提供传输数据时抑制所述第一仿真载波感测信号：
由所述链路层设备检测数据传输的开始；
在从所述链路层设备接收到第一传输数据并且用所述第一传输数据填充传输缓冲器时抑制所述第一仿真载波感测信号。
24.根据权利要求23所述的设备，其中所述接口电路被进一步配置为通过以下过程在等待所述链路层设备完成提供传输数据时抑制所述第一仿真载波感测信号：
在从所述链路层设备接收到第二传输数据并且用所述第二传输数据填充所述传输缓冲器时抑制所述第一仿真载波感测信号。
25.根据权利要求24所述的设备，其中所述接口电路被配置为：
在传输电路将所述第二传输数据从所述传输缓冲器移动到所述共享传输介质时用指示无有效数据存在的符号填充接收缓冲器；以及
在所述传输电路将所述第二传输数据从所述传输缓冲器移动到所述共享传输介质时复制由所述媒体访问调谐电路生成的所述第一仿真载波感测信号。
26.根据权利要求17所述的设备，其中所述接口电路被配置为通过以下过程响应于检测到所述第一仿真载波感测信号将在所述RMII处引起不正确的信令而生成所述第二仿真载波感测信号：
在所述媒体访问调谐电路的接收缓冲器处检测同步字节；以及
响应于在所述媒体访问调谐电路的所述接收缓冲器处检测到所述同步字节而通过修改由所述媒体访问调谐电路生成的所述第一仿真载波感测信号以包括数据接收信号的开始来生成所述第二仿真载波感测信号。
27.根据权利要求26所述的设备，其中所述接口电路被配置为在向链路层设备提供所述同步字节之前，向所述RMII提供所述第二仿真载波感测信号。
28.根据权利要求27所述的设备，其中所述接口电路被配置为：
复制由所述媒体访问调谐电路生成的所述第一仿真载波感测信号，直到在所述媒体访问调谐电路的所述接收缓冲器处检测到所述同步字节。
29.根据权利要求28所述的设备，其中所述接口电路被配置为在将来自所述接收缓冲器的所有所述数据传输到所述链路层设备之后，向所述RMII提供所述第二仿真载波感测信号。
30.根据权利要求29所述的设备，其中所述接口电路被配置为：
在向所述RMII提供所述第二仿真载波感测信号之后，复制由所述媒体访问调谐电路生成的所述第一仿真载波感测信号。
31.根据权利要求17所述的设备，其中所述接口电路被配置为通过修改所述第一仿真载波感测信号以包括间隙来生成所述第二仿真载波感测信号。
32.根据权利要求17所述的设备，其中所述接口电路被配置为通过修改所述第一仿真载波感测信号以包括脉冲来生成所述第二仿真载波感测信号。
33.根据权利要求17所述的设备，其中所述接口电路被配置为通过将所述第一仿真载波感测信号的一部分适配为具有可检测的形状来生成所述第二仿真载波感测信号。
CN201910784657.4A 2019-08-23 2019-08-23 用于改进的媒体访问的接口以及相关的***、方法和设备 Active CN112422385B (zh)

Priority Applications (7)

Application Number Priority Date Filing Date Title
CN201910784657.4A CN112422385B (zh) 2019-08-23 2019-08-23 用于改进的媒体访问的接口以及相关的***、方法和设备
US16/587,583 US11516855B2 (en) 2019-08-23 2019-09-30 Interface for improved media access, and related systems, methods, and devices
KR1020227007928A KR20220045015A (ko) 2019-08-23 2020-07-31 개선된 매체 액세스를 위한 인터페이스, 및 관련 시스템들, 방법들 및 디바이스들
JP2022510909A JP2022545435A (ja) 2019-08-23 2020-07-31 メディアアクセスの改善のためのインターフェース並びに関連するシステム、方法及びデバイス
DE112020003983.8T DE112020003983T5 (de) 2019-08-23 2020-07-31 Schnittstelle für verbesserten medienzugriff und zugehörige systeme, verfahren und vorrichtungen
PCT/US2020/070342 WO2021042100A1 (en) 2019-08-23 2020-07-31 Interface for improved media access, and related systems, methods, and devices
US18/054,100 US20230092814A1 (en) 2019-08-23 2022-11-09 Changing carrier sense signal generated by a reconciliation sublayer of a physical layer that may cause unintended signaling at a reduced media independent interface (rmii)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910784657.4A CN112422385B (zh) 2019-08-23 2019-08-23 用于改进的媒体访问的接口以及相关的***、方法和设备

Publications (2)

Publication Number Publication Date
CN112422385A CN112422385A (zh) 2021-02-26
CN112422385B true CN112422385B (zh) 2022-11-29

Family

ID=74646220

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910784657.4A Active CN112422385B (zh) 2019-08-23 2019-08-23 用于改进的媒体访问的接口以及相关的***、方法和设备

Country Status (6)

Country Link
US (2) US11516855B2 (zh)
JP (1) JP2022545435A (zh)
KR (1) KR20220045015A (zh)
CN (1) CN112422385B (zh)
DE (1) DE112020003983T5 (zh)
WO (1) WO2021042100A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114026825B (zh) 2019-05-03 2022-07-22 微芯片技术股份有限公司 仿真有线局域网中的冲突以及相关***、方法和设备
CN112422295B (zh) 2019-08-23 2023-06-13 微芯片技术股份有限公司 以太网接口及相关***、方法和设备
CN112491435B (zh) 2019-08-23 2022-11-18 微芯片技术股份有限公司 包括收发器和驱动器架构的物理层的电路
JP2023518827A (ja) 2020-03-24 2023-05-08 マイクロチップ テクノロジー インコーポレイテッド １０ｓｐｅローカル及びリモートウェイクによる少接続部数インターフェースウェイクソース通信、並びに関連するシステム、方法、及びデバイス
CN117640797A (zh) * 2022-08-09 2024-03-01 微芯片技术股份有限公司 Phy-mac接口的phy侧的符号过滤

Family Cites Families (121)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4739276A (en) 1986-06-12 1988-04-19 Maris Graube Method and apparatus for digital time domain reflectometry
US4970466A (en) 1989-03-22 1990-11-13 Microtest, Inc. TDR cable testing apparatus with pulse timing manipulation to automatically compensate for diverse cable characteristics
FR2660769B1 (fr) 1990-04-06 1994-09-23 Neiman Sa Circuit de reveil d'alimentation de microprocesseur, notamment pour une carte d'identification d'un ensemble de telecommande d'automobile.
US5134377A (en) 1991-06-04 1992-07-28 W. L. Gore & Associates, Inc. TDR system and method for detecting leakage of a liquid
US5357145A (en) 1992-12-22 1994-10-18 National Semiconductor Corporation Integrated waveshaping circuit using weighted current summing
US5381348A (en) 1993-01-11 1995-01-10 Fluke Corporation Token ring local area network testing apparatus using time delay reflectory
JP2752030B2 (ja) 1993-04-16 1998-05-18 沖電気工業株式会社 ローカルエリアネットワーク回線における信号送受信装置
US5784573A (en) 1994-11-04 1998-07-21 Texas Instruments Incorporated Multi-protocol local area network controller
US5784559A (en) 1995-11-06 1998-07-21 Sun Microsystems, Inc. Full duplex flow control for ethernet networks
DE19611945C1 (de) 1996-03-26 1997-11-20 Daimler Benz Ag Einrichtung für den busvernetzten Betrieb eines elektronischen Gerätes mit Microcontroller sowie deren Verwendung
DE19611944C2 (de) 1996-03-26 2003-03-27 Daimler Chrysler Ag Integrierter Schaltkreis zur Kopplung eines mikrokontrollierten Steuergerätes an einen Zweidraht-Bus
JPH1013200A (ja) 1996-06-26 1998-01-16 Mitsubishi Electric Corp 可変遅延回路
EP0863640A3 (en) 1997-03-04 2005-09-21 Texas Instruments Incorporated Improved physical layer interface device
US6192422B1 (en) 1997-04-16 2001-02-20 Alcatel Internetworking, Inc. Repeater with flow control device transmitting congestion indication data from output port buffer to associated network node upon port input buffer crossing threshold level
US6185195B1 (en) 1997-05-16 2001-02-06 Qualcomm Incorporated Methods for preventing and detecting message collisions in a half-duplex communication system
US6385208B1 (en) 1998-06-02 2002-05-07 Cisco Technology, Inc. Serial media independent interface
US6735217B1 (en) 1998-09-15 2004-05-11 Tut Systems, Inc. Method and apparatus for detecting collisions on a network using multi-cycle waveform pulses
JP4118463B2 (ja) 1999-07-23 2008-07-16 株式会社アドバンテスト タイミング保持機能を搭載したｉｃ試験装置
US6463543B1 (en) 1999-08-03 2002-10-08 Btech, Inc. Serial bus communications system
US7110423B1 (en) 1999-11-29 2006-09-19 Cisco Technology, Inc. Method and system for source synchronous clocking
US6691241B1 (en) 1999-12-21 2004-02-10 Intel Corporation Delay tuning to improve timing in multi-load systems
US6459739B1 (en) 1999-12-30 2002-10-01 Tioga Technologies Inc. Method and apparatus for RF common-mode noise rejection in a DSL receiver
US20070133586A1 (en) 2000-05-09 2007-06-14 Eric Ojard Off-Line Broadband Network Interface
US6920132B1 (en) 2000-05-30 2005-07-19 Marvell International Ltd. Reduced pin gigabit media independent interface
US6973094B1 (en) 2000-09-29 2005-12-06 Broadcom Corporation Packet-switched multiple-access network system with distributed fair priority queuing
US6848059B2 (en) 2001-04-30 2005-01-25 Agere Systems Inc. System and method for processing wake-up signals in a network
US20030061341A1 (en) 2001-09-26 2003-03-27 Infineon Technologies North America Corp. Media cross conversion interface
US7047428B2 (en) 2002-01-03 2006-05-16 Broadcom Corporation Method and apparatus for performing wake on LAN power management
KR100441885B1 (ko) * 2002-04-17 2004-07-27 한국전자통신연구원 홈네트워크 시스템에서 타임 슬롯 생성 장치 및 그 방법
US20030225802A1 (en) 2002-06-02 2003-12-04 Eci Telecom Ltd. Enable generator EG, and method of mapping data using the EG
US20040028164A1 (en) 2002-08-07 2004-02-12 Hongtao Jiang System and method for data transition control in a multirate communication system
US7319705B1 (en) 2002-10-22 2008-01-15 Marvell International Ltd. Programmable pre-emphasis circuit for serial ATA
US7386084B2 (en) 2002-11-06 2008-06-10 Broadcom Corporation Method and system for pattern-independent phase adjustment in a clock and data recovery (CDR) circuit
DE10358584A1 (de) 2002-12-30 2004-07-15 Robert Bosch Gmbh Verfahren und Vorrichtung zum Aufwecken von Teilnehmern eines Bussystems und entsprechender Teilnehmer
US7164274B2 (en) 2003-06-11 2007-01-16 Broadcom Corporation Cable diagnostics using time domain reflectometry and applications using the same
CN100514946C (zh) 2003-08-04 2009-07-15 爱德万测试株式会社 测试方法、通信元件及测试***
GB2407006A (en) * 2003-10-08 2005-04-13 Sony Uk Ltd Communicating streamed payload data and packet based auxiliary data
KR100550796B1 (ko) 2003-12-11 2006-02-08 주식회사 하이닉스반도체 반도체 메모리 소자의 데이터 전송 장치 및 그 제어 방법
US7920601B2 (en) 2003-12-19 2011-04-05 Gentex Corporation Vehicular communications system having improved serial communication
EP1553713A1 (en) 2004-01-09 2005-07-13 Thomson Multimedia Broadband Belgium Time synchronizing device and process and associated products
US7417949B2 (en) 2004-11-19 2008-08-26 Cisco Technology, Inc. Closed loop method and apparatus for throttling the transmit rate of an ethernet media access controller
US7558348B1 (en) 2005-01-24 2009-07-07 Nvidia Corporation Radio frequency antenna system and high-speed digital data link to reduce electromagnetic interference for wireless communications
US7245129B2 (en) 2005-02-14 2007-07-17 Texas Instruments Incorporated Apparatus for and method of cable diagnostics utilizing time domain reflectometry
US8351409B2 (en) * 2005-04-22 2013-01-08 Axiometric, Llc Timing synchronization in wireless mesh networks
US20070008011A1 (en) 2005-06-29 2007-01-11 Paulette Thurston Distributed power and clock management in a computerized system
CN1866803B (zh) 2005-09-13 2012-05-30 华为技术有限公司 一种在以太网设备中解决时钟同步的方法
US7282965B2 (en) 2005-09-29 2007-10-16 Matsushita Electric Industrial Co., Ltd. Signal detection circuit capable of automatically adjusting threshold value
US20070121624A1 (en) 2005-11-30 2007-05-31 Kimbrough Mahlon D Method and system of network clock generation with multiple phase locked loops
US7906973B1 (en) 2006-06-09 2011-03-15 Marvell International Ltd. Cable tester
KR101275796B1 (ko) 2006-07-25 2013-06-18 삼성전자주식회사 전송 라인 드라이버 및 이를 포함하는 직렬 인터페이스데이터 전송 장치
US7636317B2 (en) 2006-11-20 2009-12-22 Veriwave, Inc. Communications test system with multilevel scheduler
US7779282B2 (en) 2006-12-29 2010-08-17 Intel Corporation Maintaining network connectivity while operating in low power mode
US8081625B2 (en) 2007-02-01 2011-12-20 Broadcom Corporation Method and system for utilizing a 10/100/1G/10G base-T PHY device for single channel and shared channel networks
US8243752B2 (en) 2007-04-04 2012-08-14 Marvell World Trade Ltd. Long-reach ethernet for 1000BASE-T and 10GBASE-T
JP4946662B2 (ja) 2007-06-28 2012-06-06 沖電気工業株式会社 光クロック信号再生装置、光クロック信号再生方法
CN100588273C (zh) 2007-09-11 2010-02-03 电子科技大学 用于网络线缆故障测试的方法及其装置
US7764554B2 (en) 2008-03-03 2010-07-27 Micron Technology, Inc. I/O circuit with phase mixer for slew rate control
US7957283B2 (en) 2008-06-24 2011-06-07 Lantiq Deutschland Gmbh Multi-port ethernet transceiver
CN102232191B (zh) 2009-02-08 2015-07-08 康宁移动接入有限公司 采用携带以太网信号的电缆的通信***
US8201005B2 (en) 2009-03-17 2012-06-12 Intel Corporation Negotiating a transmit wake time
US9413551B2 (en) 2009-06-23 2016-08-09 Broadcom Corporation Method and system for network communications via a configurable multi-use Ethernet PHY
US8769082B2 (en) 2009-07-24 2014-07-01 Broadcom Corporation Method and system for PHY initiated wake-up in energy efficient ethernet networks
US8478332B2 (en) 2009-07-31 2013-07-02 Stmicroelectronics, S.R.L. Receiver for signal communication system with disturbance rejection circuit
JP5564393B2 (ja) 2010-10-06 2014-07-30 株式会社日立製作所 受動光網システム
US9674317B2 (en) * 2011-02-10 2017-06-06 Marvell World Trade Ltd. Multi-clock PHY preamble design and detection
US8935125B1 (en) 2011-02-25 2015-01-13 Smsc Holdings S.A.R.L. Internal cable calibration and compensation
EP2498398B1 (en) 2011-03-07 2019-10-30 Nxp B.V. Amplifier circuit and method
KR101460692B1 (ko) 2011-06-09 2014-11-13 삼성전자주식회사 2차원 트랜스듀서-어레이를 구동시키는 장치, 의료영상시스템 및 2차원 트랜스듀서-어레이를 구동시키는 방법
US9219560B2 (en) 2011-10-25 2015-12-22 Cavium, Inc. Multi-protocol SerDes PHY apparatus
KR101283213B1 (ko) 2011-12-15 2013-07-05 현대자동차주식회사 차량용 이더넷 통신 네트워크 운영관리 시스템 및 그 방법
US8618843B2 (en) 2011-12-21 2013-12-31 Ati Technologies Ulc High speed serial input/output bus voltage mode driver with tunable amplitude and resistance
US8774016B2 (en) 2012-03-01 2014-07-08 Micrel, Inc. Ethernet communication device with reduced EMI
US20130329773A1 (en) 2012-06-08 2013-12-12 Agency For Science, Technology And Research Receiver and method of controlling a receiver
US9501443B2 (en) 2012-06-27 2016-11-22 Freescale Semiconductor, Inc. Differential line driver circuit and method therefor
US20140073352A1 (en) 2012-09-11 2014-03-13 Qualcomm Incorporated Method for precise location determination
US8879586B2 (en) 2012-12-20 2014-11-04 Broadcom Corporation Inband timestamping
US9411394B2 (en) 2013-03-15 2016-08-09 Seagate Technology Llc PHY based wake up from low power mode operation
US9140639B2 (en) 2013-03-15 2015-09-22 Particles Plus, Inc. Pulse scope for particle counter
US9667370B2 (en) 2013-09-05 2017-05-30 Avago Technologies General Ip (Singapore) Pte. Ltd. Communication device with peer-to-peer assist to provide synchronization
US9277515B2 (en) 2013-11-04 2016-03-01 Samsung Electronics Co., Ltd Precise time tagging of events over an imprecise link
US9106467B2 (en) 2013-11-08 2015-08-11 Intel Corporation Backchannel communications for initialization of high-speed networks
US9419598B2 (en) 2013-11-26 2016-08-16 Rambus Inc. In-situ delay element calibration
US9696361B1 (en) 2013-12-11 2017-07-04 Marvell International Ltd. Method and apparatus for analyzing features or characteristics of a cable in a network
KR102108831B1 (ko) 2014-01-22 2020-05-28 삼성전자주식회사 저전력을 위해 피지컬 레이어의 웨이크업 신호를 라우트할 수 있는 장치, 이의 동작 방법, 및 상기 장치를 포함하는 데이터 처리 시스템
US9672186B2 (en) 2014-06-20 2017-06-06 Nxp Usa, Inc. Electronic monitoring device having wake-up for daisy chain
US9628082B1 (en) 2014-07-01 2017-04-18 Xilinx, Inc. Strength-adjustable driver
US9467303B2 (en) 2014-09-26 2016-10-11 Linear Technology Corporation Controller area network bus transmitter with complementary source follower driver
US9454212B1 (en) 2014-12-08 2016-09-27 Western Digital Technologies, Inc. Wakeup detector
CN204392278U (zh) 2014-12-08 2015-06-10 上海机电工程研究所 一种can总线冗余电路
JP6594732B2 (ja) 2015-01-20 2019-10-23 パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカ 不正フレーム対処方法、不正検知電子制御ユニット及び車載ネットワークシステム
US9860072B2 (en) 2015-05-12 2018-01-02 Linear Technology Corporation System with sleep and wake up control over DC path
CN107836131A (zh) 2015-07-14 2018-03-23 索尼公司 用于对共享传输介质的依赖于业务模式的接入协调的方法和设备
US20170046298A1 (en) 2015-08-11 2017-02-16 Mediatek Inc. Asynchronous first-in first-out buffer apparatus with active rate control and dynamic rate compensation and associated network device using the same
US9654158B2 (en) 2015-10-20 2017-05-16 The Aerospace Corporation Circuits and methods for reducing an interference signal that spectrally overlaps a desired signal
US10447493B2 (en) 2016-07-26 2019-10-15 Honeywell International Inc. MAC and physical layer techniques for enabling communications on shared physical medium with multi-drop capability
US10120642B2 (en) 2016-12-13 2018-11-06 EVA Automation, Inc. Software-based wireless coordination of audio playback
US10372657B2 (en) 2016-12-26 2019-08-06 Intel Corporation Bimodal PHY for low latency in high speed interconnects
US10805339B2 (en) 2017-03-08 2020-10-13 Robert Bosch Gmbh Method to mitigate timing based attacks on key agreement schemes over controller area network
US11218964B2 (en) 2017-04-26 2022-01-04 Lg Electronics Inc. Method and apparatus for receiving wake-up signal in wireless communication system
US10120406B1 (en) 2017-04-27 2018-11-06 Microchip Technology Incorporated Adaptive common mode dimmer
US10613607B2 (en) 2017-12-12 2020-04-07 Texas Instruments Incorporated Signal powered energy detect and wakeup system
KR102524290B1 (ko) 2017-12-26 2023-04-21 현대자동차주식회사 이더넷 스위치, 차량 내 네트워크 구성 방법 및 차량
US10925097B2 (en) 2018-01-19 2021-02-16 Canova Tech S.r.l. Method for preventing physical collision on ethernet multidrop networks
WO2019156266A1 (ko) 2018-02-09 2019-08-15 엘지전자(주) V2x 통신 장치 및 v2x 통신 장치의 v2x 통신 방법
US11272543B2 (en) * 2018-02-21 2022-03-08 Nxp B.V. Physical layer device that connects to a shared media and method for operating a physical layer device that connects to a shared media
US20190268941A1 (en) 2018-02-25 2019-08-29 Nxp B.V. Method and system for controlling access to a communications medium
DE102018105007B4 (de) 2018-03-05 2019-10-17 Volkswagen Aktiengesellschaft Verfahren zur Übertragung von Daten über einen Kommunikationskanal, entsprechend ausgelegte Vorrichtung und Kommunikationsschnittstelle sowie entsprechend ausgelegtes Computerprogramm
US10952243B2 (en) 2018-04-10 2021-03-16 Nio Usa, Inc. Method, system and device for network communications within a vehicle
KR102589373B1 (ko) 2018-05-15 2023-10-19 현대자동차주식회사 차량 네트워크에서 통신 노드의 웨이크업 방법 및 장치
US10868765B2 (en) 2018-05-25 2020-12-15 Microchip Technology Incorporated Shaping traffic on PLCA-enabled 10SPE networks
KR20190134337A (ko) 2018-05-25 2019-12-04 현대자동차주식회사 차량 네트워크에서 통신 노드의 선택적 웨이크업 방법 및 장치
US10999099B2 (en) 2018-08-27 2021-05-04 Nxp B.V. Physical layer device and method for operating a physical layer device
US11233750B2 (en) 2018-10-29 2022-01-25 Hyundai Motor Company Method and apparatus for allocating transmission opportunities in vehicle network
US10998685B2 (en) 2018-11-08 2021-05-04 Cisco Technology, Inc. Single pair ethernet connector system
US10684977B1 (en) 2019-01-14 2020-06-16 Sigmasense, Llc. Low voltage drive circuit with bus isolation and methods for use therewith
KR20200109931A (ko) 2019-03-15 2020-09-23 현대자동차주식회사 차량 네트워크에서 웨이크업 신호의 송수신을 위한 방법 및 장치
KR20210137549A (ko) 2019-04-25 2021-11-17 마이크로칩 테크놀로지 인코포레이티드 유선 근거리 네트워크에서의 마스터 노드의 변경, 및 관련 시스템, 방법 및 디바이스
CN114026825B (zh) 2019-05-03 2022-07-22 微芯片技术股份有限公司 仿真有线局域网中的冲突以及相关***、方法和设备
US11815976B2 (en) 2019-05-22 2023-11-14 Qualcomm Incorporated Bandwidth based power management for peripheral component interconnect express devices
US11432238B2 (en) 2020-03-04 2022-08-30 Nxp B.V. Transceiver-based handshake/power-reduction
JP2023518827A (ja) 2020-03-24 2023-05-08 マイクロチップ テクノロジー インコーポレイテッド １０ｓｐｅローカル及びリモートウェイクによる少接続部数インターフェースウェイクソース通信、並びに関連するシステム、方法、及びデバイス

Also Published As

Publication number Publication date
KR20220045015A (ko) 2022-04-12
WO2021042100A1 (en) 2021-03-04
US11516855B2 (en) 2022-11-29
US20230092814A1 (en) 2023-03-23
CN112422385A (zh) 2021-02-26
US20210058965A1 (en) 2021-02-25
DE112020003983T5 (de) 2022-05-12
JP2022545435A (ja) 2022-10-27

Similar Documents

Publication Publication Date Title
CN112422385B (zh) 用于改进的媒体访问的接口以及相关的***、方法和设备
KR101885935B1 (ko) 전환 가능한 데이터 전송 속도에서의 직렬 데이터 전송을 위한 방법 및 그 장치
Di Natale et al. Understanding and using the controller area network communication protocol: theory and practice
US11197322B2 (en) Emulating collisions in wired local area networks and related systems, methods, and devices
JP7504197B2 (ja) イーサネットインターフェース、並びに関連するシステム、方法、及びデバイス
US11671521B2 (en) Ethernet interface and related systems, methods and devices
US11431468B2 (en) Physical layer to link layer interface and related systems, methods and devices
WO2016054245A1 (en) Confirming data accuracy in a distributed control system
CN103577378B (zh) 一种全双工异步串行通信方法
US11398925B2 (en) Media access for time-sensitive and best efforts data packets, and related systems, methods and devices
Cena et al. A new CAN-like field network based on a star topology
Donchev et al. Implementation of CAN controller with FPGA structures

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant