KR20180055220A - 회로 기판 및 이의 제조 방법 - Google Patents

회로 기판 및 이의 제조 방법 Download PDF

Info

Publication number
KR20180055220A
KR20180055220A KR1020160152799A KR20160152799A KR20180055220A KR 20180055220 A KR20180055220 A KR 20180055220A KR 1020160152799 A KR1020160152799 A KR 1020160152799A KR 20160152799 A KR20160152799 A KR 20160152799A KR 20180055220 A KR20180055220 A KR 20180055220A
Authority
KR
South Korea
Prior art keywords
insulating layer
wiring pattern
core substrate
convex
solder pad
Prior art date
Application number
KR1020160152799A
Other languages
English (en)
Other versions
KR101896225B1 (ko
Inventor
박효진
이종진
Original Assignee
스템코 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스템코 주식회사 filed Critical 스템코 주식회사
Priority to KR1020160152799A priority Critical patent/KR101896225B1/ko
Publication of KR20180055220A publication Critical patent/KR20180055220A/ko
Application granted granted Critical
Publication of KR101896225B1 publication Critical patent/KR101896225B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

회로 기판 및 이의 제조 방법이 제공된다. 연성 회로 기판은, 적어도 일면에 배선 패턴이 형성된 코어 기판, 상면에 요철 패턴이 형성되도록 상기 배선 패턴 및 상기 코어 기판의 상면을 프로파일을 따라 형성되는 절연층 및 상기 절연층 상에, 상기 배선 패턴의 적어도 일부와 전기적으로 연결되는 솔더 패드를 포함하되, 상기 솔더 패드는 상기 절연층의 상면 상에 컨포멀하게(conformally) 형성된다.

Description

회로 기판 및 이의 제조 방법{PRINTED CIRCUIT BOARDS AND METHOD OF MANUFACTURING THE SAME}
본 발명은 회로 기판 및 이의 제조 방법에 관한 것이다.
반도체 패키지 기판은 단면 또는 양면에 배선 패턴이 일층 또는 다층으로 형성된 코어 기판을 포함하며, 코어 기판에 다른 회로 소자가 접속되거나 코어 기판이 다른 소자에 솔더링되어 접합될 수 있다.
전자 제품의 소형화 및 복잡도 증가에 따라, 배선의 복잡도가 증가하는 한편 이와 접속되는 솔더볼을 형성하기 위한 솔더 패드가 미세화되었다. 미세화된 솔더 패드로 인하여, 솔더볼과 솔더 패드 간의 접합성이 저하되어 회로 기판의 동작 신뢰성에 문제가 발생할 수 있다.
본 발명이 해결하고자 하는 기술적 과제는 회로 기판에 배치된 솔더 패드가 배선 패턴 또는 이를 덮는 절연층의 상면 프로파일을 따라 형성됨으로써 솔더볼과의 접합성이 향상된 회로 기판을 제공하는 것이다.
본 발명이 해결하고자 하는 다른 기술적 과제는 회로 기판에 배치된 솔더 패드가 배선 패턴 또는 이를 덮는 절연층의 상면 프로파일을 따라 형성함으로써 솔더볼과의 접합성이 향상된 회로 기판을 형성하는 방법을 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 회로 기판은, 적어도 일면에 배선 패턴이 형성된 코어 기판, 상면에 요철 패턴이 형성되도록 상기 배선 패턴 및 상기 코어 기판의 상면을 프로파일을 따라 형성되는 절연층 및 상기 절연층 상에, 상기 배선 패턴의 적어도 일부와 전기적으로 연결되는 솔더 패드를 포함하되, 상기 솔더 패드는 상기 절연층의 상면 상에 컨포멀하게(conformally) 형성된다.
본 발명의 몇몇 실시예에서, 상기 절연층을 덮고, 상기 솔더 패드의 전체 또는 적어도 일부를 노출하는 보호층을 더 포함할 수 있다.
본 발명의 몇몇 실시예에서, 상기 보호층은 상기 절연층과 접촉하는 제1 면과, 상기 제1 면과 대향하는 제2 면을 포함하되, 상기 제1 면은 요철 패턴을 포함하고, 상기 제2 면은 평탄할 수 있다.
본 발명의 몇몇 실시예에서, 상기 절연층은 상기 배선 패턴의 상면과 수직으로 중되는 중첩되는 볼록면과, 볼록면 사이의 오목면을 포함하고, 상기 솔더 패드는 상기 절연층의 볼록면과 중첩되는 볼록부와, 오목면과 중첩되는 오목부를 포함할 수 있다.
본 발명의 몇몇 실시예에서, 상기 배선 패턴은 상기 코어 기판의 일면에 형성된 제1 배선 패턴과, 상기 일면의 반대면인 타면에 형성된 제2 배선 패턴을 포함하고, 상기 제1 배선 패턴과 상기 제2 배선 패턴은 상기 코어 기판에 형성된 비아를 통해 전기적으로 연결될 수 있다.
본 발명의 몇몇 실시예에서, 상기 절연층은, 상기 코어 기판 상에 차례로 적층된 제1 절연층과 제2 절연층을 포함하고, 상기 솔더 패드는 상기 제2 절연층의 상면의 프로파일을 따라 형성될 수 있다.
본 발명의 몇몇 실시예에서, 상기 배선 패턴은 상기 코어 기판 상에 형성된 제1 배선 패턴과, 상기 제1 절연층 상에 형성된 제2 배선 패턴을 포함하고, 상기 제2 절연층은 상기 제1 절연층과 상기 제2 배선 패턴을 덮을 수 있다.
본 발명의 몇몇 실시예에서, 상기 절연층의 상기 상면의 요철 패턴은 상기 배선 패턴의 상면과 수직으로 오버랩되는 볼록면과, 상기 볼록면 사이의 오목면을 포함하고, 상기 코어 기판의 일면으로부터 상기 볼록면과 상기 오목면의 높이 차이는 1um 내지 8um일 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 회로 기판의 제조 방법은, 적어도 일면에 배선 패턴이 형성된 코어 기판을 제공하고, 상기 배선 패턴 및 상기 코어 기판의 상면의 프로파일을 따라, 상면에 요철 패턴을 포함하는 절연층을 형성하고, 상기 절연층 상에, 상기 배선 패턴의 적어도 일부와 전기적으로 연결되는 솔더 패드를 형성하는 것을 포함하되, 상기 솔더볼 패드는 상기 절연층의 상면 상에 컨포멀하게 형성된다.
본 발명의 몇몇 실시예에서, 상기 절연층을 형성하는 것은, 상기 코어 기판 상의 상기 배선 패턴 사이를 채우도록 액상 절연재를 인쇄 또는 코팅하는 것을 포함할 수 있다.
본 발명의 몇몇 실시예에서, 상기 절연층을 형성하는 것은, 상기 코어 기판 상에 절연 필름을 형성하고, 상기 절연 필름 상에 상기 배선 패턴과 중첩되도록 마스크 패턴을 형성하고, 상기 마스크 패턴에 의하여 노출된 상기 절연 필름의 일부를 제거하는 것을 포함할 수 있다.
본 발명의 몇몇 실시예에서, 상기 절연층 상에, 상기 솔더 패드의 적어도 일부를 덮도록 보호층을 형성하는 것을 더 포함하되, 상기 보호층은 상기 절연층과 접촉하는 제1 면과, 상기 제1 면과 대향하는 제2 면을 포함하되, 상기 제1 면은 요철 패턴을 포함하고, 상기 제2 면은 평탄할 수 있다.
본 발명의 실시예들에 따른 연성 회로 기판은, 배선 패턴 상에 요철 패턴을 갖는 절연층과, 절연층 상에 컨포멀하게 형성되는 솔더 패드의 형상에 의해 솔더볼과의 접합 면적이 증가할 수 있다. 솔더 패드와 솔더볼 간의 증가된 접합 면적으로 인해, 솔더볼과 회로 기판 사이의 접합력이 증가할 수 있으며, 따라서 회로 기판의 동작 신뢰성이 향상될 수 있다.
본 발명의 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 청구범위의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 회로 기판의 단면도이다.
도 2는 본 발명의 다른 실시예에 따른 회로 기판의 단면도이다.
도 3은 본 발명의 또 다른 실시예에 따른 회로 기판의 단면도이다.
도 4a 내지 도 4d는 본 발명의 일 실시예에 따른 회로 기판의 제조 방법을 설명하기 위한 중간 단계 도면들이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 표시된 구성요소의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭하며, "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)" 또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소 외에 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.
비록 제1, 제2 등이 다양한 소자나 구성요소들을 서술하기 위해서 사용되나, 이들 소자나 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자나 구성요소를 다른 소자나 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자나 구성요소는 본 발명의 기술적 사상 내에서 제2 소자나 구성요소 일 수도 있음은 물론이다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
도 1은 본 발명의 일 실시예에 따른 회로 기판의 단면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 회로 기판(1)은, 코어 기판(10), 코어 기판(10) 상에 각각 형성된 제1 배선 패턴(20), 절연층(40), 솔더 패드(80) 등을 포함한다.
코어 기판(10)은, 회로 기판(1)의 기재로서 포함될 수 있다. 코어 기판(10)은 예를 들어, 경성 회로 기판 또는 연성 회로 기판일 수 있다. 코어 기판(10)이 경성 회로 기판인 경우 예를 들어, 코어 기판(10)은 에폭시 수지 또는 유리 에폭시 등으로 구성될 수 있다. 반면에 코어 기판(10)이 연성 회로 기판인 경우, 폴리이미드 필름, PET 필름 등의 고분자계 소재로 구성되거나, 절연금속 호일로 구성될 수도 있다.
코어 기판(10)의 일면에 복수의 제1 배선 패턴(20)이 형성될 수 있다. 제1 배선 패턴(20)은 예를 들어, 일정한 폭을 갖는 띠 형상의 도선이 코어 기판(10) 상에 형성된 것일 수 있다. 배선 패턴(20)은 코어 기판(10) 상에 실장되는 회로 소자 또는 회로 기판(1)이 접속되는 전자 장치들 간의 전기적 신호를 전달할 수 있다.
제1 배선 패턴(20)은 예를 들어, 구리와 같은 도전성 물질을 포함할 수 있으나 본 발명이 이에 제한되는 것은 아니다. 구체적으로, 제1 배선 패턴(20)은 금, 알루미늄 등의 전기 전도성을 가진 물질로 구성될 수 있다.
한편, 본 발명의 일 실시예에서, 제1 배선 패턴(20)이 형성된 코어 기판(10)의 일면의 대향면, 즉 코어 기판(10)의 타면에는 접속 단자(30)가 형성될 수 있다. 접속 단자(30)는 회로 기판(1)과, 이와 접속되는 회로 소자를 전기적으로 연결되는 단자로서 기능할 수 있다.
접속 단자(30)는 도전성 물질을 포함할 수 있다. 더욱 구체적으로, 접속 단자(30)는 예를 들어, 니켈, 크롬, 구리, 팔라듐, 알루미늄 등의 금속성 물질 또는 이들 중 하나 이상의 합금을 포함할 수 있으나 본 발명이 이에 제한되는 것은 아니다.
접속 단자(30)는 코어 기판(10)의 타면을 덮는 보호층(52)에 의하여 덮일 수 있다. 보호층(52)은 전기 전도성을 포함하지 않는 물질, 즉 절연 물질로 구성되어 있으며, 접속 단자(30)의 적어도 일부를 노출시킬 수 있다. 노출된 접속 단자(30)의 부분은, 회로 기판(1)과 접속되는 회로 소자와 접촉함으로써 회로 소자와 전기적으로 연결될 수 있다.
도 1과 관련하여, 코어 기판(10)의 타면 상에 접속 단자(30)가 형성되는 것을 예로 들어 설명하였으나, 본 발명의 다른 몇몇 실시예에서, 코어 기판(10)의 타면 상에는 재배선층(redistribution layer), 접지층 또는 방열층이 형성될 수도 있다.
코어 기판(10)의 양면에 각각 형성된 제1 배선 패턴(20)과 접속 단자(30)는 비아(60)에 의하여 전기적으로 접속될 수 있다. 비아(60)는 코어 기판(10)을 관통하는 비아홀(61)을 채우는 도전성 물질로 구성될 수 있다. 도 1에서 비아(60) 또는 비아홀(61)은 예시적으로 코어 기판(10)을 관통하는 직사각형의 형상으로 도시되었다. 다만 본 발명이 이에 제한되는 것은 아니며, 비아(60) 또는 비아홀(61)은 코어 기판(10)을 관통하는 형상이면 어떤 것이든 포함할 수 있다.
절연층(40)은, 제1 배선 패턴(20)이 형성된 코어 기판(10) 상에 형성될 수 있다. 절연층(40)은, 코어 기판(10)의 상면을 덮을 수 있다. 또한, 절연층(40)은 코어 기판(10) 상에 형성된 제1 배선 패턴(20) 사이를 채울 수 있다. 따라서 절연층(40)은 제1 배선 패턴(20)의 상면 및 측면을 동시에 덮을 수 있다.
절연층(40)은 예를 들어, 코어 기판(10) 상에 절연 물질로 형성할 수 있다. 더욱 구체적으로, 절연층(40)은 예를 들어, 솔더 레지스트 또는 폴리머와 같은 액상 절연 물질을 코어 기판(10) 상에 인쇄 또는 코팅하여 형성할 수 있으나 본 발명이 이에 한정되는 것은 아니다.
한편, 절연층(40)은 제1 배선 패턴(20)이 형성된 코어 기판(10)을 덮기 때문에, 절연층(40)의 상면은 오목면(41)과 볼록면(42)을 포함하는 요철 패턴(45)을 포함할 수 있다.
절연층(40)의 상면에 형성되는 요철 패턴(45)은 코어 기판(10)과 제1 배선 패턴(20)의 각각의 상면이 이루는 프로파일을 따라 형성될 수 있다. 요철 패턴(45)의 오목면(41)는, 제1 배선 패턴(20)과 수직으로 오버랩되지 않는 기판의 상면 상에 형성될 수 있다. 요철 패턴(45)의 볼록면(42)은 제1 배선 패턴(20)의 상면과 수직으로 오버랩되도록 형성될 수 있다. 이와 같이 요철 패턴(45)은 오목면(41)과 볼록면(42)이 교호하여 배치될 수 있다.
절연층(40) 상에는 솔더 패드(80)가 형성되고, 솔더 패드(80) 상에는 회로 기판(1)과 외부적으로 접속되는 전자 장치 사이를 전기적으로 연결하는 솔더볼(70)이 형성될 수 있다.
솔더 패드(80)는 절연층(40) 상에 컨포멀하게(conformally) 형성될 수 있다. 즉, 솔더 패드(80)는 절연층(40)의 상면을 따라 균일한 두께를 가지도록 형성될 수 있다. 이를 위하여, 솔더 패드(80)는 절연층(40)의 요철 패턴(45)의 프로파일을 따라 형성될 수 있다.
따라서 솔더 패드(80)의 상면 또한, 오목부(81)와 볼록부(82)를 포함하는 요철 패턴이 형성되고, 솔더 패드(80)의 오목부(81)는 절연층(40)의 상면의 오목면(41)과 수직으로 오버랩되고, 볼록부(82)는 볼록면(42)과 수직으로 오버랩될 수 있다.
여기서, 코어 기판(10)의 일면에 대한 절연층(40)의 오목면(41)와 볼록면(42) 사이의 높이 차이는 제1 배선 패턴(20)의 디자인에 따라 달라질 수 있으나, 본 실시예에서는 1um 내지 8um로 절연층(40) 상의 요철 패턴(45)이 형성되는 것을 예로 들어 설명한다.
마찬가지로, 본 발명의 몇몇 실시예에서 절연층(40) 상에 형성되는 솔더 패드(80)의 오목부(81)와 볼록부(82)의 높이 차이 또한 1um 내지 8um으로 형성될 수 있다.
솔더 패드(80)는 도전성 물질을 포함할 수 있다. 더욱 구체적으로, 솔더 패드(80)는 예를 들어, 니켈, 크롬, 구리, 팔라듐, 알루미늄 등의 금속성 물질 또는 이들 중 하나 이상의 합금을 포함할 수 있으나 본 발명이 이에 제한되는 것은 아니다.
도 1에 도시되지는 않았지만, 솔더 패드(80)는 제1 배선 패턴(20)과 전기적으로 접속되기 위한 중간 배선과 연결될 수 있다.
절연층(40) 상을 덮도록, 보호층(51)이 형성될 수 있다. 더욱 구체적으로, 보호층(51)은 솔더볼(70)이 형성되기 위한 솔더 패드(80)의 전체 또는 적어도 일부를 노출시킬 수 있다. 솔더 패드(80)와 마찬가지로, 보호층(51)은 요철 패턴(45)을 갖는 절연층(40)의 상면을 덮기 때문에 절연층(40)와 접촉하는 보호층(51)의 하면은 절연층(40)의 상면 프로파일을 따라 형성될 수 있다.
다만 본 발명의 몇몇 실시예에서, 절연층(40)과 접촉하는 보호층(51)의 하면의 대향면인 상면은 실질적으로 평탄할 수 있다. 여기서 '실질적으로 평탄'하다는 것은, 보호층(51)의 상면에 어느 정도의 요철이 형성된 경우를 포함할 수 있다. 그러나 이와 같은 요철에도 불구하고 보호층(51)의 전체 두께에 비교할 때, 보호층(51)의 상면의 최상부와 최하부의 높이 차이는 극히 적어 무시할 수 있다.
특히, 상술한 절연층(40)의 요철 패턴(45)의 오목면(41)과 볼록면(42) 사이의 높이 차이에 비하면, 보호층(51)의 상면의 최상부 및 최하부 사이의 높이 차이는 매우 적을 수 있다.
솔더볼(70)은 솔더 패드(80) 상에 형성될 수 있다. 솔더볼(70)의 하면은 솔더 패드(80)의 상면과 접촉하고, 솔더 패드(80)의 상면의 프로파일과, 솔더볼(70)의 하면의 프로파일은 일치할 수 있다.
본 발명의 일 실시예에 따른 회로 기판(1)은, 코어 기판(10)과 제1 배선 패턴(20)의 상면을 따라 형성되는 절연층(40) 상에, 절연층(40)의 상면 프로파일을 따라 절연층(40)의 일부를 덮는 솔더 패드(80)를 포함한다. 솔더 패드(80)가 절연층(40)의 요철 패턴(45)과 오버랩되도록 형성됨에 따라, 솔더 패드(80) 또한 오목부(81)와 볼록부(82)를 포함할 수 있다.
전자 제품의 미세화 및 집적화가 진행되면서 솔더볼(70) 사이의 피치 및 솔더볼(70)이 접속되는 솔더 패드(80)의 형성 면적 또한 감소할 수 있다. 솔더 패드(80)의 형성 면적이 감소하면서 솔더볼(70)과 솔더 패드(70) 간의 접촉 면적이 감소하고, 이로 인해 솔더 패드(80)과 솔더 패드(70) 간의 접합 강도가 감소할 수 있다.
그런데 도 1에 도시된 것과 같이, 솔더 패드(80)가 굴곡진 형상을 갖는 경우, 동일한 가로 방향(도 1의 회로 기판(1)의 폭 방향)의 점유 면적을 가지면서 오목부(81)와 볼록부(82)에 의하여 솔더 패드(80)와 솔더볼(70)과의 접촉면적이 증가할 수 있다. 이에 따라 솔더 패드(80)와 솔더볼(70) 사이의 접합력이 향상될 수 있다.
도 1에서는, 솔더 패드(80) 상에 솔더볼(70)이 형성되는 것이 예를 들어 설명되었다. 그러나 본 발명의 다른 몇몇 실시예에서, 접속 범프를 구비한 반도체 칩이 솔더 패드(80) 상에 실장되는 경우 솔더볼이 아닌 반도체 칩의 접속 범프가 솔더 패드(80)와 접합될 수도 있다.
도 2는 본 발명의 다른 실시예에 따른 회로 기판의 단면도이다.
도 2를 참조하면, 본 발명의 다른 실시예에 따른 회로 기판(2)은 도 1을 이용하여 설명한 본 발명의 일 실시예에 따른 회로 기판(1)과 대체로 동일하다. 다만, 회로 기판(2)은 코어 기판(10)의 일면에 형성된 제1 배선 패턴(20)과, 일면에 대향하는 타면에 형성된 제2 배선 패턴(25)를 포함하고, 코어 기판(10)의 타면과 제2 배선 패턴(25)을 덮는 절연층(45)을 더 포함할 수 있다.
제2 배선 패턴(25)은 코어 기판(10)의 타면에 형성되어, 코어 기판(10)에 실장되는 회로 소자 또는 회로 기판(2)이 접속되는 전자 장치들 간의 전기적 신호를 전달할 수 있다.
제2 배선 패턴(25)은 제1 배선 패턴(20)과 실질적으로 동일한 물질을 포함하도록 형성될 수 있다. 한편, 도 2에 도시된 제2 배선 패턴(25)의 배치 형상은 예시적인 것으로, 제2 배선 패턴(25)의 형상은 회로 기판(2)의 설계 의도에 따라 얼마든지 달라질 수 있음은 통상의 기술자에게 자명할 것이다.
제2 배선 패턴(25)을 덮도록, 절연층(45)이 형성될 수 있다. 절연층(45)은 제2 배선 패턴(25)이 형성된 코어 기판(10)의 타면을 덮을 수 있다. 절연층(45)은 코어 기판(10)의 일면 상의 절연층(40)과 마찬가지로, 절연 물질을 포함할 수 있으며, 예를 들어 솔더 레지스트와 같은 액상 물질을 코어 기판(10)의 타면에 인쇄 또는 도포하여 형성할 수 있다.
절연층(45) 상에 형성된 접속 단자(90)는, 도 1을 이용하여 설명한 회로 기판(1)에 포함된 접속 단자(30)와 실질적으로 동일할 수 있다. 절연층(45) 상의 접속 단자(90)는 중간 배선(95)를 통해 제2 배선 패턴(25)과 전기적으로 연결될 수 있다.
접속 단자(90)의 상면의 적어도 일부는, 절연층(45)의 상면을 덮는 보호층(52)에 의하여 노출될 수 있다.
도 3은 본 발명의 또 다른 실시예에 따른 회로 기판의 단면도이다.
도 3을 참조하면, 본 발명의 또 다른 실시예에 따른 회로 기판(3)은 도 1을 이용하여 설명한 본 발명의 일 실시예에 따른 회로 기판(1)과 대체로 동일하다. 다만, 회로 기판(3)은 코어 기판(10) 상에 형성된 제1 절연층(140)과, 제1 절연층(140) 상에 형성된 제3 배선 패턴(120)과, 제1 절연층(140), 제3 배선 패턴(120)을 모두 덮도록 형성된 제2 절연층(240)을 포함할 수 있다.
제1 절연층(140)은, 도 1의 절연층(40)과 실질적으로 동일하게 형성될 수 있다. 따라서 제1 절연층(140)의 상면 또한 코어 기판(10)과 제1 배선 패턴(20)의 상면 프로파일을 따라 생성된 오목면(41)과 볼록면(42)의 형상을 포함할 수 있다.
제3 배선 패턴(120)은 제1 절연층(140) 상에 형성될 수 있다. 본 발명의 몇몇 실시예에서, 제3 배선 패턴(120)은 제1 절연층(140)의 상면의 요철 패턴(45) 중 볼록면(42) 상에 형성되는 것이 바람직하다. 제3 배선 패턴(120)이 오목면(41) 상에 형성되는 경우, 제1 절연층(140) 및 제3 배선 패턴(120) 상에 형성되는 제2 절연층(240)의 상면의 프로파일이 요철 패턴이 형성되지 않도록 평탄하게 형성될 수 있기 때문이다. 제2 절연층(240)의 상면이 평탄한 경우, 제2 절연층(240) 상에 형성되는 솔더 패드(180)의 형상이 평탄하여 솔더볼(170)과 솔더 패드(180) 간의 접합력이 저하될 수 있다.
다만, 본 발명의 몇몇 실시예에서, 제3 배선 패턴(120)이 오목면(41) 상에 형성될 수도 있다. 이 경우, 제3 배선 패턴(120)의 두께는 볼록면 보다 높거나 낮게 형성하여 제3 배선 패턴(120)의 상면의 요철 형상을 유지할 수도 있다.
제3 배선 패턴(120)은 제1 배선 패턴(20)과 실질적으로 동일한 물질을 포함할 수 있다.
도 3에 도시되지는 않았지만, 제3 배선 패턴(120)의 적어도 일부는 제1 배선 패턴(20)과 전기적으로 연결될 수 있다. 즉, 제3 배선 패턴(120)의 적어도 일부는 제1 절연층(140)을 관통하는 중간 배선(미도시)를 통해 제1 배선 패턴(20)과 전기적으로 연결될 수 있다.
본 발명의 몇몇 실시예에서, 제3 배선 패턴(120)의 상면이 오목면(41) 상에서 볼록면(42)보다 높도록 형성된 경우에는, 제2 절연층(240)의 상면의 요철 패턴(145)의 오목면(141)과 볼록면(142)은, 제1 상면의 요철 패턴(45)의 볼록면(42)과 오목?(41)에 각각 오버랩될 수도 있다.
제1 절연층(140) 및 제3 배선 패턴(120)을 덮도록, 제2 절연층(240)이 형성될 수 있다. 제2 절연층(240)은 제1 절연층(140) 및 제3 배선 패턴(120)의 상면의 프로파일을 따라 형성될 수 있다. 따라서 제2 절연층(240)의 상면은 오목면(141)과 볼록면(142)을 포함하는 또 다른 요철 패턴(145)을 포함할 수 있다.
도 3에 도시된 것과 같이, 제2 절연층(240)의 상면의 요철 패턴(145)의 오목면(141)과 볼록면(142)은, 제1 절연층(140)의 상면의 요철 패턴(45)의 오목면(41)과 볼록면(42)과 각각 오버랩될 수 있다.
제2 절연층(240) 상에 솔더 패드(180)가 컨포멀하게 형성될 수 있다. 솔더 패드(180)는 회로 기판(1)에 포함된 솔더 패드(80)와 실질적으로 동일할 수 있다. 따라서 솔더 패드(180) 또한 제2 절연층(240)의 상면의 요철 패턴(145)을 따라 굴곡진 형상을 가질 수 있다.
보호층(151)은 솔더 패드(180)의 적어도 일부를 노출시키도록 제2 절연층(140) 상에 형성되고, 솔더볼은 솔더 패드(180)의 상면 상에 형성될 수 있다.
도 3 에서, 코어 기판(10)의 일면에 2층의 배선 패턴(20, 120)이 형성된 회로 기판(3)이 설명되었다. 본 발명의 몇몇 실시예에서, 제2 절연층(140) 상에 형성된 배선 패턴과, 이를 둘러싸며 요철 패턴을 갖는 절연층이 추가적으로 형성될 수 있다는 것은 자명할 것이다. 이러한 방법으로 3층 2상의 다층 구조를 갖는 회로 기판이 구성될 수도 있다.
도 4a 내지 도 4d는 본 발명의 일 실시예에 따른 회로 기판의 제조 방법을 설명하기 위한 중간 단계 도면들이다.
도 4a를 참조하면, 코어 기판(10) 상에 배선 패턴(20)을 형성한다. 배선 패턴(20)을 형성하는 것은, 예를 들어 코어 기판(10)의 일면에 CCL(동장적층판) 또는 FCCL(연성 동장적층판)을 이용하여 형성하는 것을 포함할 수 있다. 구체적으로, CCL 또는 FCCL을 에칭, 어디티브 또는 세미 어디티브 방식으로 형성한 것일 수 있다.
다만 본 발명의 기술적 사상이 이에 제한되는 것은 아니며, 배선 패턴(20)은 코어 기판(10) 상에 금속 페이스트를 인쇄하여 형성되는 것일 수도 있다.
도 4b를 참조하면, 코어 기판(10) 및 배선 패턴(20)을 덮도록 절연층(40)을 형성한다. 절연층(40)은 예를 들어, 솔더 레지스트 또는 폴리머와 같은 액상 절연재를 인쇄하거나, 코어 기판(10) 상에 코팅하는 방식으로 형성할 수 있다. 인쇄 또는 코팅된 액상 절연재는, 코어 기판(10) 상의 배선 패턴(20) 사이의 공간을 채우며, 요철 패턴(45)을 형성할 수 있다.
본 발명의 다른 몇몇 실시예에서, 절연층(40)은 상술한 방법과는 달리 형성될 수도 있다.
도 4ba를 참조하면, 코어 기판(10) 및 배선 패턴(20)을 덮도록 절연 필름(43)을 형성할 수 있다. 절연 필름(43)을 형성하는 것은, 코어 기판(10) 상에 절연 시트 또는 접착 시트를 라미네이팅하는 것일 수 있다.
절연 필름(43) 상에, 마스크 패턴(95)을 형성하고, 마스크 패턴(95)으로 덮이지 않은 절연 필름(43)의 일부를 제거할 수 있다. 마스크 패턴(95)는 절연 필름(43)의 하부의 배선 패턴(20)의 위치와 정렬되도록 형성될 수 있다. 절연 필름(43)의 일부는 식각액을 이용하여 제거될 수 있다. 마스크 패턴(95)에 의해 노출된 절연 필름(43)의 일부를 제거한 후, 절연 필름(43)은 절연층(40)과 같이 상면에 형성된 요철 패턴을 포함할 수 있다.
도 4c를 참조하면, 절연층(40)과 코어 기판(10)의 타면 상에 솔더 패드(80)와 접속 단자(30)를 각각 형성한다. 솔더 패드(80)와 접속 단자(30)를 형성하는 것은 예를 들어, 하부에 시드층(seed layer)으로 기능하는 금속박층을 형성하고, 상기 금속박층에 금속성 물질을 도금하는 공정을 수행하는 것을 포함할 수 있다. 이와는 달리, 절연층(40) 또는 코어 기판(10)의 타면을 CCL 또는 FCCL로 덮고, 이를 식각하는 방식으로 솔더 패드(80)와 접속 단자(30)를 형성할 수도 있다.
본 발명의 몇몇 실시예에서, 솔더 패드(80)와 함께 비아(60)가 형성될 수 있다. 비아(60)는 코어 기판(10)에 비아홀(61)을 생성하고, 비아홀(61) 내부를 도전성 물질로 충진하여 형성할 수 있다.
솔더 패드(80)는 상면에 요철 패턴(45)을 포함하는 절연층(40)의 형상을 따라 컨포멀하게 형성될 수 있다.
도 4d를 참조하면, 솔더 패드(80) 및 접속 단자(30)의 전체 또는 적어도 일부를 노출시키도록 보호층(51, 52)을 형성한다. 보호층(51)을 형성하는 것은 예를 들어, 솔더 레지스트 또는 폴리머와 같은 액상 절연재를 절연층(40) 또는 코어 기판(10) 상에 형성하는 것을 포함할 수 있다. 접속 단자(30)와 솔더 패드(80)는 보호층(51, 52)에 의해 노출된 부분을 통해, 회로 기판(1)과 접속되는 회로 소자 또는 전자 장치와 연결될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
1, 2, 3: 연성 회로 기판 10: 코어 기판
20, 25: 배선 패턴 30: 접속 단자
40, 140, 240: 절연층 51, 52: 보호층
60: 비아 70: 솔더볼
80: 솔더 패드

Claims (12)

  1. 적어도 일면에 배선 패턴이 형성된 코어 기판;
    상면에 요철 패턴이 형성되도록 상기 배선 패턴 및 상기 코어 기판의 상면을 프로파일을 따라 형성되는 절연층; 및
    상기 절연층 상에, 상기 배선 패턴의 적어도 일부와 전기적으로 연결되는 솔더 패드를 포함하되,
    상기 솔더 패드는 상기 절연층의 상면 상에 컨포멀하게(conformally) 형성되는 회로 기판.
  2. 제 1항에 있어서,
    상기 절연층을 덮고, 상기 솔더 패드의 전체 또는 적어도 일부를 노출하는 보호층을 더 포함하는 회로 기판.
  3. 제2 항에 있어서,
    상기 보호층은 상기 절연층과 접촉하는 제1 면과, 상기 제1 면과 대향하는 제2 면을 포함하되,
    상기 제1 면은 요철 패턴을 포함하고, 상기 제2 면은 평탄한 회로 기판.
  4. 제 1항에 있어서,
    상기 절연층은 상기 배선 패턴의 상면과 수직으로 중첩되는 볼록면과, 볼록면 사이의 오목면을 포함하고,
    상기 솔더 패드는 상기 절연층의 볼록면과 중첩되는 볼록부와, 오목면과 중첩되는 오목부를 포함하는 회로 기판.
  5. 제 1항에 있어서,
    상기 배선 패턴은 상기 코어 기판의 일면에 형성된 제1 배선 패턴과, 상기 일면의 반대면인 타면에 형성된 제2 배선 패턴을 포함하고,
    상기 제1 배선 패턴과 상기 제2 배선 패턴은 상기 코어 기판에 형성된 비아를 통해 전기적으로 연결되는 회로 기판.
  6. 제 1항에 있어서,
    상기 절연층은, 상기 코어 기판 상에 차례로 적층된 제1 절연층과 제2 절연층을 포함하고,
    상기 솔더 패드는 상기 제2 절연층의 상면의 프로파일을 따라 형성되는 회로 기판.
  7. 제 6항에 있어서,
    상기 배선 패턴은 상기 코어 기판 상에 형성된 제1 배선 패턴과,
    상기 제1 절연층 상에 형성된 제2 배선 패턴을 포함하고,
    상기 제2 절연층은 상기 제1 절연층과 상기 제2 배선 패턴을 덮는 회로 기판.
  8. 제 1항에 있어서,
    상기 절연층의 상기 상면의 요철 패턴은 상기 배선 패턴의 상면과 수직으로 오버랩되는 볼록면과, 상기 볼록면 사이의 오목면을 포함하고,
    상기 코어 기판의 일면으로부터 상기 볼록면과 상기 오목면의 높이 차이는 1um 내지 8um인 회로 기판.
  9. 적어도 일면에 배선 패턴이 형성된 코어 기판을 제공하고,
    상기 배선 패턴 및 상기 코어 기판의 상면의 프로파일을 따라, 상면에 요철 패턴을 포함하는 절연층을 형성하고,
    상기 절연층 상에, 상기 배선 패턴의 적어도 일부와 전기적으로 연결되는 솔더 패드를 형성하는 것을 포함하되,
    상기 솔더볼 패드는 상기 절연층의 상면 상에 컨포멀하게 형성되는 회로 기판의 제조 방법.
  10. 제 9항에 있어서,
    상기 절연층을 형성하는 것은,
    상기 코어 기판 상의 상기 배선 패턴 사이를 채우도록 액상 절연재를 인쇄 또는 코팅하는 것을 포함하는 회로 기판의 제조 방법.
  11. 제 9항에 있어서,
    상기 절연층을 형성하는 것은,
    상기 코어 기판 상에 절연 필름을 형성하고,
    상기 절연 필름 상에 상기 배선 패턴과 중첩되도록 마스크 패턴을 형성하고,
    상기 마스크 패턴에 의하여 노출된 상기 절연 필름의 일부를 제거하는 것을 포함하는 회로 기판의 제조 방법.
  12. 제 9항에 있어서,
    상기 절연층 상에, 상기 솔더 패드의 적어도 일부를 덮도록 보호층을 형성하는 것을 더 포함하되,
    상기 보호층은 상기 절연층과 접촉하는 제1 면과, 상기 제1 면과 대향하는 제2 면을 포함하되,
    상기 제1 면은 요철 패턴을 포함하고, 상기 제2 면은 평탄한 회로 기판의 제조 방법.
KR1020160152799A 2016-11-16 2016-11-16 회로 기판 및 이의 제조 방법 KR101896225B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160152799A KR101896225B1 (ko) 2016-11-16 2016-11-16 회로 기판 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160152799A KR101896225B1 (ko) 2016-11-16 2016-11-16 회로 기판 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20180055220A true KR20180055220A (ko) 2018-05-25
KR101896225B1 KR101896225B1 (ko) 2018-09-11

Family

ID=62299294

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160152799A KR101896225B1 (ko) 2016-11-16 2016-11-16 회로 기판 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR101896225B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000052630A (ko) * 1999-01-06 2000-08-25 모기 쥰이찌 전자 부품용 ｐｇａ 형 보드
JP2011146490A (ja) * 2010-01-14 2011-07-28 Renesas Electronics Corp 回路基板及びその製造方法、半導体装置、並びに電子回路装置
JP2015195364A (ja) * 2014-03-27 2015-11-05 積水化学工業株式会社 積層構造体の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000052630A (ko) * 1999-01-06 2000-08-25 모기 쥰이찌 전자 부품용 ｐｇａ 형 보드
JP2011146490A (ja) * 2010-01-14 2011-07-28 Renesas Electronics Corp 回路基板及びその製造方法、半導体装置、並びに電子回路装置
JP2015195364A (ja) * 2014-03-27 2015-11-05 積水化学工業株式会社 積層構造体の製造方法

Also Published As

Publication number Publication date
KR101896225B1 (ko) 2018-09-11

Similar Documents

Publication Publication Date Title
US8089777B2 (en) Semiconductor device having semiconductor structure bodies on upper and lower surfaces thereof, and method of manufacturing the same
TWI395274B (zh) 製造電路基材的方法及製造電子部件封裝結構的方法
US9693458B2 (en) Printed wiring board, method for manufacturing printed wiring board and package-on-package
US7394028B2 (en) Flexible circuit substrate for flip-chip-on-flex applications
KR100653249B1 (ko) 메탈코어, 패키지 기판 및 그 제작방법
US20060191134A1 (en) Patch substrate for external connection
US20080230892A1 (en) Chip package module
US20160095219A1 (en) Printed wiring board and semiconductor device having the same
US20160255717A1 (en) Multilayer wiring board
KR101713458B1 (ko) 배선기판 및 그 제조방법
TWI466611B (zh) 晶片封裝結構、具有內埋元件的電路板及其製作方法
KR101139084B1 (ko) 다층 프린트 기판 및 그 제조 방법
KR102306719B1 (ko) 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
TWI419630B (zh) 嵌入式印刷電路板及其製造方法
KR20170090772A (ko) 인쇄회로기판 및 이를 구비한 전자소자 패키지
US8829361B2 (en) Wiring board and mounting structure using the same
TWI693870B (zh) 電路板及其製造方法
JP2010232616A (ja) 半導体装置及び配線基板
KR101896225B1 (ko) 회로 기판 및 이의 제조 방법
JP2013093366A (ja) フレキシブル配線基板およびその製造方法
TWI763530B (zh) 探針卡測試裝置
JP2015103585A (ja) 可撓性を有するインターポーザ、半導体装置
KR101543031B1 (ko) 인쇄회로기판 및 그 제조 방법
US20240079250A1 (en) Semiconductor package and method of manufacturing
KR20180000996A (ko) 연성 회로 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant