JP2013093366A - フレキシブル配線基板およびその製造方法 - Google Patents
フレキシブル配線基板およびその製造方法 Download PDFInfo
- Publication number
- JP2013093366A JP2013093366A JP2011232966A JP2011232966A JP2013093366A JP 2013093366 A JP2013093366 A JP 2013093366A JP 2011232966 A JP2011232966 A JP 2011232966A JP 2011232966 A JP2011232966 A JP 2011232966A JP 2013093366 A JP2013093366 A JP 2013093366A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- bump
- wiring board
- flexible wiring
- conductive paste
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/4985—Flexible insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/06772—High frequency probes
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
【課題】 配線の高密度化を高い生産性のもとに可能にするフレキシブル配線基板およびその製造方法を提供する。
【解決手段】 フレキシブル配線基板10では、絶縁体層11を挟んで両面に第1導体パターン12および第2導体パターン13が配設され、所定の第1導体パターン12と第2導体パターン13が導電性ペーストバンプ14を通して接続する。導電性ペーストバンプ14は絶縁体層11を貫挿する。また、所定の導体パターン12に導体バンプ15が金属バリア16を介し電気的に接続し、フレキシブル配線基板10の主面から突き出して突設する。この導体バンプ15は、導体板のエッチング加工により形成され、その表面が金属メッキ層18で被覆される。
【選択図】 図1
【解決手段】 フレキシブル配線基板10では、絶縁体層11を挟んで両面に第1導体パターン12および第2導体パターン13が配設され、所定の第1導体パターン12と第2導体パターン13が導電性ペーストバンプ14を通して接続する。導電性ペーストバンプ14は絶縁体層11を貫挿する。また、所定の導体パターン12に導体バンプ15が金属バリア16を介し電気的に接続し、フレキシブル配線基板10の主面から突き出して突設する。この導体バンプ15は、導体板のエッチング加工により形成され、その表面が金属メッキ層18で被覆される。
【選択図】 図1
Description
本発明は、半導体パッケージ、伝送/回路配線等の基板として用いられるフレキシブル配線基板およびその製造方法に関する。
例えばネットワーク機器、サーバー、テスターのような電子機器に使用されるフレキシブル配線基板では、数GHz〜数十GHz帯の高速デジタル信号の使用においてその高周波特性を損なうことなく高速伝送することが要求されている。また、例えば携帯機器類のようなモバイル電子機器では、その小型化あるいは薄型化に伴って、フレキシブル配線基板の高密度配線化および軽薄化が種々に進められている。そして、伝送配線あるいは回路配線等となる配線パターンの微細化および多層化による配線の高密度化が行われている。
上記多層化するフレキシブル配線基板では、配線パターン層間を電気接続する導通部材が、その層間絶縁体層に設けられたビアホール、スルーホール等にメッキ形成される。あるいは、導電性バンプが層間絶縁体層に埋め込まれて導通部材に適用されるようになってきている(例えば、特許文献1参照)。
また、電子機器の小型化および高機能化を可能にするため、上記フレキシブル配線基板に実装される半導体デバイスの微細・高集積化、高速化あるいは多機能化(以下、半導体デバイスの高性能化ともいう)は著しい。それと共に半導体チップにおける外部接続用端子の数は増大し、例えばBGA(Ball Grid Array)パッケージ、LGA(Land Grid Array)パッケージ、CSP(Chip Size Package)等が多用されるようになってきている。そして、これ等のパッケージ基板であるインターポーザあるいはフィルム状基板等のフレキシブル配線基板において、配設される導体パターンの高密度化が種々に検討されている(例えば、特許文献2,3参照)。
上記軽薄化するフレキシブル配線基板では、配線の高密度化と共に層間絶縁体層および配線層が薄層化して、その基材の柔軟性は高くなる。フレキシブル配線基板の製造工程において、この高い柔軟性は、そのハンドリング性の悪さから、層間絶縁体層および配線層の積層・一体化の工程あるいは導電性バンプの形成工程での生産性の低下につながる。ここで、高柔軟性の基材を高精度に取り扱うことができるハンドリング技術を採り入れることもできる。しかし、いずれにしてもフレキシブル配線基板の製造コストが上昇する虞がある。
また、例えばSiP(System in Package)あるいはMCM(Multi-Chip Module)にみられるように、半導体デバイスの更なる高密度実装を可能にする半導体パッケージに対する要求は強い。しかし、そのような半導体パッケージに用いられるインターポーザ基板等のフレキシブル配線基板においても、その軽薄化あるいは配線の高密度化に伴う製造コストの上昇の虞が生じる。そして、この半導体パッケージの場合には、半導体デバイスの高性能化に対応できてその高密度実装を可能にする新技術も望まれている。
本発明は、上述の事情等に鑑みてなされたもので、配線の高密度化を高い生産性のもとに可能にするフレキシブル配線基板およびその製造方法を提供することを目的とする。そして、半導体デバイスの高性能化に容易に対応でき、その高密度実装を可能にするフレキシブル配線基板を提供する。
上記目的を達成するために、本発明にかかるフレキシブル配線基板は、層間絶縁体層を挟んで2層以上の導体パターンが積層・一体化され、前記導体パターンの層間が導電性ペーストバンプにより電気的に接続され、前記導体パターンの最外層あるいは前記導電性ペーストバンプに接続する導体バンプが導体板のエッチング加工により形成され、前記導体バンプがフレキシブル配線基板の主面から突出していることを特徴とする。
あるいは、本発明にかかるフレキシブル配線基板は、層間絶縁体層を挟んで2層以上の導体パターンが積層・一体化され、前記導体パターンの層間が導電性ペーストバンプと導体板のエッチング加工により形成された導体バンプにより電気的に接続されている構成になっている。
そして、本発明にかかるフレキシブル配線基板の製造方法は、導体板の表面に第1導体パターンを形成する工程と、前記第1導体パターンの所定の領域に導電性ペーストバンプを形成する工程と、前記導電性ペーストバンプ上から樹脂フィルムと金属箔をこの順に積層し加熱加圧して前記導電性ペーストバンプと前記金属箔を接続する工程と、前記金属箔をパターニングして第2導体パターンを形成する工程と、前記導体板をエッチング加工して導体バンプにする工程と、を有する構成になっている。
あるいは、本発明にかかるフレキシブル配線基板の製造方法は、第1導体板の表面に第1導体パターンを形成する工程と、前記第1導体パターンの所定の領域に導電性ペーストバンプを形成する工程と、第2導体板の表面に第2導体パターンを形成する工程と、前記導電性ペーストバンプ上から樹脂フィルムと前記第2導体板をこの順に積層し加熱加圧して、前記導電性ペーストバンプと前記第2導体パターンを接続する工程と、前記第1導体板および前記第2導体板をそれぞれにエッチング加工して第1導体バンプおよび第2導体バンプにする工程と、を有する構成になっている。
本発明により、配線の高密度化を高い生産性のもとに可能にするフレキシブル配線基板およびその製造方法を提供することができる。また、半導体デバイスの高性能化に容易に対応でき、その高密度実装を可能にするフレキシブル配線基板を提供することができる。
以下に本発明の好適な実施形態のいくつかについて図面を参照して説明する。ここで、図面は模式的なものであり、各寸法の比率等は現実のものとは異なる。
(第1の実施形態)
本発明の第1の実施形態にかかるフレキシブル配線基板について図1ないし図4を参照して説明する。この実施形態ではフレキシブル配線基板がその主面から突出する導体バンプを有する構造になっている。
本発明の第1の実施形態にかかるフレキシブル配線基板について図1ないし図4を参照して説明する。この実施形態ではフレキシブル配線基板がその主面から突出する導体バンプを有する構造になっている。
図1に示すように、その一例のフレキシブル配線基板10では、絶縁体層11を挟んで両面に第1導体パターン12および第2導体パターン13が配設されている。そして、所定の第1導体パターン12と第2導体パターン13とが導電性ペーストバンプ14を通して電気接続する。印刷による導電性ペーストバンプ14は絶縁体層11を貫挿するように形設されている。
また、所定の第1導体パターン12に導体バンプ15が電気的に接続している。この導体バンプ15はフレキシブル配線基板10の主面から突き出して突設している。この導体バンプ15は、フレキシブル配線基板10の製造方法の説明において後述するように、導体板のエッチング加工により形成される。図1に示す例では、エッチングによる導体バンプ15は第1導体パターン12を介して導電性ペーストバンプ14と重層するように示されているが、導電性ペーストバンプ14が設けられていない領域で第1導体パターン12に接続し突出してもよい。
上記フレキシブル配線基板10において、導体バンプ15は金属バリア16を介して第1導体パターン12に電気接続するのが好ましが、直接に第1導体パターン12に接続しても構わない。また、第2導体パターン13のパターン間にはソルダーレジスト17が形成されると好適である。そして、第1導体パターン12、第2導体パターン13および導体バンプ15の表面にはメッキ層18が形成されるとよい。
上記フレキシブル配線基板10において、絶縁体層11としては、熱可塑性樹脂あるいは熱硬化性樹脂が使用される。その中でも特に、液晶ポリマーは、優れた高周波伝送特性及びフレキシブル性を奏すること等から好ましい。ここで、液晶ポリマーとしては、例えばキシダール(商品名.Dartco社製)、ベクトラ(商品名.Clanese社製)で代表される多軸配向の熱可塑性ポリマーである。また、他の絶縁性樹脂を添加・配合し変性したものであってもよい。そして、ベクスターFAタイプ、ベクスターCTタイプ、BIACフィルムなどが例示される。
第1導体パターン12、第2導体パターン13は通常の銅(Cu)あるいは銅合金からなる。そして、導電性ペーストバンプ14は、例えば銀(Ag)、Cu、金(Au)、ハンダ等の金属材料を含んでなる。
導体バンプ15は例えばCu、Cu合金等の金属材料からなる。そして、金属バリア16は例えばニッケル(Ni)、錫(Sn)等の金属材料からなり、メッキ層18は、Au、Ag、ニッケル(Ni)の単層、あるいはNi/Au、Ni/Ag等の複合層からなる。
次に、本発明の第1の実施形態にかかるフレキシブル配線基板の製造方法の一例について説明する。図2(a)に示すように、例えば25μm〜200μm厚さの導体板(例えばCu板)21、0.5μm〜1μm程度の厚さの金属バリア層(例えばNi層)22および10μm〜50μm程度の厚さの第1金属箔(例えばCu箔)23の3層構造のクラッド材を用意する。そして、図2(b)に示すように、第1金属箔23の表面に所定パターンを有するエッチングレジスト24を形成し、更に導体板21の裏側の全面を被覆するエッチングレジスト25を形成する。ここで、これ等のエッチングレジストは、例えば公知の感光性ドライフィルムを用いたフォトリソグラフィにより形成される。
次に、例えばアンモニア系アルカリエッチング液等の化学薬液のエッチング液に浸漬し、エッチングレジスト24,25をエッチングマスクにして、第1金属箔23を選択エッチングする。ここで、金属バリア層22がエッチングストッパーとして機能する。そして、エッチングレジスト24,25をアルカリ水溶液により剥離ないし溶解し除去する。このようにして、図2(c)に示すように、第1導体パターン12が金属バリア層22上に形成される。
次に、図2(d)に示すように、所定の第1導体パターン12上に例えばステンレス鋼製のスクリーン版などを使用した導電性ペーストのスクリーン印刷・乾燥の繰り返しにより、円錐導電性ペースト26のバンプ付けをする。ここで、導電性ペーストは、例えばAg、Au、Cu、Sn、鉛(Pb)、カーボン等の金属粒子とエポキシ樹脂、フェノール樹脂、アクリル樹脂等とを混合したものである。
次に、例えば厚さが15μm〜50μm程度の樹脂フィルムと10μm〜50μm程度の厚さの第2金属箔27とを上方から重ねる。その後に加熱加圧処理(熱プレス)して、図2(e)に示すように、円錐導電性ペースト26は、その頭部が圧潰する塑性変形と共にその組成変化が生じて導電性ペーストバンプ14になる。そして、導電性ペーストバンプ14は絶縁体層11を貫挿して第2金属箔26に接続する。この絶縁体層11は例えば液晶ポリマーのような熱可塑性の樹脂フィルムからなり、第1導体パターン12および金属バリア層22に熱圧着し接合する。
上記熱プレスでは、雰囲気ガスは例えば減圧状態でありその時の加熱温度は、熱可塑性の樹脂フィルムが熱軟化する温度であり、熱硬化性の樹脂フィルムの場合には熱硬化する温度である。例えば180℃〜230℃程度の温度に設定される。また、加圧は例えば30〜100kgf/cm2程度である。
ここで、絶縁体層11および第1導体パターン12が薄層化しても、導体板21により所要の硬度を付与できることから、フレキシブル配線基板の製造工程における基材のハンドリング性を高くすることができる。このため、特に図2(d)、(e)で示した円錐導電性ペースト26の形成あるいは熱プレスによる積層・一体化の工程において、その生産性は向上する。
次に、図2(b)において説明したのと同様にして、エッチングレジストをエッチングマスクにした化学薬液により、第2金属箔27を選択エッチングする。そして、図3(a)に示すように、所要のパターンを有する第2導体パターン13を形成する。更に、図3(b)に示すように、これ等の第2導体パターン13のパターン間にソルダーレジスト17を形成する。
次に、図3(c)に示すように、導体板21の表面に所定パターンを有するエッチングレジスト28を形成し、第1導体パターン13、ソルダーレジスト17等の全面を被覆するエッチングレジスト29を形成する。これ等のエッチングレジストは、図2(b)で説明したのと同様に、例えば公知の感光性ドライフィルムを用いたフォトリソグラフィにより形成される。
そして、導体板21をエッチングする化学薬液に浸漬し、エッチングレジスト28,29をエッチングマスクにして、導体板21を選択的にウエットエッチングする。この場合においても、金属バリア層22がエッチングストッパーとして機能する。その後に、エッチングレジスト28,29をアルカリ水溶液により剥離ないし溶解し除去する。このようにして、図3(d)に示すような導体バンプ15が形成される。この導体バンプ15は、その断面が順テーパー形状の台形になる。
次に、図3(e)に示すように、露出する金属バリア層22を所定の化学薬液により選択的にエッチング除去する。その後は、例えばAu等の無電解メッキにより、導体バンプ15の表面、第1導体パターン12および第2導体パターン13の表面にメッキ層18を形成する。このようにして、図1で示したようなフレキシブル配線基板10が作製される。
次に、上述したように基板主面から突出する導体バンプを有した構造の具体的なフレキシブル配線基板について説明を加える。例えば図4に示すようなフレキシブル配線基板10aは、複数の半導体チップを実装できるパッケージ基板の例であり、多ピン化が容易なBGAパッケージもしくはLGAパッケージ等に用いられる。図4に示すフレキシブル配線基板10aでは、その上面に所定数のダイランド31が第2導体パターンとして配設されている。そして、それぞれのダイランド31を囲うように所要数のワイヤー接続ランド32が第2導体パターンとして形成されている。これ等のワイヤー接続ランド32は、それぞれ絶縁体層11を貫挿する導電性ペーストバンプ14を通してフレキシブル配線基板10aの下面に形設されている導体バンプ15に電気接続している。
なお、フレキシブル配線基板10aの上面におけるダイランド31、ワイヤ接続ランド32の間、およびその下面における導体バンプ15の間にはそれぞれソルダーレジスト17,33が形成されている。
上記フレキシブル配線基板10aでは、図示しないが、半導体チップがダイランド31に例えば導電性ペーストあるいは絶縁性ペーストにより貼着される。そして、それぞれの半導体チップの電極パッドがボンディングワイヤーによりワイヤー接続ランド32に接続される。このようにして、これ等の半導体チップおよびボンディングワイヤーは樹脂封止され、フレキシブル配線基板10aに複数の半導体チップが高密度実装される。
その他に、多ピン化が容易なBGAパッケージもしくはLGAパッケージの例として、半導体チップをフリップチップ実装するフレキシブル配線基板がある。このようなフレキシブル配線基板として、図示しないが、図1で説明したような構造のフレキシブル配線基板10を少し変形したものが適用できる。すなわち、図1のフレキシブル配線基板10において、その下面の導体バンプ15は図4(b)で説明したように形設される。そして、これ等の導体バンプ15にそれぞれ導電性ペーストバンプ14を通して接続する第2導体パターン13がフレキシブル配線基板10の上面に配設される。そして、これ等の第2導体パターン13は半導体チップ上の電極パッドあるいは半田ボールバンプのような外部接続用端子にフリップチップ接続する構造を有している。
上記ボンディングワイヤー接続あるいはフリップチップ接続のいずれであっても、導体バンプ15は半導体パッケージ基板の外部接続用バンプとなり、例えばプリント回路配線板のようなマザーボードとの電気接続に用いられる。そして、このフレキシブル配線基板では、その配線となる導体パターンの高密度化と共に導体バンプの微細化および高精度化が可能になる。このために、半導体デバイスの微細化および高集積化への対応が容易になる。そして、多機能化等の高性能化する半導体デバイスの例えばSiPにおける高密度実装が容易になる。
更に、基板主面から突出する導体バンプを有する構造の具体的なフレキシブル配線基板として、半導体デバイス、FPDのような表示デバイス等の電子デバイスを通電検査するためのプローブ用基板がある。このプローブ用基板としてのフレキシブル配線基板は、電子デバイスを通電検査する通電検査装置(以下、プローバともいう)において、プローブカードに装着されるプローブヘッドの先端部に取り付けられる。そして、図1に説明したフレキシブル配線基板10の下面の導体バンプ15は、被検体である被測定デバイス(以下、Device under Test;DUTともいう)の外部接続用端子に接触するプローブ(接触子)として機能する。また、フレキシブル配線基板10の上面の第2導体パターン13はプローブヘッドを介してプローブカードの回路配線に適宜に接続する。
近年、半導体デバイスの高性能化あるいは表示デバイスの高精細化に伴い、それ等の表面に形成される外部接続用端子は多端子化、狭ピッチ化している。そして、電子デバイスの通電検査が高速化し複数DUTを同時に通電検査することが行われるようになってきている。あるいは、ウェーハレベルパッケージにみられるように多数の外部接続用端子を同時に通電検査するようになってきている。
従来のプローブヘッドに取り付けられる針状の接触子では、その加工精度に限界があり、多ピン化、狭ピッチ化対応が困難であった。これに対して、本実施形態のフレキシブル配線基板は、その突設する導体バンプの高さを含めた寸法精度が格段に向上することから、多ピン化、狭ピッチ化への対応を極めて容易にする。また、その信頼性も高くなる。このために、本実施形態のフレキシブル配線基板は、特に外部接続用端子が多端子化、狭ピッチ化する電子デバイスのプローブ用基板として極めて有用になる。なお、この通電検査はバーンインテストも含む。
上記実施形態のフレキシブル配線基板はそのビルドアップによる多層化が種々に可能である。例えば、フレキシブル配線基板10の製造方法で説明した図3(a)の状態の基板上に、例えば未硬化の熱硬化性樹脂を挟んで図3(e)状態の基板を熱プレスにより積層・一体化する。このようにして、導体バンプ15は上記熱硬化性樹脂を貫挿して第2導体パターン12に接続する導通部材になる。そして、図3(a)の状態の導体板21を導体バンプに加工することにより、4層の導体パターンからなる配線層および基板主面から突出する導体バンプを有するフレキシブル配線基板が形成される。
あるいは、図3(e)においてソルダーレジスト17の無い基板の所定の第2導体パターン13上に円錐導電性ペーストを形成し、図3(a)の状態の基板を裏返しにして、未硬化の熱硬化性樹脂を挟んで熱プレスにより積層・一体化する。その後、図3(a)の状態の導体板21を導体バンプに加工する。このようにすると、基板の上面および下面の主面から突出する導体バンプ、および2層の導電性ペーストバンプを導通部材として電気接続する4層配線を有するフレキシブル配線基板が形成される。
本実施形態のフレキシブル配線基板では、層間絶縁体層を挟んで2層以上の導体パターン層が積層・一体化され、これ等の導体パターン層間が導電性ペーストバンプにより電気的に接続される。また、導体パターンの最外層あるいは上記導電性ペーストバンプに接続する導体バンプが導体板のエッチング加工により形成され、この導体バンプはフレキシブル配線基板の主面から突出するようになっている。このために、本実施形態のフレキシブル配線基板は、上述したように半導体パッケージの微細化、高密度実装化等を容易にする新技術を提供する。
また、本実施形態のフレキシブル配線基板は、半導体デバイスの高性能化あるいは表示デバイスの高精細化に伴い多端子化、狭ピッチ化する外部接続用端子に容易に対応できる。そして、これ等の電子デバイスの通電検査において、そのプローブ用基板として極めて有用になる。
また、絶縁体層11が液晶ポリマーからなると、その比誘電率は3以下になり、静電正接は0.003以下になる。そして、フレキシブル配線基板10における配線は、数GHz〜数十GHz帯の高速デジタル信号の極めて優れた伝達・伝導特性を示す。このために、半導体デバイスの高速化にあって、その性能を低下させない高密度実装、正確な通電検査が可能になる。
本実施形態のフレキシブル配線基板の製造方法では、エッチング加工により最終的にフレキシブル配線基板の導体バンプとなる導体板が使用される。導体板をベースにして加工するために、非常に薄い樹脂シートが使用でき、フレキシブル配線基板における導体パターンの高密度化および薄層化と共にその基材の柔軟性が高くなっても、その高柔軟性に伴うハンドリング性の低下は防止される。さらに導電性ペーストバンプによる印刷バンプと、導体板のエッチングバンプの組み合わせによって、フレキシブル回路基板のような薄い基板でも素子のマウントに弾力性をもたせることができ、接続の信頼性を高めることができる。また、層間絶縁体層および配線層の積層・一体化の工程あるいは導電性ペーストバンプの形成工程での生産性は向上し、フレキシブル配線基板の低コスト化が可能になる。
(第2の実施形態)
次に、本発明の第2の実施形態にかかるフレキシブル配線基板について図5ないし図7を参照して説明する。この実施形態は、導体バンプが導電性ペーストバンプと共に導体パターン層間を電気接続する導通部材となる場合である。
次に、本発明の第2の実施形態にかかるフレキシブル配線基板について図5ないし図7を参照して説明する。この実施形態は、導体バンプが導電性ペーストバンプと共に導体パターン層間を電気接続する導通部材となる場合である。
図5に示すように、その一例のフレキシブル配線基板20は4層の導体パターン層を有する。その内層では、第1絶縁体層41を挟んで第1導体パターン42および第2導体パターン43が配設され、所定の第1導体パターン42と第2導体パターン43とが導電性ペーストバンプ54で接続している。この導電性ペーストバンプ54は第1絶縁体層41を貫挿している。
そして、フレキシブル配線基板20の外層では、第2絶縁体層44を挟んで下面に第3導体パターン45が配設され、第3絶縁体層46を挟んで上面に第4導体パターン47が配設されている。そして、所定の第3導体パターン45は第1導体バンプ48を通して所定の第1導体パターン42に接続し、所定の第4導体パターン47は第2導体バンプ49を通して所定の第2導体パターン43に接続している。第1導体バンプ48および第2導体バンプ49は、フレキシブル配線基板20の製造方法の説明において後述するように、導体板のエッチング加工により形成される。
ここで、所定の第1導体パターン42の一部は、導電性ペーストバンプ54および第2導体パターン43および第2導体バンプ49を介して所定の第4導体パターン47に電気接続する。所定の第2導体パターン43の一部は、導電性ペーストバンプ54および第1導体パターン42および第1導体バンプ48を介して所定の第3導体パターン45に電気接続する。そして、所定の第3導体パターン45および所定の第4導体パターン47は、第1導体バンプ48、第1導体パターン42、導電性ペーストバンプ54、第2導体パターン43および第2導体バンプ49を介して電気接続することができる。
なお、上記フレキシブル配線基板20において、必要に応じて第1絶縁体層41、第2絶縁体層44および第3絶縁体層46にスルーホール50が設けられる。そして、スルーホール50内が導通体50aにより導電化し、所定の第3導体パターン45および所定の第4導体パターン47が直接に電気接続してもよい。図5に示す例では、導通体50aは第3導体パターン45および第4導体パターン47と一体に形成されている。
次に、本発明の第2の実施形態にかかるフレキシブル配線基板の製造方法の一例について説明する。図6(a)に示すように、例えば25μm〜200μm厚さの第1導体板(例えばCu板)51上に所要のパターンを有するメッキレジスト52を形成する。そして、例えば電解メッキにより第1導体板51の露出する領域に金属バリア53および第1導体パターン42を積層して形成する。ここで、金属バリア53は厚さが0.5μm〜1μm程度の例えばNi層、Sn層からなり、第1導体パターン42は10μm〜50μm程度の厚さの例えばCu層からなる。そして、メッキレジスト52をアルカリ水溶液により剥離ないし溶解し除去して、図6(b)に示すように、第1導体パターン42が金属バリア53を介して第1導体板51主面の所定の領域に形成される。
次に、図6(c)に示すように、所定の第1導体パターン42上に第1の実施形態で説明したのと同様に円錐導電性ペースト54のバンプ付けをする。
また、図6(a)、(b)で説明したのと同様にして、第2導体板55の主面の所定の領域に金属バリア53を介して第2導体パターン43を形成する。そして、図6(d)に示すように、第2導体板55を裏返しにし、例えば厚さが15μm〜50μm程度の例えば液晶ポリマーからなる第1樹脂フィルム56と共にセットアップして位置決めする。
そして、上記第1導体板51、第1樹脂フィルム56および第2導体板55を第1の実施形態で説明したのと同様に熱プレスで熱圧着して接合一体化する。そして、図6(e)に示すように、円錐導電性ペースト54は、その頭部が圧潰する塑性変形と共にその組成変化が生じて導電性ペーストバンプになる。また、第1樹脂フィルム56は、その両面にそれぞれ第1導体パターン42および第2導体パターン43が金属バリア53と共に接合し、導電性ペーストバンプ54が貫挿した第1絶縁体層41となる。ここで、所定の第1導体パターン42と所定の第2導体パターン43は導電性ペーストバンプ54を通して電気接続する。
ここで、第1絶縁体層41、第1導体パターン42および第2導体パターン43が薄層化しても、第1導体板51により所要の硬度を付与できることから、フレキシブル配線基板の基材のハンドリング性を高くすることができる。このため、第1の実施形態で説明したように、特に図6(c)、(d)、(e)で示した円錐導電性ペースト54の形成あるいは熱プレスによる積層・一体化の工程において、その生産性は向上する。
次に、第1の実施形態で説明したのと同様にフォトリソグラフィとウェットエッチングにより第1導体板51と第2導体板55を選択エッチングする。そして、図7(a)に示すように、第1絶縁体層41の下面および上面にそれぞれに突出する第1導体バンプ48および第2導体バンプ49を形成する。これ等の導体バンプは、その断面が順テーパー形状の台形になり、それぞれ所定の第1導体パターン42および第2導体パターン43に金属バリア53を介して電気接続する。上記エッチングでは、第1導体バンプ48あるいは第2導体バンプ49が形成されない領域の第1導体パターン42あるいは第2導体パターン43は金属バリア53がエッチングストッパーとなり保護される。
次に、図7(b)に示すように、公知の真空ラミネート法により、未硬化状態にある熱硬化性の第2樹脂フィルム57および第2樹脂フィルム58を図7(a)に示した状態の第1絶縁体層41にそれぞれ積層・一体化する。この積層・一体化では、それぞれシート状支持部材(図示せず)を用いるとよい。このラミネートにおける温度は、未硬化状態にある第2樹脂フィルム57および第3樹脂フィルム58が硬化する所定の温度であり、第1絶縁体層41のガラス転移点あるいは融点より低い温度である。第2樹脂フィルム57および第3樹脂フィルム58は例えば味の素ファインテクノ社製のABFGX−13(商品名)のような熱硬化性樹脂である。そして、これ等のフィルムの厚さは15μm〜100μm程度である。
そして、図7(c)に示すように、第2樹脂フィルム57は、その上面に第1絶縁体層41、金属バリア53をもつ第1導体パターン42が接合し、第1導体バンプ48が貫挿した第2絶縁体層44になる。また、第3樹脂フィルム58は、その下面に第1絶縁体層41、金属バリア53をもつ第2導体パターン43が接合し、第2導体バンプ49が貫挿した第3絶縁体層46になる。
次に、図7(c)に示す状態において、第2絶縁体層44、第3絶縁体層46等の表面を清浄化する。ここで、第1導体バンプ48および第2導体バンプ49の表面の機械研磨、脱脂、酸洗等を行う。そして、必要に応じて、所定の領域において第1絶縁体層41、第2絶縁体層44および第3絶縁体層46を貫通するスルーホール50を例えばレーザ加工により形成する。その後にデスミア処理を施して、第1導体バンプ48および第2導体バンプ49の露出面およびスルーホール50の内壁を清浄にする。
次に、図7(d)に示すように、例えば無電解メッキ等により、第2絶縁体層44、第3絶縁体層46の表面、およびスルーホール50の内壁に被着する金属外層59を形成する。ここで、金属外層59の膜厚は10μ〜50μm程度に設定される。そして、フォトリソグラフィを用いた金属外層59の選択エッチングにより、図5で説明した外層となる第3導体パターン45、第4導体パターン47と、スルーホール50の内壁の導通体50aを形成する。その後は、第1の実施形態で説明したのと同様に、例えばAu等の無電解メッキにより、これ等の外層表面にメッキ層(図示せず)を形成する。このようにして、図5で示したようなフレキシブル配線基板20が作製される。
なお、第1導体板51上への第1導体パターン42の形成あるいは第2導体板55上への第2導体パターン43の形成では、第1の実施形態で説明したように3層構造のクラッド材を用いることができる。この場合もクラッド材の金属箔に対してフォトリソグラフィを用いた選択エッチングを行う。
また、第1導体パターン42と第1導体板51は互いに異なる金属材料であってもよい。同様に、第2導体パターン43と第2導体板55も互いに異なる金属材料であってよい。これ等の場合には、第1導体板51あるいは第2導体板55のウェットエッチングにおいてエッチングストッパーとしての金属バリア53は不要にすることができる。
図7(a)の状態にある基板において、第1導体バンプ48あるいは第2導体バンプ49上から樹脂フィルムと金属箔(銅箔)をこの順に積層し、熱プレスして積層・一体化する。バンプ48,49の上辺(バンプトップ)の位置に当たる積層された金属箔をエッチングにて除去後、前述のバンプトップ表面の清浄化を実施する。その後のパネル銅めっきによりバンプトップとの接続を実現する。これ等の金属箔および銅めっき皮膜をパターニングして第3導体パターン45および第4導体パターン47を形成することができる。このバンプトップの金属箔の除去後の清浄化と銅めっきはスルーホール穴あけ後の機械研磨、デスミアー工程と兼用されても良い。
第2の実施形態のフレキシブル配線基板は、第1の実施形態で説明したのと同様に、そのビルドアップによる多層化が種々に可能である。例えば、図5に説明したフレキシブル配線基板20の下面あるいは上面から図6(c)の状態の基材を例えば未硬化の熱硬化性樹脂を挟んで熱プレスにより積層・一体化する。そして、第1導体板51を導体バンプに加工する。その後、例えば図7(b)、(c)、(d)の工程を経て、多層のフレキシブル配線基板が形成される。
第2の実施形態では、第1の実施形態で説明したのと同様に、フレキシブル配線基板の製造工程において、その基材に対して所要の硬度を付与することができ、フレキシブル配線基板の生産性等が向上し、その低コスト化が可能になる。
また、導体パターンからなる複数の配線層間は、導電性ペーストバンプと導体バンプとにより交互に電気接続されるために、配線層の高い信頼性のもとに高密度配線のフレキシブル配線基板を製造することができる。これは、導電性ペーストバンプが絶縁体層のような基材の製造工程における熱膨張あるいは熱収縮から生じる熱応力の緩衝材として作用し、導体バンプが素材の熱変形を防止するように働くからである。
また、層間絶縁体層および配線層の薄層化と共に配線層の高密度化が容易になる。そして、例えばコンピューターのCPUクロックのようにGHz帯に達する高周波数化に対応した配線回路を有するフレキシブル配線基板が容易に提供できるようになる。
なお、便宜上、明細書においては「上面」および「下面」という文言を用いて説明した。「上面」と「下面」とは、互いに表裏の関係にあることを意味し、空間的な上下を意味するものではない。
以上、本発明の好適な実施形態について説明したが、上述した実施形態は本発明を限定するものでない。当業者にあっては、具体的な実施態様において本発明の技術思想および技術範囲から逸脱せずに種々の変形・変更を加えることが可能である。
第1の実施形態で説明した半導体パッケージ基板あるいはプローブ用基板に適用されるフレキシブル配線基板としては、第2の実施形態において図7(a)の構造のものを使用することができる。そして、最終の構造においては、第1絶縁体層41の下面と上面に突設する第1導体バンプ48および第2導体バンプ49を露出させ、第1導体パターン42および第2導体パターン43を覆うようにソルダーレジストが被着する。
また、導電性ペーストバンプとしては、フレキシブル配線基板の基材に形成されるビアホールあるいはスルーホールを例えばCuペーストのような導電性ペーストで充填したものであっても構わない。
10,10a,20…フレキシブル配線基板、11…絶縁体層(層間絶縁体層)、12,42…第1導体パターン、13,43…第2導体パターン、14,54…導電性ペーストバンプ、15…導体バンプ、16,53…金属バリア、17,33…ソルダーレジスト、18…メッキ層、21…導体板、22…金属バリア層、23…第1金属箔,24,25,28,29…エッチングレジスト、26,54…円錐導電性ペースト、27…第2金属箔、31…ダイランド(導体パターン)、32…ワイヤー接続ランド(導体パターン)、41…第1絶縁体層(層間絶縁体層)、44…第2絶縁体層(層間絶縁体層)、45…第3導体パターン、46…第3絶縁体層、47…第4導体パターン、48…第1導体バンプ、49…第2導体バンプ、50…スルーホール、50a…導通体、51…第1導体板、52…メッキレジスト、55…第2導体板、56…第1樹脂フィルム、57…第2樹脂フィルム、58…第3樹脂フィルム、59…金属外層
Claims (7)
- 層間絶縁体層を挟んで2層以上の導体パターンが積層・一体化され、前記導体パターンの層間が導電性ペーストバンプにより電気的に接続され、前記導体パターンの最外層あるいは前記導電性ペーストバンプに接続する導体バンプが導体板のエッチング加工により形成され、前記導体バンプがフレキシブル配線基板の主面から突出していることを特徴とするフレキシブル配線基板。
- 半導体パッケージの基板であって、前記導体バンプが前記半導体パッケージ基板の外部接続用バンプとなることを特徴とする請求項1に記載のフレキシブル配線基板。
- 電子デバイスの通電検査に用いるプローブ用基板であって、前記導体バンプが被検体の外部接続用端子に接触するプローブバンプになることを特徴とする請求項1に記載のフレキシブル配線基板。
- 層間絶縁体層を挟んで2層以上の導体パターンが積層・一体化され、前記導体パターンの層間が導電性ペーストバンプと導体板のエッチング加工により形成された導体バンプとにより電気的に接続されていることを特徴とするフレキシブル配線基板。
- 前記導体パターンの層間は、前記導電性ペーストバンプと導体板のエッチング加工により形成された前記導体バンプとにより交互に電気的に接続されていることを特徴とする請求項3に記載のフレキシブル配線基板。
- 導体板の表面に第1導体パターンを形成する工程と、
前記第1導体パターンの所定の領域に導電性ペーストバンプを形成する工程と、
前記導電性ペーストバンプ上から樹脂フィルムと金属箔をこの順に積層し加熱加圧して前記導電性ペーストバンプと前記導体層を接続する工程と、
前記導体層をパターニングして第2導体パターンを形成する工程と、
前記導体板をエッチング加工して導体バンプにする工程と、
を有することを特徴とするフレキシブル配線基板の製造方法。 - 第1導体板の表面に第1導体パターンを形成する工程と、
前記第1導体パターンの所定の領域に導電性ペーストバンプを形成する工程と、
第2導体板の表面に第2導体パターンを形成する工程と、
前記導電性ペーストバンプ上から樹脂フィルムと前記第2導体板をこの順に積層し加熱加圧して、前記導電性ペーストバンプと前記第2導体パターンを接続する工程と、
前記第1導体板および前記第2導体板をそれぞれにエッチング加工して第1導体バンプおよび第2導体バンプにする工程と、
を有することを特徴とするフレキシブル配線基板の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011232966A JP2013093366A (ja) | 2011-10-24 | 2011-10-24 | フレキシブル配線基板およびその製造方法 |
PCT/JP2012/005238 WO2013061500A1 (ja) | 2011-10-24 | 2012-08-21 | フレキシブル配線基板およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011232966A JP2013093366A (ja) | 2011-10-24 | 2011-10-24 | フレキシブル配線基板およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013093366A true JP2013093366A (ja) | 2013-05-16 |
Family
ID=48167358
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011232966A Pending JP2013093366A (ja) | 2011-10-24 | 2011-10-24 | フレキシブル配線基板およびその製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2013093366A (ja) |
WO (1) | WO2013061500A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014199886A1 (ja) * | 2013-06-12 | 2014-12-18 | 株式会社村田製作所 | 通信装置および電子機器 |
JP2015173239A (ja) * | 2014-02-24 | 2015-10-01 | 日立化成株式会社 | バンプ付き配線基板及びその製造方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI613781B (zh) * | 2015-12-11 | 2018-02-01 | I-Shou University | 中介層結構及其製造方法 |
JP2019078685A (ja) * | 2017-10-26 | 2019-05-23 | 株式会社ブイ・テクノロジー | Ledチップの検査方法、その検査装置及びledディスプレイの製造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05226430A (ja) * | 1992-02-10 | 1993-09-03 | Nitto Denko Corp | プローブカード構造体およびその製法 |
JP4024188B2 (ja) * | 2003-07-16 | 2007-12-19 | 大日本印刷株式会社 | 半導体チップ内蔵配線板の製造方法 |
JP5100989B2 (ja) * | 2005-08-01 | 2012-12-19 | 大日本印刷株式会社 | 部品内蔵配線板 |
-
2011
- 2011-10-24 JP JP2011232966A patent/JP2013093366A/ja active Pending
-
2012
- 2012-08-21 WO PCT/JP2012/005238 patent/WO2013061500A1/ja active Application Filing
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014199886A1 (ja) * | 2013-06-12 | 2014-12-18 | 株式会社村田製作所 | 通信装置および電子機器 |
JP2015173239A (ja) * | 2014-02-24 | 2015-10-01 | 日立化成株式会社 | バンプ付き配線基板及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2013061500A1 (ja) | 2013-05-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100595889B1 (ko) | 상하도전층의 도통부를 갖는 반도체장치 및 그 제조방법 | |
JP3670917B2 (ja) | 半導体装置及びその製造方法 | |
TWI436717B (zh) | 可內設功能元件之電路板及其製造方法 | |
JP4431123B2 (ja) | 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法 | |
US20060012048A1 (en) | Wiring substrate for mounting semiconductors, method of manufacturing the same, and semiconductor package | |
EP1763295A2 (en) | Electronic component embedded board and its manufacturing method | |
JP2005209689A (ja) | 半導体装置及びその製造方法 | |
JP4529978B2 (ja) | 配線基板、配線材料、及び銅張積層板、及び配線基板の製造方法 | |
JP2004343030A (ja) | 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール | |
JPWO2007126090A1 (ja) | 回路基板、電子デバイス装置及び回路基板の製造方法 | |
US20080128911A1 (en) | Semiconductor package and method for manufacturing the same | |
US11808787B2 (en) | Probe card testing device | |
US20160255717A1 (en) | Multilayer wiring board | |
JP2008270362A (ja) | 積層配線基板及びその製造方法 | |
JP5408602B2 (ja) | 多層配線基板 | |
WO2013061500A1 (ja) | フレキシブル配線基板およびその製造方法 | |
JP2006134912A (ja) | 半導体モジュールおよびその製造方法、ならびにフィルムインターポーザ | |
JP4870501B2 (ja) | 電子部品内蔵基板の製造方法 | |
JPH10335528A (ja) | 半導体パッケージおよび半導体パッケージの製造方法 | |
JP4324732B2 (ja) | 半導体装置の製造方法 | |
JP2009004813A (ja) | 半導体搭載用配線基板 | |
JP2009267267A (ja) | 電子部品搭載装置 | |
JP5285385B2 (ja) | 積層配線基板の製造方法 | |
JP4250844B2 (ja) | 半導体装置 | |
CN108305864B (zh) | 端子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20130214 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20130215 |