KR20180055007A - 표시 장치 및 이의 구동 방법 - Google Patents

표시 장치 및 이의 구동 방법 Download PDF

Info

Publication number
KR20180055007A
KR20180055007A KR1020160151993A KR20160151993A KR20180055007A KR 20180055007 A KR20180055007 A KR 20180055007A KR 1020160151993 A KR1020160151993 A KR 1020160151993A KR 20160151993 A KR20160151993 A KR 20160151993A KR 20180055007 A KR20180055007 A KR 20180055007A
Authority
KR
South Korea
Prior art keywords
data
clock signal
driving circuit
internal clock
data driving
Prior art date
Application number
KR1020160151993A
Other languages
English (en)
Other versions
KR102565385B1 (ko
Inventor
이효진
김지혜
전재현
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160151993A priority Critical patent/KR102565385B1/ko
Priority to US15/804,988 priority patent/US10504413B2/en
Publication of KR20180055007A publication Critical patent/KR20180055007A/ko
Application granted granted Critical
Publication of KR102565385B1 publication Critical patent/KR102565385B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0218—Addressing of scan or signal lines with collection of electrodes in groups for n-dimensional addressing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

표시 장치는 복수의 데이터 라인들 및 상기 복수의 데이터 라인들과 교차하는 복수의 스캔 라인들을 포함하는 표시 패널, 복수의 스캔 신호들을 상기 복수의 스캔 라인들에 순차적으로 출력하는 스캔 구동부, 복수의 제1 데이터 신호들을 복수의 제1 데이터 라인들에 순차적으로 출력하는 제1 데이터 구동회로 및 상기 제1 데이터 구동회로로부터 제공된 피드백 신호에 기초하여 상기 복수의 제1 데이터 신호들로부터 지연된 복수의 제2 데이터 신호들을 복수의 제2 데이터 라인들에 순차적으로 출력하는 제2 데이터 구동회로를 포함한다. 이에 따르면, 고해상도의 표시 패널을 구동하는 복수의 데이터 구동회로들의 전체 출력 채널들로부터 출력되는 데이터 신호를 순차적으로 출력할 수 있다. 이에 따라서, 고해상도에 따른 스캔 RC 지연에 대응하여 데이터 충전 마진을 향상시킬 수 있다.

Description

표시 장치 및 이의 구동 방법{DISPLAY APARATUS AND METHOD OF DRIVING THE SAME}
본 발명은 표시 장치 및 이의 구동 방법에 관한 것으로, 표시 품질을 개선하기 위한 표시 장치 및 이의 구동 방법에 관한 것이다.
최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시 장치들이 개발되고 있다. 평판 표시 장치로는 액정 표시 장치(Liquid Crystal Display LCD), 전계 방출 표시 장치(Field Emission Display FED), 플라즈마 표시 패널(Plasma Display Panel PDP) 및 유기 발광 표시 장치(Organic Light Emitting Display OLED) 등이 있다.
평판 표시 장치 중 유기 발광 표시 장치(OLED)는 전자와 정공의 재결합에 의하여 발광하는 유기발광 다이오드(Organic Light Emitting Display: OLED)를 이용하여 영상을 표시한다. 이러한 유기 발광 표시 장치는 빠른 응답속도를 가짐과 동시에 낮은 소비전력으로 구동되기 때문에 차세대 디스플레이로 각광받고 있다.
본 발명의 일 목적은 스캔 지연 보상을 위한 표시 장치를 제공하는 것이다.
본 발명의 다른 목적은 상기 표시 장치의 구동 방법을 제공하는 것이다.
상기 일 목적을 달성하기 위해, 본 발명의 실시예에 따른 표시 장치는 복수의 데이터 라인들 및 상기 복수의 데이터 라인들과 교차하는 복수의 스캔 라인들을 포함하는 표시 패널, 복수의 스캔 신호들을 상기 복수의 스캔 라인들에 순차적으로 출력하는 스캔 구동부, 복수의 제1 데이터 신호들을 복수의 제1 데이터 라인들에 순차적으로 출력하는 제1 데이터 구동회로 및 상기 제1 데이터 구동회로로부터 제공된 피드백 신호에 기초하여 상기 복수의 제1 데이터 신호들로부터 지연된 복수의 제2 데이터 신호들을 복수의 제2 데이터 라인들에 순차적으로 출력하는 제2 데이터 구동회로를 포함한다.
일 실시예에서, 상기 제1 및 제2 데이터 구동회로들 각각은 복수의 출력 채널들을 포함하고, 상기 복수의 출력 채널들 중 첫 번째 출력 채널의 출력 신호와 마지막 출력 채널의 출력 신호 사이의 지연 시간 정보를 상기 제1 및 제2 데이터 구동회로들에 각각 제공하는 타이밍 제어부를 더 포함할 수 있다.
일 실시예에서, 상기 제1 데이터 구동회로는 외부 클럭 신호를 복원하여 제1 내부 클럭 신호를 생성하고, 상기 제1 내부 클럭 신호 및 상기 지연 시간 정보에 기초하여 상기 복수의 제1 데이터 신호들을 순차적으로 출력하고, 상기 복수의 제1 데이터 신호들 중 마지막 제1 데이터 신호의 출력 타이밍에 대응하는 피드백 신호를 상기 제2 데이터 구동회로에 제공할 수 있다.
일 실시예에서, 상기 제2 데이터 구동회로는 외부 클럭 신호를 복원하고 복원된 클럭 신호를 상기 피드백 신호에 기초하여 지연한 제2 내부 클럭 신호를 생성하고, 상기 제2 내부 클럭 신호 및 상기 지연 시간 정보에 기초하여 상기 복수의 제2 데이터 신호들을 순차적으로 출력하고, 상기 복수의 제2 데이터 신호들 중 마지막 제2 데이터 신호의 출력 타이밍에 대응하는 출력 시간 정보를 피드백 신호로 출력할 수 있다.
일 실시예에서, 상기 제1 데이터 구동회로는 외부 클럭 신호를 복원하여 제1 내부 클럭 신호를 생성하고, 상기 제1 내부 클럭 신호 및 상기 지연 시간 정보에 기초하여 상기 복수의 제1 데이터 신호들을 순차적으로 출력하고, 상기 제1 내부 클럭 신호를 상기 지연 시간 정보에 기초하여 지연한 제2 내부 클럭 신호를 생성하고, 상기 제2 내부 클럭 신호를 상기 피드백 신호로 상기 제2 데이터 구동회로에 제공할 수 있다.
일 실시예에서, 상기 제2 데이터 구동회로는 상기 제2 내부 클럭 신호 및 상기 지연 시간 정보에 기초하여 상기 복수의 제2 데이터 신호들을 순차적으로 출력하고, 상기 제2 내부 클럭 신호를 상기 지연 시간 정보에 기초하여 지연한 제3 내부 클럭 신호를 생성하고, 상기 제3 내부 클럭 신호를 상기 피드백 신호로 출력할 수 있다.
일 실시예에서, 상기 제1 및 제2 데이터 구동회로들 각각은 내부 클럭 신호를 생성하는 클럭 생성부 및 영상 데이터를 아날로그 전압인 데이터 신호로 변환하는 데이터 처리부를 포함할 수 있다.
일 실시예에서, 제1 데이터 구동회로의 복수의 출력 채널들 중 마지막 출력 채널은 상기 제2 데이터 구동회로의 복수의 출력 채널들 중 첫 번째 출력 채널과 동일한 출력 타이밍을 가질 수 있다.
상기 일 목적을 달성하기 위해, 본 발명의 실시예에 따른 복수의 데이터 라인들 및 상기 복수의 데이터 라인들과 교차하는 복수의 스캔 라인들을 포함하는 표시 장치의 구동 방법은 상기 복수의 스캔 라인들에 스캔 신호를 출력하는 단계, 제1 데이터 구동회로를 통해 복수의 제1 데이터 라인들에 복수의 제1 데이터 신호들을 순차적으로 출력하는 단계, 및 제2 데이터 구동회로를 통해 복수의 제2 데이터 라인들에 상기 제1 데이터 구동회로로부터 제공된 피드백 신호에 기초하여 상기 복수의 제1 데이터 신호들로부터 지연된 복수의 제2 데이터 신호들을 순차적으로 출력하는 단계를 포함한다.
일 실시예에서, 상기 제1 및 제2 데이터 구동회로들 각각은 복수의 출력 채널들을 포함하고, 상기 복수의 출력 채널들 중 첫 번째 출력 채널의 출력 신호와 마지막 출력 채널의 출력 신호 사이의 지연 시간 정보를 상기 제1 및 제2 데이터 구동회로들에 각각 제공하는 단계를 더 포함할 수 있다.
일 실시예에서, 외부 클럭 신호를 복원하여 상기 제1 데이터 구동회로의 제1 내부 클럭 신호를 생성하고, 상기 제1 내부 클럭 신호 및 상기 지연 시간 정보에 기초하여 상기 복수의 제1 데이터 신호들을 순차적으로 출력하고, 상기 복수의 제1 데이터 신호들 중 마지막 제1 데이터 신호의 출력 타이밍에 대응하는 피드백 신호를 상기 제2 데이터 구동회로에 제공할 수 있다.
일 실시예에서, 외부 클럭 신호를 복원하고 복원된 클럭 신호를 상기 피드백 신호에 기초하여 지연한 상기 제2 데이터 구동회로의 제2 내부 클럭 신호를 생성하고, 상기 제2 내부 클럭 신호 및 상기 지연 시간 정보에 기초하여 상기 복수의 제2 데이터 신호들을 순차적으로 출력하고, 상기 복수의 제2 데이터 신호들 중 마지막 제2 데이터 신호의 출력 타이밍에 대응하는 출력 시간 정보를 피드백 신호로 출력할 수 있다.
일 실시예에서, 외부 클럭 신호를 복원하여 상기 제1 데이터 구동회로의 제1 내부 클럭 신호를 생성하고, 상기 제1 내부 클럭 신호 및 상기 지연 시간 정보에 기초하여 상기 복수의 제1 데이터 신호들을 순차적으로 출력하고, 상기 제1 내부 클럭 신호를 상기 지연 시간 정보에 기초하여 지연한 제2 내부 클럭 신호를 생성하고, 상기 제2 내부 클럭 신호를 상기 피드백 신호로 상기 제2 데이터 구동회로에 제공할 수 있다.
일 실시예에서, 상기 제2 내부 클럭 신호 및 상기 지연 시간 정보에 기초하여 상기 복수의 제2 데이터 신호들을 순차적으로 출력하고, 상기 제2 내부 클럭 신호를 상기 지연 시간 정보에 기초하여 지연한 제3 내부 클럭 신호를 생성하고, 상기 제3 내부 클럭 신호를 상기 피드백 신호로 출력할 수 있다.
일 실시예에서, 상기 제1 데이터 구동회로의 복수의 출력 채널들 중 마지막 출력 채널은 상기 제2 데이터 구동회로의 복수의 출력 채널들 중 첫 번째 출력 채널과 동일한 출력 타이밍을 가질 수 있다.
상기와 같은 본 발명의 실시예들에 따르면, 고해상도의 표시 패널을 구동하는 복수의 데이터 구동회로들의 전체 출력 채널들로부터 출력되는 데이터 신호를 순차적으로 출력할 수 있다. 이에 따라서, 고해상도에 따른 스캔 RC 지연에 대응하여 데이터 충전 마진을 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 블록도이다.
도 2는 본 발명의 일 실시예에 따른 데이터 구동회로에 대한 블록도이다.
도 3은 본 발명의 일 실시예에 따른 복수의 데이터 구동회로들에 대한 블록도이다.
도 4는 본 발명의 일 실시예에 따른 표시 장치의 구동 방법을 설명하기 위한 파형도이다.
도 5는 본 발명의 일 실시예에 따른 데이터 구동회로에 대한 블록도이다.
도 6은 본 발명의 일 실시예에 따른 복수의 데이터 구동회로들에 대한 블록도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 블록도이다.
도 1을 참조하면, 상기 표시 장치는 표시 패널(100), 타이밍 제어부(200), 데이터 구동부(300) 및 스캔 구동부(400)를 포함한다.
상기 표시 패널(100)은 영상을 표시하는 표시 영역(DA) 및 상기 표시 영역(DA)을 둘러싸는 주변 영역(PA)을 포함한다.
상기 표시 패널(100)은 상기 표시 영역(DA)에 배치된 복수의 데이터 라인들(DL1,..,DLN), 복수의 스캔 라인들(SL1,.., SLM) 및 복수의 화소들(P)을 포함한다. 여기서, N 및 M 은 자연수이다.
상기 데이터 라인들(DL1,..,DLN)은 상기 제2 방향(DD2)으로 연장되고 상기 제1 방향(DD1)으로 배열된다. 상기 데이터 라인들(DL1,..,DLN)은 데이터 신호를 상기 화소들(P)에 전달한다.
상기 스캔 라인들(SL1,.., SLM)은 제1 방향(DD1)으로 연장되고 상기 제1 방향(DD1)과 교차하는 제2 방향(DD2)으로 배열된다. 상기 스캔 라인들(SL1,.., SLM)은 순차적으로 스캔 신호를 상기 화소들(P)에 전달한다.
상기 화소(P)는 화소 회로를 포함하고, 상기 화소 회로는 복수의 트랜지스터들, 표시 소자 및 스토리지 커패시터를 포함한다. 상기 복수의 트랜지스터들은 데이터 라인 및 스캔 라인에 연결되고, 상기 표시 소자는 상기 복수의 트랜지스터들과 전기적으로 연결되고, 상기 스토리지 커패시터는 상기 표시 소자와 전기적으로 연결된다. 상기 표시 소자는 액정 커패시터 및 유기 발광 다이오드를 포함할 수 있다.
상기 타이밍 제어부(200)는 외부 영상 장치로부터 영상 데이터 및 동기신호를 수신한다. 상기 타이밍 제어부(200)는 상기 영상 데이터를 상기 데이터 구동부(300)에 제공한다. 상기 타이밍 제어부(200)는 상기 동기신호를 이용하여 상기 데이터 구동부(300)를 구동하기 위한 데이터 제어 신호 및 상기 스캔 구동부(400)를 구동하기 위한 스캔 제어 신호를 생성한다. 상기 데이터 제어 신호는 외부 클럭 신호 및 지연 시간 정보(LDS)를 포함할 수 있다. 상기 외부 클럭 신호(CLK)는 상기 데이터 구동부(300)의 구동을 제어하는 메인 클럭 신호이다. 상기 지연 시간 정보(LDS)는 스캔 라인에 인가된 스캔 신호의 RC 지연에 기초하여 산출된 데이터 구동회로의 첫 번째 출력 채널의 출력 신호와 마지막 출력 채널의 출력 신호 사이의 지연 차이 정보이다.
상기 데이터 구동부(300)는 복수의 데이터 구동회로들(310, 320, 330, 340)을 포함한다.
RC 지연 보상 모드가 ON 상태인 경우 상기 데이터 구동부(300)는 스캔 신호의 RC 지연에 따른 데이터 충전 마진을 증가시키기 위해 복수의 출력 채널들로부터 출력되는 데이터 신호들을 스캔 라인의 연장 방향을 따라 순차적으로 지연하여 출력한다.
한편, RC 지연 보상 모드가 OFF 상태인 경우 상기 데이터 구동부(300)의 복수의 출력 채널들로부터 출력되는 데이터 신호들을 실질적으로 동일한 타이밍에 출력한다.
상기 RC 지연 보상 모드가 ON 상태인 경우, 상기 복수의 데이터 구동회로들(310, 320, 330, 340)은 상기 타이밍 제어부(200)로부터 지연 시간 정보(LDS)를 수신한다. 상기 복수의 데이터 구동회로들(310, 320, 330, 340) 각각은 복수의 출력 채널들을 통해 복수의 데이터 신호들을 순차적으로 출력한다. 또한, 이전 데이터 구동회로부터 제공된 피드백 신호에 기초하여 이전 데이터 구동회로로부터 출력된 복수의 데이터 신호들 보다 지연된 복수의 데이터 신호들을 순차적으로 출력한다.
따라서, 상기 복수의 데이터 구동회로들(310, 320, 330, 340)은 전체 제1 내지 제N 데이터 라인들(DL1,.., DLN)에 순차적으로 데이터 신호를 출력한다. 이에 따라서 스캔 신호의 RC 지연 증가에 따른 데이터 충전 마진을 증가시킬 수 있다.
상기 스캔 구동부(400)는 상기 타이밍 제어부(200)로부터 제공된 상기 스캔 제어 신호에 기초하여 복수의 스캔 신호들을 생성하고, 상기 복수의 스캔 신호들을 상기 복수의 스캔 라인들(SL1,.., SLM)에 순차적으로 제공한다.
본 발명의 실시예에 따르면, 복수의 데이터 구동회로들에 의해 표시 패널의 데이터 라인들이 구동되는 경우, 상기 스캔 라인에 인가된 상기 스캔 신호의 RC 지연에 대응하여 순차적으로 지연된 데이터 신호를 상기 데이터 라인들에 인가함으로써 데이터 충전 마진을 증가시킬 수 있다.
도 2는 본 발명의 일 실시예에 따른 데이터 구동회로에 대한 블록도이다.
도 1 및 도 2를 참조하면, 상기 데이터 구동부(300)는 복수의 데이터 구동회로들을 포함한다.
상기 데이터 구동회로(DC_a)는 클럭 생성부(301) 및 데이터 처리부(303)를 포함한다.
상기 데이터 구동회로(DC_a)는 타이밍 제어부(200)로부터 설정 인터페이스 방식에 따라서 영상 데이터(DATA), 외부 동기 신호(CLK_E) 및 지연 시간 정보(LDS)를 수신할 수 있다. 상기 인터페이스 방식은 LVDS 방식일 수 있다. 이하에서는 상기 외부 동기 신호를 "외부 클럭 신호"로 명칭한다. 상기 지연 시간 정보(LDS)는 상기 타이밍 제어부(200)로부터 제공된 설정된 지연 시간이다.
상기 데이터 구동회로(DC_a)가 복수의 데이터 구동회로들 중 첫 번째 데이터 구동회로인 경우, 상기 데이터 구동회로(DC_a)는 타이밍 제어부(200)로부터 영상 데이터(DATA), 외부 클럭 신호(CLK_E) 및 지연 시간 정보(LDS)를 수신한다. 상기 데이터 구동회로(DC_a)는 이전 데이터 구동회로로부터 피드백 신호인 출력 시간 정보(OPS_(a-1))를 수신하지 않는다(a는 자연수).
상기 클럭 생성부(301)는 상기 외부 클럭 신호(CLK_E)를 복원하여 내부 클럭 신호(CLK_a)를 생성한다.
상기 데이터 처리부(303)는 상기 영상 데이터(DATA)를 아날로그 전압인 데이터 신호로 변환한다.
상기 데이터 처리부(303)는 상기 내부 클럭 신호(CLK_a) 및 상기 지연 시간 정보(LDS)에 기초하여 상기 복수의 데이터 신호들(D1, D2, D3,.., Dn-2, Dn-1, Dn)의 출력 타이밍들을 결정한다.
상기 데이터 처리부(303)는 결정된 상기 출력 타이밍에 복수의 데이터 신호들(D1, D2, D3,.., Dn-2, Dn-1, Dn)을 복수의 출력 채널들(CH1, CH2, CH3,.., CHn-2, CHn-1, CHn)과 연결된 복수의 데이터 라인들에 순차적으로 출력한다.
예를 들면, 상기 지연 시간 정보(LDS)에 대응하는 지연 시간을 상기 출력 채널 수만큼 시분할하여 상기 복수의 데이터 신호들(D1, D2, D3,.., Dn-2, Dn-1, Dn)을 순차적으로 출력한다.
상기 데이터 구동회로(DC_a)는 마지막 제n 출력 채널의 출력 타이밍에 대응하는 출력 시간 정보(OPS_a)를 생성하고, 상기 출력 시간 정보(OPS_a)를 다음 데이터 구동회로에 제공한다.
한편, 상기 데이터 구동회로(DC_a)가 상기 첫 번째 데이터 구동회로를 제외한 나머지 데이터 구동회로인 경우, 상기 데이터 구동회로(DC_a)는 타이밍 제어부(200)로부터 영상 데이터(DATA), 외부 클럭 신호(CLK_E) 및 지연 시간 정보(LDS)를 수신한다. 또한, 상기 데이터 구동회로(DC_a)는 이전 데이터 구동회로로부터 피드백 신호인 상기 출력 시간 정보(OPS_(a-1))를 수신한다. 상기 출력 시간 정보(OPS_(a-1))는 이전 데이터 구동회로의 마지막 출력 채널의 출력 타이밍에 대응하는 지연 시간이다.
상기 클럭 생성부(301)는 상기 외부 클럭 신호(CLK_E)를 복원하고, 복원된 클럭 신호에 대해 상기 출력 시간 정보(OPS_(a-1))에 기초하여 지연된 내부 클럭 신호(CLK_a)를 생성한다.
상기 데이터 처리부(303)는 상기 영상 데이터(DATA)를 아날로그 전압인 데이터 신호로 변환한다.
상기 데이터 처리부(303)는 상기 내부 클럭 신호(CLK_a) 및 상기 지연 시간 정보(LDS)에 기초하여 상기 복수의 데이터 신호들(D1, D2, D3,.., Dn-2, Dn-1, Dn)의 출력 타이밍들을 결정한다.
상기 데이터 처리부(303)는 결정된 상기 출력 타이밍에 복수의 데이터 신호들(D1, D2, D3,.., Dn-2, Dn-1, Dn)을 복수의 출력 채널들(CH1, CH2, CH3,.., CHn-2, CHn-1, CHn)과 연결된 복수의 데이터 라인들에 순차적으로 출력한다.
예를 들면, 상기 지연 시간 정보(LDS)에 대응하는 지연 시간을 상기 출력 채널 수만큼 시분할하여 상기 복수의 데이터 신호들(D1, D2, D3,.., Dn-2, Dn-1, Dn)을 순차적으로 출력한다.
상기 데이터 구동회로(DC_a)는 마지막 제n 출력 채널의 출력 타이밍에 대응하는 출력 시간 정보(OPS_a)를 생성하고, 상기 출력 시간 정보(OPS_a)를 다음 데이터 구동회로에 제공한다.
도 3은 본 발명의 일 실시예에 따른 복수의 데이터 구동회로들에 대한 블록도이다. 도 4는 본 발명의 일 실시예에 따른 표시 장치의 구동 방법을 설명하기 위한 파형도이다.
도 3 및 도 4를 참조하면, 표시 장치는 복수의 데이터 구동회로들(DC_1, DC_2,.., DC_(K-1), DC_K)을 포함한다(K는 자연수).
RC 지연 보상 모드가 OFF 상태이면, 상기 복수의 데이터 구동회로들(DC_1, DC_2,.., DC_(K-1), DC_K)은 타이밍 제어부로부터 영상 데이터(DATA) 및 외부 클럭 신호(CLK_E)를 각각 수신한다.
상기 복수의 데이터 구동회로들(DC_1, DC_2,.., DC_(K-1), DC_K) 각각은 외부 클럭 신호(CLK_E)를 복원한 내부 클럭 신호들을 생성하고 상기 내부 클럭 신호에 기초하여 복수의 데이터 신호들을 실질적으로 동일한 타이밍에 출력한다.
상기 RC 지연 보상 모드가 ON 상태이면, 상기 복수의 데이터 구동회로들(DC_1, DC_2,.., DC_(K-1), DC_K)은 타이밍 제어부로부터 영상 데이터(DATA), 외부 클럭 신호(CLK_E) 및 지연 시간 정보(LDS)를 각각 수신한다.
제1 데이터 구동회로(DC_1)는 타이밍 제어부로부터 제1 영상 데이터(DATA_1), 외부 클럭 신호(CLK_E) 및 지연 시간 정보(LDS)를 수신한다.
상기 제1 데이터 구동회로(DC_1)는 상기 외부 클럭 신호(CLK_E)를 복원하여 제1 내부 클럭 신호(CLK_1)를 생성한다. 상기 제1 데이터 구동회로(DC_1)는 상기 제1 영상 데이터(DATA_1)를 아날로그 전압인 복수의 제1 데이터 신호들(1D1,.., 1Dn)로 변환한다.
상기 제1 데이터 구동회로(DC_1)는 상기 제1 내부 클럭 신호(CLK_1) 및 상기 지연 시간 정보(LDS)에 기초하여 상기 복수의 제1 데이터 신호들(1D1,.., 1Dn)의 출력 타이밍들을 결정한다.
상기 제1 데이터 구동회로(DC_1)는 결정된 상기 출력 타이밍에 복수의 제1 데이터 신호들(1D1,.., 1Dn)을 복수의 제1 출력 채널들(CH1,.., CHn)과 연결된 복수의 제1 데이터 라인들에 순차적으로 출력한다.
상기 제1 데이터 구동회로(DC_1)는 마지막 제n 출력 채널(CHn)의 출력 타이밍에 대응하는 제1 출력 시간 정보(OPS_1)를 생성하고, 상기 제1 출력 시간 정보(OPS_1)를 다음 데이터 구동회로인 제2 데이터 구동회로(DC_2)에 제공한다.
제2 데이터 구동회로(DC_2)는 상기 타이밍 제어부로부터 제2 영상 데이터(DATA_2), 외부 클럭 신호(CLK_E) 및 지연 시간 정보(LDS)를 수신한다. 또한, 제2 데이터 구동회로(DC_2)는 상기 제1 출력 시간 정보(OPS_1)를 수신한다.
상기 제2 데이터 구동회로(DC_2)는 상기 외부 클럭 신호(CLK_E)를 복원하고 상기 복원된 클럭 신호를 제1 출력 시간 정보(OPS_1)에 기초하여 지연된 제2 내부 클럭 신호(CLK_2)를 생성한다. 상기 제2 데이터 구동회로(DC_2)는 상기 제2 영상 데이터(DATA_2)를 아날로그 전압인 복수의 제2 데이터 신호들(2D1,.., 2Dn)로 변환한다.
상기 제2 데이터 구동회로(DC_2)는 상기 제2 내부 클럭 신호(CLK_2) 및 상기 지연 시간 정보(LDS)에 기초하여 상기 복수의 제2 데이터 신호들(2D1,.., 2Dn)의 출력 타이밍들을 결정한다.
상기 제2 데이터 구동회로(DC_2)는 결정된 상기 출력 타이밍에 복수의 제2 데이터 신호들(2D1,.., 2Dn)을 복수의 제2 출력 채널들(CH1,.., CHn)과 연결된 복수의 제2 데이터 라인들에 순차적으로 출력한다.
상기 제2 데이터 구동회로(DC_2)는 마지막 제n 출력 채널(CHn)의 출력 타이밍에 대응하는 제2 출력 시간 정보(OPS_2)를 생성하고, 상기 제2 출력 시간 정보(OPS_2)를 다음 데이터 구동회로인 제3 데이터 구동회로에 제공한다.
이와 같은 방식으로, 제K 데이터 구동회로(DC_K)는 상기 타이밍 제어부로부터 제K 영상 데이터(DATA_K), 외부 클럭 신호(CLK_E) 및 지연 시간 정보(LDS)를 수신한다. 또한, 제2 데이터 구동회로(DC_2)는 상기 제(K-1) 출력 시간 정보(OPS_(K-1))를 수신한다. 상기 제(K-1) 출력 시간 정보(OPS_(K-1))는 상기 제(K-1) 데이터 구동회로(DC_(K-1))는 마지막 제n 출력 채널(CHn)의 출력 타이밍에 대응한다.
상기 제K 데이터 구동회로(DC_K)는 상기 외부 클럭 신호(CLK_E)를 복원하고 상기 복원된 클럭 신호를 제(K-1) 출력 시간 정보(OPS_(K-1))에 기초하여 지연된 제K 내부 클럭 신호(CLK_K)를 생성한다. 상기 제K 데이터 구동회로(DC_K)는 상기 제K 영상 데이터(DATA_K)를 아날로그 전압인 복수의 제K 데이터 신호들(KD1,.., KDn)로 변환한다.
상기 제K 데이터 구동회로(DC_K)는 상기 제K 내부 클럭 신호(CLK_K) 및 상기 지연 시간 정보(LDS)에 기초하여 상기 복수의 제K 데이터 신호들(KD1,.., KDn)의 출력 타이밍들을 결정한다.
상기 제K 데이터 구동회로(DC_K)는 결정된 상기 출력 타이밍에 복수의 제K 데이터 신호들(KD1,.., KDn)을 복수의 제K 출력 채널들(CH1,.., CHn)과 연결된 복수의 제K 데이터 라인들과 순차적으로 출력한다.
본 실시예에 따르면, 데이터 구동회로의 복수의 출력 채널들 중 마지막 출력 채널은 다음 데이터 구동회로의 복수의 출력 채널들 중 첫 번째 출력 채널과 동일한 출력 타이밍을 가질 수 있다.
이에 한정하지 않고 도시되지 않았으나, 데이터 구동회로의 복수의 출력 채널들 중 첫 번째 출력 채널의 출력 타이밍은 이전 데이터 구동회로의 복수의 출력 채널들 중 마지막 출력 채널의 출력 타이밍 보다 지연될 수 있다.
본 실시예에 따르면, 고해상도의 표시 패널을 구동하는 복수의 데이터 구동회로들의 전체 출력 채널들로부터 출력되는 데이터 신호를 순차적으로 출력할 수 있다. 이에 따라서, 고해상도에 따른 스캔 RC 지연에 대응하여 데이터 충전 마진을 향상시킬 수 있다.
도 5는 본 발명의 일 실시예에 따른 데이터 구동회로에 대한 블록도이다.
도 1 및 도 5를 참조하면, 본 실시예에 따른 데이터 구동회로(DC_a)는 클럭 생성부(301) 및 데이터 처리부(303)를 포함한다.
상기 데이터 구동회로(DC_a)는 타이밍 제어부(200)로부터 설정 인터페이스 방식 영상 데이터(DATA), 외부 클럭 신호(CLK_E) 및 지연 시간 정보(LDS)를 수신한다. 상기 인터페이스 방식은 LVDS 방식일 수 있다. 상기 지연 시간 정보(LDS)는 상기 타이밍 제어부(200)로부터 제공된 설정된 지연 시간이다.
상기 데이터 구동회로(DC_a)가 복수의 데이터 구동회로들 중 첫 번째 데이터 구동회로인 경우, 상기 데이터 구동회로(DC_a)는 타이밍 제어부(200)로부터 영상 데이터(DATA), 외부 클럭 신호(CLK_E) 및 지연 시간 정보(LDS)를 수신한다. 상기 데이터 구동회로(DC_a)가 첫 번째 구동회로인 경우 이전 데이터 구동회로가 없으므로 이전 데이터 구동회로로부터 피드백 신호인 내부 클럭 신호(CLK_(N))는 수신되지 않는다.
구체적으로 상기 데이터 구동회로(DC_a)는 상기 외부 클럭 신호(CLK_E)를 복원하여 내부 클럭 신호(CLK_a)를 생성한다.
상기 데이터 처리부(303)는 상기 영상 데이터(DATA)를 아날로그 전압인 데이터 신호로 변환한다.
상기 데이터 처리부(303)는 상기 내부 클럭 신호(CLK_a) 및 상기 지연 시간 정보(LDS)에 기초하여 상기 복수의 데이터 신호들(D1, D2, D3,.., Dn-2, Dn-1, Dn)의 출력 타이밍들을 결정한다.
상기 데이터 처리부(303)는 결정된 상기 출력 타이밍에 복수의 데이터 신호들(D1, D2, D3,.., Dn-2, Dn-1, Dn)을 복수의 출력 채널들(CH1, CH2, CH3,.., CHn-2, CHn-1, CHn)과 연결된 복수의 데이터 라인들에 순차적으로 출력한다.
예를 들면, 상기 지연 시간 정보(LDS)에 대응하는 지연 시간을 상기 출력 채널 수만큼 시분할하여 상기 복수의 데이터 신호들(D1, D2, D3,.., Dn-2, Dn-1, Dn)을 순차적으로 출력한다.
상기 클럭 생성부(301)는 상기 내부 클럭 신호(CLK_a)을 상기 지연 시간 정보(LDS)에 기초하여 설정 시간만큼 지연시킨 다음 데이터 구동회로의 내부 클럭 신호(CLK_(a+1))를 생성한다. 상기 클럭 생성부(301)는 상기 내부 클럭 신호(CLK_(a+1))를 다음 데이터 구동회로에 제공한다.
한편, 상기 데이터 구동회로(DC_a)가 상기 첫 번째 데이터 구동회로를 제외한 나머지 데이터 구동회로인 경우, 상기 데이터 구동회로(DC_a)는 타이밍 제어부(200)로부터 영상 데이터(DATA), 외부 클럭 신호(CLK_E) 및 지연 시간 정보(LDS)를 수신한다. 또한, 상기 데이터 구동회로(DC_a)는 이전 데이터 구동회로로부터 피드백 신호인 내부 클럭 신호(CLK_a)를 수신한다. 상기 내부 클럭 신호(CLK_a)는 데이터 구동회로(DC_a)를 구동하기 위한 메인 클럭 신호이다.
상기 데이터 처리부(303)는 상기 영상 데이터(DATA)를 아날로그 전압인 데이터 신호로 변환한다.
상기 데이터 처리부(303)는 상기 내부 클럭 신호(CLK_a) 및 상기 지연 시간 정보(LDS)에 기초하여 상기 복수의 데이터 신호들(D1, D2, D3,.., Dn-2, Dn-1, Dn)의 출력 타이밍들을 결정한다.
상기 데이터 처리부(303)는 결정된 상기 출력 타이밍에 복수의 데이터 신호들(D1, D2, D3,.., Dn-2, Dn-1, Dn)을 복수의 출력 채널들(CH1, CH2, CH3,.., CHn-2, CHn-1, CHn)과 연결된 복수의 데이터 라인들에 순차적으로 출력한다.
예를 들면, 상기 지연 시간 정보(LDS)에 대응하는 지연 시간을 상기 출력 채널 수만큼 시분할하여 상기 복수의 데이터 신호들(D1, D2, D3,.., Dn-2, Dn-1, Dn)을 순차적으로 출력한다.
상기 클럭 생성부(301)는 상기 내부 클럭 신호(CLK_a)을 상기 지연 시간 정보(LDS)에 기초하여 설정 시간만큼 지연시킨 다음 데이터 구동회로의 내부 클럭 신호(CLK_(a+1))를 생성한다. 상기 클럭 생성부(301)는 상기 내부 클럭 신호(CLK_(a+1))를 다음 데이터 구동회로에 제공한다.
도 6은 본 발명의 일 실시예에 따른 복수의 데이터 구동회로들에 대한 블록도이다.
도 4 및 도 6을 참조하면, 표시 장치는 복수의 데이터 구동회로들(DC_1, DC_2,.., DC_(K-1), DC_K)을 포함한다(K는 자연수).
RC 지연 보상 모드가 OFF 상태이면, 상기 복수의 데이터 구동회로들(DC_1, DC_2,.., DC_(K-1), DC_K)은 타이밍 제어부로부터 영상 데이터(DATA) 및 외부 클럭 신호(CLK_E)를 각각 수신한다.
상기 복수의 데이터 구동회로들(DC_1, DC_2,.., DC_(K-1), DC_K) 각각은 외부 클럭 신호(CLK_E)를 복원한 내부 클럭 신호들을 생성하고 상기 내부 클럭 신호에 기초하여 복수의 데이터 신호들을 실질적으로 동일한 타이밍에 출력한다.
상기 RC 지연 보상 모드가 ON 상태이면, 상기 복수의 데이터 구동회로들(DC_1, DC_2,.., DC_(K-1), DC_K)은 타이밍 제어부로부터 영상 데이터(DATA), 외부 클럭 신호(CLK_E) 및 지연 시간 정보(LDS)를 각각 수신한다.
상기 제1 데이터 구동회로(DC_1)는 상기 외부 클럭 신호(CLK_E)를 복원하여 제1 내부 클럭 신호(CLK_1)를 생성한다. 상기 제1 데이터 구동회로(DC_1)는 상기 제1 영상 데이터(DATA_1)를 아날로그 전압인 복수의 제1 데이터 신호들(1D1,.., 1Dn)로 변환한다.
상기 제1 데이터 구동회로(DC_1)는 상기 제1 내부 클럭 신호(CLK_1) 및 상기 지연 시간 정보(LDS)에 기초하여 상기 복수의 제1 데이터 신호들(1D1,.., 1Dn)의 출력 타이밍들을 결정한다.
상기 제1 데이터 구동회로(DC_1)는 결정된 상기 출력 타이밍에 복수의 제1 데이터 신호들(1D1,.., 1Dn)을 복수의 제1 출력 채널들(CH1,.., CHn)과 연결된 복수의 제1 데이터 라인들에 순차적으로 출력한다.
상기 클럭 생성부(301)는 상기 내부 클럭 신호(CLK_a)을 상기 지연 시간 정보(LDS)에 기초하여 설정 시간만큼 지연시킨 제2 데이터 구동회로의 내부 클럭 신호(CLK_2)를 생성한다. 상기 클럭 생성부(301)는 상기 내부 클럭 신호(CLK_2)를 제2 데이터 구동회로에 제공한다.
상기 제2 데이터 구동회로(DC_2)는 타이밍 제어부로부터 영상 데이터(DATA), 외부 클럭 신호(CLK_E) 및 지연 시간 정보(LDS)를 수신한다. 또한, 상기 제2 데이터 구동회로(DC_2)는 상기 제1 데이터 구동회(DC1)로부터 제2 내부 클럭 신호(CLK_2)를 수신한다.
상기 데이터 처리부(303)는 상기 영상 데이터(DATA)를 아날로그 전압인 데이터 신호로 변환한다.
상기 데이터 처리부(303)는 상기 제2 내부 클럭 신호(CLK_2) 및 상기 지연 시간 정보(LDS)에 기초하여 상기 복수의 데이터 신호들(D1, D2, D3,.., Dn-2, Dn-1, Dn)의 출력 타이밍들을 결정한다.
상기 데이터 처리부(303)는 결정된 상기 출력 타이밍에 복수의 데이터 신호들(D1, D2, D3,.., Dn-2, Dn-1, Dn)을 복수의 제2 출력 채널들(CH1, CH2, CH3,.., CHn-2, CHn-1, CHn)과 연결된 복수의 제2 데이터 라인들에 순차적으로 출력한다.
예를 들면, 상기 지연 시간 정보(LDS)에 대응하는 지연 시간을 상기 출력 채널 수만큼 시분할하여 상기 복수의 데이터 신호들(D1, D2, D3,.., Dn-2, Dn-1, Dn)을 순차적으로 출력한다.
상기 클럭 생성부(301)는 상기 제2 내부 클럭 신호(CLK_2)를 상기 지연 시간 정보(LDS)에 기초하여 설정 시간만큼 지연시킨 제3 데이터 구동회로(DC_3)의 제3 내부 클럭 신호(CLK_3)를 생성한다. 상기 클럭 생성부(301)는 상기 제3 내부 클럭 신호(CLK_3)를 제3 데이터 구동회로(DC_3)에 제공한다.
이와 같은 방식으로, 제K 데이터 구동회로(DC_K)는 상기 타이밍 제어부로부터 제K 영상 데이터(DATA_K), 외부 클럭 신호(CLK_E) 및 지연 시간 정보(LDS)를 수신한다. 또한, 상기 제K 데이터 구동회로(DC_K)는 상기 제(K-1) 데이터 구동회로(DC_(K-1))로부터 제K 내부 클럭 신호(CLK_K)를 수신한다.
상기 데이터 처리부(303)는 상기 제K 영상 데이터(DATA_K)를 아날로그 전압인 데이터 신호로 변환한다.
상기 데이터 처리부(303)는 상기 제K 내부 클럭 신호(CLK_K) 및 상기 지연 시간 정보(LDS)에 기초하여 상기 복수의 데이터 신호들(D1, D2, D3,.., Dn-2, Dn-1, Dn)의 출력 타이밍들을 결정한다.
상기 데이터 처리부(303)는 결정된 상기 출력 타이밍에 복수의 데이터 신호들(D1, D2, D3,.., Dn-2, Dn-1, Dn)을 복수의 제K 출력 채널들(CH1, CH2, CH3,.., CHn-2, CHn-1, CHn)과 연결된 복수의 제K 데이터 라인들에 순차적으로 출력한다.
상기 클럭 생성부(301)는 상기 제K 내부 클럭 신호(CLK_K)를 상기 지연 시간 정보(LDS)에 기초하여 설정 시간만큼 지연시킨 제(K+1) 데이터 구동회로(DC_(K+1))의 제(K+1) 내부 클럭 신호(CLK_(K+1))를 생성한다. 상기 클럭 생성부(301)는 상기 제(K+1) 내부 클럭 신호(CLK_(K+1))를 제(K+1) 데이터 구동회로(DC_(K+1))에 제공한다.
본 실시예에 따르면, 데이터 구동회로의 복수의 출력 채널들 중 마지막 출력 채널은 다음 데이터 구동회로의 복수의 출력 채널들 중 첫 번째 출력 채널과 동일한 출력 타이밍을 가질 수 있다.
이에 한정하지 않고 도시되지 않았으나, 데이터 구동회로의 복수의 출력 채널들 중 첫 번째 출력 채널의 출력 타이밍은 이전 데이터 구동회로의 복수의 출력 채널들 중 마지막 출력 채널의 출력 타이밍 보다 지연될 수 있다.
본 실시예에 따르면, 고해상도의 표시 패널을 구동하는 복수의 데이터 구동회로들의 전체 출력 채널들로부터 출력되는 데이터 신호를 순차적으로 출력할 수 있다. 이에 따라서, 고해상도에 따른 스캔 RC 지연에 대응하여 데이터 충전 마진을 향상시킬 수 있다.
본 발명은 표시 장치 및 이를 포함하는 다양한 장치 및 시스템에 적용될 수 있다. 따라서 본 발명은 휴대폰, 스마트 폰, PDA, PMP, 디지털 카메라, 캠코더, PC, 서버 컴퓨터, 워크스테이션, 노트북, 디지털 TV, 셋-탑 박스, 음악 재생기, 휴대용 게임 콘솔, 네비게이션 시스템, 스마트 카드, 프린터 등과 같은 다양한 전자 기기에 유용하게 이용될 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.
100 : 표시 장치 200 : 타이밍 제어부
300 : 데이터 구동부
310, 320, 330, 340 : 데이터 구동회로
301 : 클럭 생성부 303 : 데이터 처리부

Claims (15)

  1. 복수의 데이터 라인들 및 상기 복수의 데이터 라인들과 교차하는 복수의 스캔 라인들을 포함하는 표시 패널;
    복수의 스캔 신호들을 상기 복수의 스캔 라인들에 순차적으로 출력하는 스캔 구동부;
    복수의 제1 데이터 신호들을 복수의 제1 데이터 라인들에 순차적으로 출력하는 제1 데이터 구동회로; 및
    상기 제1 데이터 구동회로로부터 제공된 피드백 신호에 기초하여 상기 복수의 제1 데이터 신호들로부터 지연된 복수의 제2 데이터 신호들을 복수의 제2 데이터 라인들에 순차적으로 출력하는 제2 데이터 구동회로를 포함하는 표시 장치.
  2. 제1항에 있어서, 상기 제1 및 제2 데이터 구동회로들 각각은 복수의 출력 채널들을 포함하고,
    상기 복수의 출력 채널들 중 첫 번째 출력 채널의 출력 신호와 마지막 출력 채널의 출력 신호 사이의 지연 시간 정보를 상기 제1 및 제2 데이터 구동회로들에 각각 제공하는 타이밍 제어부를 더 포함하는 표시 장치.
  3. 제2항에 있어서, 상기 제1 데이터 구동회로는 외부 클럭 신호를 복원하여 제1 내부 클럭 신호를 생성하고,
    상기 제1 내부 클럭 신호 및 상기 지연 시간 정보에 기초하여 상기 복수의 제1 데이터 신호들을 순차적으로 출력하고,
    상기 복수의 제1 데이터 신호들 중 마지막 제1 데이터 신호의 출력 타이밍에 대응하는 피드백 신호를 상기 제2 데이터 구동회로에 제공하는 것을 특징으로 하는 표시 장치.
  4. 제3항에 있어서, 상기 제2 데이터 구동회로는 외부 클럭 신호를 복원하고 복원된 클럭 신호를 상기 피드백 신호에 기초하여 지연한 제2 내부 클럭 신호를 생성하고,
    상기 제2 내부 클럭 신호 및 상기 지연 시간 정보에 기초하여 상기 복수의 제2 데이터 신호들을 순차적으로 출력하고,
    상기 복수의 제2 데이터 신호들 중 마지막 제2 데이터 신호의 출력 타이밍에 대응하는 출력 시간 정보를 피드백 신호로 출력하는 것을 특징으로 하는 표시 장치.
  5. 제2항에 있어서, 상기 제1 데이터 구동회로는 외부 클럭 신호를 복원하여 제1 내부 클럭 신호를 생성하고,
    상기 제1 내부 클럭 신호 및 상기 지연 시간 정보에 기초하여 상기 복수의 제1 데이터 신호들을 순차적으로 출력하고,
    상기 제1 내부 클럭 신호를 상기 지연 시간 정보에 기초하여 지연한 제2 내부 클럭 신호를 생성하고,
    상기 제2 내부 클럭 신호를 상기 피드백 신호로 상기 제2 데이터 구동회로에 제공하는 것을 특징으로 하는 표시 장치.
  6. 제5항에 있어서, 상기 제2 데이터 구동회로는 상기 제2 내부 클럭 신호 및 상기 지연 시간 정보에 기초하여 상기 복수의 제2 데이터 신호들을 순차적으로 출력하고,
    상기 제2 내부 클럭 신호를 상기 지연 시간 정보에 기초하여 지연한 제3 내부 클럭 신호를 생성하고,
    상기 제3 내부 클럭 신호를 상기 피드백 신호로 출력하는 것을 특징으로 하는 표시 장치.
  7. 제1항에 있어서, 상기 제1 및 제2 데이터 구동회로들 각각은
    내부 클럭 신호를 생성하는 클럭 생성부; 및
    영상 데이터를 아날로그 전압인 데이터 신호로 변환하는 데이터 처리부를 포함하는 것을 특징으로 하는 표시 장치.
  8. 제1항에 있어서, 상기 제1 데이터 구동회로의 복수의 출력 채널들 중 마지막 출력 채널은 상기 제2 데이터 구동회로의 복수의 출력 채널들 중 첫 번째 출력 채널과 동일한 출력 타이밍을 갖는 것을 특징으로 하는 표시 장치.
  9. 복수의 데이터 라인들 및 상기 복수의 데이터 라인들과 교차하는 복수의 스캔 라인들을 포함하는 표시 장치의 구동 방법에서,
    상기 복수의 스캔 라인들에 스캔 신호를 출력하는 단계;
    제1 데이터 구동회로를 통해 복수의 제1 데이터 라인들에 복수의 제1 데이터 신호들을 순차적으로 출력하는 단계; 및
    제2 데이터 구동회로를 통해 복수의 제2 데이터 라인들에 상기 제1 데이터 구동회로로부터 제공된 피드백 신호에 기초하여 상기 복수의 제1 데이터 신호들로부터 지연된 복수의 제2 데이터 신호들을 순차적으로 출력하는 단계를 포함하는 표시 장치의 구동 방법.
  10. 제9항에 있어서, 상기 제1 및 제2 데이터 구동회로들 각각은 복수의 출력 채널들을 포함하고, 상기 복수의 출력 채널들 중 첫 번째 출력 채널의 출력 신호와 마지막 출력 채널의 출력 신호 사이의 지연 시간 정보를 상기 제1 및 제2 데이터 구동회로들에 각각 제공하는 단계를 더 포함하는 표시 장치의 구동 방법.
  11. 제10항에 있어서, 외부 클럭 신호를 복원하여 상기 제1 데이터 구동회로의 제1 내부 클럭 신호를 생성하고,
    상기 제1 내부 클럭 신호 및 상기 지연 시간 정보에 기초하여 상기 복수의 제1 데이터 신호들을 순차적으로 출력하고,
    상기 복수의 제1 데이터 신호들 중 마지막 제1 데이터 신호의 출력 타이밍에 대응하는 피드백 신호를 상기 제2 데이터 구동회로에 제공하는 것을 특징으로 하는 표시 장치의 구동 방법.
  12. 제11항에 있어서, 외부 클럭 신호를 복원하고 복원된 클럭 신호를 상기 피드백 신호에 기초하여 지연한 상기 제2 데이터 구동회로의 제2 내부 클럭 신호를 생성하고,
    상기 제2 내부 클럭 신호 및 상기 지연 시간 정보에 기초하여 상기 복수의 제2 데이터 신호들을 순차적으로 출력하고,
    상기 복수의 제2 데이터 신호들 중 마지막 제2 데이터 신호의 출력 타이밍에 대응하는 출력 시간 정보를 피드백 신호로 출력하는 것을 특징으로 하는 표시 장치의 구동 방법.
  13. 제10항에 있어서, 외부 클럭 신호를 복원하여 상기 제1 데이터 구동회로의 제1 내부 클럭 신호를 생성하고,
    상기 제1 내부 클럭 신호 및 상기 지연 시간 정보에 기초하여 상기 복수의 제1 데이터 신호들을 순차적으로 출력하고,
    상기 제1 내부 클럭 신호를 상기 지연 시간 정보에 기초하여 지연한 제2 내부 클럭 신호를 생성하고,
    상기 제2 내부 클럭 신호를 상기 피드백 신호로 상기 제2 데이터 구동회로에 제공하는 것을 특징으로 하는 표시 장치의 구동 방법.
  14. 제13항에 있어서, 상기 제2 내부 클럭 신호 및 상기 지연 시간 정보에 기초하여 상기 복수의 제2 데이터 신호들을 순차적으로 출력하고,
    상기 제2 내부 클럭 신호를 상기 지연 시간 정보에 기초하여 지연한 제3 내부 클럭 신호를 생성하고,
    상기 제3 내부 클럭 신호를 상기 피드백 신호로 출력하는 것을 특징으로 하는 표시 장치.
  15. 제9항에 있어서, 상기 제1 데이터 구동회로의 복수의 출력 채널들 중 마지막 출력 채널은 상기 제2 데이터 구동회로의 복수의 출력 채널들 중 첫 번째 출력 채널과 동일한 출력 타이밍을 갖는 것을 특징으로 하는 표시 장치의 구동 방법.
KR1020160151993A 2016-11-15 2016-11-15 표시 장치 및 이의 구동 방법 KR102565385B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160151993A KR102565385B1 (ko) 2016-11-15 2016-11-15 표시 장치 및 이의 구동 방법
US15/804,988 US10504413B2 (en) 2016-11-15 2017-11-06 Display apparatus and method of driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160151993A KR102565385B1 (ko) 2016-11-15 2016-11-15 표시 장치 및 이의 구동 방법

Publications (2)

Publication Number Publication Date
KR20180055007A true KR20180055007A (ko) 2018-05-25
KR102565385B1 KR102565385B1 (ko) 2023-08-10

Family

ID=62108014

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160151993A KR102565385B1 (ko) 2016-11-15 2016-11-15 표시 장치 및 이의 구동 방법

Country Status (2)

Country Link
US (1) US10504413B2 (ko)
KR (1) KR102565385B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220063870A (ko) * 2020-11-10 2022-05-18 삼성디스플레이 주식회사 데이터 구동 회로 및 이를 포함하는 표시 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100600314B1 (ko) * 2004-11-17 2006-07-18 삼성에스디아이 주식회사 발광 표시 장치 및 그것의 데이터 구동 칩
KR20060135434A (ko) * 2005-06-25 2006-12-29 엘지.필립스 엘시디 주식회사 유기발광다이오드 표시장치
KR20070000885A (ko) * 2005-06-28 2007-01-03 엘지.필립스 엘시디 주식회사 유기발광다이오드 표시장치와 그 구동장치
US20100146175A1 (en) * 2008-12-08 2010-06-10 Samsung Electronics Co., Ltd. Data driving apparatus and display device using the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140141479A (ko) 2013-05-31 2014-12-10 주식회사 실리콘웍스 데이터 구동 장치 및 이에 구비되는 소스 드라이버
KR20150060360A (ko) 2013-11-26 2015-06-03 삼성디스플레이 주식회사 표시 장치
KR102255586B1 (ko) 2014-11-10 2021-05-26 삼성디스플레이 주식회사 표시 패널 구동 방법, 이 방법을 수행하는 표시 패널 구동 장치 및 이 표시패널 구동 장치를 포함하는 표시 장치
KR102284296B1 (ko) 2015-01-13 2021-08-03 삼성디스플레이 주식회사 표시 장치 및 이를 이용한 표시 패널의 구동 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100600314B1 (ko) * 2004-11-17 2006-07-18 삼성에스디아이 주식회사 발광 표시 장치 및 그것의 데이터 구동 칩
KR20060135434A (ko) * 2005-06-25 2006-12-29 엘지.필립스 엘시디 주식회사 유기발광다이오드 표시장치
KR20070000885A (ko) * 2005-06-28 2007-01-03 엘지.필립스 엘시디 주식회사 유기발광다이오드 표시장치와 그 구동장치
US20100146175A1 (en) * 2008-12-08 2010-06-10 Samsung Electronics Co., Ltd. Data driving apparatus and display device using the same

Also Published As

Publication number Publication date
US10504413B2 (en) 2019-12-10
US20180137803A1 (en) 2018-05-17
KR102565385B1 (ko) 2023-08-10

Similar Documents

Publication Publication Date Title
KR101962432B1 (ko) 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
KR102582032B1 (ko) 발광 구동부 및 이를 포함하는 표시 장치
US8542225B2 (en) Emission control line drivers, organic light emitting display devices using the same and methods of controlling a width of an emission control signal
KR101479297B1 (ko) 주사 구동부 및 그를 이용한 유기전계발광 표시장치
US9830875B2 (en) Gate driver and display apparatus having the same
KR102537279B1 (ko) 유기 발광 표시 장치의 화소 및 이를 포함하는 유기 발광 표시 장치
KR20160055432A (ko) 유기발광다이오드 표시장치
KR20140147998A (ko) 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
KR20150025539A (ko) 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
KR20150016706A (ko) 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
KR20170070936A (ko) 표시장치와 그 전원 집적 회로의 제어 방법
KR101719187B1 (ko) 발광제어 구동부 및 그를 이용한 유기전계발광 표시장치
KR20170132401A (ko) 표시 장치 및 이의 구동 방법
KR102626066B1 (ko) 반전 신호를 이용한 표시장치와 그 구동 방법
KR20170126567A (ko) 표시 패널 구동부 및 이를 포함하는 표시 장치
KR20160048243A (ko) 표시 장치 및 이를 포함하는 전자기기
KR102322005B1 (ko) 데이터 구동 장치 및 이를 포함하는 표시 장치
KR20170033963A (ko) 표시 장치 및 이를 포함하는 전자 기기
KR102225185B1 (ko) 게이트구동부 및 이를 포함하는 터치표시장치
KR20190032959A (ko) 시프트레지스터 및 이를 포함하는 유기발광 표시장치
KR20170019022A (ko) 발광제어 구동부 및 이를 포함하는 유기전계발광 표시장치
US10803811B2 (en) Display apparatus, driver for driving display panel and source driving signal generation method
KR102565385B1 (ko) 표시 장치 및 이의 구동 방법
KR20170083661A (ko) 유기 발광 표시 장치 및 이를 포함하는 전자 기기
JP6539637B2 (ja) 有機発光ディスプレイ装置のエミッション信号制御回路及びエミッション信号制御方法、並びに有機発光ディスプレイ装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right