KR20160055432A - 유기발광다이오드 표시장치 - Google Patents

유기발광다이오드 표시장치 Download PDF

Info

Publication number
KR20160055432A
KR20160055432A KR1020140155204A KR20140155204A KR20160055432A KR 20160055432 A KR20160055432 A KR 20160055432A KR 1020140155204 A KR1020140155204 A KR 1020140155204A KR 20140155204 A KR20140155204 A KR 20140155204A KR 20160055432 A KR20160055432 A KR 20160055432A
Authority
KR
South Korea
Prior art keywords
transistor
electrode
scan
node
horizontal line
Prior art date
Application number
KR1020140155204A
Other languages
English (en)
Other versions
KR102238640B1 (ko
Inventor
윤성욱
박영주
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020140155204A priority Critical patent/KR102238640B1/ko
Priority to CN201510754090.8A priority patent/CN105590585B/zh
Priority to US14/937,460 priority patent/US9646535B2/en
Publication of KR20160055432A publication Critical patent/KR20160055432A/ko
Application granted granted Critical
Publication of KR102238640B1 publication Critical patent/KR102238640B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

본 발명에 의한 유기발광다이오드 표시장치는 n(n은 자연수)개의 수평라인을 포함하는 표시패널, 제i(i는 1≤i≤n-2 인 조건을 만족하는 자연수) 스캔신호 생성부 및 제i 발광제어신호 생성부를 포함한다. 제i 스캔신호 생성부는 제i 스캔신호를 생성하고, 생성된 제i 스캔신호를 제i 수평라인 및 제(i+2) 수평라인에 제공한다. 제i 발광제어신호 생성부는 제i 수평라인에 제공하는 제i 발광제어신호를 생성한다. 제i 스캔신호 생성부는 제(i-2) 수평라인부터 제i 수평라인의 스캔 기간 내에서 제i 스캔신호를 출력한다. 제i 발광제어신호 생성부는 제(i-1) 수평라인의 스캔 기간 내에서 제i 스캔신호와 동기되고, 제i 수평라인의 스캔 기간 내에서 일부 구간 동안 제i 스캔신호와 동기되는 제i 발광제어신호를 출력한다.

Description

유기발광다이오드 표시장치{Organic Light Emitting diode Display}
본 발명은 유기발광다이오드 표시장치에 관한 것이다.
평판 표시장치(FPD; Flat Panel Display)는 소형화 및 경량화에 유리한 장점으로 인해서 데스크탑 컴퓨터의 모니터 뿐만 아니라, 노트북컴퓨터, PDA 등의 휴대용 컴퓨터나 휴대 전화 단말기 등에 폭넓게 이용되고 있다. 이러한 평판 표시장치는 액정표시장치{Liquid Crystal Display; LCD), 플라즈마 표시장치(Plasma Display Panel; PDP), 전계 방출표시장치{Field Emission Display; FED) 및 유기발광다이오드 표시장치(Organic Light Emitting diode Display; 이하, OLED) 등이 있다.
이 중에서 유기발광다이오드 표시장치는 응답속도가 빠르고, 발광효율이 높은 휘도를 표현할 수 있으며 시야각이 큰 장점이 있다. 일반적으로 유기발광다이오드 표시장치는 스캔신호에 의해서 턴-온 되는 스위치 트랜지스터를 이용하여 데이터전압을 구동트랜지스터의 게이트 전극에 인가하고, 이처럼 구동트랜지스터에 공급되는 데이터전압을 이용하여 유기발광다이오드를 발광시킨다. 즉, 유기발광다이오드에 공급되는 전류는 구동트랜지스터의 게이트전극에 인가되는 데이터전압에 의해서 조절된다. 그런데, 제조공정의 특성상 화소들에 형성되는 각각의 구동트랜지스터는 문턱전압(Vth)에 대한 편차가 발생한다. 구동트랜지스터의 문턱전압의 편차에 의해서 유기발광다이오드에 공급되는 전류는 설계된 값과 다른 값이 제공될 수 있고, 이에 따라서 발광하는 휘도가 원하는 값과 달라질 수 있다.
구동트랜지스터의 문턱전압 편차를 보상하기 위해서 여러 가지 방법들이 제안되었다. 그 중 한 가지 방법으로 구동트랜지스터의 게이트-소스 전위를 문턱전압으로 포화시키는 샘플링 동작을 이용하여 구동트랜지스터의 문턱전압 편차를 보상하는 방법이 있다.
샘플링 동작은 구동트랜지스터의 게이트-소스 전위를 문턱전압으로 포화시키기 위해서 충분한 시간을 확보하는 것이 중요하다. 하지만, 표시패널의 해상도가 높아질수록 하나의 수평라인을 스캔하기 위한 수평주기가 짧아지기 때문에 샘플링 기간을 확보하기가 쉽지 않다.
이에 따라서, 본 발명은 샘플링 기간을 충분히 확보하여 구동트랜지스터의 문턱전압의 편차를 효율적으로 보상하기 위한 유기발광다이오드 표시장치를 제공하기 위한 것이다.
본 발명에 의한 유기발광다이오드 표시장치는 n(n은 자연수)개의 수평라인을 포함하는 표시패널, 제i(i는 1≤i≤n-2 인 조건을 만족하는 자연수) 스캔신호 생성부 및 제i 발광제어신호 생성부를 포함한다. 제i 스캔신호 생성부는 제i 스캔신호를 생성하고, 생성된 제i 스캔신호를 제i 수평라인 및 제(i+2) 수평라인에 제공한다. 제i 발광제어신호 생성부는 제i 수평라인에 제공하는 제i 발광제어신호를 생성한다. 제i 스캔신호 생성부는 제(i-2) 수평라인부터 제i 수평라인의 스캔 기간 내에서 제i 스캔신호를 출력한다. 제i 발광제어신호 생성부는 제(i-1) 수평라인의 스캔 기간 내에서 제i 스캔신호와 동기되고, 제i 수평라인의 스캔 기간 내에서 일부 구간 동안 제i 스캔신호와 동기되는 제i 발광제어신호를 출력한다.
본 발명에 의한 유기발광다이오드 표시장치는 샘플링 기간을 2회의 스캔주기에 걸쳐서 수행하기 때문에 스캔시간을 충분히 확보할 수 있다. 따라서 본 발명은 구동트랜지스터의 문턱전압 편차로 인한 화질저하를 효과적으로 개선할 수 있다. 특히, 본 발명은 현재단 발광을 위한 샘플링을 이전 스캔주기와 현재 스캔주기에 나누어 수행하기 때문에 한정된 스캔주기를 효율적으로 이용할 수 있고, 이에 따라서 스캔주기가 짧은 고화질의 표시장치에서도 전압보상을 효과적으로 할 수 있다.
도 1은 본 발명에 의한 유기발광다이오드 표시장치를 나타내는 도면.
도 2는 본 발명에 의한 유기발광다이오드 표시장치에 포함되는 화소의 실시 예를 나타내는 도면.
도 3은 본 발명에 의한 유기발광다이오드 표시장치를 구동하기 위한 타이밍도.
도 4a 내지 도 4e는 본 발명에 의한 유기발광다이오드 표시장치의 구동 방법을 나타내는 도면들.
도 5는 본 발명에 의한 쉬프트 레지스터의 연결관계를 나타내는 도면.
도 6은 쉬프트 레지스터의 스테이지를 나타내는 회로도.
도 7은 도 6에 도시된 쉬프트 레지스터 구동을 위한 클럭신호 및 이에 대응한 출력신호를 나타내는 타이밍도.
이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.
도 1은 본 발명에 의한 유기발광다이오드 표시장치를 보여준다.
도 1을 참조하면, 본 발명에 의한 유기발광다이오드 표시장치는 화소들(P)이 매트릭스 형태로 배열되는 표시패널(100), 데이터 구동부(120), 게이트 구동부(130,140) 및 타이밍 콘트롤러(110)를 구비한다.
표시패널(100)은 복수 개의 화소(P)를 포함하고, 각각의 화소(P)들이 표시하는 계조를 기반으로 영상을 표시하기 위한 것이다. 화소(P)들은 제1 내지 제n 수평라인(HL1 내지 HL[n])들 각각에 복수 개가 일정한 간격으로 배열됨으로써 표시패널(10) 내에서 매트릭스 형태로 배치된다.
이때, 각각의 화소(P)들은 서로 직교하는 데이터라인부(DL)와 n개의 게이트라인부(GL)가 교차되는 영역에 배치된다. 각 화소(P)에 접속하는 데이터라인부(DL)는 초기화라인(14a) 및 데이터라인(14b)을 포함하고, 게이트라인부(GL)는 이전단 스캔라인(15a), 현재단 스캔라인(15b) 및 에미션라인(15c)을 포함한다.
그리고 화소(P)들 각각은 유기발광다이오드(OLED), 구동트랜지스터(DT) 및 제1 내지 제3 트랜지스터(T1,T2,T3), 스토리지 커패시터(Cst) 및 보조커패시터(Csub) 포함한다. 구동트랜지스터(DT) 및 제1 내지 제3 트랜지스터(T1,T2,T3)는 산화물 반도체층을 포함한 산화물 박막트랜지스터(Thin Film Transitor;이하, TFT)로 구현될 수 있다. 산화물 TFT는 전자 이동도, 공정 편차 등을 모두 고려할 때 표시패널(100)의 대면적화에 유리하다. 다만, 본 발명은 이에 한정되지 않고 TFT의 반도체층을 아몰포스 실리콘 또는, 폴리 실리콘 등으로 형성할 수도 있다.
타이밍 콘트롤러(110)는 데이터 구동부(120) 및 게이트 구동부(130,140)의 구동 타이밍을 제어하기 위한 것이다. 이를 위해서 타이밍 콘트롤러(110)는 외부로부터 입력되는 디지털 비디오 데이터(RGB)를 표시패널(100)의 해상도에 맞게 재정렬하여 데이터 구동부(120)에 공급한다. 또한, 타이밍 콘트롤러(110)는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 도트클럭신호(DCLK) 및 데이터 인에이블신호(DE) 등의 타이밍 신호들에 기초하여 데이터 구동부(120)의 동작 타이밍을 제어하기 위한 데이터 제어신호(DDC)와, 게이트 구동부(130,140)의 동작 타이밍을 제어하기 위한 게이트 제어신호(GDC)를 발생한다.
데이터 구동부(120)는 데이터라인부(DL)를 구동하기 위한 것이다. 이를 위해서 데이터 구동부(120)는 데이터 제어신호(DDC)를 기반으로 타이밍 콘트롤러(110)로부터 입력되는 디지털 비디오 데이터(RGB)를 아날로그 데이터전압으로 변환하여 데이터라인(14b)들에 공급한다. 또한, 데이터 구동부(120)는 초기화 라인(14a)을 통해서 화소(P)들에 초기화 전압(Vini)을 제공한다.
스캔 구동부(130,140)는 레벨 시프터(130) 및 쉬프트 레지스터(140)를 포함한다. 스캔 구동부(130)는 레벨 시프터(130)와 쉬프트 레지스터(140)가 구분되고, 쉬프트 레지스터(140)가 표시패널(100)의 비표시영역(100B)에 형성되는 게이트-인-패널(Gate In Panel; 이하 GIP) 방식으로 형성된다.
레벨 시프터(130)는 레벨 시프터(130)는 IC 형태로 표시패널(100)에 접속되는 인쇄회로기판(미도시)에 형성된다. 레벨 시프터(130)는 타이밍 콘트롤러(11)의 제어하에 클럭신호들(CLK) 및 스타트신호(VST)를 레벨 쉬프팅한 후 쉬프트 레지스터(140)에 공급한다. 쉬프트 레지스터(140)는 GIP 방식에 의해 표시패널(100)의 비표시영역(100B)에서 다수의 박막 트랜지스터(이하 TFT)조합으로 형성된다. 쉬프트 레지스터(140)는 클럭신호들(CLK) 및 스타트신호(VST)에 대응하여 스캔 신호를 시프트하고 출력하는 스테이지들로 구성된다. 쉬프트 레지스터(140)에 포함된 스테이지들은 출력단들을 통해 스캔 신호(Scan) 및 발광제어신호(EM)를 순차적으로 출력한다.
도 2는 도 1에 도시된 화소(P)의 일 예를 나타내는 것으로서, 제n 수평라인의 화소(P)들 중의 하나를 도시한 것이다.
도 2를 참조하면, 본 발명의 일 실시 예에 따른 화소(P)는 유기발광다이오드(OLED), 구동트랜지스터(DT), 제1 내지 제3 트랜지스터(T1~ST3), 스토리지 커패시터(Cst) 및 보조 커패시터(Csub)를 구비한다.
유기발광다이오드(OLED)는 구동트랜지스터(DT)로부터 공급되는 구동 전류에 의해 발광한다. 유기발광다이오드(OLED)의 애노드전극과 캐소드전극 사이에는 다층의 유기 화합물층이 형성된다. 유기 화합물층은 정공주입층(Hole Injection layer, HIL), 정공수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 전자수송층(Electron transport layer, ETL) 및 전자주입층(Electron Injection layer, EIL)을 포함한다. 유기발광다이오드(OLED)의 애노드전극은 구동트랜지스터(DT)의 소스전극에 접속되고, 캐소드전극은 접지단(VSS)에 연결된다.
구동트랜지스터(DT)는 자신의 게이트-소스 간의 전압으로 유기발광다이오드(OLED)에 인가되는 구동전류를 제어한다. 이를 위해서 구동트랜지스터(DT)의 게이트전극은 데이터전압(Vdata)의 입력단에 연결되고, 드레인전극은 구동전압(VDD)의 입력단에 연결되며, 소스전극은 저전압구동전압(VSS)과 연결된다.
제1 트랜지스터(T1)는 발광제어신호(EM)에 응답하여, 구동전압(VDD) 입력단과 구동트랜지스터(DT) 간의 전류 경로를 제어한다. 이를 위해서 제1 트랜지스터(T1)의 게이트 전극은 발광제어신호라인(15c)에, 드레인전극은 구동전압(VDD) 입력단에, 소스전극은 구동트랜지스터(DT)에 연결된다.
제2 트랜지스터(T2)는 제(n-1) 스캔신호(Scan[n-1])에 응답하여, 초기화라인(14a)으로부터 제공받는 초기화전압(Vini)을 제2 노드(n2)로 제공한다. 이를 위해서 제2 트랜지스터(T2)의 게이트 전극은 제(n-1) 스캔라인(15a)에, 드레인전극은 초기화라인(14a)에 소스전극은 제2 노드(n2)에 연결된다.
제3 트랜지스터(T3)는 제n 스캔신호(Scan[n])에 응답하여, 데이터라인(14c)으로부터 제공받는 기준전압(Vref) 및 데이터전압(Vdata)을 구동트랜지스터(DT)에 제공한다. 이를 위해서, 제3 트랜지스터(T3)의 게이트 전극은 제n 스캔라인(Scan[n])에, 드레인전극은 데이터라인(14c)에, 소스전극은 구동트랜지스터(DT)에 연결된다.
스토리지 커패시터(Cst)는 데이터라인(14c)으로부터 제공받는 데이터전압(Vdata)을 한 프레임동안 유지하여 구동트랜지스터(DT)가 일정한 전압을 유지하도록 한다. 이를 위해서 스토리지 커패시터(Cst)는 구동트랜지스터(DT)의 게이트 전극과 소스 전극에 연결된다.
보조커패시터(C1)는 제2 노드(n2)에서 스토리지 커패시터(Cst)와 직렬로 연결되어, 구동전압(Vdata)의 효율을 높여주는 역할을 한다.
상술한 바와 같은 구조를 갖는 화소(P)의 동작을 살펴보면 다음과 같다. 도 3은 도 2의 화소(P)에 인가되는 신호들(EM,SCAN,INIT,DATA)과, 그에 따른 구동트랜지스터(DT)의 게이트전극과 소스전극의 전위변화를 나타내는 파형도이다.
도면에서, 수평주기(H)는 하나의 수평라인(HL)에 배열된 화소(P)들의 스캔 기간을 의미한다. 스캔 기간은 데이터기입 기간 및 구동트랜지스터의 문턱전압 검출을 위한 제2 샘플링 기간을 포함한다. 예컨대, 제n 수평주기([n]H)는 제n 수평라인(HLn)의 스캔 기간이고, 제(n-1) 수평주기는 이전단 수평라인인 제(n-1) 수평라인의 스캔 기간이며, 제[n-2] 수평주기([n-2]H)는 전전단인 제[n-2] 수평라인의 스캔 기간이다. 그리고 제1 수평주기(1H)는 하나의 수평라인(HL)에 배열된 구동트랜지스터(DT)들의 2차 샘플링 기간(Ts2) 및 데이터기입 기간(Tw)을 포함한다.
도 4a 내지 도 4e는 각각 초기화 기간(Ti), 샘플링 기간(Ts), 데이터기입 기간(Tw), 발광 기간(Te)에서의 화소(P)의 등가회로를 보여준다. 이때, 도 4a 내지 도 4e는 소자들이 활성화된 것을 실선으로, 반대로 소자들이 비활성화된 것을 점선으로 표시하고 있다.
본 발명에 따른 화소(P)의 동작은 노드 A,B,C를 특정 전압으로 초기화하는 초기화 기간(Ti), 구동트랜지스터(DT)의 문턱전압을 검출 및 저장하는 제1 및 제2 샘플링 기간(Ts1, Ts2), 데이터전압(Vdata)을 인가하는 라이팅 기간(Tw), 문턱전압과 데이터전압(Vdata)을 이용하여 유기발광다이오드(OLED)에 인가되는 구동 전류를 문턱전압과 무관하게 보상하여 발광하는 발광 기간(Te)을 포함한다.
제n 수평라인(HLn)의 스캔 기간은 제n 수평주기(nH) 동안에 수행된다. 제n 수평라인(nH)의 초기화 기간은 제(n-1) 수평라인의 제1 샘플링 기간 및 제(n-2) 수평라인의 제2 샘플링 기간에 중첩된다. 즉, 제n 수평라인(nH)의 화소들의 초기화 기간, 제1 샘플링 기간은 스캔 기간 이외의 구간에서 수행된다. 따라서, 본 발명은 하나의 수평라인에 데이터를 기입하는 시간을 충분히 확보할 수 있다. 또한 구동트랜지스터의 문턱전압을 보상하기 위한 샘플링 기간은 제1 및 제2 샘플링 기간을 포함하고, 제1 샘플링 기간은 스캔기간 이전에 수행되기 때문에 데이터기입 시간을 줄이지 않으면서 샘플링 기간을 넓게 확보할 수 있다.
본 발명의 구동방법에 대해서 세부적으로 살펴보면 다음과 같다.
도 3 및 도 4a를 참조하면, 제n 수평라인에 대한 초기화 기간(T1)은 제[n-2] 수평주기([n-2]H)에서 수행된다.
초기화 기간(Ti) 동안에 제2 트랜지스터(T2)는 제(n-1) 스캔신호(Scan[n-1])에 응답하여 초기화라인(14a)으로부터 제공받는 초기화전압(Vini)을 제2 노드(n2)에 공급한다. 따라서, 제2 노드(n2)의 전압인 구동트랜지스터(DT)의 소스전압(Vs)은 초기화전압(Vini)의 전위를 갖는다. 그리고 제3 트랜지스터(T3)는 제n 스캔신호(Scan[n])에 응답하여 데이터라인(14c)으로부터 제공받는 기준전압(Vref)을 구동트랜지스터(DT)의 게이트전극의 제1 노드(n1)에 공급한다. 따라서, 제1 노드(n1)의 전압인 구동트랜지스터(DT)의 게이트전압(Vg)은 기준전압(Vref)의 전위를 갖는다.
이러한 초기화 기간(Ti)에서 제2 노드(n2)에 공급되는 초기화전압(Vini)은 화소(P)를 일정 수준으로 초기화하기 위한 것으로서, 이때 초기화전압(Vini)의 크기는 유기발광다이오드(OLED)가 발광하지 않도록 유기발광다이오드(OLED)의 동작전압보다 작은 전압값으로 설정된다. 예컨대, 초기화전압(Vini)은 -1 내지 +1(V)의 크기를 갖는 전압으로 설정할 수 있다.
그리고 제(n-2) 수평주기([n-2]H)는 제(n-2) 수평라인의 화소구동을 위한 라이팅 기간을 포함하기 때문에, 초기화 기간(Ti)은 1수평주기(1H)의 40~60%의 시간, 예컨대 1/2(H) 시간범위에서 수행될 수 있다.
이어서 제1 과도기 기간(Td1)에는, 제1 노드(n1)의 전압은 기준전압(Vref)으로 유지되고, 제2 노드(n2)의 전압은 초기화전압(Vini)으로 유지된다.
도 3 및 도 4b를 참조하면, 제n 수평라인에 대한 제1 샘플링 기간(Ts1)은 제(n-1) 수평주기([n-1]H)에서 수행된다.
이때, 제3 트랜지스터(T3)는 제n 스캔신호(Scan[n])에 응답하여 데이터라인(14c)으로부터 제공받는 기준전압(Vref)을 제1 노드(n1)로 공급한다. 그리고 제1 트랜지스터(T1)는 발광제어신호(EM)에 응답하여 구동전압(VDD)을 구동트랜지스터(DT)로 공급한다. 이때, 구동트랜지스터 게이트전극전압(Vg)은 기준전압(Vref)를 유지한다. 그리고 제2 노드(n2)가 플로팅(floating) 상태임에 따라서, 제2 노드(n2)의 전압은 구동전압(VDD)에서 제1 트랜지스터(T1)와 구동트랜지스터(DT)를 통해 흐르는 전류가 축적되어서 초기화전압으로부터 제1 샘플링전압(Vsam1)까지 상승한다.
그리고 [n-1]수평주기는 이전단 스캔주기에서 데이터전압의 인가를 포함하는 기간이기 때문에, 제1 샘플링 기간(Ts1)은 1수평주기(1H)의 40~60%의 시간, 예컨대 1/2(H) 시간범위에서 수행될 수 있다. 이처럼 제1 샘플링 기간인 1/2(H) 시간 동안에 제2 노드(n2)에는 초기화전압(Vini)으로부터 서서히 전압이 상승한다.
이어서 제2 과도기 기간(Td2)에서는, 제1 내지 제3 트랜지스터(T1,T2,T3)가 턴-오프되며, 제1 노드(n1)에는 기준전압(Vref)이 유지되고, 제2 노드(n2)에는 제1 샘플링 기간(Ts1) 동안에 축적된 전압이 유지된다.
도 3 및 도 4c를 참조하면, 제n 수평라인에 대한 제2 샘플링 기간(Ts2)은 현재단 수평주기([n]H)에서 수행된다.
제2 샘플링 기간(Ts2)에서, 제3 트랜지스터(T3)는 제n 스캔신호(Scan[n])에 응답하여 데이터라인(14c)으로부터 제공받는 기준전압(Vref)을 제1 노드(n1)로 공급한다. 그리고 제1 트랜지스터(T1)는 발광제어신호(EM)에 응답하여 구동전압(VDD)을 구동트랜지스터(DT)로 공급한다.
이때, 구동트랜지스터 게이트전극 전압(Vg)은 기준전위(Vref)를 유지한다. 그리고, 제2 노드(n2)가 플로팅(floating) 상태이기 때문에, 제2 노드(n2)의 전압은 구동전압(VDD)에서 제1 트랜지스터(T1) 및 구동트랜지스터(DT)를 통해서 흐르는 전류가 축적되어서 제1 샘플링 기간에 상승한 전압으로부터 다시 상승한다. 이때, 제2 샘플링 기간(Ts2)을 통해서 상승한 전압은 기준전압(Vref)과 구동트랜지스터(DT)의 문턱전압(Vth) 간의 차이에 해당하는 크기를 갖는 전압으로 포화(saturation)된다. 즉, 제1 및 제2 샘플링 기간(Ts1,Ts2)을 통해서, 구동트랜지스터(DT)의 게이트-소스 간의 전위차이는 문턱전압(Vth)의 크기가 된다.
즉, 제2 샘플링 기간(Ts2)을 통해서 구동트랜지스터(DT)의 소스전극에 축적되는 전위는 2회의 수평주기(H)의 스캔 기간, 즉 이전단 수평주기 및 현재단 수평주기의 스캔 기간 동안에 각각 수행되는 제1 및 제2 샘플링 기간(Ts1,Ts2)을 통해서 축적된다. 이처럼 본 발명은 충분한 시간적 여유를 갖고 문턱전압을 검출할 수 있기 때문에, 문턱전압의 편차에 의한 화질저하를 효과적으로 개선할 수 있다.
도 3 및 도 4d를 참조하면, 현재단 수평라인에 대한 라이팅 기간(Tw)은 현재단 수평주기([n]H)에서 행해진다.
라이팅 기간(Tw)에서, 제1 및 제2 트랜지스터(T1,T2)는 턴-오프 된다. 그리고 제3 트랜지스터(T3)는 턴-온 되면서 데이터라인(14c)으로부터 제공받는 데이터전압(Vdata)을 제1 노드(n1)로 공급한다. 이때, 플로팅(floating) 상태인 제2 노드(n2) 전압은 스토리지 커패시터(Cst) 및 보조커패시터(C1)의 비율에 의해서 커플링(Coupling)되어서 상승하거나 하강한다.
도 3 및 도 4e를 참조하면, 제n 수평라인에 대한 발광 기간(Te)은 제n 수평주기([n]H)에서 행해진다.
발광 기간(Te)에서, 제2 및 제3 트랜지스터(T2,T3)는 턴-오프되며, 제1 트랜지스터(T1)는 턴-온된다. 이때, 스토리지 커패시터(Cst)에 저장된 데이터전압(Vdata)은 유기발광다이오드(OLED)로 공급되고, 이에 따라서 유기발광다이오드(OLED)는 데이터전압(Vdata)에 비례하는 밝기로 발광한다. 이때, 라이팅 기간(Tw)에서 결정된 제1 노드(n1) 및 제2 노드(2)의 전압에 의해서 구동트랜지스터(DT)에 전류가 흐르게 되어 유기발광다이오드(OLED)로 원하는 전류가 공급되고, 이에 따라서 유기발광다이오드(OLED)는 데이터전압(Vdata)에 의해 밝기를 조절할 수 있다.
도 5는 본 발명에 따른 쉬프트 레지스터의 블록 구성도이고, 도 6은 본 발명에 따른 제i 스테이지의 회로 구성도이다.
도 5를 참조하면, 본 발명에 의한 쉬프트 레지스터(140)는 다수의 스테이지들(STG[1]~STG[i])을 포함한다. 각 스테이지들(STG[1] ~ STG[n])은 7상의 게이트클록들(GCLK1 ~ GCLK7), 7상의 에미션클록들(ECLK1 ~ ECLK7), 저전위전압 및 스타트신호(VST)를 이용하여 스캔신호(Scan) 및 발광제어신호(EM)를 출력한다.
각 스테이지(STG[i]~STG[n])는 제1 내지 제11 단자(1~11)를 포함한다. 제1 단자(1)는 스타트신호(VST)를 입력받는다. 제2 단자(2)는 제i 게이트클럭(GCLKi)을 입력받고, 제3 단자(3)는 제(i+3) 게이트클럭(GCLK[i+3])을 입력받으며, 제4 단자(4)는 제(i+6) 게이트클럭(GCLK[i+6])을 입력받는다. 제5 단자(5)는 제i 에미션클럭(ECLKi)을 입력받고, 제6 단자(6)는 제(i+1) 에미션클럭(ECLK[i+1])을 입력받으며, 제7 단자(7)는 제(i+2) 에미션클럭(ECLK[i+2])을 입력받고, 제8 단자(8)는 제(i+5) 에미션클럭(ECLK[i+5])을 입력받는다. 그리고 제9 단자(9)는 제(i-1) 스캔신호(Scan[i-1])을 입력받는다. 제10 단자(10)는 에미션리셋(ERST)을 입력받는다. 이외에도 각 스테이지(STG[i]~STG[n])는 고전위전압(VDD) 및 저전위전압(VSS)을 각각 입력받는 입력단자들을 포함한다.
각 스테이지들(STG[i]~STG[n])은 도 6에서와 같이, 스캔신호 생성부(140a) 및 발광제어신호 생성부(140b)를 포함한다.
제i 스테이지(STG[i])의 스캔신호 생성부(140a)는 제1 단자(1)에 입력되는 스타트신호(VST) 또는 제(i-2) 스캔신호(Scan[i-2])를 바탕으로 동작하기 시작하고, 제i 게이트클럭(GCLKi), 제(i+3) 게이트클럭(GCLK[i+3]) 및 제(i+6) 게이트클럭(GCLK[i+6])의 타이밍에 기초하여 제i 스캔신호(Scani)를 생성한다. 제i 스캔신호(Scani)는 제i 수평라인(HLi)에 배열된 화소(P)들의 제n 스캔라인(15b) 및 제(i+2) 수평라인(HL[i+2])에 배열된 화소(P)들의 제(n-2) 스캔라인(15a)에 제공된다.
제i 스테이지(STG[i])에 입력되는 제i 게이트클럭(GCLKi)은 제i 스캔신호(Scani)의 출력기간을 결정한다. 제(i+3) 게이트클럭(GCLK[i+3])은 제i 스캔신호(Scani)의 종료시점을 결정한다. 제(i+6) 게이트클럭(GCLK[i+6])은 제i 스캔신호(Scani)의 출력 이전에 제1 Q노드(Q)를 충전시키는 동작을 수행한다.
제i 스테이지(STG[i])의 발광제어신호 생성부(140b)는 제i 및 제(i-1)스캔신호(Scani, Scan[i-1]), 제i 에미션클럭(ECLKi), 제(i+2) 에미션클럭(ECLK[i+2]), 제(i+1) 에미션클럭(ECLK[i+1]) 및 제(i+5) 에미션클럭(ECLK[i+5])을 이용하여 제i 발광제어신호(EMi)를 생성한다.
제i 스테이지(STG[i])에 입력되는 제i 에미션클럭(ECLKi)은 제i 발광제어신호(EMi)의 출력 타이밍을 결정한다. 제(i+2) 에미션클럭(ECLK[i+2])은 이전 프레임에 출력되던 발광제어신호(EM)의 종료시점을 결정한다. 제(i+1) 에미션클럭(ECLK[i+1]) 및 제(i+5) 에미션클럭(ECLK[i+5])은 제i 발광제어신호(EMi)가 하이레벨을 유지하도록 제어한다.
본 발명의 실시 예에서 게이트클럭(GCLK) 및 에미션클럭(ECLK)은 7상으로 구현되고, 각 클럭신호들은 연속적이다. 따라서, (i+k)(k는 1<k<7인 자연수)가 7보다 큰 클럭신호는 7을 감산한 서수의 클럭신호를 이용한다. 예컨대, 제5 스테이지(STG5)에서 제(i+4) 게이트클럭(GCLK[i+4])은 제2 게이트클럭(GCLK2)에 해당한다.
이를 바탕으로, 제1 스테이지(STG1)의 스캔신호 생성부(140a)는 스타트신호(VST), 제1 게이트클럭(GCLK1), 제3 게이트클럭(GCLK3) 및 제5 게이트클럭(GCLK6)을 이용하여 제1 스캔신호(Scan1)를 출력한다. 그리고 제1 스테이지(STG1)의 발광제어신호 생성부(140b)는 제1 스캔신호(Scan1), 제1 에미션클럭(ECLK1), 제2 에미션클럭(ECLK2), 제3 에미션클럭(ECLK3) 및 제6 에미션클럭(ECLK6)을 이용하여 제1 발광제어신호(EM1)를 출력한다. 또한, 제1 스테이지(STG1)의 발광제어신호 생성부(140b)는 에미션리셋(ERST)을 이용하여 제1 발광제어신호(EM1)를 초기화한다.
다수의 스테이지들(STG[1] ~ STG[i])은 전단의 출력단으로부터 출력되는 스캔 신호를 후단이 이용하도록 종속적으로 접속된다. 예컨대, 제i 스테이지(STG[i])로부터 출력되는 스캔 신호(G[i])는 제(i+1) 스테이지(STG[i+1])의 스타트신호 입력단자인 제1 단자(1)에 공급된다.
도 6을 참조하여, 제i 스테이지(STG[i])의 회로 구성을 살펴보면 다음과 같다. 도 6에서 고전위전압(VDD)에 의해서 항시 턴-온 상태를 유지하는 보조트랜지스터(Tbv)들은 회로의 안정화를 위한 것으로, 보조트랜지스터(Tbv)들은 항상 턴-온 상태를 유지하기 때문에 등가회로적으로 쇼트 상태인 것으로 간주하여 설명하기로 한다.
제i 스테이지(STG[i])의 스캔신호 생성부(140a)는 제1 내지 제8 트랜지스터(T1~T8)를 포함한다.
제1 트랜지스터(T1)의 제1 전극은 고전위전압원(VDD)과 연결되고, 제2 전극은 제2 트랜지스터(T2)의 제1 전극과 연결되며, 게이트전극은 스타트신호 입력단자(1)와 연결된다. 제2 트랜지스터(T2)의 제2 전극은 제1 Q노드(Q1)와 연결되고, 게이트전극은 제7 게이트클럭 입력단자(4)와 연결된다. 제1 및 제2 트랜지스터(T2)는 서로 직렬로 연결되기 때문에, 제1 및 제2 트랜지스터(T2)는 동시에 턴-온 될 때, 고전위전압(VDD)을 제1 Q노드(Q1)에 충전한다. 즉, 제1 및 제2 트랜지스터(T2)는 스타트신호(VST)(또는 제(i-1) 스캔신호(Scan[i-1])) 및 제(i+6) 게이트클럭(GCLK[i+6])이 동기 될 때에 제1 Q노드(Q1)를 충전한다.
제3 트랜지스터(T3)의 제1 전극은 제1 Q노드(Q1)와 연결되고, 제2 전극은 저전위전압(VSS) 입력단과 연결되며, 게이트전극은 제1 QB노드(QB1)에 연결된다. 따라서, 제3 트랜지스터(T3)는 제1 QB노드(QB1)의 전위에 대응하여 Q노드의 전위를 저전위전압(VSS)으로 방전한다.
제4 트랜지스터(T4)는 제1 전극을 통해서 고전위전압(VDD)을 제공받고, 제2 전극은 제1 QB노드(QB1)와 연결되며, 게이트전극은 제(i+3) 게이트클럭(GCLK[i+3])과 연결된다. 이에 따라서, 제4 트랜지스터(T4)는 제(i+3) 게이트클럭(GCLK[i+3])에 응답하여, 제1 QB노드(QB1)를 충전한다. 즉, 제4 트랜지스터(T4)는 제(i+3) 게이트클럭(GCLK[i+3])에 응답하여, 스캔신호 출력단(n11)을 방전시켜서, 저전위레벨의 제i 스캔신호(Scani)를 출력한다.
제5 트랜지스터(T105)의 제1 전극은 제1 QB노드(QB1)에 연결되고, 제2 전극은 저전위전압(VSS)에 연결되며, 게이트전극은 스타트신호 입력단자(1)에 연결된다. 제5 트랜지스터(T105)는 스타트신호(VST) 또는 제(i-1) 스캔신호(Scan[i+1])에 응답하여 제1 QB노드(QB1)를 저전위전압으로 충전한다.
제1 풀업 트랜지스터(T6)의 게이트전극은 제1 Q노드(Q)에 연결되고, 제1 전극이 제i 게이트클럭 입력단자(2)에 연결되며, 제2 전극이 스캔신호 출력단(n11)에 연결된다. 이에 따라서, 제6 트랜지스터(T6)는 제1 Q노드(Q1)의 전위에 대응하여 제i 게이트클럭(GCLKi)을 출력한다.
제1 풀다운 트랜지스터(T7)는 제1 QB노드(QB)에 게이트전극이 연결되고 제1 전극을 통해서 저전위전압(VSS)을 제공받으며, 제2 전극이 스캔신호 출력단(n11)에 연결된다. 이에 따라서, 제7 트랜지스터(T7)는 제1 QB노드(QB1)의 전위에 대응하여 스캔신호 출력단(n11)의 전위를 저전위전압(VSS)으로 방전한다.
제8 트랜지스터(T8)는 제1 전극이 제1 QB노드(QB1)에 연결되고, 제2 전극이 저전위전압(VSS)에 연결되며, 게이트전극이 제1 Q노드(Q1)에 연결된다. 이에 따라서, 제8 트랜지스터(T8)는 제1 Q노드(Q1)의 전위에 대응하여 제1 Q노드(Q1)의 전위를 저전위전압(VSS)으로 방전한다.
제i 스테이지(STG[i])의 발광제어신호 생성부(140b)는 제9 내지 제19 트랜지스터(T19)를 포함한다.
제9 트랜지스터(T9)의 제1 전극은 고전위전압(VDD)에 연결되고, 제2 전극은 제2 Q노드(Q2)에 연결되며, 게이트전극은 제i 에미션클럭(ECLKi) 입력단자에 연결된다. 이에 따라서, 제9 트랜지스터(T9)는 제i 에미션클럭(ECLKi)에 응답하여, 제2 Q노드(Q2)를 충전한다.
제10 트랜지스터(T10)의 제1 전극은 제2 Q노드(Q2)에 연결되고 제2 전극은 저전위전압(VSS) 입력단자에 연결되며, 게이트전극은 제1 저전위 트리거 트랜지스터(T11)의 제2 전극에 연결된다. 따라서, 제10 트랜지스터(T10)는 제1 저전위 트리거 트랜지스터(T11)가 턴-온될 때 제2 Q노드(Q2)를 저전위전압(VSS)으로 방전한다.
제1 저전위 트리거 트랜지스터(T11)의 제1 전극은 제2 QB노드(QB2)에 연결되고, 제1 전극은 제(i-2) 스캔신호 출력단자(10)에 연결되고, 게이트전극은 제(i+2) 에미션클럭(ECLK[i+2]) 입력단자(7)에 연결된다. 이에 따라서, 제1 저전위 트리거 트랜지스터(T11)는 제(i+2) 에미션클럭(ECLK[i+2]) 및 제(i-2) 스캔신호(Scan[i-2])가 동기될 때, 제10 트랜지스터(T10)를 동작시킨다.
제12 트랜지스터(T12)의 제1 전극은 고전위전압(VDD)에 연결되고, 제2 전극은 발광제어신호 출력단(n12)에 연결되며, 게이트전극은 제2 Q노드(Q2)에 연결된다. 이에 따라서, 제12 트랜지스터(T12)는 제2 Q노드(Q2)의 전위에 대응하여, 발광제어신호 출력단(n12)으로 고전위전압(VDD)에 대응하는 제i 발광제어신호(EMi)를 출력한다.
풀다운 트랜지스터들인 제13 및 제14 트랜지스터(T14)들은 서로 직렬로 연결되며, 제13 및 제14 트랜지스터(T14)들 각각의 게이트전극은 제2 QB노드(QB2)에 연결되고, 제13 트랜지스터(T13)의 제1 전극은 발광제어신호 출력단(n12)에 연결되며, 제14 트랜지스터(T14)의 제2 전극은 저전위전압(VSS)에 연결된다. 이에 따라서, 제13 및 제14 트랜지스터(T14)는 제2 QB노드(QB2)의 전위에 대응하여, 발광제어신호 출력단(n12)의 전위를 저전위전압(VSS)으로 방전한다.
제3 저전위 트리거 트랜지스터(T15)의 제1 전극은 에미션리셋(ERST) 입력단에 연결되고, 제2 전극은 제2 QB노드(QB2)에 연결되며, 게이트전극은 스캔신호 출력단(n11)에 연결된다. 따라서, 제3 저전위 트리거 트랜지스터(T15)는 에미션리셋(ERST) 및 제i 스캔신호(Scani)가 동기될 때, 제2 QB노드(QB2)를 고전위전압(VDD)으로 충전한다.
제2 저전위 트리거 트랜지스터(T16)는 제1 전극이 에미션리셋(ERST) 입력단에 연결되고, 제2 전극이 제2 QB노드(QB2)에 연결되며, 게이트전극이 제(i-1) 스캔신호(Scan[i-1]) 출력단에 연결된다. 이에 따라서 제2 저전위 트리거 트랜지스터(T16)는 에미션리셋(ERST) 및 제(i-1) 스캔신호(Scan[i-1])가 동기될 때에 제2 QB노드(QB2)에 충전한다.
제17 트랜지스터(T117)는 제1 전극이 제2 QB(QB)에 연결되고, 제2 전극은 저전위전압(VSS)에 연결되며, 게이트전극은 제(i+5) 에미션클럭(ECLK[i+5]) 입력단자에 연결된다. 제19 트랜지스터(T119)는 제1 전극이 제2 QB노드(QB2)에 연결되고, 제2 전극은 저전위전압(VSS)에 연결되며, 게이트전극은 제(i+1) 에미션클럭(ECLK[i+1])을 입력받는 제6 단자(6)에 연결된다. 이에 따라서, 제17 및 제19 트랜지스터(T119)는 각각 제(i+4) 에미션클럭(ECLK[i+4]) 및 제(i+1) 에미션클럭(ECLK[i+1])에 응답하여 제2 QB노드(QB2)를 충전한다.
제18 트랜지스터(T118)의 제1 전극은 고전위전압(VDD)에 연결되고, 제2 전극은 제13 트랜지스터(T13)의 제2 전극에 연결되며, 게이트전극은 발광제어신호 출력단(n12)에 연결된다.
도 7은 도 5에 도시된 제1 스테이지의 동작 타이밍도이다. 제i 스테이지(STGi)의 동작 과정을 도 3 내지 도 7을 참조하여 살펴보면 다음과 같다. 후술하는 실시 예에서 제i 스테이지(STGi)는 제1 게이트클럭(GCLK1) 및 제1 에미션클럭(ECLK1)을 바탕으로 제i 스캔신호(Scan1) 및 제i 발광제어신호(EMi)를 출력하는 실시 예에 대해서 설명하기로 한다.
먼저, 스캔신호 생성부(140a)가 제i 스캔신호(Scani)를 출력하는 과정을 살펴보면 다음과 같다.
제1 게이트클럭(GCLK1)은 스타트신호(VST)가 종료되는 시점에 인가된다. 그리고 제1 내지 제7 게이트클럭(GCLK1~GCLK7)은 각각 1수평주기(1H) 간격을 두고 출력되기 시작한다.
(n-2) 수평주기([n-2]H) 이전에 인가되는 스타트신호(VST) 및 제7 게이트클럭(GCLK7)이 모두 하이레벨의 전압일 때, 서로 직렬로 연결되는 제1 및 제2 트랜지스터(T1,T2)는 고전위전압(VDD)을 제공받아서 제1 Q노드(Q1)에 충전한다. 즉, 제1 Q노드(Q1)는 스타트신호(VSS) 및 제7 게이트클럭(GCLK7)이 동기되는 순간에 프리챠징(precharging)한다.
제1 Q노드(Q1)가 프리챠징된 상태에서, 제1 풀업 트랜지스터(T6)의 제1 전극은 제i 게이트클럭 입력단자(2)를 통해서 제1 게이트클럭(GCLK1)이 제공될 때에 전위가 높아진다. 제1 풀업 트랜지스터(T6)의 제1 전극의 전위가 높아질 때, 게이트전극의 전위는 제1 부스팅 커패시터(C1)의 전위를 유지하기 위해서 부트스트래핑(bootstrapping)되면서 높아진다. 즉, 제1 풀업 트랜지스터(T6)의 게이트-소스 전위는 게이트전극이 프리챠징된 상태에서 제1 전극에 제공된는 전위에 의해서 더욱 높아지면서 턴-온된다. 그리고 제1 풀업 트랜지스터(T6)는 제1 전극을 통해서 입력되는 제i 게이트클럭(GCLKi)을 스캔신호 출력단(n11)으로 출력한다.
제8 트랜지스터(T8)는 제1 Q노드(Q1)가 충전된 상태일 때 제1 풀다운 트랜지스터(T7)의 게이트전압을 저전위전압(VSS)으로 유지한다. 즉, 제8 트랜지스터(T8)는 제1 풀업 트랜지스터(T6)가 제i 스캔신호(Scani)를 출력하는 동안에 스캔신호 출력단(n11)이 방전되는 것을 방지한다.
제1 게이트클럭(GCLK1)은 제(n-2) 수평주기([n-2]H)의 초기화 기간(Ti), 제(n-1) 수평주기([n-1]H)의 제1 샘플링 기간(Ts1), 제n 수평주기(nH)의 제2 샘플링 기간(Ts2) 및 데이터기입 기간(Tw) 동안에 하이레벨을 유지한다.
제1 게이트클럭(GCLK) 이후에, 제(n+1) 수평주기([n+1]H)의 시작 시점에 제4 게이트클럭(GCLK4)이 인가되기 시작한다. 제4 트랜지스터(T4)는 제4 게이트클럭(GCLK4)이 제공될 때 제1 QB노드(QB1)를 충전한다. 제1 QB노드(QB1)가 충전될 때, 제7 트랜지스터(T7)는 턴-온되어서 스캔신호 출력단(n11)의 전위를 저전위전압(VSS)으로 방전한다. 결국 제1 게이트클럭(GCLK)이 종료될 때 인가되는 제4 게이트클럭(GCLK)은 스캔신호 출력단(n11)을 통해서 출력되는 제i 스캔신호(Scani)의 출력을 중지시킨다.
발광제어신호 생성부(140b)가 제i 발광제어신호(EMi)를 출력하는 과정을 살펴보면 다음과 같다.
제(i-2) 수평라인([n-2]HL)의 초기화기간 동안에 제(i-2) 스캔신호(Scan[i-2])와 제3 에미션클럭(ECLK3)은 동기된다. 제1 저전위 트리거 트랜지스터(T11)는 제3 에미션클럭(ECLK3) 및 제(i-2) 스캔신호(Scan[i-2])가 동기될 때에 제2 QB노드(QB2)를 충전하고, 이에 따라서 제13 및 제14 트랜지스터(T13,T14)는 턴-온된다. 턴-온된 제13 및 제14 트랜지스터(T13,T14)는 발광제어신호 출력단(n12)의 전위를 저전위전압(VSS)으로 방전한다. 즉, 이전 프레임의 발광기간에 하이레벨로 유지되던 발광제어신호는 제(i-2) 수평라인의 초기화 기간(Ti[n-2])에 로우레벨로 반전된다.
제(i-2) 수평라인의 초기화 기간(Ti[n-2]) 이후부터 제1 에미션클럭(ECLK1)이 입력되기 이전까지 발광제어신호 출력단(n12)은 저전위전압을 유지한다.
제1 샘플링 기간(Ts1) 동안에 제9 트랜지스터(T9)는 제1 에미션클럭(ECLK1)에 의해서 턴-온되어서 제2 Q노드(Q2) 및 제2 부스팅 커패시터(C2)를 충전한다. 제2 Q노드(Q2)가 충전됨에 따라서 제2 풀업 트랜지스터(T12)는 턴-온되어 고전위전압(VDD)을 발광제어신호 출력단(n12)으로 출력한다.
제1 과도기 기간(Td1) 동안에, 제(i-1) 스캔신호(Scan[i-1])는 에미션리셋(ERST)와 동기된다. 제2 저전위 트리거 트랜지스터(T16)는 제(i-1) 스캔신호(Scan[i-1]) 및 에미션리셋(ERST)가 동기될 때, 제2 QB노드(QB2)를 충전하여 제13 및 제14 트랜지스터(T13,T14)를 턴-온시킨다. 턴-온된 제13 및 제14 트랜지스터(T13,T14)는 발광제어신호 출력단(n12)의 전위를 저전위전압(VSS)으로 방전한다. 즉, 제1 과도기 기간(Td1) 동안에 발광제어신호(EMi)는 다시 로우레벨로 반전된다.
제2 샘플링 기간(Ts2) 동안에 제9 트랜지스터(T9)는 제1 에미션클럭(ECLK1)에 의해서 턴-온되어서 제2 Q노드(Q2) 및 제2 부스팅 커패시터(C2)를 충전한다. 제2 Q노드(A2)가 충전됨에 따라서 제2 풀업 트랜지스터(T12)는 턴-온되어 고전위전압(VDD)을 발광제어신호 출력단(n12)으로 출력한다.
제2 과도기 기간(Td2) 동안에, 제i 스캔신호(Scani)는 에미션리셋(ERST)와 동기된다. 제3 저전위 트리거 트랜지스터(T15)는 제i 스캔신호(Scani) 및 에미션리셋(ERST)가 동기될 때, 제2 QB노드(QB2)를 충전하여 제13 및 제14 트랜지스터(T13,T14)를 턴-온시킨다. 턴-온된 제13 및 제14 트랜지스터(T13,T14)는 발광제어신호 출력단(n12)의 전위를 저전위전압(VSS)으로 방전한다. 즉, 제2 과도기 기간(Td2) 동안에 발광제어신호(EMi)는 다시 로우레벨로 반전된다.
발광 기간(Te) 동안에 제9 트랜지스터(T9)는 제1 에미션클럭(ECLK1)에 의해서 턴-온되어서 제2 Q노드(Q2) 및 제2 커패시터(C2)를 충전한다. 제2 Q노드(Q2)가 충전됨에 따라서 제2 풀업 트랜지스터(T12)는 턴-온되어 고전위전압(VDD)을 발광제어신호 출력단(n12)으로 출력한다. 발광 기간(T2) 동안에 제2 부스팅 커패시터(C2)는 제2 풀업 트랜지스터(T12)의 게이트-소스 전위를 동작전압 이상으로 유지한다. 따라서 제2 풀업 트랜지스터(T12)는 발광 기간(Te) 동안에 고전위전압(VDD)을 발광제어신호 출력단(n12)으로 출력할 수 있다.
그리고 발광 기간(Te)동안에 제17 트랜지스터(T17) 및 제19 트랜지스터(T19)는 각각 일정한 간격으로 제2 에미션클럭(ECLK2) 및 제6 에미션클럭(ECLK6)을 제공받아서 턴-온된다. 즉, 발광 기간(Te) 동안에 제17 트랜지스터(T117) 및 제19 트랜지스터(T119)는 제2 QB노드(QB2)를 저전위전압으로 유지하여, 제13 및 제14 트랜지스터(T14)가 턴-온되는 것을 억제한다. 즉, 제2 및 제6 에미션클럭(ECLK2,ECLK6)은 발광 기간(Te) 동안에 발광제어신호 출력단(n12)을 통해서 안정적으로 고전위의 제1 발광제어신호(EM1)가 출력되도록 한다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
10 : 표시패널 11 : 타이밍 콘트롤러
12 : 데이터 구동부 13 : 게이트 구동부
DL : 데이터라인부 GL : 게이트라인부

Claims (6)

  1. 유기발광다이오드 화소들이 배열되는 n(n은 자연수)개의 수평라인을 포함하는 표시패널;
    제i(i는 1≤i≤n-2 인 조건을 만족하는 자연수) 수평라인의 스캔을 위한 스캔신호를 생성하고, 상기 제i 스캔신호를 제i 수평라인 및 제(i+2) 수평라인에 제공하는 제i 스캔신호 생성부; 및
    제i 수평라인에 제공하는 제i 발광제어신호를 생성하는 제i 발광제어신호 생성부를 포함하되,
    상기 제i 스캔신호 생성부는 제(i-2) 수평라인부터 제i 수평라인의 스캔 기간 내에서 상기 제i 스캔신호를 출력하고,
    상기 제i 발광제어신호 생성부는 제(i-1) 수평라인의 스캔 기간 내에서 상기 제i 스캔신호와 동기되고, 상기 제i 수평라인의 스캔 기간 내에서 일부 구간 동안 상기 제i 스캔신호와 동기되는 상기 제i 발광제어신호를 출력하는 유기발광다이오드 표시장치.
  2. 제 1 항에 있어서,
    상기 제i 발광제어신호 생성부는
    Q노드가 충전될 때에 고전위전압을 발광제어신호 출력단으로 출력하는 풀업 트랜지스터;
    QB노드가 충전될 때에 상기 발광제어신호 출력단의 전위를 저전위전압으로 방전하는 풀다운 트랜지스터;
    제(i-2) 수평라인의 초기화 단계에서 상기 QB노드를 충전시키는 제1 저전위 트리거 트랜지스터;
    제(i-1) 수평라인의 제2 샘플링 단계 동안에 상기 QB노드를 충전시키는 제2 저전위 트리거 트랜지스터; 및
    제i 수평라인의 데이터기입 단계 동안에 상기 QB노드를 충전시키는 제3 저전위 트리거 트랜지스터를 포함하는 유기발광다이오드 표시장치.
  3. 제 2 항에 있어서,
    상기 제1 저전위 트리거 트랜지스터는
    제1 전극이 제(i-2) 스캔신호 생성부의 출력단에 연결되고, 제2 전극이 QB노드에 연결되며, 게이트전극이 제(i-2) 수평라인의 초기화 단계에서 하이레벨 신호를 출력하는 에미션클럭 입력단자에 연결되는 유기발광다이오드 표시장치.
  4. 제 2 항에 있어서,
    상기 제2 저전위 트리거 트랜지스터는
    게이트전극전극이 제(i-1) 스캔신호 생성부의 출력단에 연결되고, 제1 전극이 제(i-1) 수평라인의 제2 샘플링 단계 동안에 하이레벨 신호를 출력하는 에미션리셋 입력단자에 연결되며, 제2 전극이 상기 QB노드에 연결되는 유기발광다이오드 표시장치.
  5. 제 4 항에 있어서,
    상기 제3 저전위 트리거 트랜지스터는
    게이트 전극이 제(i-2) 스캔신호 생성부의 출력단에 연결되고, 제1 전극이 상기 에미션리셋 입력단자에 연결되며, 제2 전극이 상기 QB노드에 연결되는 유기발광다이오드 표시장치.
  6. 제 1 항에 있어서,
    상기 제i 수평라인에 배열된 상기 화소들은
    상기 유기발광다이오드에 제공되는 구동전류를 제어하는 구동트랜지스터;
    게이트전극을 통해서 상기 발광제어신호를 입력받고, 제1 및 제2 전극이 각각 고전위전압원 및 상기 구동트랜지스터의 드레인전극에 연결되는 제1 트랜지스터;
    게이트전극을 통해서 제(i-2) 스캔신호를 입력받고, 제1 및 제2 전극이 각각 초기화라인 및 상기 구동트랜지스터의 소스전극에 연결되는 제2 트랜지스터; 및
    게이트전극을 통해서 상기 제i 스캔신호를 입력받고, 제1 및 제2 전극이 각각 데이터라인 및 상기 구동트랜지스터의 게이트전극에 연결되는 제3 트랜지스터;를 더 포함하는 유기발광다이오드 표시장치.
KR1020140155204A 2014-11-10 2014-11-10 유기발광다이오드 표시장치 KR102238640B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140155204A KR102238640B1 (ko) 2014-11-10 2014-11-10 유기발광다이오드 표시장치
CN201510754090.8A CN105590585B (zh) 2014-11-10 2015-11-09 有机发光显示装置
US14/937,460 US9646535B2 (en) 2014-11-10 2015-11-10 Organic light emitting display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140155204A KR102238640B1 (ko) 2014-11-10 2014-11-10 유기발광다이오드 표시장치

Publications (2)

Publication Number Publication Date
KR20160055432A true KR20160055432A (ko) 2016-05-18
KR102238640B1 KR102238640B1 (ko) 2021-04-12

Family

ID=55912678

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140155204A KR102238640B1 (ko) 2014-11-10 2014-11-10 유기발광다이오드 표시장치

Country Status (3)

Country Link
US (1) US9646535B2 (ko)
KR (1) KR102238640B1 (ko)
CN (1) CN105590585B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180132195A (ko) * 2017-06-01 2018-12-12 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10115339B2 (en) * 2015-03-27 2018-10-30 Apple Inc. Organic light-emitting diode display with gate pulse modulation
EP3304537A1 (en) 2015-06-05 2018-04-11 Apple Inc. Emission control apparatuses and methods for a display panel
KR102413874B1 (ko) * 2015-07-02 2022-06-29 삼성디스플레이 주식회사 발광제어 구동부 및 이를 포함하는 표시장치
CN105702295B (zh) * 2016-01-15 2019-06-14 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、显示面板及显示装置
KR102476721B1 (ko) * 2016-06-30 2022-12-15 삼성디스플레이 주식회사 스테이지 및 이를 이용한 유기전계발광 표시장치
KR102559544B1 (ko) * 2016-07-01 2023-07-26 삼성디스플레이 주식회사 표시 장치
KR102531111B1 (ko) * 2016-07-07 2023-05-11 삼성디스플레이 주식회사 통합 구동부 및 이를 포함하는 표시 장치
TWI626637B (zh) * 2016-08-12 2018-06-11 鴻海精密工業股份有限公司 顯示裝置
KR20180071642A (ko) * 2016-12-20 2018-06-28 엘지디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시 장치
KR102419979B1 (ko) * 2017-08-09 2022-07-13 엘지디스플레이 주식회사 표시장치, 전자기기 및 토글링 회로
KR102345423B1 (ko) * 2017-10-31 2021-12-29 엘지디스플레이 주식회사 유기발광표시장치 및 그의 구동방법
JP7116539B2 (ja) * 2017-11-27 2022-08-10 株式会社ジャパンディスプレイ 表示装置
KR102525226B1 (ko) * 2018-07-25 2023-04-25 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시장치
WO2020140292A1 (zh) 2019-01-04 2020-07-09 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、栅极驱动电路、显示装置
KR102566281B1 (ko) * 2019-02-18 2023-08-16 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
CN112447141B (zh) 2019-08-30 2022-04-08 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路、显示面板
KR20210085919A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 게이트 구동회로 및 이를 이용한 플렉시블 디스플레이
KR20210086135A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 게이트 구동부 및 이를 포함한 유기 발광 표시 장치
CN112489599B (zh) * 2020-12-23 2022-09-27 武汉华星光电半导体显示技术有限公司 Amoled像素驱动电路、驱动方法及显示面板
CN114999399B (zh) 2022-06-30 2023-05-26 惠科股份有限公司 像素驱动电路、显示面板及显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009271320A (ja) * 2008-05-08 2009-11-19 Sony Corp Ｅｌ表示パネル、電子機器及びｅｌ表示パネルの駆動方法
KR20120009579A (ko) * 2010-07-19 2012-02-02 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기 전계발광 표시장치
KR101178911B1 (ko) * 2009-10-15 2012-09-03 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
JP2013068957A (ja) * 2012-11-08 2013-04-18 Sony Corp 表示装置
KR20130053660A (ko) * 2011-11-15 2013-05-24 엘지디스플레이 주식회사 유기발광다이오드 표시장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100748321B1 (ko) * 2006-04-06 2007-08-09 삼성에스디아이 주식회사 주사 구동회로와 이를 이용한 유기 전계발광 표시장치
JP5056265B2 (ja) * 2007-08-15 2012-10-24 ソニー株式会社 表示装置および電子機器
KR100911982B1 (ko) * 2008-03-04 2009-08-13 삼성모바일디스플레이주식회사 이미션 구동부 및 이를 이용한 유기전계발광 표시장치
KR101329458B1 (ko) * 2008-10-07 2013-11-15 엘지디스플레이 주식회사 유기발광다이오드 표시장치
KR101056240B1 (ko) * 2009-03-02 2011-08-11 삼성모바일디스플레이주식회사 유기전계발광 표시장치
KR101396004B1 (ko) * 2011-08-17 2014-05-16 엘지디스플레이 주식회사 유기발광다이오드 표시장치
US9454935B2 (en) * 2013-11-21 2016-09-27 Lg Display Co., Ltd. Organic light emitting diode display device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009271320A (ja) * 2008-05-08 2009-11-19 Sony Corp Ｅｌ表示パネル、電子機器及びｅｌ表示パネルの駆動方法
KR101178911B1 (ko) * 2009-10-15 2012-09-03 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR20120009579A (ko) * 2010-07-19 2012-02-02 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기 전계발광 표시장치
KR20130053660A (ko) * 2011-11-15 2013-05-24 엘지디스플레이 주식회사 유기발광다이오드 표시장치
JP2013068957A (ja) * 2012-11-08 2013-04-18 Sony Corp 表示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180132195A (ko) * 2017-06-01 2018-12-12 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
US11308879B2 (en) 2017-06-01 2022-04-19 Samsung Display Co., Ltd. Organic light emitting display device including scan driver

Also Published As

Publication number Publication date
CN105590585A (zh) 2016-05-18
US9646535B2 (en) 2017-05-09
KR102238640B1 (ko) 2021-04-12
US20160133185A1 (en) 2016-05-12
CN105590585B (zh) 2018-05-04

Similar Documents

Publication Publication Date Title
KR102238640B1 (ko) 유기발광다이오드 표시장치
EP3151233B1 (en) Organic light emitting diode display
EP3444804B1 (en) Display device comprising a gate driver circuit
CN108510936B (zh) 电致发光显示装置
KR102519822B1 (ko) 유기발광다이오드 표시장치
US9715852B2 (en) Organic light emitting display device
KR102439225B1 (ko) 유기 발광 표시장치와 그 구동 장치 및 방법
KR102523280B1 (ko) 유기발광다이오드 표시장치 및 이의 구동방법
EP3447758B1 (en) Display device comprising a gate driver circuit, and method of driving the display device
US8139002B2 (en) Organic light emitting diode display and driving method thereof
KR20150080198A (ko) 유기 발광 다이오드 표시 장치 및 그의 구동 방법
KR102339646B1 (ko) 표시장치
KR102364098B1 (ko) 유기발광다이오드 표시장치
KR20170114023A (ko) 디스플레이 장치의 스캔 드라이버 및 이를 포함하는 디스플레이 장치
US11205389B2 (en) Scan driver and display device having same
KR20190021985A (ko) 유기발광 표시장치
KR20190032959A (ko) 시프트레지스터 및 이를 포함하는 유기발광 표시장치
KR102234096B1 (ko) 스캔 구동부와 이를 포함한 표시장치
KR20150053475A (ko) 유기발광다이오드 표시장치의 구동방법
KR102436560B1 (ko) 게이트 구동회로 및 이를 이용한 유기발광 표시장치
KR102202798B1 (ko) 유기발광다이오드 표시장치
KR102332423B1 (ko) 시프트레지스터 및 이를 포함하는 표시장치
KR102498500B1 (ko) 유기발광 표시장치
KR102550292B1 (ko) 표시패널 및 이를 포함한 유기발광 표시장치
KR102299155B1 (ko) 유기발광다이오드 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant