KR20220063870A - 데이터 구동 회로 및 이를 포함하는 표시 장치 - Google Patents

데이터 구동 회로 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR20220063870A
KR20220063870A KR1020200149656A KR20200149656A KR20220063870A KR 20220063870 A KR20220063870 A KR 20220063870A KR 1020200149656 A KR1020200149656 A KR 1020200149656A KR 20200149656 A KR20200149656 A KR 20200149656A KR 20220063870 A KR20220063870 A KR 20220063870A
Authority
KR
South Korea
Prior art keywords
data
output
delay
lines
scan
Prior art date
Application number
KR1020200149656A
Other languages
English (en)
Inventor
편기현
이장미
최은진
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200149656A priority Critical patent/KR20220063870A/ko
Priority to US17/352,465 priority patent/US11538384B2/en
Priority to CN202111247570.7A priority patent/CN114464121A/zh
Priority to EP21205353.2A priority patent/EP3996079A1/en
Publication of KR20220063870A publication Critical patent/KR20220063870A/ko
Priority to US18/075,777 priority patent/US11908365B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0281—Arrangement of scan or data electrode driver circuits at the periphery of a panel not inherent to a split matrix structure
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

표시 장치는, 데이터선들 및 주사선들에 접속되는 화소들 및 컨택을 통해 주사선들 각각에 접속되는 적어도 하나의 신호 출력선을 포함하는 화소부; 화소부의 일 측에 배치되어 데이터선들의 일부를 구동하는 제1 데이터 구동 회로를 포함하는 데이터 구동부; 화소부의 일 측에 데이터 구동부와 함께 배치되어 주사선들을 구동하는 주사 구동부; 및 데이터 구동부 및 주사 구동부를 제어하는 타이밍 제어부를 포함한다. 제1 데이터 구동 회로는, 제1 내지 제k(단, k는 2보다 큰 정수) 데이터선들로 데이터 신호들을 각각 출력하는 출력 버퍼들; 및 제1 내지 제k 전송선들을 통해 데이터 신호들을 출력 버퍼들에 전달하고, 데이터 신호들이 공급될 화소행의 위치에 기초하여 제1 내지 제k 전송선들로 출력되는 데이터 신호들의 지연 시간들을 제1 내지 제k 전송선들 별로 제어하는 출력 지연 제어부를 포함한다.

Description

데이터 구동 회로 및 이를 포함하는 표시 장치{DATA DRIVING CIRCUIT AND DISPLAY DEVICE INCLUDING THE SAME}
본 발명은 전자 기기에 관한 것으로서, 더욱 상세하게는 표시 장치에 관한 것이다.
일반적으로, 표시장치는 화소부의 일 측변에 주사 구동부가 배치되고, 다른 측변에 데이터 구동부가 배치되는 구조를 갖는다. 최근, 표시 장치의 양 측 사이드의 비표시 영역이 최소화된 내로우 베젤(narrow bezel)을 구현하기 위한 표시 장치의 구조가 개발 중이다. 예를 들어, 내로우 베젤을 구현하기 위해, 주사 구동부와 데이터 구동부를 일 측변에 함께 배치시키는 단변 구동(single side driving) 구조의 패널이 연구되고 있다.
이러한 단변 구동 방식의 표시장치는 주사선들의 길이가 서로 다르게 형성되며, 이러한 배선 구조로 인해 화소부의 위치 별로 대응하는 RC 로드(Load) 불균일이 발생하고, 화소들 각각에 주사 신호 및 데이터 신호가 공급되는 타이밍이 동기화되지 않아 데이터 충전률 편차가 발생하여 표시 품질이 저하될 수 있다.
본 발명의 일 목적은 단변 구동 구조의 표시 장치의 컨택들 및 화소들의 위치에 기초하여 데이터 신호들의 출력 지연 시간을 조절하는 표시 장치를 제공하는 것이다.
본 발명의 다른 목적은 상기 표시 장치에 포함되는 데이터 구동 회로를 제공하는 것이다.
다만, 본 발명의 목적은 상술한 목적들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 일 목적을 달성하기 위하여 본 발명의 실시예들에 따른 표시 장치는, 데이터선들 및 주사선들에 접속되는 화소들 및 컨택을 통해 상기 주사선들 각각에 접속되는 적어도 하나의 신호 출력선을 포함하는 화소부; 상기 화소부의 일 측에 배치되어 상기 데이터선들의 일부를 구동하는 제1 데이터 구동 회로를 포함하는 데이터 구동부; 상기 화소부의 상기 일 측에 상기 데이터 구동부와 함께 배치되어 상기 주사선들을 구동하는 주사 구동부; 및 상기 데이터 구동부 및 상기 주사 구동부를 제어하는 타이밍 제어부를 포함할 수 있다. 상기 제1 데이터 구동 회로는, 제1 내지 제k(단, k는 2보다 큰 정수) 데이터선들로 데이터 신호들을 각각 출력하는 출력 버퍼들; 및 제1 내지 제k 전송선들을 통해 상기 데이터 신호들을 상기 출력 버퍼들에 전달하고, 상기 데이터 신호들이 공급될 화소행의 위치에 기초하여 상기 제1 내지 제k 전송선들로 출력되는 상기 데이터 신호들의 지연 시간들을 상기 제1 내지 제k 전송선들 별로 제어하는 출력 지연 제어부를 포함할 수 있다.
일 실시예에 의하면, 상기 출력 지연 제어부는 상기 컨택과 상기 제1 내지 제k 데이터선들 사이의 각각의 제1 방향으로의 거리들에 기초하여 상기 지연 시간들을 제어할 수 있다.
일 실시예에 의하면, 상기 지연 시간들에 기초하여 상기 출력 버퍼들로부터 상기 제1 내지 제k 데이터선들로 상기 데이터 신호들이 출력되는 시점들이 각각 조절될 수 있다.
일 실시예에 의하면, 제2 화소행의 구동에 대응하여, 상기 지연 시간들은 상기 제k 데이터선으로부터 상기 제1 데이터선으로 갈수록 증가할 수 있다.
일 실시예에 의하면, 상기 제2 화소행에 대응하는 제2 주사선의 상기 컨택은 제1 방향에 대하여 상기 제1 데이터선보다 상기 제k 데이터선에 더 가까울 수 있다.
일 실시예에 의하면, 제1 화소행의 구동에 대응하여, 상기 지연 시간들은 상기 제1 데이터선으로부터 상기 제k 데이터선으로 갈수록 증가할 수 있다.
일 실시예에 의하면, 상기 제1 화소행에 대응하는 제1 주사선의 상기 컨택은 제1 방향에 대하여 상기 제k 데이터선보다 상기 제1 데이터선에 더 가까울 수 있다.
일 실시예에 의하면, 제3 화소행의 구동에 대응하여, 상기 제1 데이터선의 지연 시간 및 상기 제k 데이터선의 지연 시간은 제j(단, j는 1보다 크고 k보다 작은 정수)데이터선의 지연 시간보다 클 수 있다.
일 실시예에 의하면, 상기 제3 화소행에 대응하는 제3 주사선의 상기 컨택은 제1 방향에 대하여 상기 제1 데이터선 및 상기 제k 데이터선보다 상기 제j 데이터선에 더 가까울 수 있다.
일 실시예에 의하면, 상기 출력 지연 제어부는, 상기 타이밍 제어부로부터 공급되는 데이터 전송 클럭의 주파수를 분할하여 기준 클럭을 생성하는 클럭 주파수 분할부; 상기 기준 클럭의 주기에 기초하여 상기 데이터 신호들의 출력 지연을 위한 기준 주기들을 생성하는 기준 주기 생성부; 상기 데이터 신호들이 공급될 상기 화소행의 위치 정보에 기초하여 상기 기준 주기들 중 하나를 최소 지연 값으로 선택하는 최소 지연 선택부; 및 상기 최소 지연 값 및 지연 제어 신호에 기초하여 상기 제1 내지 제k 전송선들의 상기 지연 시간들을 결정하고, 상기 지연 시간들만큼 상기 데이터 신호들을 각각 지연시켜 출력하는 지연 시간 결정부를 포함할 수 있다.
일 실시예에 의하면, 상기 지연 시간 결정부는, 직렬 연결되며, 상기 최소 지연 값에 기초하여 입력 신호를 지연하여 출력하는 지연 셀들; 및 상기 지연 셀들의 출력단들에 연결되며, 상기 지연 제어 신호에 응답하여 제어되는 복수의 스위치들을 포함할 수 있다.
일 실시예에 의하면, 상기 지연 제어 신호에 응답하여 상기 스위치들 중 하나가 턴-온될 수 있다.
일 실시예에 의하면, 상기 데이터 구동부는, 상기 제1 내지 제k 데이터선들과 다른 데이터선들의 일부를 구동하며, 상기 제1 데이터 구동 회로와 동일한 구성을 포함하는 제2 데이터 구동 회로를 더 포함할 수 있다.
일 실시예에 의하면, 제2 데이터 구동 회로로부터 상기 데이터 신호들이 출력되는 시점들은 상기 제1 데이터 구동 회로로부터 상기 데이터 신호들이 출력되는 시점들과 상이할 수 있다.
일 실시예에 의하면, 상기 화소부는 제1 방향으로 연속되는 제1 내지 제3 화소 블록들을 포함할 수 있다. 상기 적어도 하나의 신호 출력선은, 상기 제1 화소 블록에서 상기 주사선들 각각에 접속되는 제1 출력선들; 상기 제2 화소 블록에서 상기 주사선들 각각에 접속되는 제2 출력선들; 및 상기 제3 화소 블록에서 상기 주사선들 각각에 접속되는 제3 출력선들을 포함할 수 있다.
일 실시예에 의하면, 상기 주사선들은 상기 제1 방향으로 연장되며, 상기 제1 내지 제3 출력선들은 상기 제1 방향과 교차하는 제2 방향으로 연장될 수 있다.
일 실시예에 의하면, 상기 제1 내지 제3 출력선들은 상기 화소부에서 상기 제1 방향으로 갈수록 그 길이가 점차적으로 길어질 수 있다.
본 발명의 일 목적을 달성하기 위하여 본 발명의 실시예들에 따른 데이터 구동 회로는, 영상 데이터를 아날로그 형식의 데이터 신호들로 변환하는 디지털-아날로그 변환부; 제1 내지 제k(단, k는 2보다 큰 정수) 데이터선들로 상기 데이터 신호들을 각각 출력하는 출력 버퍼들; 및 제1 내지 제k 전송선들을 통해 상기 데이터 신호들을 상기 출력 버퍼들에 전달하고, 상기 데이터 신호들이 공급될 화소행의 위치 정보에 기초하여 상기 제1 내지 제k 전송선들로 출력되는 상기 데이터 신호들의 지연 시간을 상기 제1 내지 제k 전송선들 별로 제어하는 출력 지연 제어부를 포함할 수 있다. 상기 지연 시간의 차이에 의해 상기 출력 버퍼들로부터 출력되는 데이터 신호들의 출력 시점들이 상이할 수 있다.
일 실시예에 의하면, 상기 출력 지연 제어부는, 데이터 전송 클럭의 주파수를 분할하여 기준 클럭을 생성하는 클럭 주파수 분할부; 상기 기준 클럭의 주기에 기초하여 상기 데이터 신호들의 출력 지연을 위한 기준 주기들을 생성하는 기준 주기 생성부; 상기 위치 정보에 기초하여 상기 기준 주기들 중 하나를 최소 지연 값으로 선택하는 최소 지연 선택부; 및 상기 최소 지연 값 및 지연 제어 신호에 기초하여 상기 제1 내지 제k 전송선들의 지연 시간들을 결정하고, 상기 지연 시간들만큼 상기 데이터 신호들을 각각 지연시켜 출력하는 지연 시간 결정부를 포함할 수 있다.
일 실시예에 의하면, 상기 지연 시간들에 기초하여 상기 출력 버퍼들로부터 상기 제1 내지 제k 데이터선들로 상기 데이터 신호들이 출력되는 시점들이 각각 될 수 있다.
본 발명의 실시예들에 따른 데이터 구동 회로 및 이를 포함하는 표시 장치는 단변 구동 구조에 의한 화소부 내의 컨택들의 배치에 따라 화소행 및 화소열(데이터선) 별로 데이터 신호들의 출력의 지연 시간을 적응적으로 조절하는 출력 지연 제어부를 포함할 수 있다. 따라서, 주사 신호의 지연에 대응하여 데이터 신호의 출력이 조절될 수 있다. 따라서, 단변 구동 구조의 주사선들의 화소부 내 컨택 배치 구조의 특성에 기인한 화소의 위치에 따른 데이터 신호 노이즈의 편차 및 데이터 신호의 충전률 편차가 개선될 수 있다. 이에 따라, 단변 구동 구조의 표시 장치의 영상 품질이 개선될 수 있다.
다만, 본 발명의 효과는 상술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 표시 장치에 포함되는 화소부의 일 예를 설명하기 위한 도면이다.
도 3은 도 1의 표시 장치에 포함되는 화소에 공급되는 신호들의 일 예를 나타내는 타이밍도이다.
도 4는 도 1의 표시 장치에 포함되는 데이터 구동부 및 화소부의 일 예를 나타내는 도면이다.
도 5는 본 발명의 실시예들에 따른 데이터 구동 회로를 나타내는 도면이다.
도 6은 도 5의 데이터 구동 회로에 포함되는 출력 지연 제어부의 일 예를 나타내는 블록도이다.
도 7은 도 6의 출력 지연 제어부에 포함되는 지연 시간 결정부의 일 예를 나타내는 도면이다.
도 8은 도 5의 데이터 구동 회로에 의해 구동되는 구동 영역의 일 예를 나타내는 도면이다.
도 9a는 도 8의 구동 영역으로 출력되는 데이터 신호들의 출력 지연 시간들의 일 예를 나타내는 도면이다.
도 9b는 도 9a의 출력 지연 시간들에 의한 데이터 신호들의 출력의 일 예를 나타내는 타이밍도이다.
도 10a는 도 8의 구동 영역으로 출력되는 데이터 신호들의 출력 지연 시간들의 다른 일 예를 나타내는 도면이다.
도 10b는 도 10a의 출력 지연 시간들에 의한 데이터 신호들의 출력의 일 예를 나타내는 타이밍도이다.
도 11은 도 8의 구동 영역으로 출력되는 데이터 신호들의 출력 지연 시간들의 또 다른 일 예를 나타내는 도면이다.
도 12는 도 8의 구동 영역으로 출력되는 데이터 신호들의 출력 지연 시간들의 또 다른 일 예를 나타내는 도면이다.
도 13은 도 5의 데이터 구동 회로에 포함되는 출력 지연 제어부의 다른 일 예를 나타내는 블록도이다.
도 14는 도 13의 출력 지연 제어부에 의해 도 8의 구동 영역으로 출력되는 데이터 신호들의 출력 지연 시간들의 일 예를 나타내는 도면이다.
도 15는 도 13의 출력 지연 제어부에 의해 도 8의 구동 영역으로 출력되는 데이터 신호들의 출력 지연 시간들의 다른 일 예를 나타내는 도면이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 1을 참조하면, 표시 장치(1000)는 화소부(100), 주사 구동부(200), 데이터 구동부(300), 및 타이밍 제어부(400)를 포함할 수 있다.
표시 장치(1000)는 복수의 자발광 소자들을 포함하는 자발광 표시 장치로 구현될 수 있다. 예를 들어, 표시 장치(1000)는 유기 발광 소자들을 포함하는 유기 발광 표시 장치, 무기 발광 소자들을 포함하는 표시 장치, 또는 무기 물질 및 유기 물질이 복합적으로 구성된 발광 소자들을 포함하는 표시 장치일 수 있다. 다만, 이는 예시적인 것으로서, 표시 장치(1000)는 액정 표시 장치, 플라즈마 표시 장치, 퀀텀닷 표시 장치 등으로 구현될 수도 있다.
표시 장치(1000)는 평면 표시 장치, 플렉서블(flexible) 표시 장치, 커브드(curved) 표시 장치, 폴더블(foldable) 표시 장치, 벤더블(bendable) 표시 장치일 수 있다. 또한, 표시 장치는 투명 표시 장치, 헤드 마운트(head-mounted) 표시 장치, 웨어러블(wearable) 표시 장치 등에 적용될 수 있다.
화소부(100)는 주사선(SL)들 및 데이터선(DL)들에 접속되는 복수의 화소(PX)들을 포함할 수 있다. 본 실시예의 표시 장치(1000)는 데이터 구동부(300)와 주사 구동부(200)가 화소부(100)의 일 측에 함께 배치된 단변 구동(single side driving) 구조의 표시 장치(1000)이다. 일 실시예에서, 단변 구동을 적용하기 위해, 주사선(SL)들 각각은 소정의 컨택(contact)들(CNT1, CNT2, CNT3) 각각에서 제1 출력선(OL1), 제2 출력선(OL2), 및 제3 출력선(OL3)에 접속될 수 있다.
화소부(100)는 제1 출력선(OL1), 제2 출력선(OL2), 및 제3 출력선(OL3)이 배치되는 영역을 기준으로 제1 화소 블록, 제2 화소 블록, 및 제3 화소 블록으로 구분될 수 있다. 도 1에는 주사선(SL)이 3개의 출력선들(OL1, OL2, OL3)에 접속되는 것으로 도시되었으나, 이에 한정되는 것은 아니다.
주사선(SL)은 제1 방향(DR1, 예를 들어, 화소행 방향 또는 수평 방향)으로 연장되며, 이에 대응하는 화소행의 화소(PX)들에 접속될 수 있다. 주사선(SL)을 통해 화소(PX)들로 주사 신호가 공급될 수 있다. 즉, 주사선(SL) 각각은 화소행을 정의할 수 있다.
제1 출력선(OL1)은 제2 방향(DR2)으로 연장되며 제1 컨택(CNT1)에서 주사선(SL)과 접속될 수 있다. 예를 들어, 제2 방향(DR2)은 화소열 방향에 대응할 수 있다. 제1 출력선(OL1)은 주사 구동부(200)와 주사선(SL)을 전기적으로 연결할 수 있다.
단일 출력선이 주사선(SL)에 접속되는 경우, 컨택(예를 들어, CNT1)에 가까운 부분과 컨택(예를 들어, CNT2)으로부터 먼 부분 사이의 RC 로드(RC 지연) 편차가 커질 수 있다. 이러한 RC 로드 편차를 줄이기 위해 주사선(SL)은 서로 이격된 복수의 출력선들(OL1, OL2, OL3)에 접속될 수 있다.
제2 출력선(OL2)은 제2 방향(DR2)으로 연장되며 제2 컨택(CNT2)에서 주사선(SL)과 접속될 수 있다. 제2 출력선(OL2)은 주사 구동부(200)와 주사선(SL)을 전기적으로 연결할 수 있다.
제3 출력선(OL3)은 제2 방향(DR2)으로 연장되며, 제3 컨택(CNT3)에서 주사선(SL)과 접속될 수 있다. 제3 출력선(OL3)은 주사 구동부(200)와 주사선(SL)을 전기적으로 연결할 수 있다.
일 실시예에서, 제1 내지 제3 출력선들(OL1, OL2, OL3) 각각은 주사선(SL)들에 일대일 접속될 수 있다. 도 1에 도시된 바와 같이, 제1 내지 제3 출력선들(OL1, OL2, OL3)은 제1 방향(DR1)으로 갈수록 그 길이가 점차적으로 길어지도록 배열될 수 있다.
데이터선(DL)들은 화소열 단위로 화소(PX)들에 접속될 수 있다.
주사 구동부(200)는 타이밍 제어부(400)로부터 클럭 신호, 주사 개시 신호 등을 수신하여, 주사선(SL)들에 주사 신호를 공급할 수 있다. 예를 들어, 주사 구동부(200)는 주사선(SL)들로 주사 신호를 공급하기 위한 제1 출력 신호를 제1 출력선(OL1)들로 순차적으로 공급할 수 있다. 주사 구동부(200)는 주사선(SL)들로 주사 신호를 공급하기 위한 출력 제2 출력 신호를 제2 출력선(OL2)들로 순차적으로 공급할 수 있다. 주사 구동부(200)는 주사선(SL)들로 주사 신호를 공급하기 위한 출력 제3 출력 신호를 제3 출력선(OL3)들로 순차적으로 공급할 수 있다.
제1 내지 제3 출력 신호들은 주사 신호가 공급되는 트랜지스터의 타입에 상응하는 게이트-온 레벨(로우 전압 또는 하이 전압)으로 설정될 수 있다. 즉, 제1 내지 제3 출력 신호들은 주사 신호로서 생성 및 공급될 수 있다. 주사선(SL)을 구동하기 위해 제1 내지 제3 출력 신호들은 각각 제1 내지 제3 출력선들(OL1, OL2, OL3)로 실질적으로 동시에 공급될 수 있다. 다만, 주사선(SL)들의 RC 로드 편차 등을 고려하여 제1 내지 제3 출력선들(OL1, OL2, OL3)로 공급되는 제1 내지 제3 출력 신호들의 출력 시점들은 미세하게 조절될 수 있다. 일 실시예에서, 주사 구동부(200)는 제1 출력선(OL1)들을 구동하기 위한 구성, 제2 출력선(OL2)들을 구동하기 위한 구성, 및 제3 출력선(OL3)들을 구동하기 위한 구성을 독립적으로 포함할 수 있다.
데이터 구동부(300)는 타이밍 제어부(400)로부터 공급되는 영상 데이터에 기초하여 데이터 신호를 생성하고, 데이터 신호를 데이터선(DL)들로 공급할 수 있다. 데이터 구동부(300)는 디지털 형식의 영상 데이터에 대응하는 아날로그 데이터 신호들(데이터 전압들)을 화소행 단위로 데이터선(DL)들에 인가할 수 있다.
일 실시예에서, 데이터 구동부(300)는 화소부(100)의 소정의 영역들에 대응하는 데이터선(DL)들을 구동하는 복수의 데이터 구동 회로들을 포함할 수 있다. 데이터 구동부(300)는 데이터 구동 회로들의 위치 및 데이터 신호들이 공급될 화소행의 위치에 기초하여 데이터 신호들의 출력 시점(지연 시간)을 제어할 수 있다.
타이밍 제어부(400)는 외부의 그래픽 기기와 같은 화상 소스로부터 입력 영상 데이터를 수신할 수 있다. 타이밍 제어부(400)는 입력 영상 데이터에 기초하여 화소부(100)의 동작 조건에 맞는 영상 데이터를 생성하여 데이터 구동부(300)에 제공할 수 있다. 또한, 타이밍 제어부(400)는 화소부(100)의 동작 조건에 부합하도록 주사 구동부(200) 및 데이터 구동부(300)를 제어하는 제어 신호들을 생성하고, 제어 신호들을 주사 구동부(200) 및 데이터 구동부(300)에 각각 제공할 수 있다.
일 실시예에서, 표시 장치(1000)는 메모리(500)를 더 포함할 수 있다. 예를 들어, 메모리(500)는 화소행, 데이터 구동 회로의 위치, 및 데이터선의 위치에 따라 데이터 신호가 지연되어야 하는 시간과 관련된 정보인 지연 정보를 포함할 수 있다. 이러한 지연 정보는 타이밍 제어부(400)를 통해 데이터 구동부(300)에 공급되거나, 타이밍 제어부(400)의 구동에 동기하여 데이터 구동부(300)에 직접 제공될 수 있다.
예를 들어, 데이터 구동 회로들 각각은 지연 정보에 포함되는 화소행의 위치 정보에 기초하여 데이터 신호들이 지연되는 지연 시간들을 결정할 수 있다. 화소행의 위치 정보에는 해당 화소행에서 데이터선들 각각에 대응하는 지연 시간들의 정보가 포함될 수 있다.
도 2는 도 1의 표시 장치에 포함되는 화소부의 일 예를 설명하기 위한 도면이고, 도 3은 도 1의 표시 장치에 포함되는 화소에 공급되는 신호들의 일 예를 나타내는 타이밍도이다.
도 1 내지 도 3을 참조하면, 단변 구동 구조의 표시 장치(1000)의 화소부(100)는 출력선들(LOL1, LOL2, COL1, COL2, ROL1, ROL2) 및 컨택들(CNT1 내지 CNT6)의 배치에 따라 복수의 화소 블록들(BL1, BL2, BL3)로 구분될 수 있다.
도 2에는 전체 출력선들 및 주사선들 중 일부만이 도시된 것으로 이해될 수 있다.
좌측 출력선들(LOL1, LOL2)은 제1 화소 블록(BL1)에 배치될 수 있다. 제1 좌측 출력선(LOL1)은 제1 컨택(CNT1)을 통해 제1 주사선(SL1)에 접속될 수 있다. 제2 좌측 출력선(LOL2)은 제4 컨택(CNT4)을 통해 제2 주사선(SL2)에 접속될 수 있다. 제2 주사선(SL2)은 제1 주사선(SL1)에 대하여 상대적으로 주사 구동부(200) 및 데이터 구동부(300)에 더 가까이 배치된다.
좌측 출력선들(LOL1, LOL2)은 서로 접촉하거나 연결되지 않아야 한다. 따라서, 제1 화소 블록(BL1)의 컨택들(CNT1, CNT4)은 제1 방향(DR1)에 대하여 사선 형태와 유사하게 배열될 수 있다. 예를 들어, 도 2a에 도시된 바와 같이, 제1 화소 블록(BL1)의 컨택들(CNT1, CNT4)의 배열은 제1 방향(DR1)에 대하여 사선 형태로 제1 컨택 그룹(CG1)을 형성할 수 있다.
이와 유사하게, 중앙 출력선들(COL1, COL2)은 제2 화소 블록(BL2)에 배치될 수 있다. 제1 중앙 출력선(COL1)은 제2 컨택(CNT2)을 통해 제1 주사선(SL1)에 접속될 수 있다. 제2 중앙 출력선(COL2)은 제5 컨택(CNT5)을 통해 제2 주사선(SL2)에 접속될 수 있다. 제2 화소 블록(BL2)의 컨택들(CNT2, CNT5)의 배열은 제1 방향(DR1)에 대하여 사선 형태로 제2 컨택 그룹(CG2)을 형성할 수 있다.
우측 출력선들(ROL1, ROL2)은 제3 화소 블록(BL3)에 배치될 수 있다. 제1 우측 출력선(ROL1)은 제3 컨택(CNT3)을 통해 제1 주사선(SL1)에 접속될 수 있다. 제2 우측 출력선(ROL2)은 제6 컨택(CNT6)을 통해 제2 주사선(SL2)에 접속될 수 있다. 제3 화소 블록(BL3)의 컨택들(CNT3, CNT6)의 배열은 제1 방향(DR1)에 대하여 사선 형태로 제3 컨택 그룹(CG3)을 형성할 수 있다.
다만, 이는 예시적인 것으로서, 제1 내지 제3 컨택 그룹들(CG1, CG2, CG3)의 배열 추세가 이에 한정되는 것은 아니며, 표시 장치(1000)의 형상 등에 따라 다양한 형태로 변형될 수 있다.
일 실시예에서, 제1 주사선(SL1)에 복수의 화소(PX)들이 접속되어 하나의 화소행이 정의될 수 있다. 제1 주사선(SL1)을 통해 화소(PX)들에 공급되는 주사 신호는 제1 좌측 출력선(LOL1), 제1 중앙 출력선(COL1), 및 제1 우측 출력선(ROL1)으로부터 제공될 수 있다.
즉, 제1 주사선(SL1)에 접속된 화소(PX)들로 공급되는 주사 신호의 RC 지연 편차를 줄이기 위해 주사 신호가 제1 좌측 출력선(LOL1), 제1 중앙 출력선(COL1), 및 제1 우측 출력선(ROL1)으로부터 실질적으로 동시에 공급될 수 있다. 다른 주사선들 및 화소행들도 이와 유사한 구성을 가질 수 있다.
신호를 전달하는 배선의 길이가 길수록 출력 신호의 RC 지연이 증가될 수 있다. 예를 들어, 제1 좌측 출력선(LOL1)의 등가 저항(또는, 등가 임피던스)은 제1 컨택(CNT1)의 좌측으로 제1 저항 성분(R1)을 포함하고, 제1 컨택(CNT1)의 우측으로 제2 저항 성분(R2)을 포함할 수 있다. 제1 주사선(SL1)의 제1 컨택(CNT1)과 제2 컨택(CNT2) 사이의 부분은 제1 좌측 출력선(LOL1)으로부터 공급되는 신호와 제1 중앙 출력선(COL1)으로부터 공급되는 신호의 영향을 모두 받으므로, 제1 컨택(CNT1)과 제2 컨택(CNT2) 사이에서는 제1 컨택(CNT1)과 제2 컨택(CNT2)의 중간 부분의 저항 성분(RC 지연)이 가장 크다고 볼 수 있다.
유사하게, 제1 중앙 출력선(COL1)의 등가 저항은 제2 컨택(CNT2)의 양측으로 각각 제2 저항 성분(R2)을 포함할 수 있다. 제1 우측 출력선(ROL1)의 등가 저항은 제3 컨택(CNT3)의 좌측으로 제2 저항 성분(R2)을 포함하고, 제3 컨택(CNT3)의 우측으로 제3 저항 성분(R3)을 포함할 수 있다.
여기서, 주사선의 해당 부분의 길이에 따르면, 제1 저항 성분(R1)이 가장 크고, 제3 저항 성분(R3)이 가장 작을 수 있다.
이에 따르면, 제1 주사선(SL1)에 있어서, 제1 좌측 출력선(LOL1)의 영향이 가장 큰 제1 화소 블록(BL1)에서의 주사 신호의 RC 지연이 가장 크고, 제1 우측 출력선(ROL1)의 영향이 가장 큰 제3 화소 블록(BL3)에서의 주사 신호의 RC 지연이 가장 작을 수 있다. 즉, 제1 주사선(SL1)을 포함하는 화소부(100)의 상단부의 소정의 주사선들에서는 제1 화소 블록(BL1)에서 제3 블록(BL3)으로 갈수록 주사 신호의 RC 지연이 대체로 감소될 수 있다. 이러한 추세는 제1 저항 성분(R1)이 제2 저항 성분(R2)이하로 작아질 때까지 유지될 수 있다.
또한, 상술한 바에 따르면, 제1 주사선(SL1)에 있어서, 제3 컨택(CNT3) 부분에서의 RC 지연이 가장 작고, 제1 화소 블록(BL1)의 가장 좌측 부분에서의 RC 지연이 가장 클 수 있다.
제2 주사선(SL2)은 제1 주사선(SL1)과 반대의 주사 신호 RC 지연 추세를 가질 수 있다. 제2 주사선(SL2)에 있어서, 제1 화소 블록(BL1)에서의 주사 신호의 RC 지연이 가장 작고, 제3 화소 블록(BL3)에서의 주사 신호의 RC 지연이 가장 클 수 있다. 즉, 제1 화소 블록(BL1)에서 제3 화소 블록(BL3)으로 갈수록 주사 신호의 RC 지연이 증가될 수 있다. 구체적으로, 제2 주사선(SL2)에 있어서, 제4 컨택(CNT4) 부분에서의 RC 지연이 가장 작고, 제3 화소 블록(BL3)의 가장 우측 부분에서의 RC 지연이 가장 클 수 있다.
한편, 데이터선(DL)들을 통해 공급되는 데이터 신호의 RC 지연은 데이터 구동부(300)로부터 멀어질수록 증가될 수 있다. 따라서, 제1 주사선(SL1)의 화소(PX)들로 공급되는 데이터 신호의 RC 지연은 제2 주사선(SL2)의 화소(PX)들로 공급되는 데이터 신호의 RC 지연보다 클 수 있다.
도 3의 타이밍도와 같이 표시 장치가 구동되는 경우, 제i(단, i는 1보다 큰 정수) 주사선(SLi)으로 2수평기간(1수평기간(1H)의 2배임)로 주사 신호가 공급될 수 있다. 예를 들어, 120Hz 이상으로 고속 구동되는 고해상도의 표시장치에서, 데이터 신호의 충전 시간 확보를 위해 주사 신호는 2수평기간 동안 공급될 수 있다.
주사 신호는 선충전(pre-chrage) 기간(PCP)과 주충전(main-charge) 기간(MCP)을 포함할 수 있다. 선충전 기간(PCP)에는 제i-1 화소행에 대응하는 제i-1 데이터 신호(Di-1)가 제j(단, j는 자연수) 데이터선(DLj)으로 공급되고, 주충전 기간(MCP)에 제i 화소행에 대응하는 제i 데이터 신호(Di)가 공급될 수 있다. 제i 주사선(SLi) 및 제j 데이터선(DLj)에 대응하는 화소(이하, 대응 화소라 함)는 공급된 제i 데이터 신호(Di)에 기초하여 발광할 수 있다.
한편, RC 지연에 의해 주사 신호의 슬루율이 변할 수 있다. 예를 들어, 제i 주사선(SLi)에서의 RC 지연에 의해 주사 신호의 천이 시간이 증가할 수 있다. 주사 신호의 라이징(rising) 시간이 길어지는 경우, 제i 데이터 신호(Di)의 공급 시간이 짧아져 화소의 데이터 충전률이 낮아질 수 있다. 또한, 주사 신호의 폴링 시간이 길어지는 경우, 제i+1 데이터 신호(Di+1)가 대응 화소에 공급되는 데이터 신호 노이즈가 발생될 수 있다. 이러한 충전률 저하 및 노이즈는 영상 불량의 원인이 될 수 있다.
이에 따라, 주사 구동부(200)에서는 주사 신호의 RC 지연이 가장 큰 경우의 파형을 기준으로 좌측 출력선, 중앙 출력선, 및 우측 출력선에서의 출력 신호의 출력 타이밍을 제어할 수 있다. 예를 들어, 제1 주사선(SL1)에 있어서, 제1 좌측 출력선(LOL1)으로 공급되는 출력의 RC 지연을 기준으로 제1 중앙 출력선(COL1) 및 제1 우측 출력선(ROL1)으로 공급되는 출력들의 신호 출력을 지연시킬 수 있다.
한편, 주사 신호의 폴링(falling) RC 지연에 대응하여 데이터 구동부(300)는 데이터 신호의 출력 지연을 데이터선들에 대하여 개별적으로 수행할 수 있다. 또한, 컨택 그룹들(CG1, CG2, CG3)의 사선 형상 배열에 의한 RC 지연 변화에 대응하여 화소행들의 구동에 대응하여 데이터 구동부(300)는 데이터 신호의 출력 지연을 구동되는 화소행들에 따라 변경시킬 수 있다.
이러한 단변 구동 구조의 표지 장치(1000)에서의 데이터 구동부(300)의 구성 및 구동 방식은 도 4 이하를 참조하여 자세히 설명하기로 한다.
도 4는 도 1의 표시 장치에 포함되는 데이터 구동부 및 화소부의 일 예를 나타내는 도면이다.
도 1, 도 2, 및 도 4를 참조하면, 데이터 구동부(300)는 복수의 데이터 구동 회로들(DIC1 내지 DIC24)을 포함할 수 있다.
데이터 구동 회로들(DIC1 내지 DIC24)은 화소부(100)의 일 측에 배치될 수 있다. 데이터 구동 회로들(DIC1 내지 DIC24) 각각은 데이터선들의 일부를 구동할 수 있다.
예를 들어, 제1 데이터 구동 회로(DIC1)는 화소부(100)의 제1 구동 영역(DA1)에 배치되는 데이터선(DL)들에 연결될 수 있다. 제1 데이터 구동 회로(DIC1)는 제1 구동 영역(DA1)에 배치되는 데이터선(DL)들로 데이터 신호들을 공급할 수 있다.
제4 데이터 구동 회로(DIC4)는 화소부(100)의 제2 구동 영역(DA2)에 배치되는 데이터선(DL)들에 연결될 수 있다. 제4 데이터 구동 회로(DIC4)는 제2 구동 영역(DA2)에 배치되는 데이터선(DL)들로 데이터 신호들을 공급할 수 있다.
제1 구동 영역(DA1) 및 제2 구동 영역(DA2)에서의 주사 신호의 지연 특성이 서로 다르므로, 제1 데이터 구동 회로(DIC1)와 제4 데이터 구동 회로(DIC4)로부터 출력되는 데이터 신호들의 지연 시간이 독립적으로 제어될 수 있다. 또한, 제2 방향(DR2) 또는 제2 방향(DR2)의 반대 방향으로의 주사 신호 공급에 대응하는 제1 데이터 구동 회로(DIC1)와 제4 데이터 구동 회로(DIC4)의 데이터 신호들의 지연 특성 또한 상이할 수 있다.
도 4에는 데이터 구동부(300)가 24개의 데이터 구동 회로들(DIC1 내지 DIC24)을 포함하는 것으로 도시되었으나, 이에 한정되는 것은 아니다. 화소부(100)의 크기, 표시 장치의 사용 목적 등에 따라 데이터 구동 회로의 개수가 결정될 수 있다.
도 5는 본 발명의 실시예들에 따른 데이터 구동 회로를 나타내는 도면이다.
도 5의 데이터 구동 회로(DIC)는 도 4의 데이터 구동 회로들(DIC1 내지 DIC24) 중 하나일 수 있다.
도 1, 도 4, 및 도 5를 참조하면, 데이터 구동 회로(DIC)는 시프트 레지스터(SHR), 샘플링 래치(SLU), 홀딩 래치(HL), 디지털-아날로그 컨버터(DAC), 출력 지연 제어부(ODC), 및 출력 버퍼들(BUFj 내지 BUFn, 단 j는 양의 정수이고, n은 j보다 큰 정수)을 포함할 수 있다.
시프트 레지스터(SHR)는 타이밍 제어부(400)로부터 소스 스타트 펄스(SSP) 및 소스 시프트 클럭(SSC)을 공급받을 수 있다. 시프트 레지스터(SHR)는 소스 시프트 클럭(SSC)의 1 주기마다 소스 스타트 펄스(SSP)를 시프트시키면서 샘플링 신호들을 순차적으로 생성할 수 있다. 샘플링 신호들의 개수는 데이터선들(DLj 내지 DLn)의 개수와 대응할 수 있다. 다른 예를 들어, 표시 장치(1000)가 데이터 구동 회로(DIC)와 데이터선들(DLj 내지 DLn) 사이에 디멀티플렉서를 더 포함한다면, 샘플링 신호들의 개수는 데이터선들(DLj 내지 DLn)의 개수보다 작을 수도 있다.
샘플링 래치(SLU)는 데이터선들(DLj 내지 DLn)의 개수에 대응하는 샘플링 래치 유닛들을 포함할 수 있다. 샘플링 래치(SLU)는 타이밍 제어부(400)로부터 영상 프레임에 대한 영상 데이터(DATA)를 순차적으로 제공받을 수 있다. 샘플링 래치(SLU)는 시프트 레지스터(SHR)로부터 순차적으로 공급받은 샘플링 신호들에 응답하여, 타이밍 제어부(400)로부터 순차적으로 제공받은 영상 데이터(DATA)를 저장할 수 있다.
홀딩 래치(HL)는 타이밍 제어부(400)로부터 소스 출력 인에이블 신호(SOE)를 공급받을 수 있다. 소스 출력 인에이블 신호(SOE)를 공급받은 홀딩 래치(HL)는 샘플링 래치(SLU)로부터 영상 데이터(DATA)를 입력받아 저장한다. 홀딩 래치(HL)는 자신에게 저장된 영상 데이터(DATA)를 디지털-아날로그 컨버터(DATA)로 공급할 수 있다. 홀딩 래치(HL)는 데이터선들(DLj 내지 DLn)의 개수와 대응하는 개수의 홀딩 래치 유닛들을 포함할 수 있다.
디지털-아날로그 컨버터(DAC)는 데이터선들(DLj 내지 DLn)의 개수와 대응하는 개수의 디지털-아날로그 변환 유닛들을 포함할 수 있다. 디지털-아날로그 컨버터(DAC)는 각각의 디지털-아날로그 변환 유닛들은 대응하는 홀딩 래치에 저장된 영상 데이터(DATA)에 대응하는 계조 전압(GV, 데이터 신호에 대응함)들을 출력 지연 제어부(ODC)에 제공할 수 있다.
출력 지연 제어부(ODC)로 공급되는 계조 전압(GV)은 해당 화소행 및 해당 데이터선의 데이터 신호로 이해될 수 있다.
계조 전압(GV)은 계조 전압 생성부(미도시)로부터 제공될 수 있다. 계조 전압 생성부는 적색 계조 전압 생성부, 녹색 계조 전압 생성부, 및 청색 계조 전압 생성부를 포함할 수 있다. 이때, 각 계조에 대응하는 휘도가 감마 곡선을 따르도록, 계조 전압(GV)이 설정될 수 있다.
출력 지연 제어부(ODC)는 전송선들(YLj 내지 YLn)을 통해 데이터 신호들을 출력 버퍼들(BUFj 내지 BUFn)로 전달할 수 있다. 출력 지연 제어부(ODC)는 데이터 신호들이 공급될 화소행의 위치에 기초하여 전송선들(YLj 내지 YLn)로 출력되는 데이터 신호들의 지연 시간들을 전송선들(YLj 내지 YLn) 별로 제어할 수 있다. 일 실시예에서, 출력 지연 제어부(ODC)는 컨택들(CNT1 내지 CNT3)과 데이터선들(DLj 내지 DLn) 사이의 제1 방향(DR1)으로의 거리들에 기초하여 지연 시간들을 제어할 수 있다.
이러한 지연 시간들에 응답하여 데이터선들(DLj 내지 DLn)로 출력되는 데이터 신호들이 출력되는 시점이 상이할 수 있다. 예를 들어, 일부 화소행들에 대응하여 지연 시간들은 제j 데이터선으로부터 제n 데이터으로 갈수록 증가하고, 다른 일부 화소행들에 대응하여 지연 시간들은 제j 데이터선으로부터 제n 데이터으로 갈수록 감소할 수 있다.
출력 버퍼들(BUFj 내지 BUFn)은 출력 지연 제어부(ODC)의 출력들을 데이터 신호들로서 각각 대응하는 데이터선들(DLj 내지 DLn)로 공급할 수 있다. 일 실시예에서, 출력 버퍼들(BUFj 내지 BUFn)은 연산 증폭기(operational amplifier)를 포함할 수 있다. 예를 들어, 출력 버퍼들(BUFj 내지 BUFn) 각각은 공지된 전류 모드 로직(current mode logic; CML) 구조 또는 CMOS 구조의 버퍼일 수 있다. 다만, 이는 예시적인 것으로서, 출력 버퍼들(BUFj 내지 BUFn)의 구조가 이에 한정되는 것은 아니다.
도 6은 도 5의 데이터 구동 회로에 포함되는 출력 지연 제어부의 일 예를 나타내는 블록도이고, 도 7은 도 6의 출력 지연 제어부에 포함되는 지연 시간 결정부의 일 예를 나타내는 도면이다.
도 1, 도 5, 도 6, 및 도 7을 참조하면, 출력 지연 제어부(ODC)는 클럭 주파수 분할부(320), 기준 주기 생성부(340), 최소 지연 선택부(360), 및 지연 시간 결정부(380)를 포함할 수 있다.
도 6 및 도 7에 있어서, 출력 지연 제어부(ODC)의 구성 및 동작은 하나의 전송선(YL)으로 출력 데이터 신호(ODS)를 생성하는 일부 구성을 중심으로 설명하기로 한다.
클럭 주파수 분할부(320)는 타이밍 제어부(400)로부터 공급되는 데이터 전송 클럭(DCLK)의 주파수를 분할할 수 있다. 주파수 분할된 데이터 전송 클럭(DCLK)은 기준 클럭(RCLK)으로 서 기준 주기 생성부(340)에 제공될 수 있다.
데이터 전송 클럭(DCLK)은 타이밍 제어부(400)로부터 데이터 구동 회로(DIC)로 영상 데이터(DATA)가 공급되는 주파수(또는, 데이터 레이트(data rate))에 대응할 수 있다. 예를 들어, 데이터 전송 클럭(DCLK)의 주파수는 약 3.0 GHz(예를 들어, 3.0 Gb/s의 데이터 레이트에 대응함)일 수 있으며, 초당 3 기가비트(gigabit)의 영상 데이터(DATA)가 데이터 구동 회로(DIC)로 공급될 수 있다.
데이터 전송 클럭(DCLK)의 주파수를 그대로 이용하여 지연 시간을 결정하기에는 전송 속도가 너무 빠르므로, 지연 시간의 제어가 용이하지 않다. 따라서, 클럭 주파수 분할부(320)는 데이터 전송 클럭(DCLK)의 주파수를 1/N(단, N은 1보다 큰 정수)로 감소시킬 수 있다. 예를 들어, 표시 장치(1000)의 설정에 따라 클럭 주파수 분할부(320)는 데이터 전송 클럭(DCLK)의 주파수를 1/2, 1/4, 1/8 등으로 분할할 수 있다.
일 실시예에서, 데이터 전송 클럭(DCLK)의 주파수를 분할하는 기준은 화소행
클럭 주파수 분할부(320)는 공지된 다양한 형식의 분주 회로로 구현될 수 있으며, 플립플롭 회로 등을 포함할 수 있다.
기준 주기 생성부(340)는 기준 클럭(RCLK)의 주기에 기초하여 데이터 신호들의 출력 지연을 위한 기준 주기들(RP1 내지 RP8)을 생성할 수 있다. 일 실시예에서, 기준 주기 생성부(340)는 기준 클럭(RCLK)의 주기의 정수 배에 대응하는 클럭 주기들을 기준 주기들(RP1 내지 RP8)로 결정할 수 있다. 기준 주기들(RP1 내지 RP8) 각각은 지연 시간을 결정하기 위한 기준 시간을 의미한다.
예를 들어, 기준 클럭(RCLK)의 주파수가 1.5GHz인 경우, 제1 기준 주기(RP1)는 약 0.667 ns로 결정될 수 있다. 제2 기준 주기(RP2)는 제1 기준 주기(RP1)의 2배로, 약 1.333 ns로 결정될 수 있다. 제3 기준 주기(RP3)는 제1 기준 주기(RP1)의 3배인 약 2 ns로 결정될 수 있다. 이와 같은 방식으로 제1 내지 제8 기준 주기들(RP1 내지 RP8)이 결정될 수 있다.
다만, 이는 예시적인 것으로서, 기준 주기의 개수 및 기준 주기들 사이의 관계가 이에 한정되는 것은 아니다. 예를 들어, 기준 주기들(RP1 내지 RP8)은 제1 기준 주기(RP1)에 대한 정수 배가 아닌 값으로 설정될 수도 있다. 또한, 기준 주기들(RP1 내지 RP8)은 위상 도메인으로 산출 및 표현될 수도 있다.
최소 지연 선택부(360)는 데이터 신호들이 공급될 화소행의 위치 정보(PXRL)에 기초하여 기준 주기들(RP1 내지 RP8) 중 하나를 최소 지연 값(MD)으로 선택할 수 있다. 위치 정보(PXRL)는 해당 데이터 신호들이 공급될 화소행의 위치에 대한 정보를 포함할 수 있다. 또한, 위치 정보(PXRL)는 해당 화소행에서의 해당 데이터 구동 회로(DIC)에서 데이터 신호들이 지연 시간들의 정보를 더 포함할 수 있다.
예를 들어, 해당 화소행의 주사 지연이 상대적으로 작은 경우, 데이터 신호들의 지연 시간 또한 상대적으로 작은 값으로 결정될 수 있다. 이 때, 최소 지연 선택부(360)는 상대적으로 작은 기준 주기인 제1 내지 제3 기준 주기들(RP1 내지 RP3) 중 하나를 선택할 수 있다.
반대로, 해당 화소행의 주사 지연이 상대적으로 큰 경우, 데이터 신호들의 지연 시간 또한 상대적으로 큰 값으로 결정될 수 있다. 이 때, 최소 지연 선택부(360)는 상대적으로 큰 기준 주기인 제6 내지 제8 기준 주기들(RP6 내지 RP8) 중 하나를 선택할 수 있다.
즉, 해당 화소행의 주사 지연이 클수록 더 큰 기준 주기가 선택될 수 있다.
한편, 최소 지연 값(MD)은 해당 화소행에서 지연될 수 있는 최소 기준으로 이해될 수 있다.
지연 시간 결정부(380)는 최소 지연 값(MD) 및 지연 제어 신호(DCON)에 기초하여 전송선들(DLj 내지 DLn)의 지연 시간들을 결정할 수 있다. 또한, 지연 시간 결정부(380)는 지연 시간들만큼 데이터 신호들을 각각 지연하여 출력할 수 있다. 즉, 하나의 전송선(YL)에 있어서, 입력 데이터 신호(IDS)는 지연 시간 결정부(380)를 거쳐 지연된 출력 데이터 신호(ODS)로서 출력될 수 있다.
지연 제어 신호(DCON)는 위치 정보(PXRL)에 기초하여 결정될 수 있다.
일 실시예에서, 도 7에 도시된 바와 같이, 지연 시간 결정부(380)는 복수의 지연 셀들(DC1 내지 DCp, 단, p는 1보다 큰 정수) 및 스위치들(SW1 내지 SWp+1)을 포함할 수 있다.
p개의 지연 셀들(DC1 내지 DCp)은 서로 직렬 연결될 수 있다. 지연 셀들(DC1 내지 DCp)은 최소 지연 값에 기초하여 입력 신호를 지연하여 출력할 수 있다. 일 실시예에서, 지연 셀들(DC1 내지 DCp) 각각은 인버터 지연 회로를 포함할 수 있다. 예를 들어, 인버터 지연 회로는 CMOS를 이용한 구성 등 공지된 다양한 구조의 인버터 회로를 포함할 수 있다. 또한, 지연 셀들(DC1 내지 DCp) 각각은 최소 지연 값(MD)에 대응하는 시간만큼 입력되는 데이터 신호의 출력을 지연시킬 수 있다.
다만, 이는 예시적인 것으로서, 지연 셀들(DC1 내지 DCp)의 구성이 이에 한정되는 것은 아니다. 지연 셀들(DC1 내지 DCp) 각각은 다양한 실시예들의 아날로그 지연 회로들로 구현될 수 있다.
제1 스위치(SW1)는 제1 지연 셀(DC1)의 입력단과 전송선(YL) 사이에 접속될 수 있다. 제1 스위치(SW1)가 턴-온되면 입력 데이터 신호(IDS)는 지연 없이 전송선(YL)으로 출력될 수 있다.
제2 내지 제p+1 스위치들(SW2 내지 SWp+1)은 각각 지연 셀들(DC1 내지 DCp)의 출력단과 전송선(YL) 사이에 접속될 수 있다.
지연 제어 신호(DCON)에 의해 제1 내지 제p+1 스위치들(SW1 내지 SWp+1) 중 하나가 턴-온될 수 있다. 이에 따라, 턴-온된 스위치를 통한 전송선(YL)으로의 신호 경로가 형성되고, 입력 데이터 신호(IDS)가 거쳐간 지연 셀들의 개수에 따라 출력 데이터 신호(ODS)에 대한 지연 시간이 결정될 수 있다.
지연 제어 신호(DCON)은 위치 정보(PXRL)에 대응하여 결정될 수 있다. 또한, 데이터 구동 회로(DIC)에 포함되는 전송선들(YLj 내지 YLn) 마다 서로 다른 지연 제어 신호(DCON)가 공급됨으로써 전송선들(YLj 내지 YLn)의 지연 시간들이 개별적으로 제어될 수 있다.
이와 같이, 데이터 구동 회로(DIC)는 화소행의 위치 및 데이터선(화소열의 위치)에 따라 데이터 신호의 출력 지연을 적응적으로 제어할 수 있다. 따라서, 단변 구동 구조에서의 주사선(SL)들의 컨택들의 위치에 따른 주사 신호의 RC 지연 변화에 대응하여 데이터 신호들이 공급됨으로써, 충전률이 개선되고, 데이터 신호 노이즈가 저감될 수 있다.
도 8은 도 5의 데이터 구동 회로에 의해 구동되는 구동 영역의 일 예를 나타내는 도면이다.
도 1, 도 4, 도 5, 및 도 8을 참조하면, 제4 데이터 구동 회로(DIC4)는 제1 내지 제k 채널들(CH1 내지 CHk)에 연결되어 화소부(100)의 제2 구동 영역(DA2)에 대응하는 화소들에 데이터 신호들을 제공할 수 있다.
제1 내지 제k 채널들(CH1 내지 CHk)은 제1 내지 제k 데이터선들(DL1 내지 DLk)에 대응하며, 제1 내지 제k 데이터선들(DL1 내지 DLk)은 제2 구동 영역(DA2)으로 연장될 수 있다. 예를 들어, 제4 데이터 구동 회로(DIC4)는 960개의 데이터선들에 대응하는 960개의 채널들에 연결될 수 있다.
이하, 도 9a 내지 도 12를 참조하여 제1 내지 제5 주사선들(SL1 내지 SL5)에 대응하는 화소행들로 공급되는 데이터 신호들의 출력 타이밍들을 구체적으로 설명하기로 한다. 여기서, 제1 내지 제5 주사선들(SL1 내지 SL5)은 제1 내지 제5 컨택들(CNT11 내지 CNT51)과의 위치 관계를 설명하기 위해 임의로 명명된 것이다. 화소부(100)를 구동하기 위한 주사 방향은 제2 방향(DR2) 또는 제2 방향(DR2)의 반대 방향일 수 있다.
예를 들어, 제1 주사선(SL1)으로 주사 신호가 공급될 때, 제4 데이터 구동 회로(DIC4)는 제1 주사선(SL1)에 연결된 제1 화소행의 제2 구동 영역(DA2)의 화소들에 대응하는 데이터 신호들을 생성할 수 있다.
도 8에 도시된 바와 같이, 제1 컨택 그룹(CG1)은 제2 구동 영역(DA2)을 지나도록 형성될 수 있다. 제1 주사선(SL1)의 제1 컨택(CNT11)은 제2 구동 영역(DA2)의 바깥 영역의 우측에 제공되고, 제2 주사선(SL2)의 제2 컨택(CNT21)은 제2 구동 영역(DA2)의 우측 경계 부근에 제공될 수 있다. 즉, 제1 컨택(CNT1) 및 제2 컨택(CNT2)은 제1 채널(CH1, 제1 데이터선(DL1))보다 제k 데이터선(CHk, 제k 데이터선(DLk))에 가까울 수 있다.
제3 주사선(SL3)의 제3 컨택(CNT31)은 제2 구동 영역(DA2)의 바깥 영역의 좌측에 제공될 수 있다. 제3 컨택(CNT3)은 제k 채널(CHk, 제k 데이터선(DLk))보다 제1 채널(CH1, 제1 데이터선(DL1))에 가까울 수 있다.
제4 주사선(SL4)의 제4 컨택(CNT41) 및 제5 주사선(SL5)의 제5 컨택(CNT51)은 각각 제2 구동 영역(DA2) 내부에 형성될 수 있다.
도 9a는 도 8의 구동 영역으로 출력되는 데이터 신호들의 출력 지연 시간들의 일 예를 나타내는 도면이고, 도 9b는 도 9a의 출력 지연 시간들에 의한 데이터 신호들의 출력의 일 예를 나타내는 타이밍도이다. 도 10a는 도 8의 구동 영역으로 출력되는 데이터 신호들의 출력 지연 시간들의 다른 일 예를 나타내는 도면이고, 도 10b는 도 10a의 출력 지연 시간들에 의한 데이터 신호들의 출력의 일 예를 나타내는 타이밍도이다.
도 1, 도 4, 도 5, 도 8, 도 9a, 도 9b, 도 10a, 및 도 10b를 참조하면, 주사 신호가 공급되는 주사선에 따라 제4 데이터 구동 회로(DIC4)로부터 제1 내지 제k 채널들(CH1 내지 CHk)로 공급되는 데이터 신호들의 지연 시간이 다르게 조절될 수 있다.
앞서 설명된 바와 같이, 제1 컨택(CNT11)의 좌측에 위치하는 제2 구동 영역(DA2)에서의 주사 신호의 지연은 제1 컨택(CNT11)으로부터 멀어지는 방향인 제1 방향(DR1)의 반대 방향으로 갈수록 증가할 수 있다. 예를 들어, 도 9a 및 도 9b에 도시된 바와 같이, 제1 채널(CH1)로 출력되는 데이터 신호의 지연 시간이 가장 크고, 제k 채널(CHk)로 출력되는 데이터 신호의 지연 시간이 가장 작을 수 있다.
제2 컨택(CNT21)을 포함하는 제2 주사선(SL2)에 대응한 데이터 신호들의 출력 또한 도 9a 및 도 9b의 출력 경향과 유사할 수 있다.
이와 반대로, 제3 컨택(CNT31)의 우측에 위치하는 제2 구동 영역(DA2)에서의 주사 신호의 지연은 제3 컨택(CNT31)으로부터 멀어지는 방향인 제1 방향(DR1)으로 갈수록 증가할 수 있다. 예를 들어, 도 10a 및 도 10b에 도시된 바와 같이, 제k 채널(CHk)로 출력되는 데이터 신호의 지연 시간이 가장 크고, 제1 채널(CH1)로 출력되는 데이터 신호의 지연 시간이 가장 작을 수 있다.
다만, 이는 예시적인 것으로서, 제2 구동 영역(DA2)에 대응하는 주사 신호의 지연 및 등가 임피던스는 도 4의 제2 컨택 그룹(CG2)에 인한 등가 임피던스 성분까지 반영되어 산출될 수 있다. 예를 들어, 도시되지 않은 제2 컨택 그룹(CG2)의 컨택으로부터 공급되는 출력 신호(즉, 주사 신호)의 영향이 제2 구동 영역(DA2) 내에서 유의미하게 작용될 수 있다. 이 경우, 제k 채널(CHk)에 대응하는 데이터 신호의 지연 시간보다 제j(예를 들어, k는 960이고, j는 800) 채널에 대응하는 데이터 신호의 지연 시간이 더 클 수도 있다.
이와 같이, 제2 구동 영역(DA2)과 컨택들 사이의 위치 관계에 따라 한 프레임 내에서 서로 다른 화소행에 대응하는 데이터 신호들의 출력의 지연 방향이 적응적으로 변할 수 있다.
도 11은 도 8의 구동 영역으로 출력되는 데이터 신호들의 출력 지연 시간들의 또 다른 일 예를 나타내는 도면이고, 도 12는 도 8의 구동 영역으로 출력되는 데이터 신호들의 출력 지연 시간들의 또 다른 일 예를 나타내는 도면이다.
도 1, 도 4, 도 5, 도 8, 도 11, 및 도 12를 참조하면, 주사 신호가 공급되는 주사선에 따라 제4 데이터 구동 회로(DIC4)로부터 제1 내지 제k 채널들(CH1 내지 CHk)로 공급되는 데이터 신호들의 지연 시간이 다르게 조절될 수 있다.
도 11 및 도 12에 도시된 바와 같이, 제2 구동 영역(DA2) 내에 제4 컨택(CNT4) 및 제5 컨택(CNT5)이 배치될 수 있다.
제4 주사선(SL4)에 있어서, 제4 컨택(CNT4)에서의 주사 신호 지연이 가장 작을 수 있다. 예를 들어, 제4 컨택(CNT4)은 제1 데이터선(DL1) 및 제k 데이터선(DLk)보다 제j(단, j는 1과 k 사이의 정수) 데이터선에 가까울 수 있다. 또한, 제4 컨택(CNT4)의 양측으로 갈수록 주사 신호의 지연이 증가할 수 있다. 이러한 주사 신호의 지연에 대응하여 도 11에 도시된 바와 같은 데이터 신호들의 출력 지연 경향이 나타날 수 있다.
이와 마찬가지로, 제5 주사선(SL5)에 있어서, 제5 컨택(CNT5)에서의 주사 신호 지연이 가장 작을 수 있다. 또한, 제5 컨택(CNT5)의 양측으로 갈수록 주사 신호의 지연이 증가할 수 있다. 이러한 주사 신호의 지연에 대응하여 도 12에 도시된 바와 같은 데이터 신호들의 출력 지연 경향이 나타날 수 있다.
상술한 바와 같이, 본 발명의 실시예들에 따른 데이터 구동 회로(DIC) 및 이를 포함하는 표시 장치는 단변 구동 구조에 의한 화소부 내의 컨택들의 배치에 따라 화소행 및 화소열(데이터선) 별로 데이터 신호들의 출력의 지연 시간을 적응적으로 조절할 수 있다.
구체적으로, 화소행 및 컨택의 위치에 따라 한 프레임 내에서 화소행 별 데이터 신호들 공급의 지연 시간 증가 방향이 바뀔 수 있다.
따라서, 주사 신호의 지연에 대응하여 데이터 신호의 출력이 조절되므로, 단변 구동 구조의 주사선들의 화소부 내 컨택 배치 구조의 특성에 기인한 화소의 위치에 따른 데이터 신호 노이즈의 편차 및 데이터 신호의 충전률 편차가 개선될 수 있다. 이에 따라, 단변 구동 구조의 표시 장치(1000)의 영상 품질이 개선될 수 있다.
도 13은 도 5의 데이터 구동 회로에 포함되는 출력 지연 제어부의 다른 일 예를 나타내는 블록도이고, 도 14는 도 13의 출력 지연 제어부에 의해 도 8의 구동 영역으로 출력되는 데이터 신호들의 출력 지연 시간들의 일 예를 나타내는 도면이며, 도 15는 도 13의 출력 지연 제어부에 의해 도 8의 구동 영역으로 출력되는 데이터 신호들의 출력 지연 시간들의 다른 일 예를 나타내는 도면이다.
도 13에서는 도 6를 참조하여 설명한 구성 요소들에 대해 동일한 참조 부호들을 사용하며, 이러한 구성 요소들에 대한 중복되는 설명은 생략하기로 한다. 또한, 도 13의 출력 지연 제어부(ODC')는 오프셋 생성부(390)를 더 포함하는 점을 제외하면, 도 6의 출력 지연 제어부(ODC)와 실질적으로 동일하거나 유사한 구성을 가질 수 있다.
도 4, 도 13, 도 14, 및 도 15를 참조하면, 출력 지연 제어부(ODC')는 클럭 주파수 분할부(320), 기준 주기 생성부(340), 최소 지연 선택부(360), 지연 시간 결정부(380), 및 오프셋 생성부(390)를 포함할 수 있다.
오프셋 생성부(390)는 화소열 정보(PXVI)에 기초하여 데이터 신호의 출력의 지연 시간에 오프셋(OFS)을 적용할 수 있다. 예를 들어, 동일한 화소행에 대하여 데이터 구동 회로들(DIC1 내지 DIC24)의 위치 및 화소열에 따라 주사선의 등가 임피던스 및 주사 신호의 지연이 다를 수 있다. 오프셋 생성부(390)는 데이터 구동 회로들(DIC1 내지 DIC24) 각각에 대하여 기 저장된 지연 시간의 오프셋(OFS)을 적용할 수 있다.
일 실시예에서, 도 14에 도시된 바와 같이, 제1 채널(CH1)에 대응하는 데이터 신호의 지연 시간에 오프셋(OFS)이 적용될 수 있다. 이 경우, 도 12의 지연 시간이 적용되는 데이터 구동 회로의 제1 채널(CH1)보다 도 14의 지연 시간이 적용되는 데이터 구동 회로의 제1 채널(CH1)에서의 지연 시간이 더 작을 수 있다. 오프셋(OFS)의 적용에 의해 다른 채널들(데이터선들)에 적용되는 지연 시간들이 변할 수 있다.
일 실시예에서, 도 15에 도시된 바와 같이, 채널들(CH1 내지 CHk) 중 중간 채널들에 오프셋들(OFS1, OFS2)이 적용될 수도 있다. 이와 같이, 단변 구동 구조에서의 화소행 및 화소열 별 주사 신호의 지연 시간 차이에 추가적으로 오프셋들(OFS, OFS1, OFS2)이 더 적용되므로, 데이터 충전률이 더욱 개선될 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 화소부 200: 주사 구동부
300: 데이터 구동부 400: 타이밍 제어부
320: 클럭 주파수 분할부 340: 기준 주기 생성부
360: 최소 지연 선택부 380: 지연 시간 결정부
PX: 화소 OL1, OL2, OL3: 출력선
SL: 주사선 DL: 데이터선
DIC: 데이터 구동 회로 CNT1~CNT6: 컨택
BUFj~BUFn: 출력 버퍼 ODC: 출력 지연 제어부
YLj~YLn: 전송선 DCLK: 데이터 전송 클럭
RCLK: 기준 클럭 RP1~RP8: 기준 주기
PXRL: 위치 정보 DCON: 지연 제어 신호
DC1~DCp: 지연 셀 SW1~SWp+1: 스위치

Claims (20)

  1. 데이터선들 및 주사선들에 접속되는 화소들 및 컨택을 통해 상기 주사선들 각각에 접속되는 적어도 하나의 신호 출력선을 포함하는 화소부;
    상기 화소부의 일 측에 배치되어 상기 데이터선들의 일부를 구동하는 제1 데이터 구동 회로를 포함하는 데이터 구동부;
    상기 화소부의 상기 일 측에 상기 데이터 구동부와 함께 배치되어 상기 주사선들을 구동하는 주사 구동부; 및
    상기 데이터 구동부 및 상기 주사 구동부를 제어하는 타이밍 제어부를 포함하고,
    상기 제1 데이터 구동 회로는,
    제1 내지 제k(단, k는 2보다 큰 정수) 데이터선들로 데이터 신호들을 각각 출력하는 출력 버퍼들; 및
    제1 내지 제k 전송선들을 통해 상기 데이터 신호들을 상기 출력 버퍼들에 전달하고, 상기 데이터 신호들이 공급될 화소행의 위치에 기초하여 상기 제1 내지 제k 전송선들로 출력되는 상기 데이터 신호들의 지연 시간들을 상기 제1 내지 제k 전송선들 별로 제어하는 출력 지연 제어부를 포함하는, 표시 장치.
  2. 제 1 항에 있어서, 상기 출력 지연 제어부는 상기 컨택과 상기 제1 내지 제k 데이터선들 사이의 각각의 제1 방향으로의 거리들에 기초하여 상기 지연 시간들을 제어하는, 표시 장치.
  3. 제 1 항에 있어서, 상기 지연 시간들에 기초하여 상기 출력 버퍼들로부터 상기 제1 내지 제k 데이터선들로 상기 데이터 신호들이 출력되는 시점들이 각각 조절되는, 표시 장치.
  4. 제 3 항에 있어서, 제2 화소행의 구동에 대응하여, 상기 지연 시간들은 상기 제k 데이터선으로부터 상기 제1 데이터선으로 갈수록 증가하는, 표시 장치.
  5. 제 4 항에 있어서, 상기 제2 화소행에 대응하는 제2 주사선의 상기 컨택은 제1 방향에 대하여 상기 제1 데이터선보다 상기 제k 데이터선에 더 가까운, 표시 장치.
  6. 제 4 항에 있어서, 제1 화소행의 구동에 대응하여, 상기 지연 시간들은 상기 제1 데이터선으로부터 상기 제k 데이터선으로 갈수록 증가하는, 표시 장치.
  7. 제 6 항에 있어서, 상기 제1 화소행에 대응하는 제1 주사선의 상기 컨택은 제1 방향에 대하여 상기 제k 데이터선보다 상기 제1 데이터선에 더 가까운, 표시 장치.
  8. 제 6 항에 있어서, 제3 화소행의 구동에 대응하여, 상기 제1 데이터선의 지연 시간 및 상기 제k 데이터선의 지연 시간은 제j(단, j는 1보다 크고 k보다 작은 정수)데이터선의 지연 시간보다 큰, 표시 장치.
  9. 제 8 항에 있어서, 상기 제3 화소행에 대응하는 제3 주사선의 상기 컨택은 제1 방향에 대하여 상기 제1 데이터선 및 상기 제k 데이터선보다 상기 제j 데이터선에 더 가까운, 표시 장치.
  10. 제 3 항에 있어서, 상기 출력 지연 제어부는,
    상기 타이밍 제어부로부터 공급되는 데이터 전송 클럭의 주파수를 분할하여 기준 클럭을 생성하는 클럭 주파수 분할부;
    상기 기준 클럭의 주기에 기초하여 상기 데이터 신호들의 출력 지연을 위한 기준 주기들을 생성하는 기준 주기 생성부;
    상기 데이터 신호들이 공급될 상기 화소행의 위치 정보에 기초하여 상기 기준 주기들 중 하나를 최소 지연 값으로 선택하는 최소 지연 선택부; 및
    상기 최소 지연 값 및 지연 제어 신호에 기초하여 상기 제1 내지 제k 전송선들의 상기 지연 시간들을 결정하고, 상기 지연 시간들만큼 상기 데이터 신호들을 각각 지연시켜 출력하는 지연 시간 결정부를 포함하는, 표시 장치.
  11. 제 10 항에 있어서, 상기 지연 시간 결정부는,
    직렬 연결되며, 상기 최소 지연 값에 기초하여 입력 신호를 지연하여 출력하는 지연 셀들; 및
    상기 지연 셀들의 출력단들에 연결되며, 상기 지연 제어 신호에 응답하여 제어되는 복수의 스위치들을 포함하는, 표시 장치.
  12. 제 11 항에 있어서, 상기 지연 제어 신호에 응답하여 상기 스위치들 중 하나가 턴-온되는, 표시 장치.
  13. 제 3 항에 있어서, 상기 데이터 구동부는,
    상기 제1 내지 제k 데이터선들과 다른 데이터선들의 일부를 구동하며, 상기 제1 데이터 구동 회로와 동일한 구성을 포함하는 제2 데이터 구동 회로를 더 포함하는, 표시 장치.
  14. 제 13 항에 있어서, 제2 데이터 구동 회로로부터 상기 데이터 신호들이 출력되는 시점들은 상기 제1 데이터 구동 회로로부터 상기 데이터 신호들이 출력되는 시점들과 상이한, 표시 장치.
  15. 제 13 항에 있어서, 상기 화소부는 제1 방향으로 연속되는 제1 내지 제3 화소 블록들을 포함하고,
    상기 적어도 하나의 신호 출력선은,
    상기 제1 화소 블록에서 상기 주사선들 각각에 접속되는 제1 출력선들;
    상기 제2 화소 블록에서 상기 주사선들 각각에 접속되는 제2 출력선들; 및
    상기 제3 화소 블록에서 상기 주사선들 각각에 접속되는 제3 출력선들을 포함하는, 표시 장치.
  16. 제 15 항에 있어서, 상기 주사선들은 상기 제1 방향으로 연장되며, 상기 제1 내지 제3 출력선들은 상기 제1 방향과 교차하는 제2 방향으로 연장되는, 표시 장치.
  17. 제 16 항에 있어서, 상기 제1 내지 제3 출력선들은 상기 화소부에서 상기 제1 방향으로 갈수록 그 길이가 점차적으로 길어지는, 표시 장치.
  18. 영상 데이터를 아날로그 형식의 데이터 신호들로 변환하는 디지털-아날로그 변환부;
    제1 내지 제k(단, k는 2보다 큰 정수) 데이터선들로 상기 데이터 신호들을 각각 출력하는 출력 버퍼들; 및
    제1 내지 제k 전송선들을 통해 상기 데이터 신호들을 상기 출력 버퍼들에 전달하고, 상기 데이터 신호들이 공급될 화소행의 위치 정보에 기초하여 상기 제1 내지 제k 전송선들로 출력되는 상기 데이터 신호들의 지연 시간을 상기 제1 내지 제k 전송선들 별로 제어하는 출력 지연 제어부를 포함하고,
    상기 지연 시간의 차이에 의해 상기 출력 버퍼들로부터 출력되는 데이터 신호들의 출력 시점들이 상이한, 데이터 구동 회로.
  19. 제 18 항에 있어서, 상기 출력 지연 제어부는,
    데이터 전송 클럭의 주파수를 분할하여 기준 클럭을 생성하는 클럭 주파수 분할부;
    상기 기준 클럭의 주기에 기초하여 상기 데이터 신호들의 출력 지연을 위한 기준 주기들을 생성하는 기준 주기 생성부;
    상기 위치 정보에 기초하여 상기 기준 주기들 중 하나를 최소 지연 값으로 선택하는 최소 지연 선택부; 및
    상기 최소 지연 값 및 지연 제어 신호에 기초하여 상기 제1 내지 제k 전송선들의 지연 시간들을 결정하고, 상기 지연 시간들만큼 상기 데이터 신호들을 각각 지연시켜 출력하는 지연 시간 결정부를 포함하는, 데이터 구동 회로.
  20. 제 19 항에 있어서, 상기 지연 시간들에 기초하여 상기 출력 버퍼들로부터 상기 제1 내지 제k 데이터선들로 상기 데이터 신호들이 출력되는 시점들이 각각 조절되는, 데이터 구동 회로.
KR1020200149656A 2020-11-10 2020-11-10 데이터 구동 회로 및 이를 포함하는 표시 장치 KR20220063870A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020200149656A KR20220063870A (ko) 2020-11-10 2020-11-10 데이터 구동 회로 및 이를 포함하는 표시 장치
US17/352,465 US11538384B2 (en) 2020-11-10 2021-06-21 Data driving circuit and a display device including the same
CN202111247570.7A CN114464121A (zh) 2020-11-10 2021-10-26 显示装置
EP21205353.2A EP3996079A1 (en) 2020-11-10 2021-10-28 Data driving circuit and a display device including the same
US18/075,777 US11908365B2 (en) 2020-11-10 2022-12-06 Data driving circuit and a display device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200149656A KR20220063870A (ko) 2020-11-10 2020-11-10 데이터 구동 회로 및 이를 포함하는 표시 장치

Publications (1)

Publication Number Publication Date
KR20220063870A true KR20220063870A (ko) 2022-05-18

Family

ID=78414410

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200149656A KR20220063870A (ko) 2020-11-10 2020-11-10 데이터 구동 회로 및 이를 포함하는 표시 장치

Country Status (4)

Country Link
US (2) US11538384B2 (ko)
EP (1) EP3996079A1 (ko)
KR (1) KR20220063870A (ko)
CN (1) CN114464121A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220063870A (ko) 2020-11-10 2022-05-18 삼성디스플레이 주식회사 데이터 구동 회로 및 이를 포함하는 표시 장치
CN115762418A (zh) * 2021-09-03 2023-03-07 乐金显示有限公司 像素电路、像素电路驱动方法及包括像素电路的显示装置
KR20230060781A (ko) * 2021-10-28 2023-05-08 엘지디스플레이 주식회사 표시 장치 및 그의 구동 방법

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100884998B1 (ko) 2007-08-29 2009-02-20 엘지디스플레이 주식회사 액정 표시 장치의 데이터 구동 장치 및 방법
JP2010039061A (ja) * 2008-08-01 2010-02-18 Nec Electronics Corp 表示装置、信号ドライバ
KR101607155B1 (ko) * 2008-12-26 2016-03-30 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR101641691B1 (ko) 2009-12-01 2016-07-22 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
JP5457286B2 (ja) * 2010-06-23 2014-04-02 シャープ株式会社 駆動回路、液晶表示装置、および電子情報機器
TWI453715B (zh) * 2011-08-09 2014-09-21 Raydium Semiconductor Corp 自動調整訊號偏移之裝置
JP2013120981A (ja) * 2011-12-06 2013-06-17 Renesas Electronics Corp データドライバ、表示パネル駆動装置及び表示装置
TWI506610B (zh) * 2013-02-20 2015-11-01 Novatek Microelectronics Corp 顯示驅動裝置及顯示面板的驅動方法
US9275594B2 (en) * 2013-03-29 2016-03-01 Shenzhen China Star Optoelectronics Technology Co., Ltd. Driving circuit of liquid crystal panel, liquid crystal panel, and a driving method
KR102034112B1 (ko) 2013-06-19 2019-10-21 엘지디스플레이 주식회사 액정 디스플레이 장치와 이의 구동방법
KR102182092B1 (ko) * 2013-10-04 2020-11-24 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 구동 방법
KR102294830B1 (ko) 2014-01-03 2021-08-31 삼성전자주식회사 디스플레이 구동 장치 및 이미지 데이터 처리 장치의 동작 방법
JP6367566B2 (ja) * 2014-01-31 2018-08-01 ラピスセミコンダクタ株式会社 表示デバイスのドライバ
KR102220152B1 (ko) 2014-03-13 2021-02-26 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR102284296B1 (ko) 2015-01-13 2021-08-03 삼성디스플레이 주식회사 표시 장치 및 이를 이용한 표시 패널의 구동 방법
US9626925B2 (en) * 2015-03-26 2017-04-18 Novatek Microelectronics Corp. Source driver apparatus having a delay control circuit and operating method thereof
KR102304284B1 (ko) * 2015-04-07 2021-09-23 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102412675B1 (ko) * 2015-06-03 2022-06-24 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR102336702B1 (ko) * 2015-06-12 2021-12-08 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR102344502B1 (ko) 2015-08-10 2021-12-30 삼성디스플레이 주식회사 표시장치
US10410599B2 (en) * 2015-08-13 2019-09-10 Samsung Electronics Co., Ltd. Source driver integrated circuit for ompensating for display fan-out and display system including the same
KR102426742B1 (ko) * 2015-12-31 2022-07-27 엘지디스플레이 주식회사 어레이 기판 및 이를 포함하는 표시 장치
KR102564458B1 (ko) * 2016-05-09 2023-08-08 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR102565385B1 (ko) * 2016-11-15 2023-08-10 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR102399178B1 (ko) * 2017-08-11 2022-05-19 삼성디스플레이 주식회사 데이터 드라이버 및 이를 갖는 표시장치
KR102341278B1 (ko) 2017-08-25 2021-12-22 삼성디스플레이 주식회사 충전율 보상 기능을 갖는 표시 장치
US11145269B2 (en) * 2019-08-02 2021-10-12 Sakai Display Products Corporation Display apparatus accurately reducing display non-uniformity
KR20220063870A (ko) 2020-11-10 2022-05-18 삼성디스플레이 주식회사 데이터 구동 회로 및 이를 포함하는 표시 장치

Also Published As

Publication number Publication date
US11538384B2 (en) 2022-12-27
US20230101159A1 (en) 2023-03-30
US20220148479A1 (en) 2022-05-12
US11908365B2 (en) 2024-02-20
EP3996079A1 (en) 2022-05-11
CN114464121A (zh) 2022-05-10

Similar Documents

Publication Publication Date Title
EP3996079A1 (en) Data driving circuit and a display device including the same
US11636798B2 (en) Display device and method for driving the same
JP4630790B2 (ja) 画素，および画素を用いた発光表示装置
KR20190069188A (ko) 게이트 쉬프트 레지스터와 이를 포함한 유기발광 표시장치
KR20190015664A (ko) 유기 발광 표시 장치
US20060139263A1 (en) Data driver and organic light emitting display device including the same
US20170011703A1 (en) Display device driver
KR102626066B1 (ko) 반전 신호를 이용한 표시장치와 그 구동 방법
KR20150141261A (ko) 유기전계발광 표시장치
KR102399178B1 (ko) 데이터 드라이버 및 이를 갖는 표시장치
WO2016084544A1 (ja) 画素ユニット、表示パネル、および信号伝送方法
US11315517B2 (en) Data driver and display apparatus that reduces deterioration of image quality due to decrease in pixel charging rate during supply of gradation voltage signal
US11615732B2 (en) Display device with adjustable slew rate and output timing of a data signal according to a position of a signal line
KR20120047538A (ko) 데이터 구동 드라이버, 및 이를 이용한 디스플레이 장치
KR100524122B1 (ko) 저소비 전력 유기 전계 발광 디바이스 디스플레이 구동 장치
KR20220037043A (ko) 표시 장치
KR20210045121A (ko) 디스플레이장치를 구동하기 위한 반도체집적회로
US11574604B2 (en) Display device and method for driving the same
KR20200011298A (ko) 디스플레이 패널, 디스플레이 장치
KR102601780B1 (ko) 발광 표시 장치
US11804185B2 (en) Display device and driving method of the same
US20240153432A1 (en) Data driving device
KR102593325B1 (ko) 발광신호 발생회로부 및 이를 포함하는 발광표시장치
KR102555098B1 (ko) 영상 표시장치 및 그 구동방법
KR20240020613A (ko) 표시 패널 및 이를 포함하는 표시 장치