KR20180053652A - 그라파이트 기판 상에 나노와이어 또는 나노피라미드를 성장시키는 방법 - Google Patents

그라파이트 기판 상에 나노와이어 또는 나노피라미드를 성장시키는 방법 Download PDF

Info

Publication number
KR20180053652A
KR20180053652A KR1020187005686A KR20187005686A KR20180053652A KR 20180053652 A KR20180053652 A KR 20180053652A KR 1020187005686 A KR1020187005686 A KR 1020187005686A KR 20187005686 A KR20187005686 A KR 20187005686A KR 20180053652 A KR20180053652 A KR 20180053652A
Authority
KR
South Korea
Prior art keywords
nanowires
layer
nanowire
substrate
nano
Prior art date
Application number
KR1020187005686A
Other languages
English (en)
Inventor
동철 김
이다 마리에 회이아스
마지드 먼시
뵈른 오베 핌란드
헬게 웨만
딩딩 렌
다사 데라즈
Original Assignee
크래요나노 에이에스
노르웨이전 유니버시티 오브 사이언스 앤드 테크놀러지(엔티엔유)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from GBGB1513567.6A external-priority patent/GB201513567D0/en
Priority claimed from GBGB1600162.0A external-priority patent/GB201600162D0/en
Application filed by 크래요나노 에이에스, 노르웨이전 유니버시티 오브 사이언스 앤드 테크놀러지(엔티엔유) filed Critical 크래요나노 에이에스
Publication of KR20180053652A publication Critical patent/KR20180053652A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02376—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02444—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells

Abstract

(I) 그라파이트 기판을 제공하고 AlGaN, InGaN, AlN 또는 AlGa(In)N을 상기 그라파이트 기판 상에 고온에서 침적시켜 상기 화합물의 버퍼 층 또는 나노스케일 핵형성 섬을 형성하는 단계; (II) 복수의 반전도성 III-V족 나노와이어 또는 나노피라미드, 바람직하게는 III족-질화물 나노와이어 또는 나노피라미드를 그라파이트 기판 상의 상기 버퍼 층 또는 핵형성 섬 상에서, 바람직하게는 MOVPE 또는 MBE를 통해 성장시키는 단계를 포함하는, 나노와이어 또는 나노피라미드를 성장시키는 방법.

Description

그라파이트 기판 상에 나노와이어 또는 나노피라미드를 성장시키는 방법
본 발명은 바람직하게는 유기금속 증기상 에피택시(MOVPE) 또는 분자 빔 에피택시(MBE)를 이용하는 바텀업(bottom-up)법에 의해 성장되는 나노와이어 또는 나노피라미드 배열을 위한 투명, 전도성 및 가요성 기판으로서의 그라파이트 박층의 사용에 관한 것이다.
최근 몇 년 동안, 나노기술이 중요한 공학 기술 분야가 됨에 따라 반도체 나노와이어에 대한 관심이 강해져 왔다. 다른 저자들에 의해 나노위스커, 나노로드, 나노필러, 나노컬럼 등으로도 지칭되는 나노와이어는, 센서, 태양광 전지 내지 LED와 같은 다양한 전기 및 광전기 장치에서 중요한 용도가 발견되었다.
본 출원의 목적을 위해, 나노와이어라는 용어는 본질적으로 1차원적인 형태, 즉 그의 폭 또는 직경은 나노미터 치수이고 그 길이는 전형적으로 몇백 nm 내지 몇μm의 범위인 구조로서 이해되어야 한다. 보통, 나노와이어는 500 nm 이하, 예컨대 350 nm 이하, 특히 300 nm 이하, 예컨대 200 nm 이하인 적어도 두 치수를 갖는 것으로 생각된다.
금속성(예컨대, Ni, Pt, Au), 반전도성(예컨대, Si, InP, GaN, GaAs, ZnO), 및 절연성(예컨대, SiO2, TiO2) 나노와이어를 비롯한 많은 상이한 유형의 나노와이어가 존재한다.
통상적으로, 반도체 나노와이어는 나노와이어 그 자체와 동일한 기판 상에서 성장시켜 왔다(호모에피택셜 성장). 따라서 GaAs 나노와이어는 GaAs 기판 상에서 성장하는 등이다. 이는, 물론, 기판의 결정 구조와 성장하는 나노와이어의 결정 구조 사이의 격자 정합(match)을 보장한다. 기판과 나노와이어는 둘 다 동일한 결정 구조를 갖는다. 그러나, 본 발명은, 그라파이트 기판 상에서 성장한 나노와이어에 관한 것이다.
그라파이트 기판은 단층 또는 다층의 그래핀 또는 그의 유도체로 이루어지는 기판이다. 그의 가장 미세한 형태에서, 그래핀은 벌집 격자 패턴으로 배열된 이중 전자 결합(sp2 결합이라 칭함)으로 결합된 탄소 원자의 1원자층 두께의 시트이다. 그라파이트 기판은 얇고, 가볍고, 가요성이며, 게다가 매우 강하다.
ITO, ZnO/Ag/ZnO, TiO2/Ag/TiO2와 같은 다른 기존의 투명 전도체와 비하여, 그래핀은 문헌[Nature Photonics 4(2010) 611]의 최근 검토 논문에 나타난 바와 같이, 우수한 광전기 특성을 갖는 것으로 판명되었다.
그래핀 상에서의 나노와이어의 성장은 새로운 것은 아니다. WO2012/080252에, 분자 빔 에피택시를 이용한 그래핀 기판 상에서의 반전도성 나노와이어의 성장의 논의가 있다. WO2013/104723은 그래핀 상에서 성장한 나노와이어에 그래핀 상단 접촉을 채용한, '252 개시에 대한 개선에 관한 것이다.
많은 용도를 위해 나노와이어는 기판 표면에 수직하게 성장될 수 있을 것이 중요하다. 반도체 나노와이어는 통상 [111] 방향(입방정 구조일 경우) 또는 [0001] 방향(육방정 구조일 경우)으로 성장한다. 이는 기판 표면이 기판의 표면 원자가 육방 대칭으로 배열되는 (111) 또는 (0001)로 배향될 필요가 있음을 의미한다.
그러나, 한 가지 문제는, 그래핀 기판 상에서 나노와이어를 핵형성하기가 곤란하다는 점이다. 그래핀의 표면에 현수(dangling) 결합이 없기 때문에, 나노와이어가 성장하기 어렵다. 또한 그래핀은 불활성이어서 성장하는 나노와이어와 기판 사이의 반응이 일어나기 어렵게 한다. 본 발명은, 그 중에서도, 그래핀 표면의 작용화 또는 그래핀 표면의 상단에 새로운 층 또는 작은 섬을 포함시켜 그 위에서의 나노와이어의 핵형성을 개선하는 것에 관한 것이다. 그러나, 본 발명자들은 그 강도, 가요성, 투명성 및 전기 전도성면에서 그래핀의 현저한 특성으로부터 여전히 이득을 본다.
본 발명자들은 놀랍게도 나노와이어 또는 나노피라미드 핵형성에서의 개선이 다양한 방식으로 달성될 수 있음을 발견했다.
따라서, 일 측면에서 봤을 때, 본 발명은
(I) 그라파이트 기판을 제공하고 AlGaN, InGaN, AlN 또는 AlGa(In)N을 상기 그라파이트 기판 상에 고온에서 침적시켜 상기 화합물의 버퍼 층 또는 나노스케일 핵형성 섬을 형성하는 단계;
(II) 복수의 반전도성 III-V족 나노와이어 또는 나노피라미드, 바람직하게는 III족-질화물 나노와이어 또는 나노피라미드를 그라파이트 기판 상의 상기 버퍼 층 또는 핵형성 섬 상에서, 바람직하게는 MOVPE 또는 MBE를 통해 성장시키는 단계
를 포함하는, 나노와이어 또는 나노피라미드를 성장시키는 방법을 제공한다.
다른 측면에서 봤을 때, 본 발명은
(I) 그라파이트 기판을 제공하고 상기 그라파이트 기판을 고온에서 질소 플라즈마로 처리하여 상기 그라파이트 기판에 질소를 혼입시키거나/혼입시키고 원자적 단(step)/선반(ledge)을 형성하는 단계;
(II) 복수의 반전도성 III-V족 나노와이어 또는 나노피라미드를 상기 처리된 그라파이트 표면 상에서, 바람직하게는 MOVPE 또는 MBE를 통해 성장시키는 단계
를 포함하는, 나노와이어 또는 나노피라미드를 성장시키는 방법을 제공한다.
또 다른 측면에서 봤을 때, 본 발명은
(I) 그라파이트 기판을 제공하고 상기 그라파이트 기판 상에 Al을 침적시켜 Al 층 또는 나노스케일 Al 섬을 형성하는 단계;
(II) 상기 Al 층 또는 나노스케일 Al 섬을 1종 이상의 V족 화학종, 예컨대 As 및/또는 Sb의 플럭스에 노출시키는 것에 의해, Al-V족 화합물, 예컨대 AlAs, AlAsSb 또는 AlSb의 버퍼 층 또는 나노스케일 섬을 형성하는 단계;
(III) 복수의 반전도성 III-V족 나노와이어 또는 나노피라미드, 바람직하게는 GaAs 및/또는 GaAsSb를 포함하는 나노와이어 또는 나노피라미드를 그라파이트 기판 상의 상기 버퍼 층 또는 나노스케일 섬 상에서, 바람직하게는 MOVPE 또는 MBE를 통해 성장시키는 단계
를 포함하는 나노와이어 또는 나노피라미드를 성장시키는 방법을 제공한다.
이상적으로, 1종 이상의 V족 화학종은 N이 아니다. 따라서, 또 다른 측면에서 봤을 때, 본 발명은
(I) 그라파이트 기판을 제공하고 상기 그라파이트 기판 상에 Al을 침적시켜 Al 층 또는 나노스케일 Al 섬을 형성하는 단계;
(II) 상기 Al 층 또는 나노스케일 Al 섬을 1종 이상의 비질소 V족 화학종, 예컨대 As 및/또는 Sb의 플럭스에 노출시키는 것에 의해, Al-비질소 V족 화합물, 예컨대 AlAs, AlAsSb 또는 AlSb의 버퍼 층 또는 나노스케일 섬을 형성하는 단계;
(III) 복수의 반전도성 III-비질소 V족 나노와이어 또는 나노피라미드, 바람직하게는 GaAs 및/또는 GaAsSb를 포함하는 나노와이어 또는 나노피라미드를 그라파이트 기판 상의 상기 버퍼 층 또는 나노스케일 섬 상에서, 바람직하게는 MOVPE 또는 MBE를 통해 성장시키는 단계
를 포함하는 나노와이어 또는 나노피라미드를 성장시키는 방법을 제공한다.
바람직한 실시양태에서 V족 화학종은 As 또는 Sb와 같은 V족 원소이거나 이들의 혼합물이다. V족 원소는 원소의 단량체, 이량체, 삼량체 또는 사량체, 예를 들어 As2 및 Sb2의 형태일 수 있다.
또 다른 측면에서 봤을 때 본 발명은
(I) 그라파이트 기판을 제공하고 상기 그라파이트 기판을 산소 플라즈마 또는 오존, 예컨대 UV 오존으로, 임의적으로는 고온에서 처리하여 그라파이트 기판 표면 상에 원자적 단/선반을 형성하고/형성하거나 그 표면 상에 에폭사이드기(C-O)를 갖는 그래핀 옥사이드를 형성하는 단계;
(II) 단계(I)의 처리된 기판을 수소의 존재하에 어닐링하여 상기 C-O 결합의 적어도 일부를 C-H 결합으로 전환시키는 단계;
(III) 복수의 반전도성 III-V족 나노와이어 또는 나노피라미드를 단계(II)의 어닐링된 표면 상에서, 바람직하게는 MOVPE 또는 MBE를 통해 성장시키는 단계
를 포함하는 나노와이어 또는 나노피라미드를 성장시키는 방법을 제공한다.
또 다른 측면에서 봤을 때 본 발명은
(I) 그라파이트 기판을 제공하고 상기 그라파이트 기판 상에 Al 층을 침적시키는 단계;
(II) 상기 Al 층의 적어도 상단 부분을 산화시켜 산화된 Al 층을 형성하는 단계;
(III) 상기 산화된 Al 층 상에 비정질 Si 층을 침적시키는 단계;
(IV) 상기 Al 층과 비정질 Si 층의 교환, 및 결정화된 Si 층을 형성하기 위한 상기 비정질 Si의 금속-유도-결정화(MIC)를 유발하기 위해 가열하는 단계;
(V) 상기 Al 층 및 산화물 층을 예컨대 에칭에 의해 제거하는 단계;
(VI) 복수의 반전도성 III-V족 나노와이어 또는 나노피라미드를 그 후의 결정화된 Si 층 상에서, 바람직하게는 MOVPE 또는 MBE를 통해 성장시키는 단계
를 포함하는 나노와이어 또는 나노피라미드를 성장시키는 방법을 제공한다.
또 다른 측면에서 봤을 때 본 발명은 상기 정의된 바와 같은 방법에 의해 얻어진 제품을 제공한다.
또 다른 측면에서 봤을 때 본 발명은 상기 정의된 바와 같은 제품을 포함하는 장치, 예를 들어 전자 장치, 예컨대 태양 전지, 발광 소자 또는 광감지기를 제공한다.
정의
III-V족 화합물 반도체란 III족으로부터의 하나 이상의 원소 및 V족으로부터의 하나 이상의 원소를 포함하는 것을 의미한다. 각 족으로부터의 하나 이상의 원소가 존재할 수 있는데, 예를 들어 InGaAs, AlGaN(즉 3원 화합물), AlInGaN(즉 4원 화합물) 등이다. 반전도성 나노와이어 또는 나노피라미드란 용어는 III-V족 원소로부터의 반전도성 물질로 이루어지는 나노와이어 또는 나노피라미드를 의미한다.
나노와이어란 용어는 본원에서 나노미터 치수의 고상 와이어-유사 구조를 기술하기 위해 이용된다. 나노와이어는 바람직하게는 나노와이어의 대부분, 예컨대 그 길이의 75% 이상에 걸쳐 균일한 직경을 갖는다. 나노와이어란 용어는 그 일부는 점점 가늘어지는 말단 구조를 가질 수 있는 나노로드, 나노필러, 나노컬럼 또는 나노휘스커의 이용을 망라하도록 의도된다. 나노와이어는 그 폭 또는 직경이 나노미터 치수이고 그 길이가 전형적으로 몇백 nm 내지 몇 μm의 범위에 있는 본질적으로 1차원적 형태인 것이라고 할 수 있다. 이상적으로는, 나노와이어 직경은 500 nm 이하이다. 이상적으로는, 나노와이어 직경은 50 내지 500 nm이지만, 그 직경은 수 마이크론을 초과할 수 있다(마이크로와이어라 칭함).
이상적으로, 나노와이어 기부에서의 직경 및 나노와이어 상단에서의 직경은 대략 동일하게(예컨대, 각각 20% 이내로) 유지되어야 한다. 기판이 복수의 나노와이어를 담지한다는 것을 알 수 있을 것이다. 이는 나노와이어의 배열이라고 부를 수 있다.
나노피라미드란 용어는 고체 피라미드형 구조를 지칭한다. 본원에서 사용되는 피라미드형이란 용어는 일반적으로 기부의 중심 위에 있는 (거의) 단일한 점을 향해 그 측면이 점점 가늘어지는 기부를 갖는 구조를 정의하기 위한 것이다. 단일한 꼭짓점은 모따기된(chamferred) 것으로 보일 수 있음을 알 수 있을 것이다. 나노피라미드는 다수의 면, 예컨대 3면 내지 8면, 또는 4면 내지 7면을 가질 수 있다. 따라서, 나노피라미드의 기부는 사각형, 오각형, 육각형, 칠각형, 팔각형 등일 수 있다. 피라미드는 면들이 기부로부터 중심점을 향해 가늘어짐(따라서 삼각형 면을 형성함)에 따라 형성된다. 기부 그 자체는 피라미드형 구조를 형성하는 가늘어짐이 시작되기 전의 균일한 단면 부분을 포함할 수 있다. 따라서 기부의 두께는 200 nm 이하, 예컨대 50 nm일 수 있다.
나노피라미드의 기부는 그의 가장 넒은 지점을 가로질러 50 내지 500 nm의 직경일 수 있다. 나노피라미드의 높이는 500 nm 내지 수 마이크론일 수 있다.
기판이 복수의 나노와이어 또는 나노피라미드를 담지한다는 것을 알 수 있을 것이다. 이는 나노와이어 또는 나노피라미드의 배열이라 부를 수 있다.
기판을 위한 또는 가능하게는 상단 접촉을 위한 그라파이트 층은 그래핀 또는 그의 유도체의 단일 또는 복수의 층으로 구성되는 필름이다. 그래핀이란 용어는 벌집 결정 구조의 sp2-결합된 탄소 원자의 평면 시트를 지칭한다.
에피택시란 용어는 그리스어 어근에서 "위"를 의미하는 에피(epi)와, "정돈된 방식으로"를 의미하는 탁시스(taxis)로부터 온 것이다. 나노와이어 또는 나노피라미드의 원자적 배열은 기판의 결정학적 구조에 기초한다. 이것은 당해 분야에서 잘 사용되는 용어이다. 에피택셜 성장은 본원에서 기판의 배향을 모방하는, 문제의 실시양태에 따라 Si층, 버퍼층 또는 핵형성 섬의 배향을 모방하는 나노와이어 또는 나노피라미드의 기판 상에서의 성장을 의미한다.
MBE는 결정질 기판 상에서 침적물을 형성하는 방법이다. MBE 공정은 결정질 기판을 진공 중에서 가열하여 기판의 격자 구조를 에너지화하는 것에 의해 실시된다. 이후, 원자 또는 분자 질량 빔을 기판 표면으로 지향시킨다. 상기 사용된 원소라는 용어는 그 원소의 원자, 분자 또는 이온에 대한 적용을 망라하도록 의도된 것이다. 지향된 원자 또는 분자가 기판 표면에 도착했을 때, 지향된 원자 또는 분자는 이하에 상술하는 바와 같이 기판의 에너지화된 격자 구조 또는 촉매 소적과 충돌한다. 시간이 지남에 따라, 다가오는 원자들은 나노와이어를 형성한다.
유기 금속 화학 증착(MOCVD)이라고도 불리는 MOVPE는 결정질 기판 상에 침적물을 형성하기 위한 MBE의 대안적인 방법이다. MOVPE의 경우, 침적 물질은 유기 금속 전구체의 형태로 공급되며, 이는 고온의 기판에 도달했을 때 분해되어 기판 표면 상에 원자를 남긴다. 또한, 이 방법은 침적 물질(원자/분자)을 기판 표면에 걸쳐 수송하기 위해 운반체 가스(전형적으로 H2 및/또는 N2)를 필요로 한다. 이들 원자는 다른 원자와 반응하여 기판 표면 상에 에피택셜 층을 형성한다. 침적 매개변수를 주의깊게 선택함으로써 나노와이어가 형성되게 된다.
MIC란 용어는 금속-유도된 결정화(MIC)를 나타낸다. 그라파이트 기판이 Al 층, 산화된 Al 층 및 비정질 Si 층을 이 순서로 담지하는 구조가 형성될 수 있다. 이후 Al 및 Si 층의 위치를 바꾸기 위해 상기 복합물을 가열하는 것이 가능하다.
발명의 상세한 설명
본 발명은 나노와이어 또는 나노피라미드 성장을 위한 기판으로서, 또는 나노와이어 또는 나노피라미드가 그 위에서 성장할 추가의 층을 담지하기 위한 기판으로서의 그라파이트 층의 이용에 관한 것이다. 이상적으로, 그라파이트 층은 투명하고 전도성이며 가요성이다. 반도체 나노와이어 또는 나노피라미드 배열은 바람직하게는 상기 그라파이트 기판으로부터 또는 존재하는 상단 층으로부터 에피택셜하게 성장한 복수의 나노와이어 또는 나노피라미드를 포함한다.
에피택셜하게 성장한 나노와이어 또는 나노피라미드를 갖는 것은 형성된 재질에 다양한 최종 특성, 예컨대 기계적, 광학적 또는 전기적 특성을 향상시킬 수 있는 균질성(homogeneity)을 제공한다.
에피택셜 나노와이어 또는 나노피라미드는 기상, 액상 또는 고상 전구체로부터 성장할 수 있다. 기판이 시드 결정으로서 작용하기 때문에, 침적된 나노와이어 또는 나노피라미드는 기판과 동일한 격자 구조 및 배향을 취할 수 있다. 이는 단결정 기판 상에서조차도 다결정질 또는 비정질 필름을 침적시키는 다른 박형 필름 침적 방법과는 상이한 것이다.
나노와이어 또는 나노피라미드 성장용 기판
나노와이어 또는 나노피라미드를 성장시키는 데 이용되는 기판은 그라파이트 기판, 더 구체적으로는 그래핀이다. 본원에서, 그래핀이란 용어는 벌집(육각형) 결정 격자에 밀집 충전된 sp2-결합된 탄소 원자의 평면 시트를 지칭한다. 이 그래핀 기판은 바람직하게는 두께가 20 nm 이하여야 한다. 이상적으로는, 그래핀 또는 그의 유도체를 10층 이하로 함유해야 하고, 바람직하게는 5층 이하(이는 소수-층 그래핀으로 불림)를 함유해야 한다. 특히 바람직하게는, 그래핀의 1원자-두께 평면 시트이다.
그라파이트의 결정질 또는 "박편(flake)" 형태는 함께 겹쳐 쌓인 다수의 그래핀 시트(즉 10 시트 초과)로 이루어진다. 따라서 그라파이트 기판이란, 하나 또는 복수의 그래핀 시트로부터 형성된 것을 의미한다.
일반적으로 기판이 20 nm 이하의 두께인 것이 바람직하다. 그래핀 시트는 0.335 nm의 층간 간격으로 겹쳐 쌓여 그라파이트를 형성한다. 그라파이트 기판은 바람직하게는 이러한 층을 몇 개만 포함하며 이상적으로는 두께가 10 nm 미만일 수 있다. 더욱 더 바람직하게는, 그라파이트 기판은 두께가 5 nm 이하일 수 있다. 일반적으로 기판의 면적은 한정되지 않는다. 이는 0.5 mm2 이상, 예컨대 5 mm2 이상, 예를 들어 10 cm2에 달할 수 있다.
고도로 바람직한 실시양태에서, 기판은 키시(Kish) 그라파이트로부터 박리된 적층 기판, 그라파이트의 단결정이거나, 고도로 정렬된 열분해 그라파이트(HOPG)이다. 다르게는, 기판은 화학 증착(CVD)법을 이용하는 것에 의해 Ni 필름 또는 Cu 박(foil) 상에서 성장시킬 수 있다. 기판은 예컨대 Cu, Ni, 또는 Pt제의 금속 필름 또는 박 상에서, 및 Si 및 Ge와 같은 반도체 상에서, 및 SiO2 및 Al2O3와 같은 절연체 상에서 화학 증착(CVD)-성장된 그래핀 기판일 수 있다. 고온에서의 Si 승화에 의해 SiC 필름 상에서 성장한 고품질 그래핀도 이용될 수 있다.
상기 성장된 그라파이트 층은 성장 기판으로부터 박리되어 이동될 수 있다. 예를 들어, CVD-성장한 그라파이트 층은 Ni 또는 Cu 필름과 같은 금속 박으로부터 에칭에 의해 또는 전자화학적 박리법에 의해 화학적으로 박리될 수 있다. 박리 후의 그라파이트 층은 이후 이동되어 나노와이어 또는 나노피라미드 성장을 위한 지지 기판에 침적된다. 박리 및 이동 동안, e-빔 레지스트 또는 포토레지스트를 이용하여 박형 그래핀 층을 지지할 수 있다. 상기 지지 물질은 침적 후에 아세톤으로 쉽게 제거할 수 있다.
그러나, 전술한 바와 같이, 그래핀 표면 상에서의 핵형성은 곤란하며, 따라서 본 발명자들은 그래핀 표면을 개질하거나 또는 그래핀 표면 상단 상에 추가의 층을 부가하는 것에 의해 핵형성을 개선시키는 다양한 방법을 제안한다.
제 1 실시양태에서, 박형 버퍼 층 또는 나노스케일 핵형성 섬을 그라파이트 표면 상에서 성장시킬 수 있다. 버퍼 층은 AlN 또는 AlGaN 또는 AlGaInN 또는 InGaN으로 제조될 수 있고, 이들은 밀도를 향상시키고, GaN과 같은 나노와이어 또는 나노피라미드의 극성 및 배향을 제어한다. Si 기판 상에서의 GaN 나노와이어 또는 나노피라미드 성장을 위한 AlN 버퍼 층의 이용은 종래에 보고되었으나(Nanotechnology 26 (2015) 085605); 그라파이트 기판 상에서는 아니다. 그라파이트 기판 상의 버퍼 층은 마이그레이션 보강된 에피택시(MEE)에 의해 성장할 수 있다. 성장 조건, 예컨대 온도 및 V/III 비율, 및 버퍼 층의 두께를 조절함으로써, 나노와이어 또는 나노피라미드의 밀도, 정렬 및 극성이 제어될 수 있다.
대안적인 방법에서, 본 발명자들은 버퍼 층을 이용하는 대신, 그라파이트 기판 상의 AlN 또는 AlGaN 또는 AlGaInN 또는 InGaN의 나노스케일 핵형성 섬이 나노와이어 또는 나노피라미드의 성장을 용이하게 하는 데 이용될 수 있음을 알아냈다. 상기 핵형성 섬은 나노와이어 또는 나노피라미드의 밀도를 상승시키고, 극성 및 정렬을 제어한다. 더 구체적으로는, AlGaN 섬을 그라파이트 기판 상에서 성장시킬 수 있다. 상기 섬의 밀도는 섬 성장 시간을 증가시키는 것에 의해 증가할 수 있다. 이후 상기 섬 상에서 나노와이어 또는 나노피라미드 성장(예컨대 GaN 또는 AlGaN)이 개시될 수 있다.
핵형성 섬의 이용은 버퍼 층에 비해 몇가지 추가적인 이점이 있다. 예를 들어 그래핀의 투명성을 감소시킬 수 있는 버퍼 층에 의해 그라파이트 표면이 덮이지 않는다. 게다가, 핵형성 섬 크기(전형적으로 5-20 nm)가 나노와이어 또는 나노피라미드 직경(전형적으로 50-500 nm)보다 훨씬 작기 때문에, 나노와이어 또는 나노피라미드와 그래핀 사이의 전기 전도 경로가 크게 양보되지 않으며; 이는 버퍼 층이 미도핑되거나 나노와이어 또는 나노피라미드(예컨대 GaN 및 InGaN)보다 높은 밴드갭을 갖는(예컨대 AlN 및 AlGaN) 경우와 관련하여 특히 그러하다.
추가의 실시양태에서는, 나노와이어 또는 나노피라미드의 성장 전에 그라파이트 표면을 질소 플라즈마로 처리하여 치환적인 불순물로서의 질소의 혼입 또는/및 그 표면 상의 선반 및 단 모서리의 형성, 바람직하게는 이들 둘 모두를 이끈다. 원자적 선반은 전술한 바와 같이 나노와이어 또는 나노피라미드의 핵형성을 용이하게 한다. 질소의 포함은 페르미 레벨을 변화시키며 따라서 그라파이트 기판의 전자 구조가 변화된다(Nano Lett. 8, 4373, (2008)). 또한 질소의 포함은 그라파이트 기판의 화학 반응성을 증가시켜 그 표면 상에서의 나노와이어 또는 나노피라미드 핵형성이 더 쉬워지게 한다. 특히, 질소 플라즈마와 조합한 그래핀의 도핑, 예컨대 n-형 도핑은 나노와이어 또는 나노피라미드 성장 및 더 나아가 장치 제작을 용이하게 할 수 있다.
대안적인 방법에서, 본 발명은 그라파이트 기판 상에 AlAs, AlAsSb 또는 AlSb와 같은 Al-5족 화합물의 버퍼 층 또는 나노스케일 섬을 도입시키는 것에 관한 것이다.
먼저 그라파이트 기판 상에 Al을 침적시켜 그라파이트 기판 상에 얇은 Al 층 또는 나노스케일 Al 섬을 형성한다. Al 흡착원자의 비교적 높은 결합 에너지 및 그에 따른 낮은 확산 계수로 인해, Al은 그라파이트 기판 상에 고착되는 경향이 있다. 상기 Al 층 또는 나노스케일 섬 상에 V족 원소 플럭스(flux), 예컨대 As 및/또는 Sb 플럭스를 제공하는 것에 의해, AlAs, AlAsSb 또는 AlSb와 같은 Al-V족 화합물의 버퍼 층 또는 나노스케일 섬을 형성한다. 버퍼 층 또는 나노스케일 섬을 도입하는 것에 의한 표면 에너지의 변화는 나노와이어 또는 나노피라미드의 핵형성 및 성장을 용이하게 한다. 상기 플럭스는 단량체, 이량체, 삼량체 또는 사량체, 예컨대 As2 및 Sb2의 형태일 수 있다.
특히, 공칭 두께 0.01 내지 2 nm의 Al 층을 예컨대 500-700 ℃의 온도에서 그라파이트 기판 상에 침적시킨다. 이후 Al 및/또는 Sb 유동을 예컨대 0.05 - 5×10-6 Torr의 범위로, 예컨대 1 - 3×10-6 Torr의 범위로 공급하는 것에 의해 상기 층을 AlAs, AlAsSb 또는 AlSb의 버퍼 층 또는 나노스케일 섬으로 변형시킨다. 이후 복수의 반전도성 III-V족 나노와이어, 바람직하게는 GaAs 및/또는 GaAsSb를 포함하는 나노와이어의 성장을 촉매작용시키기 위해 그라파이트 기판 상의 상기 버퍼 층 또는 핵형성 섬 상에 Ga 플럭스만을, 바람직하게는 MOVPE 또는 MBE를 통해 제공하는 것에 의해, 상기 버퍼 층 또는 나노스케일 섬 상에 Ga 소적을 형성한다. 나노와이어는 바람직하게는 기판에 수직하게 성장한다.
추가의 실시양태에서는, 깊이로 단일 또는 다중 원자 층의 결함 및 구멍(hole)을 그라파이트 기판 상에 형성한다. 상기 결함 또는 구멍을 단 또는 선반이라 부를 것이다. 따라서 달리 말하면, 나노와이어 또는 나노피라미드의 핵형성을 보조하는 다수의 단이 그라파이트 기판 상에 생성된다. 이는 산소 플라즈마로 처리하는 것을 통해, 또는 오존으로, 예컨대 UV 및 오존으로 처리하는 것을 통해 달성될 수 있다. 처리는 바람직하게는 고온, 예컨대 100 ℃ 이상, 이상적으로 125 내지 175 ℃, 예컨대 150 ℃에서 행해진다. 이들 약간 고온에서 에칭 공정이 더 잘 작용하는 것으로 보인다. 더욱이, 고온의 이용은 후술하는 어닐링 공정을 시작시킨다.
단 또는 선반을 도입시킬 뿐만 아니라, 또는 단 또는 선반의 도입 대신에, 상기 처리는 그라파이트 층의 표면에, 전형적으로 그라파이트 표면 상의 에폭사이드 기의 형성을 통해, 산소 원자를 도입시킨다. 바람직하게는, 상기 처리는 선반/단 및 산소 원자 둘 모두를 그라파이트 층의 표면에 도입시킨다. 처리 공정 동안 고온의 이용은 에칭 공정(즉, 선반의 형성)도 향상시킨다.
바람직하게는, 상기 표면 처리는 그라파이트 기판의 표면 상에 구멍 및 결함을 갖는 거친 그라파이트 표면의 형성을 유발하며, 탄소 현수 결합이 산소 원자와 결합한다. 기판 표면 상으로의 선반의 도입은 표면 거칠기를 증가시키고 기판의 표면 포텐셜의 요동을 생성하여 그 위에서의 핵형성을 용이하게 한다.
UV-오존 또는 산소 플라즈마 처리된 그라파이트 기판의 표면은 그 자체가 나노와이어 또는 나노피라미드 핵형성을 위한 표면으로서 사용될 수 있지만; 본 발명자들은 처리된 그라파이트 기판을 수소로 어닐링함으로써 나노와이어 또는 나노피라미드 핵형성을 위한 더욱 흥미로운 표면이 된다는 것을 발견했다.
특히, 따라서 오존 또는 산소 플라즈마 처리된 그라파이트 기판을 수소의 존재하에 전형적으로는 불활성 분위기에서 어닐링한다. 어닐링 공정은 100 내지 500 ℃, 예컨대 250 내지 400 ℃의 온도에서 행해질 수 있다. 적합한 그래핀 처리 공정은 문헌[Science 330 (2010) 655]에 기재되어 있다. 불활성 기체는 전형적으로는 질소 또는 희가스, 예컨대 아르곤이다. 어닐링 공정은 선반에서의 에폭사이드 표면기를 C-H 기로 환원시키며 따라서 나노와이어 또는 나노피라미드 핵형성, 및 그에 따라 나노와이어 또는 나노피라미드 성장을 위한 개선된 표면을 제공한다. 이론에 얽매이고자 하는 것은 아니지만, C-H 결합은 나노와이어 또는 나노피라미드 성장을 위해 이용되는 고온에서 끊어져, 나노와이어 또는 나노피라미드 핵형성이 일어나는 현수 결합을 갖는 표면을 남긴다고 생각된다. 또한, 산소 또는 오존 처리는 그라파이트 기판의 수직 에칭 및 그에 따라 선반/단의 도입을 유발한다고 생각된다. 어닐링 공정은 기판의 표면에 걸쳐 표면 거칠기를 증가시키는 횡방향 에칭을 유발한다.
최종적인 실시양태에서, 본 발명은 금속-유도된 결정화(MIC) 공정을 이용하여 그라파이트 기판 상에 결정질 Si 층, 특히 알파-결정질 Si(111) 층을 도입시키는 것에 관한 것이다. 이 결정질 Si 층은 [111] 방향에서 나노와이어 또는 나노피라미드 성장 및 그에 따라 수직 나노와이어 또는 나노피라미드의 형성을 허용한다.
그러나 그라파이트 기판 상에 Si(111) 층을 직접 도입시키는 것은 매우 곤란하다. 따라서 본 발명자들은 먼저 기판 상에 Al 층을 도입시키는 것을 제안한다. 그 Al 층은 e-빔 또는 열 증발, 원자 층 침적(ALD), CVD 등과 같은 임의의 공지된 기법에 의해 침적될 수 있다. 특히, 본 발명자들은 Al의 전자 빔 증발이 이용될 수 있음을 보여 주었으며, 이는 그라파이트 표면이 상기 공정에서 손상되지 않을 것을 보장하는 것이다.
이상적으로, 그라파이트 표면은 나노와이어가 핵형성될 지점(spot)에서만 개질되고, 그라파이트 표면의 나머지는 나노와이어 또는 나노피라미드 사이에서 그라파이트 표면의 양호한 전기적 특성을 유지하도록 손상되지 않은 채로 있어야 한다.
Al 층은 바람직하게는 10 내지 30 nm의 두께이다. 이 Al 층의 최상단 원자 층은 바람직하게는 Al을 산소원, 예컨대 공기에 노출시키는 것에 의해 산화된다. 최상단 원자 층은 바람직하게는 Al 층의 상단 5 nm 정도로 나타낸다.
그 후, 산화된 Al 층(알루미늄 산화물 층)의 상단 상에 Si 층을 도포한다. 다시, 동일한 도포 기법을 채용할 수 있다. Si 층은 이 시점에서는 비정질이다. 따라서, 바람직하게는 그라파이트 기판이 Al 층, 산화된 Al 층 및 비정질 Si 층을 이 순서로 담지하는 구조가 형성된다. Si 층은 5 내지 50 nm의 두께일 수 있다.
이후 Al 층과 Si 층의 위치를 교환하기 위해 조성물을 가열하는 것이 가능하다. 어닐링은 300 내지 500 ℃의 온도에서 행해질 수 있다. 전형적으로, 어닐링은 불활성 분위기, 예컨대 질소 분위기에서 일어난다.
이론에 얽매이고자 하는 것은 아니지만, 일반적으로 임의적인 기판 상에 침적된 그대로의 Al 층은 입자의 우선적인 배향이 없는 다결정질이다. 또한 Si 층은 이 단계에서는 어닐링 이전에는 결정질 Si가 없는 비정질이다. 따라서, 초기의 이중층은 다결정질 Al의 상단 상에 비정질 Si로 이루어지며, 얇은 산화물 계면을 갖는다. 어닐링하면, Si 원자는 Al 층 중으로 확산하여 자발적으로 결정질 핵을 형성한다. 구동력은 Si의 비정질 상과 결정질 상 사이의 자유 에너지 차이이다. 결정화 공정의 말미에, Al 층과 Si층은 그들의 초기 겹쳐 쌓이는 위치를 교환했으며; Al 층이 적층의 상단 상에 있다. 전형적으로, (Si)Al-산화물 층은 이 시점에서 Al 층과 Si 층 사이에 위치한다. Al 층의 결정성 및 그의 산화 조건에 의존하여, Si 입자의 결정화가 결정된다.
유사한 공정이 문헌[Nano Lett. 13, 2743(2013)]에 기재되어 있다. 또한 유사한 개시를 문헌[J. Appl. Phys. 115, 094301(2014)]에서 찾을 수 있다. 그러나, 이들 참고 논문들은 공정을 전도성 기판, 특히 그라파이트 기판 상에서 수행하지 않았다. 게다가 기판 상의 (111)-배향된 Si 필름의 결정화를 위해 (111)-배향된 Al 층을 침적시키는 데 스퍼터링법을 이용했다. 그러나, 스퍼터링에 의한 Al의 침적은 그라파이트 기판에는 적합하지 않다. 스퍼터링 공정 동안 생성되는 플라즈마 중의 고에너지 이온은 그래핀 중의 탄소 결합을 쉽게 손상시킬 수 있다.
본 발명자들은 그래핀 상에서의 Al의 전자 빔 증발이 Al 층의 바람직한 (111)-배향을 제공할 수 있고, 이는 비정질 SiO2 기판 상에서의 그것에 비해 훨씬 개선된 것임을 발견했다. 그 결과 AIC 공정 후에 그래핀 기판에 손상을 주지 않고서 그래핀 상의 고도로 (111)-배향된 Si 필름이 얻어진다.
이후 Al 층을, 바람직하게는 Al 층(뿐만 아니라 두 층 사이의 임의의 (Si)Al-산화물)의 에칭을 통해 제거하여, 그라파이트 기판 상에 주로 (111) 결정질 나노구조화된 Si 층으로 피복된 기판을 남길 수 있다. 이 시점에서의 Si 층은 5 내지 50nm의 두께일 수 있다. Si 층이 매우 얇기 때문에, 기저가 되는 그래핀의 특성은 여전히 실현될 수 있으며, 즉, 여전히 가요성이고, 전도성이며 일반적으로 투명할 것이다. Si 층을 이용하는 추가적인 이점은 나노와이어 또는 나노피라미드 성장 방안(recipe)이 표면 Si(111) 기판 상에서의 성장으로부터 용이하게 이전될 수 있다는 것이다. 나노와이어 또는 나노피라미드 성장이 그라파이트 기판 상단의 Si 층 상에서 일어나기 때문에, Si 상에서의 III-V 나노와이어 또는 나노피라미드를 성장시키는 표준 방안이 용이하게 적용될 수 있다. 더욱이, 나노와이어 또는 나노피라미드의 밀도는 맨(bare) 그라파이트 기판 상에서보다 훨씬 높다. 게다가, (원하지 않는) 기생적인 III-V 반도체 물질의 2차원적 성장의 원인인 저온 단계를 포함하는 그라파이트 기판 상의 나노와이어 또는 나노피라미드의 2단계 성장 대신에, Si(111) 상에서의 나노와이어 또는 나노피라미드 성장에 일반적으로 이용되는 고온에서 나노와이어 또는 나노피라미드를 성장시킬 수 있다. 이는 기판 상에서의 III-V 반도체 물질의 기생적인 결정 성장을 감소시킬 것이다. Si(111) 층 상단 상에 구멍 패턴을 갖는 마스크와 조합함으로써, 노출된 구멍 영역에서만 고온 성장에 의해 나노와이어 또는 나노피라미드 성장을 달성할 수 있어, 위치-제어된 또는 선택적 영역 성장이 이루어진다.
기판용 지지체
그라파이트 기판 상에서의 나노와이어 또는 나노피라미드의 성장을 허용하기 위해서 그래파이트 기판은 지지될 필요가 있을 수 있다. 기판을 통상적인 반도체 기판 및 투명한 유리를 포함하는 임의의 종류의 물질 상에 지지시킬 수 있다. 장치로부터 출사하거나 입사하는 광을 기판이 막지 않도록 지지체가 투명하다면 바람직하다.
바람직한 기판의 예는 용융 실리카, 용융 석영, 규소 카바이드, 용융 알루미나 또는 AlN을 포함한다. 용융 실리카 또는 SiC의 이용이 바람직하고, 특히 용융 실리카가 바람직하다. 상기 지지체는 불활성이어야 한다. 나노와이어 또는 나노피라미드 성장 후 및 장치에 사용 전에, 지지체를, 예를 들어 그라파이트 기판으로부터 지지체를 박리시킴으로써 제거할 수도 있다.
나노와이어 또는 나노피라미드의 성장
상업적으로 중요한 나노와이어 또는 나노피라미드를 제조하기 위해서, 이들을 기판, Si 층, 버퍼 층 또는 핵형성 섬 상에서 에피택셜하게 성장시키는 것이 바람직하다. 또한 성장 표면에 수직하게, 따라서 이상적으로는 [111](입방정 구조의 경우) 또는 [0001](육방정 구조의 경우) 방향으로 성장이 일어나는 것이 이상적이다.
본 발명자들은 그러나, 그라파이트 기판 상의 에피택셜 성장은 반도체 나노와이어 또는 나노피라미드 중의 원자와 그래핀 시트 중의 탄소 원자 사이의 가능한 격자 정합을 결정하는 것에 의해 가능하다는 것을 알아냈다.
그래핀층 중의 탄소-탄소 결합 길이는 약 0.142 ㎚이다. 그라파이트는 육방정 기하구조를 갖는다. 본 발명자들은 앞서, 성장하는 나노와이어 또는 나노피라미드 물질과 그라파이트 기판 사이의 격자 부정합이 매우 낮을 수 있기 때문에, 그라파이트는 반도체 나노와이어 또는 나노피라미드가 성장할 수 있는 기판을 제공할 수 있음을 알아냈다.
본 발명자들은 그라파이트 기판의 육각 대칭 및 입방정 구조를 갖는 [111] 방향으로 성장하는 나노와이어 또는 나노피라미드의 (111) 평면 중의(또는 육방정 구조를 갖는 [0001] 방향으로 성장하는 나노와이어 또는 나노피라미드의 (0001) 평면 중의) 반도체 원자들의 육각 대칭으로 인해, 성장하는 나노와이어 또는 나노피라미드와 기판 사이에 격자 정합이 달성될 수 있음을 알아냈다.
여기에서 과학의 포괄적인 설명을 WO2013/104723에서 찾을 수 있다.
이론에 얽매이고자 하는 것은 아니지만, 그라파이트 층 중의 탄소 원자의 육각 대칭, 및 각각 [111] 및 [0001] 결정 방향(대부분의 나노와이어 또는 나노피라미드 성장에 바람직한 방향)에 수직한 평면에서의 입방정계 또는 육방정계 반도체의 원자들의 육각 대칭으로 인해, 그라파이트 기판과 반도체 사이의 밀접한 격자 정합이, 반도체 원자가 그라파이트 기판의 탄소 원자 상에, 이상적으로는 육각형 패턴으로 놓일 때 달성될 수 있다. 이는 새롭고 놀라운 발견이며 그라파이트 기판 상의 나노와이어 또는 나노피라미드의 에피택셜 성장을 가능하게 할 수 있다.
WO2013/104723에 기재된 바와 같은 반도체 원자들의 상이한 육각형 배열은 이러한 물질의 반도체 나노와이어 또는 나노피라미드가 수직으로 성장되어 얇은 탄소-기재 그라파이트 물질의 상단 상에 자립(free standing) 나노와이어 또는 나노피라미드가 형성되게 할 수 있다.
성장하는 나노피라미드에서, 삼각형 면은 통상적으로 (1-101) 또는 (1-102) 평면으로 종결된다. (1-101) 마면을 갖는 삼각형 측부 표면은 선단에서 단일한 점으로 수렴하거나 상기 선단에서 수렴하기 전에 새로운 마면((1-102) 평면)을 형성할 수 있다. 일부의 경우에, 상기 나노피라미드를 그의 상단을 절두하여 {0001} 평면으로 종결시킨다.
성장하는 나노와이어 또는 나노피라미드와 기판 사이의 격자 부정합이 존재하지 않는 것이 이상적이지만, 나노와이어 또는 나노피라미드는 예를 들어 얇은 필름보다 훨씬 더 많은 격자 부정합을 수용할 수 있다. 본 발명의 나노와이어 또는 나노피라미드는 기판과 약 10% 이하의 격자 부정합을 가질 수 있으며 에피택셜 성장이 여전히 가능하다. 이상적으로, 격자 부정합은 7.5% 이하, 예를 들어 5% 이하이어야 한다.
입방형 InAs(a = 6.058 Å), 입방형 GaSb(a = 6.093 Å)와 같은 일부 반도체의 경우, 격자 부정합은 너무 작아서(<~1%) 이들 반도체 나노와이어 또는 나노피라미드의 탁월한 성장을 예상할 수 있다.
본 발명에서 성장된 나노와이어 또는 나노피라미드는 250 ㎚ 내지 수 마이크론, 예를 들어 5 마이크론 이하의 길이일 수 있다. 바람직하게 나노와이어는 1 마이크론 이상의 길이이다. 복수의 나노와이어가 성장되는 경우, 이들이 모두 상기 치수 요건을 충족시키는 것이 바람직하다. 이상적으로, 나노와이어의 90% 이상은 1 마이크론 이상의 길이일 것이다. 바람직하게 실질적으로 모든 나노와이어는 1 마이크론 이상의 길이일 것이다.
나노와이어/나노피라미드의 성장을 플럭스비(flux ratio)를 통해 조절할 수 있다. 나노피라미드는 예를 들어 높은 V족 플럭스가 채용되는 경우 조장된다.
더욱이, 성장된 나노와이어는 동일한 치수, 예컨대 서로 10% 이내의 치수를 갖는 것이 바람직할 것이다. 따라서, 나노와이어의 90% 이상(바람직하게는 실질적으로 모든)은 바람직하게는 동일한 직경 및/또는 동일한 길이(즉 서로의 직경/길이의 10% 이내)일 것이다. 따라서, 필수적으로 숙련가는 균질성을 추구하므로 나노와이어는 치수에 관하여 실질적으로 동일하다.
나노와이어 또는 나노피라미드의 길이는 종종 성장 공정이 실행되는 시간의 길이에 의해 제어된다. 보다 긴 공정은 전형적으로 (훨씬)더 긴 나노와이어를 도출한다.
나노와이어 또는 나노피라미드는 전형적으로 육각형 단면 형상을 갖는다. 상기 나노와이어 또는 나노피라미드는 25 ㎚ 내지 200 nm의 단면 직경(즉 그의 두께)을 가질 수 있다. 직경은 이상적으로는 나노와이어의 대부분을 통해 일정하다. 나노와이어 직경을 하기에 추가로 기재하는 바와 같이 나노와이어를 제조하는데 사용되는 원자들의 비를 조작하는 것에 의해 제어할 수 있다.
더욱이, 나노와이어 또는 나노피라미드의 길이 및 직경은 이들이 형성되는 온도에 의해 영향을 받을 수 있다. 보다 고온은 높은 어스펙트비(즉 보다 긴 및/또는 보다 얇은 나노와이어)를 조장한다. 숙련가는 목적하는 치수의 나노와이어를 설계하기 위해 성장 공정을 조작할 수 있다.
본 발명의 나노와이어 또는 나노피라미드를 하나 이상의 III-V 화합물로부터 형성시킨다. III족 옵션은 B, Al, Ga, In 및 Tl이다. 여기에서 바람직한 옵션은 Ga, Al 및 In이다.
V족 옵션은 N, P, As, Sb이다. 모두 바람직하다.
물론 III족으로부터의 하나 초과의 원소 및/또는 V족으로부터의 하나 초과의 원소를 사용하는 것이 가능하다. 나노와이어 또는 나노피라미드 제조에 바람직한 화합물은 AlAs, GaSb, GaP, GaN, AlN, AlGaN, AlGaInN, GaAs, InP, InN, InGaAs, InSb, InAs, 또는 AlGaAs이다. N과 함께 Al, Ga 및 In을 기본으로 하는 화합물이 하나의 옵션이다. GaN, AlGaN, AlInGaN 또는 AlN의, 특히 III-V족 버퍼 층 또는 핵형성 섬과 조합한 사용이 매우 바람직하다.
일부 실시양태에서 1개의 V족 음이온과 함께 2개의 III족 양이온이 있는, 예를 들어 AlGaN이 바람직하다. 따라서 상기 3원 화합물은 화학식 XYZ(여기에서 X는 III족 원소이고, Y는 X와 상이한 III족이고, Z는 V족 원소이다)의 것일 수 있다. XYZ에서 X 대 Y 몰비는 바람직하게는 0.1 내지 0.9이다, 즉 상기 화학식은 바람직하게는 XxY1-xZ이고, 이때 아래첨자 x는 0.1 내지 0.9이다.
4원 시스템도 또한 사용될 수 있으며 이를 화학식 AxB1-xCyD1-y(여기에서 A 및 B는 III족 원소이고 C 및 D는 V족 원소이다)로 나타낼 수 있다. 다시 아래첨자 x 및 y는 전형적으로 0.1 내지 0.9이다. 다른 옵션들은 숙련가에게 명백할 것이다.
본 발명의 나노와이어 또는 나노피라미드는 바람직하게는 입방정 구조의 나노와이어 또는 나노피라미드에서는 [111] 방향으로, 육방정 구조의 나노와이어 또는 나노피라미드에서는 [0001] 방향으로 성장해야 한다. 성장하는 나노와이어 또는 나노피라미드의 결정 구조가 입방형일 경우, 나노와이어 또는 나노피라미드와 촉매 소적 사이의 (111) 계면은 축방향 성장이 일어나는 평면을 나타낸다. 나노와이어 또는 나노피라미드가 육방정 구조를 갖는 경우, 나노와이어 또는 나노피라미드와 촉매 소적 사이의 (0001) 계면은 축방향 성장이 일어나는 평면을 나타낸다. (111) 및 (0001) 평면은 둘 다 나노와이어의 동일한 (육각형) 평면을 나타내고, 단지 성장하는 나노와이어의 결정 구조에 따라 바뀌는 평면의 명명법일 뿐이다.
나노와이어 또는 나노피라미드는 바람직하게는 MBE 또는 MOVPE에 의해 성장한다. MBE법에서, 성장하는 표면에 바람직하게는 동시에 공급되는 각 반응물, 예컨대 III족 원소 및 V족 원소의 분자 빔이 제공된다. 그라파이트 기판 상의 나노와이어 또는 나노피라미드의 핵형성 및 성장에 대한 더 고도의 제어는 예컨대 III족 및 V족 원소가 교대로 공급될 수 있는 마이그레이션-강화 에피택시(MEE) 또는 원자층 MBE(ALMBE)를 이용함에 의한 MBE 기법으로써 달성될 것이다.
바람직한 기법은 고체원 MBE이며, 여기에서 매우 순수한 원소, 예를 들어 갈륨 및 비소가, 서서히 증발하거나(예를 들어 갈륨) 승화하기(예를 들어 비소) 시작할 때까지 별도의 분출 셀에서 가열된다. 그러나, rf-플라즈마 질소원이 질소 원자의 저에너지 빔을 생성하는 데 전형적으로 사용된다. 이후 기상 원소들은 기판 상에서 응축되며, 여기에서 이들은 서로 반응할 수 있다. 갈륨 및 비소의 예에서, 단결정 GaAs가 형성된다. "빔"이란 용어의 사용은 증발된 원자(예를 들어 갈륨) 또는 분자(예를 들어 As4 또는 As2)가 상기 기판에 도달할 때까지 서로와 또는 진공 챔버 기체와 반응하지 않음을 의미한다.
MBE는 초고 진공하에서 일어나며, 이때 배경 압력은 전형적으로 대략 10-10 내지 10-9 Torr이다. 나노구조물은 전형적으로는 서서히, 예를 들어 시간당 수 ㎛ 이하, 예를 들어 약 10 ㎛의 속도로 성장한다. 이는 나노와이어 또는 나노피라미드가 에피택셜하게 성장하여 구조적 성능을 극대화할 수 있게 한다.
MOVPE법에서, 기판을 반응기에서 유지시키며 여기에서 상기 기판에 바람직하게는 동시에 공급되는 운반체 기체 및 각 반응물의 유기 금속 기체, 예를 들어 III족 원소를 함유하는 유기 금속 전구체 및 V족 원소를 함유하는 유기 금속 전구체가 제공된다. 전형적인 운반체 기체는 수소, 질소 또는 이 둘의 혼합물이다. 그라파이트 기판 상의 나노와이어 또는 나노피라미드의 핵형성 및 성장의 더 고도의 제어는 예컨대 III 및 V족 원소가 교대로 공급될 수 있는 펄스화된 층 성장 기법을 이용하는 것에 의해 MOVPE 기법으로써 달성될 수 있다.
본 발명의 나노와이어 또는 나노피라미드는 촉매의 존재하에 또는 촉매의 부재하에 성장할 수 있다. 촉매를 도입하여 나노와이어 또는 나노피라미드 성장을 위한 핵형성 부위를 제공할 수 있다. 촉매는 나노와이어 또는 나노피라미드를 구성하는 원소들 중 하나이거나(소위 자기-촉매작용), 또는 나노와이어를 구성하는 원소와 상이한 것일 수 있다.
촉매-보조된 성장의 경우 촉매는 Au 또는 Ag이거나 촉매는 나노와이어 또는 나노피라미드 성장에 사용되는 족으로부터의 금속(예를 들어 III족 금속), 특히 실제 나노와이어 또는 나노피라미드를 구성하는 금속 원소들 중 하나(자기-촉매작용)일 수 있다. 따라서 III-V 나노와이어 또는 나노피라미드의 성장을 위한 촉매로서 III족으로부터의 또 다른 원소를 사용하는 것, 예를 들어 In-V) 나노와이어 또는 나노피라미드용 촉매로서 Ga 등을 사용하는 것이 가능하다. 바람직하게 촉매는 Au이거나 성장은 자기-촉매작용된다(즉 Ga-V족 나노와이어 또는 나노피라미드의 경우 Ga 등). 촉매를 나노와이어 또는 나노피라미드의 성장을 위한 핵형성 부위로서 작용하도록 성장 표면 상에 침적시킬 수 있다. 이상적으로는, 이는 성장 표면 상에 형성된 촉매 물질의 얇은 필름을 제공함으로써 달성될 수 있다. 온도가 상기 나노와이어 또는 나노피라미드 성장 온도로 상승함에 따라 촉매 필름이 용융될 때, 촉매는 성장 표면 상에 나노미터 크기의 입자-유사 소적들을 형성시키고 이들 소적은 나노와이어 또는 나노피라미드가 성장할 수 있는 지점들을 형성한다.
이를, 촉매가 액체이고, 분자 빔이 증기이고 나노와이어 또는 나노피라미드가 고체 성분을 제공하므로 증기-액체-고체 성장(VLS)이라 칭한다. 일부의 경우에 촉매 입자는 또한 소위 증기-고체-고체 성장(VSS) 기전에 의해 나노와이어 또는 나노피라미드 성장 동안 고체일 수 있다. 나노와이어 또는 나노피라미드가 성장함에 따라(VLS 방법에 의해), 액체(예를 들어 금) 소적이 나노와이어의 상단 상에 머무른다. 상기 소적은 성장 후 상기 나노와이어 또는 나노피라미드의 상단에 남아있으며 따라서 상단 전극 접촉에 중요한 역할을 할 수 있다.
성장한 나노와이어 또는 나노피라미드의 높이 및 직경에 있어서 더 양호한 균질성을 갖는 자기-촉매작용된 VLS 성장한 나노와이어 또는 나노피라미드의 더 규칙적인 배열을 제조하기 위해, 기판 상에 마스크를 이용할 수 있다. 이 마스크에는 규칙적인 구멍들이 제공될 수 있으며, 여기서 촉매 입자(III족 원소 중 하나의)는 구멍 내에 침적되어 나노와이어 또는 나노피라미드가 기판에 걸쳐 규칙적인 배열로 크기가 균질하게 성장할 수 있게 한다. 마스크의 구멍 패턴은 통상적인 광/e-빔 리소그래피 또는 나노임프린팅을 이용하여 용이하게 제작될 수 있다. 나노와이어 또는 나노피라미드 성장을 위한 그라파이트 표면 상의 핵형성 부위의 규칙적인 배열을 생성하기 위해 집속 이온 빔 기법도 이용될 수 있다.
이상적으로, 1개의 구멍 중에는 1개의 촉매 입자만이 존재한다.
기판 상에 위치 지정된 Au 촉매작용된 나노와이어 또는 나노피라미드를 제조하기 위해, Au의 얇은, 예컨대 50nm 미만 두께의 필름을 구멍-패턴화된 포토 또는 e-빔 레지스트 상에 침적시킬 수 있다. 포토 또는 e-빔 레지스트를 소위 "리프트-오프(lift-off)" 공정으로 제거하는 것에 의해, 기판 표면 상에 Au의 도트의 규칙적으로 배열된 패턴이 제작될 수 있다.
촉매의 존재 없는 나노와이어 또는 나노피라미드의 성장도 가능하며 선택적 영역 성장 방법으로 알려져 있다. 이 방법은 본원에 기재되는 바와 같은 그라파이트 층 상에 침적된 나노-홀 패턴을 갖는 마스크를 필요로 한다. 마스크 물질은 산화물 또는 질화물 마스킹 층, 바람직하게는 금속 산화물 또는 금속 질화물 층 또는 반금속 산화물 또는 반금속 질화물일 수 있다. 마스크 층은 원자 층 침적을 통해 또는 다른 층의 침적과 관련하여 상기 논의된 기법을 통해 도포될 수 있다. 사용되는 산화물은 바람직하게는 금속 또는 반금속(예컨대 Si)을 기본으로 한다. 마스킹 층에 이용되는 양이온의 성질은 Al, Si 또는 전이 금속, 특히 첫번째 3d열 전이 금속(Sc-Zn)일 수 있다. 바람직한 마스킹 층은 산화물, 예컨대 SiO2, Si3N4, TiO2 또는 Al2O3, W2O3 등을 기본으로 한다.
마스킹층들은 각각 5 내지 100 ㎚, 예를 들어 10 내지 50 ㎚의 두께일 수 있다.
마스킹층은 바람직하게는 연속적이며 기판을 전체로서 덮는다. 이는 상기 층이 결함이 없게 하며 따라서 마스킹층 상에서의 나노와이어 또는 나노피라미드의 핵형성을 방지시킨다.
따라서 마스크를 기판에 도포하고 구멍이 기판 표면을, 임의적으로는 규칙적인 패턴으로 노출시킨 채로 에칭할 수 있다. 더욱이, 구멍의 크기 및 피치는 주의깊게 제어될 수 있다. 구멍을 규칙적으로 정렬시키는 것에 의해, 나노와이어 또는 나노피라미드의 규칙적인 패턴이 성장할 수 있다.
더욱이, 구멍의 크기를 제어하여 각 구멍에서 오직 1개의 나노와이어 또는 나노피라미드가 성장할 수 있도록 보장할 수 있다. 최종적으로, 구멍은 나노와이어 또는 나노피라미드 성장을 허용할 수 있을 정도로 충분히 큰 크기로 만들어질 수 있다. 이런 식으로, 나노와이어의 규칙적인 배열이 성장될 수 있다.
그라파이트 표면은 마스크의 침적 전후에 전술한 기법(산소 또는 오존 처리 및 수소화, 질소 플라즈마, 비정질 규소의 MIC, 버퍼 층의 침적, 또는 핵형성 섬의 형성)으로 처리될 수 있다.
전술한 바와 같이, 자기-촉매작용된 나노와이어를 제조하는 것도 가능하다. 자기-촉매작용이란 나노와이어 또는 나노피라미드의 성분 중 하나가 그 성장을 위한 촉매로서 작용하는 것을 의미한다.
예를 들어, Ga 층을 구멍-패턴화된 마스크 층에 도포하고, 용융시켜 Ga 함유 나노와이어의 성장을 위한 핵형성 부위로서 작용하는 소적을 형성할 수 있다. 다시, Ga 금속 부분은 결국 나노와이어의 상단 상에 위치한 상태로 놓일 수 있다.
보다 상세히, 예를 들어 MBE의 경우, Ga/In 플럭스를 기판 가열 시 표면 상에 Ga/In 소적의 형성을 개시시키는 기간 동안 기판 표면에 공급할 수 있다. 이후 기판 온도를 문제의 나노와이어 또는 나노피라미드의 성장에 적합한 온도로 설정할 수 있다. 성장 온도는 300 내지 700 ℃의 범위일 수 있다. 그러나, 채용되는 온도는 나노와이어 중의 물질, 촉매 물질 및 기판 물질의 성질에 특유하다. GaAs 및/또는 GaAsSb의 경우, 바람직한 온도는 540 내지 630 ℃, 예를 들어 590 내지 630 ℃, 예를 들어 610 ℃이다. InAs의 경우 상기 범위는 더 낮고, 예를 들어 420 내지 540 ℃, 예를 들어 430 내지 540 ℃, 예를 들어 450 ℃이다.
일단 촉매 필름이 침적되고 용융되면, Ga/In 분출 셀 및 대이온 분출 셀의 셔터를 동시에 개방하여 나노와이어 성장을 개시시킬 수 있다.
분출 셀의 온도를 이용하여 성장 속도를 제어할 수 있다. 통상적인 평면(층-대-층(layer-by-layer)) 성장 동안 측정되는 편리한 성장 속도는 시간당 0.05 내지 2 ㎛, 예를 들어 시간당 0.1 ㎛이다.
분자 빔의 압력을 또한 상기 성장하는 나노와이어 또는 나노피라미드의 성질에 따라 조절할 수 있다. 빔 등가 압력에 적합한 수준은 1×10-7 내지 1×10-5 Torr이다.
반응물들(예컨대 III족 원자 및 V족 분자) 사이의 빔 플럭스비는 변할 수 있으며, 바람직한 플럭스비는 다른 성장 매개변수 및 성장하는 나노와이어 또는 나노피라미드의 성질에 좌우된다.
상기 반응물들 사이의 빔 플럭스비는 나노와이어의 결정 구조에 영향을 미칠 수 있는 것으로 밝혀졌다. 예를 들어, 촉매로서 Au를 사용하는 경우, 540 ℃의 성장 온도, 시간당 0.6 ㎛의 평면(층-대-층) 성장 속도에 등가인 Ga 플럭스, 및 As4에 대한 9×10-6 Torr의 빔 등가 압력(BEP)을 갖는 GaAs 나노와이어 또는 나노피라미드의 성장은 우르츠광 결정 구조를 생성시킨다. 이와 상반되게, 동일한 성장 온도에서, 그러나 시간당 0.9 ㎛의 평면 성장 속도에 등가인 Ga 플럭스 및 As4에 대한 9×10-6 Torr의 BEP를 갖는 GaAs 나노와이어 또는 나노피라미드의 성장은 아연 블렌데 결정 구조를 생성시킨다.
나노와이어 직경은 일부 경우에 성장 매개변수를 변화시킴으로써 변화시킬 수 있다. 예를 들어, 축방향 나노와이어 또는 나노피라미드 성장 속도가 As4 플럭스에 의해 결정되는 조건하에서 자기-촉매작용된 GaAs 나노와이어를 성장시킬 때, 나노와이어 또는 나노피라미드 직경을 Ga:As4 플럭스비의 증가/감소에 의해 증가/감소시킬 수 있다. 따라서 숙련가는 나노와이어 또는 나노피라미드를 다수의 방식으로 조작할 수 있다.
따라서 본 발명의 실시양태는 예를 들어 나노와이어 또는 나노피라미드 핵형성 및 나노와이어 또는 나노피라미드 성장을 별도로 최적화시키기 위해 다단계, 예를 들어 2 단계의 성장 절차를 채용하는 것이다.
MBE의 현저한 이점은 성장하는 나노와이어 또는 나노피라미드가 동일 반응계에서, 예를 들어 반사 고에너지 전자 굴절(reflection high-energy electron diffraction; RHEED)을 이용하는 것에 의해 분석될 수 있다는 것이다. RHEED는 결정질 물질의 표면을 특징짓는 데 전형적으로 이용되는 기법이다. 이 기술은 나노와이어가 MOVPE와 같은 다른 기법에 의해 형성되는 경우에는 그렇게 쉽게 적용될 수 없다.
본 발명의 나노와이어는 바람직하게는 입방형(아연 블렌데) 또는 육각형(우르츠광) 구조로서 성장한다. 본 발명자들은 전술한 바와 같이 기판에 공급되는 반응물의 양을 조작하는 것에 의해 성장하는 나노와이어 또는 나노피라미드의 결정 구조를 변화시킬 수 있다는 것을 발견했다. 예를 들어 Ga의 더 높은 공급은 GaAs 결정을 입방정 구조로 되게 한다. 더 낮은 공급은 육방정 구조를 조장한다. 반응물 농도를 조작하는 것에 의해, 나노와이어 또는 나노피라미드 중의 결정 구조가 따라서 변화될 수 있다.
MOVPE의 현저한 이점은 나노와이어 또는 나노피라미드가 훨신 빠른 성장 속도로 성장할 수 있다는 것이다. 방사상 및 축방향 이종구조 나노와이어는 둘 다 MOVPE 방법을 이용하여 성장할 수 있다. 그러나, III-질화물과 같은 특정한 III-V 반도체에 대해서, 상기 방법은 방사상 이종구조 나노피라미드 및 마이크로와이어, 예를 들어 내인성(intrinsic) GaN/InGaN 다중 양자 우물(MQW), p-도핑된 AlGaN 전자 차단층(EBL), 및 p-도핑된 GaN 쉘로 이루어지는 쉘을 갖는 n-도핑된 GaN 코어의 성장에 유리하다. 상기 방법은 또한 예를 들어 보다 낮은 V/III 몰비 및 보다 높은 기판 온도에 대해서 변형된 성장 매개변수를 갖는 연속적인 성장 모드 또는 펄스화된 성장 기법과 같은 기법을 이용하여 축방향 이종구조 나노와이어의 성장을 허용한다.
보다 상세하게, 반응기를 샘플 배치 후 배기하고 N2로 퍼징하여 반응기 중의 산소 및 물을 제거한다. 이는 성장 온도에서 그래핀 기판에 대한 손상을 피하고, 산소 및 물과 전구체의 원하지 않는 반응을 피하기 위한 것이다. 반응기 압력을 50 내지 400 Torr로 설정한다. 반응기를 N2로 퍼징한 후에, 기판을 약 1200 ℃의 기판 온도에서 H2 분위기하에 열 세척한다. 후속적으로, 유기 금속 전구체 및 NH3를 도입시키는 것에 의해 Al(In)GaN 또는 AlN으로 이루어지는 매우 얇은 버퍼 층 또는 핵형성 섬을 성장시킨다. 유기 금속 전구체는 Ga의 경우 트라이메틸갈륨(TMGa) 또는 트라이에틸갈륨(TEGa), Al의 경우 트라이메틸알루미늄(TMAl) 또는 트라이에틸알루미늄(TEAl), 및 In의 경우 트라이메틸인듐(TMIn) 또는 트라이에틸인듐(TEIn)일 수 있다. 도펀트용 금속 전구체는 규소의 경우 SiH4 및 Mg의 경우 비스(사이클로펜타다이에닐)마그네슘(Cp2Mg) 또는 비스(메틸사이클로펜타다이에닐)마그네슘((MeCp)2Mg)일 수 있다. Al(In)GaN 또는 AlN 버퍼 층 또는 핵형성 섬의 침적 동안, 기판 온도를 600 내지 1200℃의 범위로 설정할 수 있다. TMGa, TMAl 및 TMIn의 유량을 5 내지 100 sccm으로 유지시킬 수 있다. NH3 유량은 5 내지 550 sccm 사이에서 변화할 수 있다. TMGa/TMAl 및 NH3는 그라파이트 표면 상에 Al(In)GaN 또는 AlN 버퍼 층 또는 핵형성 섬의 형성을 개시시키는 기간 동안 기판 표면에 공급된다. 버퍼 층 또는 핵형성 섬을 위해 이용되는 성장 매개변수는 나노와이어의 밀도, 극성 및 정렬에 강하게 영향을 끼칠 수 있다. 이후 기판 온도를 문제의 나노와이어 또는 나노피라미드의 성장에 적합한 온도로 설정할 수 있다. 성장 온도는 700 내지 1200 ℃의 범위일 수 있다. 그러나, 채용되는 온도는 상기 나노와이어 중의 물질의 성질에 특유하다. GaN 나노와이어의 경우, 바람직한 온도는 800 내지 1150 ℃, 예를 들어 900 내지 1100 ℃, 예를 들어 1100 ℃이다. AlGaN 나노와이어 또는 나노피라미드의 경우 상기 범위는 약간 더 높고, 예를 들어 900 내지 1400 ℃, 예를 들어 1050 내지 1250 ℃, 예를 들어 1250 ℃이다.
본 발명의 나노와이어 또는 나노피라미드는 바람직하게는 에피택셜하게 성장한다. 이들은 공유, 이온 또는 준 반데르발스 결합을 통해 기저가 되는 기판에 부착된다. 상응하게, 기판의 접합부 및 나노와이어의 기부에서, 결정 평면이 상기 나노와이어 내에서 에피택셜하게 형성된다. 이들은 하나하나, 동일한 결정학적 방향으로 축적되어, 따라서 나노와이어의 에피택셜 성장을 허용한다. 바람직하게 나노와이어 또는 나노피라미드는 수직으로 성장한다. 실험 과학에서 성장 각도는 정확하게 90°는 아닐 수 있지만 수직으로란 용어는 나노와이어가 직각의 약 10° 이내, 예를 들어 5°이내에 있음을 의미함을 알 것이다. 공유, 이온 또는 준 반데르발스 결합을 통한 에피택셜 성장으로 인해, 나노와이어 또는 나노피라미드와 기판 사이에 긴밀한 접촉이 있을 것으로 예상된다. 접촉 특성을 더욱 증대시키기 위해서, 기판을 도핑시켜 성장한 나노와이어 또는 나노피라미드의 주요 운반체들을 정합시킬 수 있다.
나노와이어 또는 나노피라미드는 고온에서 기판에 대한 물리적 및 화학적 결합을 수반하여 에피택셜하게 성장하기 때문에, 저부 접촉은 바람직하게는 옴 접촉이다.
본 발명의 조성물은 복수의 나노와이어 또는 나노피라미드를 포함함을 알 것이다. 바람직하게는 나노와이어 또는 나노피라미드는 서로에 대해서 대략 평행하게 성장한다. 따라서 90% 이상, 예를 들어 95% 이상, 바람직하게는 실질적으로 모든 나노와이어 또는 나노피라미드가 성장 표면의 동일 평면으로부터 동일한 방향으로 성장하는 것이 바람직하다.
에피택셜 성장이 일어날 수 있는 많은 평면이 존재함을 알 것이다. 실질적으로 모든 나노와이어 또는 나노피라미드가 동일한 평면으로부터 성장하는 것이 바람직하다. 그 평면이 기판 표면에 평행한 것이 바람직하다. 이상적으로는 성장된 나노와이어 또는 나노피라미드는 실질적으로 평행하다. 바람직하게, 나노와이어 또는 나노피라미드는 성장 표면에 대해 실질적으로 수직으로 성장한다.
도핑
본 발명의 나노와이어 또는 나노피라미드는 예를 들어 LED에서의 그들의 사용이 가능하도록 p-n 또는 p-i-n 접합을 함유할 수 있다. 따라서 본 발명의 나노와이어 또는 나노피라미드에는 p-형 반도체와 n-형 반도체 영역 사이의 미도핑된 내인성 반도체 영역이 제공된다. p-형 및 n-형 영역의 모든 섹션은 옴 접촉을 위해 사용되기 때문에 전형적으로 심하게 도핑된다.
따라서, 나노와이어 또는 나노피라미드를 도핑시키는 것이 바람직하다. 도핑은 전형적으로 예를 들어 MBE 또는 MOVPE 성장 동안 나노와이어에 불순물 이온을 도입시킴을 수반한다. 도핑 수준을 약 1015/cm3 내지 1020/cm3로 조절할 수 있다. 나노와이어 또는 나노피라미드는 필요에 따라 p-도핑되거나 n-도핑될 수 있다. 도핑된 반도체는 외인성 반도체이다.
n(p)-형 반도체는 내인성 반도체를 공여체(수용체) 불순물로 도핑시킴으로써 정공(전자) 농도보다 큰 전자(정공) 농도를 갖는다. III-V 화합물에 적합한 공여체(수용체)는 Te(Mg, Be 및 Zn)일 수 있다. 도펀트를 성장 공정 동안에 도입시키거나 나노와이어 또는 나노피라미드의 형성 후에 나노와이어 또는 나노피라미드의 이온 주입에 의해 도입시킬 수 있다.
보다 높은 운반체 주입 효율이 LED의 보다 높은 외부 양자 효율(EQE)을 획득하기 위해 요구된다. 그러나, AlGaN 합금 중 Al 함량의 증가에 따른 Mg 수용체의 이온화 에너지의 증가는 보다 높은 Al 함량을 갖는 AlGaN 합금 중에서 보다 높은 정공 농도를 얻기가 곤란하게 한다. 보다 높은 정공 주입 효율(특히 높은 Al 함량으로 이루어지는 p-영역 층에서)을 얻기 위해서, 발명자들은 개별적으로 또는 함께 사용될 수 있는 다수의 전략을 고안하였다.
따라서 도핑 공정에서 극복해야 할 문제들이 존재한다. 본 발명의 나노와이어 또는 나노피라미드는 Al을 포함하는 것이 바람직하다. Al의 사용은, 높은 Al 함량이 높은 밴드갭을 유발하여 나노와이어 또는 나노피라미드의 활성층으로부터 UV-C LED의 방출을 가능하게 하고/하거나 p-영역 및/또는 n-영역 층에서의 방출된 광의 흡수를 피할 수 있게 하므로 유리하다. 밴드갭이 높은 경우, UV 광은 나노와이어 또는 나노피라미드의 상기 부분에 의해 덜 흡수되는 듯하다. 따라서 나노와이어 또는 나노피라미드 중의 AlN 또는 AlGaN의 사용이 바람직하다.
그러나, 높은 전기 전도도(높은 정공 농도)를 달성하기 위한 AlGaN 또는 AlN의 p-형 도핑은, AlGaN 합금 중 Al 함량이 증가함에 따라 Mg 또는 Be 수용체의 이온화 에너지가 증가하므로 도전이다. 본 발명자들은 보다 높은 평균 Al 함량을 갖는 AlGaN 합금에서 전기 전도도를 최대화하는(즉 정공 농도를 최대화하는) 다양한 해법을 제안한다.
나노와이어 또는 나노피라미드가 AlN 또는 AlGaN을 포함하는 경우, p-형 도펀트를 도입시킴으로써 높은 전기 전도도를 달성하는 것은 도전이다. 한 가지 해법은 단기 초격자(SPSL)에 의존한다. 이 방법에서, 우리는 보다 높은 Al 조성을 갖는 균질한 AlGaN 층 대신에 상이한 Al 함량을 갖는 교대하는 층들로 이루어지는 초격자 구조를 성장시킨다. 예를 들어, 35% Al 함량을 갖는 p-영역 층을, 예를 들어 교대하는 AlxGa1-xN:Mg/AlyGa1-yN:Mg(이때 x=0.30/y=0.40)로 이루어지는 1.8 내지 2.0 ㎚ 기간의 SPSL로 대체할 수 있었다. 보다 낮은 Al 조성을 갖는 층 중의 수용체의 낮은 이온화 에너지는 p-영역 층에서의 장벽 높이에서의 양보 없이 개선된 정공 주입 효율을 유발한다. 이러한 효과는 계면에서 분극계(polarization filed)에 의해 추가로 증대된다. 보다 양호한 정공 주입을 위해서 SPSL에 이어서 고도로 p-도핑된 GaN:Mg층이 있을 수 있다.
보다 일반적으로, 발명자들은 p형 도핑된 Al x Ga 1-x N/Al y Ga 1-y N 단기 초격자(즉 Al x Ga 1-x N 및 Al y Ga 1-y N의 교대하는 박층)(이때 Al 몰분율 x는 y보다 작다)를 p형 도핑된 Al z Ga 1-z N 합금(이때 x < z < y) 대신에 나노와이어 또는 나노피라미드 구조에 도입시킬 것을 제안한다. x는 0만큼 낮을 수 있고(즉 GaN) y는 1만큼 높을 수 있는 것(즉 AlN)을 알 수 있다. 초격자 주기는 바람직하게는 5 ㎚ 이하, 예를 들어 2 ㎚이어야 하며, 이 경우에 초격자는 단일 Al z Ga 1-z N 합금(이때 z는 x 및 y의 층 두께 가중 평균이다)으로서, 그러나 보다 낮은 Al 함량 Al x Ga 1-x N 층에 대한 보다 높은 p-형 도핑 효율로 인해 Al z Ga 1-z N 합금보다 높은 전기 전도도로 작용할 것이다.
p-형 도핑된 초격자를 포함하는 나노와이어 또는 나노피라미드에서, p-형 도펀트는 알칼리 토금속, 예를 들어 Mg 또는 Be인 것이 바람직하다.
Al 함유 나노와이어/나노피라미드의 도핑 문제를 해결하기 위한 추가의 옵션은 유사한 원리를 따른다. Al 함량이 낮거나 없는 얇은 AlGaN층을 함유하는 초격자 대신에, 나노와이어 또는 나노피라미드 내의 AlGaN의 성장 방향으로 Al 함량(몰분율)의 구배(gradient)를 함유하는 나노구조물을 설계할 수 있다. 따라서, 나노와이어 또는 나노피라미드가 성장함에 따라, Al 함량은 감소/증가하고 이후 다시 증가/감소하여 나노와이어 또는 나노피라미드 내에 Al 함량의 구배가 생성된다.
이를 분극 도핑이라 칭할 수 있다. 한 가지 방법에서, 상기 층들을 GaN에서 AlN으로 또는 AlN에서 GaN으로 등급화한다. GaN에서 AlN으로 및 AlN에서 GaN으로 등급화된 영역은 각각 n-형 및 p-형 전도를 유발할 수 있다. 이는 그의 이웃하는 쌍극자들에 비해 상이한 분극 크기를 갖는 쌍극자들의 존재에 기인하여 발생할 수 있다. 상기 GaN에서 AlN으로 및 AlN에서 GaN으로 등급화된 영역을 각각 n-형 도펀트 및 p-형 도펀트로 추가로 도핑시킬 수 있다.
바람직한 실시양태에서, 도펀트로서 Be를 사용하는 AlGaN 나노와이어에 p-형 도핑이 이용된다.
따라서, 한 가지 옵션은 GaN 나노와이어/나노피라미드로 출발하여 점차적으로 Al을 증가시키고 Ga 함량을 감소시켜, 아마도 100 ㎚의 성장 두께에 걸쳐 AlN을 형성시키는 것이다. 이 등급화된 영역은 결정면, 극성 및 등급화된 영역에서 Al 함량이 각각 감소하거나 증가하는지의 여부에 의존하여, 각각 p- 또는 n-형 영역으로서 작용할 수 있다. 이후, 반대되는 공정을 수행하여 GaN을 한번 더 생성시켜 n- 또는 p-형 영역(앞서 제조된 것과 반대되는)을 생성시킨다. 이들 등급화된 영역을 각각 n-형 도펀트, 예를 들어 Si로, 및 p-형 도펀트, 예를 들어 Mg 또는 Be로 추가로 도핑시켜 높은 전하 운반체 밀도를 갖는 n- 또는 p-형 영역을 얻할 수 있다. 결정면 및 극성은 당해 분야에 공지된 바와 같이 나노와이어/나노피라미드의 유형에 의해 좌우된다.
따라서 또 다른 측면에서 봤을 때, 본 발명의 나노와이어 또는 나노피라미드는 Al, Ga 및 N 원자를 포함하며, 여기에서 나노와이어 또는 나노피라미드의 성장 동안 Al의 농도를 변화시켜 나노와이어 또는 나노피라미드 내에 Al 농도 구배를 생성시킨다.
세 번째 실시양태에서, Al 함유 나노와이어 또는 나노피라미드에서의 도핑 문제가 터널 접합을 이용하여 해결된다. 터널 접합은 2개의 전기 전도성 물질 사이의 장벽, 예를 들어 박층이다. 본 발명의 맥락에서, 상기 장벽은 반도체 장치의 중앙에서 옴 전기 접촉으로서 기능한다.
한 가지 방법에서, 얇은 전자 차단층을 활성 영역 바로 다음에 삽입하고, 이어서 활성 층에 사용된 Al 함량보다 더 높은 Al 함량을 갖는 p-형 도핑된 AlGaN 층이 있다. p-형 도핑된 층에 이어서 고도로 p-형 도핑된 AlGaN 층 및 매우 얇은 터널 접합층이 있고, 이어서 n-형 도핑된 AlGaN 층이 있다. 상기 터널 접합층은, 전자들이 p-AlGaN 중의 원자가 밴드로부터 n-AlGaN 중의 전도 밴드까지 터널링하여 상기 p-AlGaN 층 내에 주입되는 정공을 생성시키도록 선택된다.
보다 일반적으로, 나노와이어 또는 나노피라미드가 Al 층, 예를 들어 매우 얇은 Al 층에 의해 분리된 2개의 도핑된 GaN 영역(하나의 p- 및 하나의 n-도핑된 영역)을 포함하는 것이 바람직하다. Al 층은 수 ㎚ 두께, 예를 들어 1 내지 10 ㎚의 두께일 수도 있다. 고도로 도핑된 InGaN 층을 포함하는 터널 접합부로서 작용할 수 있는 다른 임의의 물질이 존재함을 인식한다.
도핑된 GaN 층이 상기 Al 층 상에서 성장할 수 있음은 특히 놀라운 것이다.
따라서 하나의 실시양태에서, 본 발명은 Al 층에 의해 분리된 p-형 도핑된 (Al)GaN 영역 및 n-형 도핑된 (Al)GaN 영역을 갖는 나노와이어 또는 나노피라미드를 제공한다.
본 발명의 나노와이어 또는 나노피라미드를 방사상으로 또는 축방향으로 이종구조 형태를 갖도록 성장시킬 수 있다. 예를 들어 축방향 이종구조 나노와이어의 경우, 먼저 p-형 도핑된 코어를 성장시키고, 이후 n-도핑된 코어로 계속시키는 것에 의해(또는 이와 역으로) p-n 접합을 축방향으로 형성시킨다. 방사성 이종구조 나노와이어 또는 나노피라미드의 경우, 먼저 p-형 도핑된 나노와이어 또는 나노피라미드 코어를 성장시키고, 이후 n-형 도핑된 반전도성 쉘을 성장시키는 것에 의해(또는 이와 역으로) p-n 접합을 방사상으로 형성시킨다(코어 쉘 나노와이어). 내인성 쉘을 도핑된 영역들 사이에서 성장시켜 p-i-n 접합을 갖는 방사상 이종구조 나노와이어 또는 나노피라미드를 얻을 수 있다.
나노와이어 또는 나노피라미드를 축방향으로 성장시키고 따라서 제1 섹션 및 제2 섹션으로부터 형성시키는 것이 바람직하다. 상기 두 섹션을 상이하게 도핑시켜 p-n 접합 또는 p-i-n 접합을 생성시킨다. 나노와이어 또는 나노피라미드의 상단 또는 저부 섹션이 p-도핑된 또는 n-도핑된 섹션인가 여부는 중요하지 않다.
상단 접촉
나노와이어를 촉매의 존재하에 기판 상에서 성장시킨 경우, 나노와이어의 일부는 나노와이어의 상단 상에 촉매 침적물을 가질 것이라고 예상된다. 이상적으로, 나노와이어의 대부분은 이러한 침적물을 가질 것이고, 바람직하게는 실질적으로 모든 나노와이어가 이 침적물을 포함할 것이다.
본 발명의 일부 장치를 만들기 위해서, 나노와이어 또는 나노피라미드의 상단는 상단 접촉을 포함할 필요가 있다.
하나의 바람직한 실시양태에서, 상단 접촉은 또 다른 그라파이트 층을 사용하여 형성된다. 그러면 본 발명은 형성된 나노와이어 또는 나노피라미드의 상단 상에 그라파이트 층을 배치하여 상단 접촉을 생성시킴을 수반한다. 그라파이트 상단 접촉층은 기판 층과 실질적으로 평행한 것이 바람직하다. 또한 그라파이트 층의 면적이 기판의 면적과 동일할 필요는 없음을 알 것이다. 기판과 나노와이어 또는 나노피라미드의 배열의 상단 접촉을 형성하기 위해서 다수의 그라파이트 층이 요구될 수도 있다.
사용되는 그라파이트 층은 상기에 기판과 관련하여 상세히 기재된 것과 동일할 수 있다. 상단 접촉은 그라파이트이며, 보다 특히 그래핀이다. 그래핀 기판은 10층 이하, 바람직하게는 5층 이하(이를 소수-층 그래핀이라 칭한다)의 그래핀 또는 그의 유도체를 함유해야 한다. 특히 바람직하게, 상기 기판은 그래핀의 1원자-두께 평면 시트이다.
그라파이트의 결정질 또는 "박편" 형태는 함께 적층된 다수의(즉 10개 시트 초과) 그래핀 시트로 이루어진다. 상단 접촉은 20 ㎚ 이하의 두께인 것이 바람직하다. 훨씬 더 바람직하게, 그라파이트 상단 접촉은 5 ㎚ 이하의 두께일 수 있다.
그래핀을 반도체 나노와이어에 직접 접촉시키는 경우, 그래핀은 대개 접촉 접합에 장벽을 생성시킴으로써 전류 흐름을 방해하는 쇼트키 접촉을 형성한다. 이 문제로 인해, 반도체 상에 침적된 그래핀에 대한 연구는 주로 그래핀/반도체 쇼트키 접합의 사용으로 국한되었다.
그러나, 본 발명자들은 반도체 나노와이어의 성장은 금속 촉매작용을 포함할 수 있음을 알아냈다. VLS 방법, 예컨대 MBE 또는 MOVPE에서, 금속 촉매, 예컨대 Au, Ga, 또는 In은 바람직하게는 나노와이어 또는 나노피라미드 성장을 위한 시드로서 사용되며 이들은 나노와이어 또는 나노피라미드 성장의 완료 후에 나노와이어의 상단 상에서 나노입자의 형태로 잔류한다. 상기 촉매 침적물은 금속성 그래핀과 반도체 나노와이어 사이의 중간 물질로서 사용될 수 있다. 잔류하는 촉매 물질을 이용하여, 금속성 그라파이트 상단 접촉과 반도체 나노와이어 또는 나노피라미드 사이의 계면에서 형성되는 쇼트키 접촉이 회피될 수 있고 옴 접촉이 성립될 수 있다.
형성된 나노와이어에의 상단 접촉의 적용은 임의의 편리한 방법에 의해 달성될 수 있다. 앞서 그라파이트 층의 기판 운반체로의 이동에 대해 언급한 바와 유사한 방법을 사용할 수 있다. 키시 그라파이트, 고도로 정렬된 열분해 그라파이트(HOPG), 또는 CVD로부터 그라파이트 층을 기계적 또는 화학적 방법에 의해 박리시킬 수 있다. 이후 이들을 에칭 용액, 예를 들어 HF 또는 산 용액 중으로 이동시켜 Cu(Ni, Pt 등)(특히 CVD 성장된 그라파이트 층의 경우) 및 상기 박리 공정으로부터의 임의의 오염물을 제거할 수 있다. 에칭 용액을 다른 용액, 예를 들어 탈이온수로 추가로 교환하여 그라파이트 층을 세척할 수 있다. 이후 형성된 나노와이어 또는 나노피라미드 상으로 그라파이트 층을 상단 접촉으로서 쉽게 이동시킬 수 있다. 다시 e-빔 레지스트 또는 포토레지스트를 사용하여 상기 박리 및 이동 공정 동안 상기 얇은 그라파이트 층을 지지할 수 있으며, 이들은 침적 후 쉽게 제거될 수 있다.
그라파이트 층은 에칭 및 세정 후, 나노와이어 또는 나노피라미드 배열의 상단으로 이동시키기 전에 완전히 건조시키는 것이 바람직하다. 그라파이트 층과 나노와이어 사이의 접촉을 증대시키기 위해서 순한 압력 및 열을 상기 "건조" 이동 동안 적용시킬 수 있다.
대안적으로, 그라파이트 층을 용액(예컨대 탈이온수)과 함께, 나노와이어 또는 나노피라미드 배열의 상단 상으로 이동시킬 수 있다. 용액이 건조됨에 따라, 그라파이트 층은 자연적으로 기저가 되는 나노와이어와 밀접한 접촉을 형성한다. 이러한 "습식" 이동 방법에서, 상기 건조 공정 동안 용액의 표면 장력은 나노와이어 또는 나노피라미드 배열을 구부리거나 녹아웃시킬 수도 있다. 이를 방지하기 위해서, 이 습식 방법이 이용되는 경우, 보다 강건한 나노와이어를 채용하는 것이 바람직하다. >80 ㎚의 직경을 갖는 나노와이어가 적합할 수 있다. 대안적으로, 수직한 나노와이어 또는 나노피라미드 구조를 지지하는 구멍 패턴화된 기판을 사용할 수 있다. 건조 공정 동안 표면 장력에 의해 야기되는 손상을 피하기 위해서 임계점 건조 기법을 사용할 수도 있다. 이를 방지하기 위한 또 다른 방법은 나노와이어 사이의 보결(fill-in) 물질로서 지지 및 전기절연 물질을 사용하는 것이다. 보결 물질은 방출된 또는 감지된 빛에 대해 투명할 필요가 있다.
나노와이어 또는 나노피라미드 배열 상에 수적이 존재하고 이를 제거하기 위한 시도가 예를 들어 질소 블로우를 수반하는 경우, 수적은 증발에 의해 보다 작아질 것이나, 수적은 항상 표면 장력으로 인해 구형 형태를 유지하고자 할 것이다. 이는 상기 수적 둘레 또는 내부의 나노구조를 손상시키거나 파괴할 수 있다.
임계점 건조는 이 문제를 우회한다. 온도 및 압력을 증가시키는 것에 의해, 액체와 기체 사이의 상 경계를 제거할 수 있고 물을 쉽게 제거할 수 있다.
상단 접촉 그라파이트 층은 바람직하게는 투명하고, 전도성이고 가요성이다. 성장된 그대로의 나노와이어의 상단 상에서의 금속 입자에 대한 그라파이트 층의 전기적 및 기계적 접촉을 더 증대시키기 위해, 후-어닐링 공정이 이용될 수 있다. 그라파이트 상단 접촉의 침적 후에, 샘플을 불활성 분위기, 예컨대 아르곤, 또는 진공하에 어닐링시킬 수 있다. 온도는 600℃ 정도일 수 있다. 어닐링 시간은 10분 정도일 수 있다.
또한 그라파이트 상단 접촉의 도핑을 이용할 수 있다. 정공 또는 전자로서의 그라파이트 상단 접촉의 주요 운반체를 도핑에 의해 제어할 수 있다. 그라파이트 상단 접촉 및 반전도성 나노와이어 또는 나노피라미드에서, 특히 금속 촉매성 입자 아래의 영역에 동일한 도핑 유형을 갖는 것이 바람직하고, 이는 후-어닐링 공정 후에 더 양호한 옴 거동을 제공할 것이다. 예를 들어, 쉘에 p-도핑을 갖는 코어-쉘 나노와이어 또는 나노피라미드의 경우, 상단 그라파이트 층의 p-도핑은 나노와이어 또는 나노피라미드 쉘의 상단에서 금속 입자들에 걸친 운반체 유형과 정합된다.
따라서, 상단 그라파이트 층 및 기판을 둘 다 도핑시킬 수 있음을 알 것이다. 일부 실시양태에서, 기판 및/또는 그라파이트 층을 유기 또는 무기 분자, 예를 들어 금속 염화물(FeCl3, AuCl3 또는 GaCl3), NO2, HNO3, 방향족 분자 또는 화학 용액, 예를 들어 암모니아의 흡착을 수반하는 화학적 방법에 의해 도핑시킨다.
또한 기판 및/또는 그라파이트 층의 표면을 그의 성장 동안 치환성 도핑 방법에 의해 B, N, S 또는 Si와 같은 도펀트의 혼입으로 도핑시킬 수 있다.
응용
반도체 나노와이어 또는 나노피라미드는 광범위한 유용성을 갖는다. 이들은 반도체이며 따라서 반도체 기술이 유용한 임의의 분야에 응용을 제공할 것으로 예상할 수 있다. 이들은 주로 집적 나노전자공학 및 나노-광전자공학 응용에 유용하다.
그의 배치가 이상적인 장치는 특히 태양 전지일 것이다. 한 가지 가능한 장치는 2개의 단자로서의 2개의 그래핀층 사이에 샌드위치된 나노와이어 또는 나노피라미드 태양 전지이다.
이와 같은 태양 전지는 동시에 효율적이고, 저렴하며 가요성일 잠재력을 갖는다. 이는 빠르게 전개되고 있는 분야이며 이들 가치 있는 물질에 대한 추가의 응용이 향후 수년내에 발견될 것이다. 동일한 개념을 사용하여 다른 광-전자 장치, 예를 들어 발광 다이오드(LED), 광감지기, 도파관 및 레이저를 또한 제작할 수 있다.
본 발명의 장치에는 전하가 상기 장치 내로 통과되게 할 수 있는 전극이 제공됨을 알 것이다.
이제 본 발명을 하기의 비제한적인 실시예 및 도면과 관련하여 추가로 논의할 것이다.
도 1의 (a)는 그라파이트 기판 상에 버퍼 층을 침적시킨 후 나노와이어를 성장시키는 것의 도식적인 대표도를 나타내고, 도 1의 (b)는 그라파이트 기판 상에 핵형성 섬을 침적시킨 후 나노와이어를 성장시키는 것의 도식적인 대표도를 나타낸다.
도 2는 핵형성 섬 및 나노와이어 성장 스킴의 대표적인 결과를 나타낸다. (a) 그래핀 상에서 MOVPE에 의해 성장한 AlGaN 핵형성 섬의 SEM 영상. (b) 그래핀 상의 AlGaN 핵형성 섬 상에서 MOVPE에 의해 성장한 GaN 나노와이어의 SEM 영상. 삽입도: 그래핀 상에서 AlGaN 핵형성 섬 없는 GaN 성장의 SEM 영상, 수직한 GaN 나노와이어의 성장은 볼 수 없다.
도 3(a)는 AlGaN 핵형성 섬을 이용하여 그래핀 상에서 성장한 GaN 나노와이어의 단면 고해상도 주사형 투과 전자 현미경(STEM) 영상이다. 도 3(b)는 (a)와 동일한 나노와이어의 고각 환형 암시야 STEM 영상으로, AlGaN 핵형성 섬을 보여준다.
도 4a는 규칙적인 배열로 성장한 본 발명의 (Al)GaN 나노피라미드의 SEM 영상이다. AlGaN 핵형성 섬을 성장시킨 후, 기상에서 3% Al을 갖는 AlGaN을 150초 동안 성장시켰다. 도 4b는 상기 나노피라미드의 근접 영상이다.
도 5: (a) 그라파이트 박편 상의 나노와이어의 성장 및 나노와이어에 대한 상단 및 저부 접촉을 나타내는 도식적인 도표. 다층 그래핀 박편 상에서 MBE에 의해 선택적으로 성장된 GaN 나노와이어의 경사시 SEM 영상(b) 및 고해상도 SEM 영상(c).
도 6은 본래의 그라파이트 기판 상에 증대된 핵형성을 위해 AlAsSb 나노스케일 섬을 이용하여 MBE에 의해 성장된 자기-촉매작용된 GaAsSb 나노와이어의 SEM 영상을 나타낸다. 삽입도: 수직한 GaAsSb 나노와이어의 확대도.
도 7은 그라파이트를 (a) UV-오존 및 (b) UV-오존 및 Ar 분위기 중 H2 어닐링으로 처리한 후의 원자력 현미경(AFM)의 지형학적 영상을 나타낸다.
도 8(a)는 UV-오존 처리 후의 그라파이트 표면의 도 6(a)의 실선을 따른 AFM 높이 프로파일을 나타낸다.
도 8(b)는 UV-오존 처리 및 후속하는 Ar 분위기 중의 H2 어닐링 후의 그라파이트 표면의 도 6(b)의 점선을 따른 AFM 높이 프로파일을 나타내며, 원자적 단 및 선반의 형성을 보여준다.
도 9(a)는 미처리된 본래의 그라파이트 표면 상에서 성장한 GaAsSb 나노와이어의 SEM 영상을 나타낸다. 도 9(b)는 UV-오존 처리되고 H2 어닐링된 그라파이트 표면 상에서 성장한 GaAsSb 나노와이어의 SEM 영상을 나타낸다. (a)에 비해 (b)에서 수직한 나노와이어의 증대된 밀도를 볼 수 있다.
도 10은 그래핀 층(1) 상의 규소의 알루미늄-유도된 결정화(MIC)의 주 공정 단계를 나타내며, 여기서 비정질 규소(a-Si) 층(3)은 열 활성화에 의해 알루미늄 금속 층(2)을 통하여 확산한다. 그래핀-Al 계면에서 규소는 [111]-배향을 갖는 다결정질 구조(p-Si)로 재배열된다. p-Si 구조 위의 알루미늄 금속 층 및 산화물 층은 각각 HCl 및 HF를 사용하여 에칭될 수 있다. (이후 그래핀 상의 MIC 규소 상에서 나노와이어 또는 나노피라미드가 성장한다.)
도 11은 MIC 규소로 피복된 비정질 (SiO2) 기판 상에 MBE에 의해 성장한 자기-촉매작용된 GaAs 나노와이어의 SEM 영상을 나타낸다.
실시예 1
AlGaN 핵형성 섬을 이용하는 그라파이트 표면 상의 GaN 나노와이어 성장의 실험 절차:
Cu 박 상의 시판되는 CVD-성장된 그래핀을 Si(001), Si(111), 및 사파이어 지지 기판 상에 옮긴 것을 이 실험에 사용했다. GaN 나노와이어의 성장은 수평 유동 MOVPE 반응기(Aixtron 200RF) 내에서 행했다. 샘플을 적재한 후, 반응기를 배기하고 N2로 퍼징하여 반응기 중의 산소 및 물을 제거했다. 반응기 압력을 75 Torr로 설정하고 성장을 위한 운반체 기체로서 H2를 사용했다. 이어서, 기판을 H2 분위기하에서 기판 온도 ~1200℃에서 5분 동안 열 세척했다. 그 후 600 sccm의 NH3 유동을 사용하여 10분 동안 질화 단계를 행했다. 이어서, TMGa 및 TMAl을 40초 동안 각각 44.8 및 26.3 μmol/min의 유동으로 도입시켜 AlGaN 핵형성 섬을 성장시킨 후, 2분의 질화 단계를 행했다.
GaN 나노와이어의 성장을 위해, 기판 온도를 ~1150℃로 저하시키고 NH3 유동을 25 sccm으로 설정했다. 온도가 안정화되었을 때, TMGa 및 실레인을 각각 44.8 및 0.03 μmol/min의 유동으로 도입하는 것에 의해 Si-도핑된 GaN 나노와이어 성장을 ~3.5분 동안 행했다. 성장 후에, 샘플을 25 sccm의 NH3 유동하에 온도가 500℃ 아래로 강하될 때까지 냉각했다.
실시예 2
질소 플라즈마 처리된 그라파이트 표면 상의 나노와이어 성장을 위한 실험 절차
이 실험을 위해 다층 그래핀을 키시 그라파이트 박편으로부터 기계적으로 박리시킨 후 SiO2/Si 지지 기판에 인듐-결합시켰다. 그라파이트 박편 상에 Al2O3 및 SiO2와 같은 마스크 물질을 임의적으로 침적시킬 수 있다. 마스크 물질에서 직경 10㎛의 큰 구멍을 포토리소그래피를 이용하여 에칭시켜 그라파이트 표면이 상기 구멍에서 노출되게 했다. 임의적으로, e-빔 리소그래피를 이용하여 수 개의 주기적으로 간격이 띄워진 직경 ~100nm의 작은 구멍을 에칭하여, 구멍으로 노출된 그래파이트 표면 상에서 나노와이어가 선택적으로 성장하게 할 수 있다. 질소 플라즈마 처리 및 나노와이어 성장은 질소 플라즈마원, Ga 이중 필라멘트(dual filament) 셀, 및 Al 이중-도가니(double-crucible) 셀이 장착된 Veeco Gen 930 MBE 시스템에서 행했다.
이후 상기 샘플을 샘플 탈가스 및 나노와이어 성장을 위해 MBE 시스템에 적재한다. 샘플을 기판 온도 550℃에서 지속 시간 30분 동안 어닐링하여 기판 상의 산화물 잔사 및 다른 오염물을 제거한다. 이후 기판 온도를 GaN 나노와이어 성장에 적합한 온도; 즉 전형적으로 755℃로 상승시킨다.
Ga 및 Al 분출 셀의 온도는 시간당 각각 0.3 및 0.2 μm의 공칭 평면 성장 속도가 얻어지도록 예비설정한다. 450 W의 RF 생성기 출력 및 2.8 sccm의 질소 기체 유동을 이용하여 질소 플라즈마를 생성한다. 샘플 온도가 성장 온도에 도달한 후, 질소원 정면의 게이트 밸브 및 셔터를 1분 동안 개방하여 질소 플라즈마가 샘플로 지향하게 한다. 이후 샘플은 MBE에 의해 나노와이어 성장될 수 있거나 MOCVD에 의한 나노와이어 또는 나노피라미드 성장을 위해 MBE 성장 챔버로부터 꺼내질 수 있다. MBE에 의한 나노와이어 성장의 경우, Al 플럭스를 6초 이상 공급한 후 Al 플럭스 및 질소 플라즈마를 1분 이상 공급했다. 그 후 Ga 및 질소원 정면의 셔터를 개방하여 Ga 플럭스 및 질소 플라즈마를 동시에 공급하여, 내인성(의도적으로 미도핑된) GaN 나노와이어의 성장을 개시시켰다. Si 도펀트를 공급하여 n-형 GaN 나노와이어를 얻고 Be 또는 Mg 도펀트를 공급하여 p-형 GaN 나노와이어를 얻었다. 성장 후에, 모든 셔터를 폐쇄하고 동시에 기판 온도를 급강하시켰다.
실시예 3
핵형성을 위해 AlAsSb 나노스케일 섬을 통한 그라파이트 표면 상의 고수율 수직 GaAsSb 나노와이어의 MBE 성장을 위한 실험 절차:
Ga 이중 필라멘트 셀, Al 이중-도가니 셀, As 밸브드 크래커 셀, 및 Sb 밸브드 크래커 셀이 장착된 Varian Gen II Modular MBE 시스템에서 나노와이어를 성장시킨다. 크래커 셀은 단량체, 이량체 및 사량체의 비율을 고정할 수 있게 한다. 본 실시예에서, 비소 및 안티모니의 주 화학종은 각각 As2 및 Sb2이다.
NW의 성장은 키시 그라파이트 박편 상에서, 또는 SiC 기판 상에서 성장한 그래핀 필름 상에서 고온 승화 기법을 이용하여 수행된다. 그래핀 필름 샘플은 외부 공급자로부터 구입한다. 키시 그라파이트 샘플은 아이소프로판올로 세척한 후 질소로 블로우 건조하고, 이후 실리콘 웨이퍼에 인듐-결합시키고 최종적으로 절단하여 NW의 성장을 위한 신선한 그라파이트 표면을 제공한다. 그래핀/SiC 기판은 질소로 블로우 건조한 후, 실리콘 웨이퍼에 인듐-결합시킨다.
이후 샘플을 샘플 탈가스 및 나노와이어 성장을 위해 MBE 시스템에 적재한다. 샘플을 기판 온도 550℃에서 지속 시간 30분 동안 어닐링하여 기판 상의 산화물 잔사를 제거한다. 이후 기판 온도를 GaAs 또는 GaAsSb 나노와이어 성장에 적합한 온도; 즉 630℃로 상승시킨다.
Ga 및 Al 분출 셀의 온도는 공칭 평면 성장 속도가 각각 시간당 0.1 μm 및 시간당 0.7 μm가 되도록 예비설정한다. GaAs(Sb) 나노와이어를 형성하기 위해, 2.5×10-6 Torr의 As2 플럭스를 사용하고, 한편 Sb2 플럭스는 0 - 1×10-6 Torr의 범위의 값(의도하는 GaAsSb 조성에 의존함), 예를 들어 6×10-7 Torr로 설정한다.
먼저 Al 플럭스를 표면에 전형적으로 1초 이상의 시간 간격 동안 공급하고, 그 동안 다른 공급원을 위한 셔터/밸트는 폐쇄한다. 이후 Al 셔터를 폐쇄하고 As 및/또는 Sb 플럭스를 표면에 전형적으로 60초의 시간 간격 동안 공급하여 그라파이트 표면 상에 AlAs(Sb) 나노스케일 섬을 형성한다. 이후 V족 셔터 및 밸브를 폐쇄하고 Ga 셔터를, 전형적으로 5초 동안 개방하여 Ga 플럭스를 표면에 공급하여 나노스케일 섬에서 Ga 소적의 형성을 개시시킨다. 이후 관련되는 V족 셔터 및 밸터를 다시 개방하여 나노와이어의 성장을 개시시킨다. 예를 들어, GaAs 나노와이어 성장의 경우, 이 시점에서 As 셔터 및 밸브만을 개방하지만, GaAsSb 나노와이어 성장의 경우, Sb 셔터 및 밸브도 개방한다. 나노와이어 성장의 지속 시간은 나노와이어의 의도하는 길이에 좌우된다. 도 6에 도시된 GaAsSb 나노와이어 샘플의 경우, 나노와이어 성장 시간은 5분이었다. 성장은 모든 셔터/밸브를 폐쇄하고, 동시에 기판을 실온까지 하강시키는 것에 의해 정지된다.
실시예 4
그라파이트 표면의 UV-오존 처리 및 H 2 어닐링, 및 수직 GaAs(Sb) 나노와이어의 MBE 성장을 위한 실험 절차:
이 실험을 위해 키시 그라파이트 박편을 그라파이트 기판으로서 사용했다. 키시 그라파이트 샘플을 아이소프로판올로 세정한 후 질소로 블로우 건조하고, 이후 실리콘 웨이퍼에 인듐-결합시키고 최종적으로 절단하여 나노와이어 성장을 위한 신선한 그라파이트 표면을 제공한다. 기판을 UV-오존 중에서 ~150℃에서 6분 동안 처리한 후 H2 중에서 ~300℃에서 45분 동안 어닐링했다.
나노와이어는 실시예 3에 기재된 것과 동일한 MBE 시스템에서 성장한다. 비소 및 안티모니의 주 화학종은 각각 As2 및 Sb2이다.
샘플을 MBE 시스템에 적재하고 ~550℃에서 지속 시간 30분 동안 탈가스하여 기판 상의 산화물 잔사를 제거한다. 이후 기판 온도를 GaAs 또는 GaAsSb 나노와이어 성장에 적합한 온도; 즉 630℃로 상승시킨다.
Ga 분출 셀의 온도는 공칭 평면 성장 속도가 시간당 0.7 μm가 되도록 예비설정된다. Ga 소적을 형성하기 위해, Ga 플럭스를 10초 동안 기판 온도 ~630℃에서 공급했다. 그 후 온도를 ~250℃로 저하시키고 이어서 8×10-7 Torr의 Sb2 플럭스 및 2.5×10-6 Torr의 As2 플럭스를 각각 50초 및 40초 동안 공급한다. 이후 기판 온도를 다시 ~630℃로 상승시킨다. GaAs(Sb) 나노와이어를 형성하기 위해, Ga 플럭스를 10분 동안 2.5×10-6 Torr의 As 플럭스와 함께 공급했고, 한편 Sb2 플럭스는 0 - 1×10-6 Torr의 범위의 값(의도하는 GaAsSb 조성에 의존함), 예를 들어 8×10-7 Torr로 설정한다. 성장 후에, 모든 셔터/밸브를 폐쇄하고 동시에 기판을 실온까지 하강시킨다.
실시예 5
그래핀 상의 금속 유도된 결정화(MIC)에 의한 Si(111) 형성을 위한 실험 절차
그래핀 상의 MIC 폴리-Si(111) 샘플은 Si(001) 상으로 옮겨진 시판되는 화학 증착(CVD) 성장된 단층 그래핀이었다. 이들 샘플 상에, 50 nm Al을 e-빔 증발에 의해 1 Å/s의 속도로 ~10-8 Torr의 압력에서 침적시켰다. 샘플을 24시간 동안 IOS5 청정실 분위기 중에서 산화시킨 후에 50 nm 비정질 Si(a-Si)를 e-빔 증발에 의해 1 Å/s의 속도로 ~10-8 Torr의 압력에서 침적시켰다. 모든 침적은 실온에서 행했다. 샘플을 15시간 동안 500℃에서 질소 기체 중에서 어닐링했다. 어닐링에 의한 층 교환 후, Al의 상단 층을 인산 혼합물 중에서의 에칭에 의해 제거했다.

Claims (20)

  1. (I) 그라파이트 기판을 제공하고 AlGaN, InGaN, AlN 또는 AlGa(In)N을 상기 그라파이트 기판 상에 고온에서 침적시켜 상기 화합물의 버퍼 층 또는 나노스케일 핵형성 섬을 형성하는 단계; 및
    (II) 복수의 반전도성 III-V족 나노와이어 또는 나노피라미드, 바람직하게는 III족-질화물 나노와이어 또는 나노피라미드를 그라파이트 기판 상의 상기 버퍼 층 또는 핵형성 섬 상에서, 바람직하게는 MOVPE 또는 MBE를 통해 성장시키는 단계
    를 포함하는, 나노와이어 또는 나노피라미드를 성장시키는 방법.
  2. (I) 그라파이트 기판을 제공하고 상기 그라파이트 기판을 고온에서 질소 플라즈마로 처리하여 상기 그라파이트 기판에 질소를 혼입시키거나/혼입시키고 원자적 단(step) 또는 선반(ledge)을 형성하는 단계; 및
    (II) 복수의 반전도성 III-V족 나노와이어 또는 나노피라미드를 상기 처리된 그라파이트 표면 상에서, 바람직하게는 MOVPE 또는 MBE를 통해 성장시키는 단계
    를 포함하는, 나노와이어 또는 나노피라미드를 성장시키는 방법.
  3. (I) 그라파이트 기판을 제공하고 상기 그라파이트 기판 상에 Al을 침적시켜 Al 층 또는 나노스케일 Al 섬을 형성하는 단계;
    (II) 상기 Al 층 또는 나노스케일 Al 섬을 1종 이상의 V족 화학종, 예컨대 As 및/또는 Sb의 플럭스에 노출시키는 것에 의해, Al-V족 화합물, 예컨대 AlAs, AlAsSb 또는 AlSb의 버퍼 층 또는 나노스케일 섬을 형성하는 단계; 및
    (III) 복수의 반전도성 III-V족 나노와이어 또는 나노피라미드, 바람직하게는 GaAs 및/또는 GaAsSb를 포함하는 나노와이어 또는 나노피라미드를 그라파이트 기판 상의 상기 버퍼 층 또는 나노스케일 섬 상에서, 바람직하게는 MOVPE 또는 MBE를 통해 성장시키는 단계
    를 포함하는 나노와이어 또는 나노피라미드를 성장시키는 방법.
  4. 제 3 항에 있어서,
    V족 원소가 N이 아니고, 바람직하게는 Sb 또는 As 또는 이들의 혼합물인 방법.
  5. (I) 그라파이트 기판을 제공하고 상기 그라파이트 기판을 산소 플라즈마 또는 오존, 예컨대 UV 오존으로, 임의적으로는 고온에서 처리하여 그라파이트 기판 표면 상에 원자적 단/선반을 형성하고/형성하거나 그 표면 상에 에폭사이드기(C-O)를 갖는 그래핀 옥사이드를 형성하는 단계;
    (II) 단계(I)의 처리된 기판을 수소의 존재하에 어닐링하여 상기 C-O 결합의 적어도 일부를 C-H 결합으로 전환시키는 단계; 및
    (III) 복수의 반전도성 III-V족 나노와이어 또는 나노피라미드를 단계(II)의 어닐링된 표면 상에서, 바람직하게는 MOVPE 또는 MBE를 통해 성장시키는 단계
    를 포함하는 나노와이어 또는 나노피라미드를 성장시키는 방법.
  6. (I) 그라파이트 기판을 제공하고 상기 그라파이트 기판 상에 Al 층을 침적시키는 단계;
    (II) 상기 Al 층의 적어도 상단 부분을 산화시켜 산화된 Al 층을 형성하는 단계;
    (III) 상기 산화된 Al 층 상에 비정질 Si 층을 침적시키는 단계;
    (IV) 상기 Al 층과 비정질 Si 층의 교환, 및 상기 비정질 Si의 금속-유도-결정화(MIC)를 유발하기 위해 가열하여 결정화된 Si 층을 형성하는 단계;
    (V) 상기 Al 층 및 산화물 층을 예컨대 에칭에 의해 제거하는 단계; 및
    (VI) 복수의 반전도성 III-V족 나노와이어 또는 나노피라미드를 그 후의 결정화된 Si 층 상에서, 바람직하게는 MOVPE 또는 MBE를 통해 성장시키는 단계
    를 포함하는 나노와이어 또는 나노피라미드를 성장시키는 방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 나노와이어 또는 나노피라미드가 기판, Si층, 버퍼 층 또는 핵형성 섬으로부터 에피택셜하게 성장하는 방법.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 그라파이트 기판이 20 nm 이하의 두께를 갖는 방법.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 나노와이어 또는 나노피라미드가 도핑되는 방법.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 나노와이어 또는 나노피라미드가 코어-쉘 나노와이어 또는 나노피라미드인 방법.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    그라파이트 상단 접촉 층이 상기 나노와이어 또는 나노피라미드의 상단 상에 존재하는 방법.
  12. 제 1 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 나노와이어 또는 나노피라미드가 촉매의 존재하에 또는 촉매의 부재하에 성장하는 방법.
  13. 제 1 항 내지 제 12 항 중 어느 한 항에 있어서,
    상기 나노와이어 또는 나노피라미드가 GaN, AlGaN, AlN 또는 InGaN인 방법.
  14. 제 1 항 내지 제 13 항 중 어느 한 항에 있어서,
    나노와이어가 [111] 방향(입방정 구조의 경우) 또는 [0001] 방향(육방정 구조의 경우)으로 성장하는 방법.
  15. 제 1 항 내지 제 14 항 중 어느 한 항에 있어서,
    나노와이어 또는 나노피라미드가 Al 또는 고도로 도핑된 InGaN 층과 같은 터널 접합을 포함하는 방법.
  16. 제 1 항 내지 제 15 항 중 어느 한 항에 있어서,
    나노와이어 또는 나노피라미드가 (Al)GaN/Al(Ga)N 초격자를 포함하는 방법.
  17. 제 1 항 내지 제 16 항 중 어느 한 항에 있어서,
    나노와이어 또는 나노피라미드가 나노와이어 또는 나노피라미드의 한 방향을 따라, 예컨대 축방향으로 Al의 농도가 증가 또는 감소하게 AlGaN을 포함하는 방법.
  18. 제 1 항 내지 제 17 항 중 어느 한 항에 있어서,
    나노와이어 또는 나노피라미드가 축방향으로 성장되고 따라서 제1 섹션 및 제2 섹션으로부터 형성되며, 상기 두 섹션은 상이하게 도핑되어 p-n 접합 또는 p-i-n 접합을 생성하는 방법.
  19. 제 1 항 내지 제 18 항에 기재된 방법에 의해 얻어진 제품.
  20. 제 19 항에 기재된 제품을 포함하는 장치, 예를 들어 전자 장치, 예컨대 태양 전지, 광감지기 또는 LED.
KR1020187005686A 2015-07-31 2016-08-01 그라파이트 기판 상에 나노와이어 또는 나노피라미드를 성장시키는 방법 KR20180053652A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
GB1513567.6 2015-07-31
GBGB1513567.6A GB201513567D0 (en) 2015-07-31 2015-07-31 Processes for growing nanowires
GBGB1600162.0A GB201600162D0 (en) 2016-01-05 2016-01-05 Processes for growing nanowires or nanopyramids
GB1600162.0 2016-01-05
PCT/EP2016/068350 WO2017021380A1 (en) 2015-07-31 2016-08-01 Process for growing nanowires or nanopyramids on graphitic substrates

Publications (1)

Publication Number Publication Date
KR20180053652A true KR20180053652A (ko) 2018-05-23

Family

ID=56741015

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187005686A KR20180053652A (ko) 2015-07-31 2016-08-01 그라파이트 기판 상에 나노와이어 또는 나노피라미드를 성장시키는 방법

Country Status (11)

Country Link
US (2) US10714337B2 (ko)
EP (2) EP3544046A1 (ko)
JP (1) JP7009358B2 (ko)
KR (1) KR20180053652A (ko)
CN (1) CN108156828A (ko)
AU (2) AU2016302692B2 (ko)
BR (1) BR112018001815A2 (ko)
CA (1) CA2993884A1 (ko)
EA (1) EA201890238A1 (ko)
TW (1) TWI711072B (ko)
WO (1) WO2017021380A1 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3048817B1 (fr) * 2016-03-11 2018-06-15 Valeo Comfort And Driving Assistance Ecran et afficheur tete haute comprenant un tel ecran
CN106206212A (zh) * 2016-07-25 2016-12-07 六盘水师范学院 一种生长可控AlN有序纳米阵列的方法
GB201701829D0 (en) 2017-02-03 2017-03-22 Norwegian Univ Of Science And Tech (Ntnu) Device
JP6947386B2 (ja) * 2017-06-29 2021-10-13 学校法人 名城大学 半導体発光素子および半導体発光素子の製造方法
FR3070791B1 (fr) * 2017-09-05 2023-04-14 Centre Nat Rech Scient Generateur de faisceau ionique a nanofils
EP3514257A1 (en) * 2018-01-18 2019-07-24 Heraeus GMSI LLC Process for manufacturing a silicon carbide coated body
GB2570126B (en) * 2018-01-11 2022-07-27 Paragraf Ltd Graphene based contact layers for electronic devices
CN108977887B (zh) * 2018-07-20 2023-11-17 深圳市科创数字显示技术有限公司 单晶氮化铟的生长方法
CN109003888A (zh) * 2018-07-20 2018-12-14 华南理工大学 硅/石墨烯复合衬底上外延生长GaN纳米柱及制备方法
US11823900B2 (en) 2018-10-10 2023-11-21 The Johns Hopkins University Method for printing wide bandgap semiconductor materials
US11056338B2 (en) 2018-10-10 2021-07-06 The Johns Hopkins University Method for printing wide bandgap semiconductor materials
DE102019111225A1 (de) 2019-04-30 2020-11-05 Forschungsverbund Berlin E.V. Verfahren zur Herstellung eines 2D-Materials, 2D-Material und dessen Anwendungen
CN110190162A (zh) * 2019-06-04 2019-08-30 深圳扑浪创新科技有限公司 一种led芯片的外延结构及其制备方法
CN110364582A (zh) * 2019-06-20 2019-10-22 华南理工大学 一种基于石墨烯模板上AlGaN纳米柱基MSM型紫外探测器及其制备方法
CN110246913A (zh) * 2019-06-21 2019-09-17 华南理工大学 一种InGaN纳米柱阵列基GSG型可调谐光电探测器及其制备方法
CN110284198B (zh) * 2019-07-22 2020-11-10 南京大学 一种控制GaN纳米线结构与形貌的分子束外延生长方法
GB201913701D0 (en) * 2019-09-23 2019-11-06 Crayonano As Composition of matter
CN110993755B (zh) * 2019-12-18 2021-09-21 天津工业大学 电注入三维GaN核壳结构Nano-LED及制造方法
US10930490B1 (en) * 2019-12-26 2021-02-23 Wisconsin Alumni Research Foundation Arrays of high-aspect-ratio germanium nanostructures with nanoscale pitch and methods for the fabrication thereof
US11393682B2 (en) * 2020-03-05 2022-07-19 Microsoft Technology Licensing, Llc Nanowire with reduced defects
CN113451108A (zh) * 2020-03-24 2021-09-28 中国科学院苏州纳米技术与纳米仿生研究所 一种超柔性透明半导体薄膜及其制备方法
US11295983B2 (en) 2020-05-27 2022-04-05 International Business Machines Corporation Transistor having source or drain formation assistance regions with improved bottom isolation
CN112018213B (zh) * 2020-07-20 2022-03-29 烟台南山学院 一种与基底表面具有高粘附力的直立Au纳米锥的制备方法
JP2022056788A (ja) * 2020-09-30 2022-04-11 スタンレー電気株式会社 Ｉｉｉ族窒化物半導体ナノ粒子及びその製造方法
CN112614910B (zh) * 2020-12-17 2023-07-21 华南师范大学 一种基于pin型氮化镓微米线的紫外光电探测器及其制备方法
CN117038712B (zh) * 2023-08-21 2024-03-26 西南交通大学 一种二维InGa3(ZnO)m超晶格纳米带及其制备方法

Family Cites Families (137)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4213801A (en) 1979-03-26 1980-07-22 Bell Telephone Laboratories, Incorporated Ohmic contact of N-GaAs to electrical conductive substrates by controlled growth of N-GaAs polycrystalline layers
JP3631157B2 (ja) 2001-03-21 2005-03-23 日本電信電話株式会社 紫外発光ダイオード
KR101008294B1 (ko) 2001-03-30 2011-01-13 더 리전트 오브 더 유니버시티 오브 캘리포니아 나노구조체 및 나노와이어의 제조 방법 및 그로부터 제조되는 디바이스
JP3823784B2 (ja) 2001-09-06 2006-09-20 富士ゼロックス株式会社 ナノワイヤーおよびその製造方法、並びにそれを用いたナノネットワーク、ナノネットワークの製造方法、炭素構造体、電子デバイス
FR2840452B1 (fr) 2002-05-28 2005-10-14 Lumilog Procede de realisation par epitaxie d'un film de nitrure de gallium separe de son substrat
JP3679097B2 (ja) 2002-05-31 2005-08-03 株式会社光波 発光素子
US7594982B1 (en) 2002-06-22 2009-09-29 Nanosolar, Inc. Nanostructured transparent conducting electrode
US7335908B2 (en) * 2002-07-08 2008-02-26 Qunano Ab Nanostructures and methods for manufacturing the same
JP4701161B2 (ja) 2003-04-04 2011-06-15 キューナノ エービー 正確に位置決めされたナノウィスカおよびナノウィスカアレイ、およびそれらを作成する方法
US7354850B2 (en) 2004-02-06 2008-04-08 Qunano Ab Directionally controlled growth of nanowhiskers
WO2006000790A1 (en) 2004-06-25 2006-01-05 Btg International Limited Formation of nanowhiskers on a substrate of dissimilar material
KR100533645B1 (ko) 2004-09-13 2005-12-06 삼성전기주식회사 발광 효율을 개선한 발광 다이오드
GB2418532A (en) 2004-09-28 2006-03-29 Arima Optoelectronic Textured light emitting diode structure with enhanced fill factor
US20070240757A1 (en) 2004-10-15 2007-10-18 The Trustees Of Boston College Solar cells using arrays of optical rectennas
US7939218B2 (en) 2004-12-09 2011-05-10 Nanosys, Inc. Nanowire structures comprising carbon
EP1829141B1 (en) 2004-12-09 2013-05-29 Nanosys, Inc. Nanowire-based membrane electrode assemblies for fuel cells
EP2410582B1 (en) 2005-05-24 2019-09-04 LG Electronics Inc. Nano rod type light emitting diode and method for fabricating a nano rod type light emitting diode
JP4425194B2 (ja) * 2005-08-18 2010-03-03 株式会社神戸製鋼所 成膜方法
EP1952467B9 (en) 2005-11-21 2012-03-14 Nanosys, Inc. Nanowire structures comprising carbon
US7570355B2 (en) 2006-01-27 2009-08-04 Hewlett-Packard Development Company, L.P. Nanowire heterostructures and methods of forming the same
US7643136B2 (en) 2006-02-02 2010-01-05 Optilia Instrument Ab Device for inspection of narrow spaces and objects in narrow spaces
WO2008048704A2 (en) * 2006-03-10 2008-04-24 Stc.Unm Pulsed growth of gan nanowires and applications in group iii nitride semiconductor substrate materials and devices
FR2904146B1 (fr) 2006-07-20 2008-10-17 Commissariat Energie Atomique Procede de fabrication d'une nanostructure a base de nanofils interconnectes,nanostructure et utilisation comme convertisseur thermoelectrique
JP4106397B2 (ja) 2006-09-14 2008-06-25 株式会社島津製作所 光または放射線検出器の製造方法
US7442575B2 (en) 2006-09-29 2008-10-28 Texas Christian University Method of manufacturing semiconductor nanowires
JP2008130877A (ja) 2006-11-22 2008-06-05 Sharp Corp 窒化物半導体発光素子の製造方法
US8426224B2 (en) 2006-12-18 2013-04-23 The Regents Of The University Of California Nanowire array-based light emitting diodes and lasers
US20080191317A1 (en) 2007-02-13 2008-08-14 International Business Machines Corporation Self-aligned epitaxial growth of semiconductor nanowires
JP2010525557A (ja) 2007-03-28 2010-07-22 クナノ アーベー ナノワイヤ回路構造物
JP2009010012A (ja) 2007-06-26 2009-01-15 Panasonic Electric Works Co Ltd 半導体発光素子、その製造方法及び発光装置
KR100904588B1 (ko) 2007-07-05 2009-06-25 삼성전자주식회사 코어/쉘 형태의 나노와이어를 제조하는 방법, 그에 의해제조된 나노와이어 및 이를 포함하는 나노와이어 소자
US7714317B2 (en) 2007-08-30 2010-05-11 Brookhaven Science Associates, Llc Assembly of ordered carbon shells on semiconducting nanomaterials
KR101541560B1 (ko) 2007-10-26 2015-08-03 큐나노 에이비 이종 재료상의 나노와이어 성장
US8273983B2 (en) 2007-12-21 2012-09-25 Hewlett-Packard Development Company, L.P. Photonic device and method of making same using nanowires
US8435676B2 (en) 2008-01-09 2013-05-07 Nanotek Instruments, Inc. Mixed nano-filament electrode materials for lithium ion batteries
US7871653B2 (en) 2008-01-30 2011-01-18 Ocean Duke Corporation Double-stack shrimp tray
US8129763B2 (en) * 2008-02-07 2012-03-06 International Business Machines Corporation Metal-oxide-semiconductor device including a multiple-layer energy filter
JP5386747B2 (ja) 2008-02-21 2014-01-15 公益財団法人神奈川科学技術アカデミー 半導体基板、半導体素子、発光素子及び電子素子
KR101445877B1 (ko) 2008-03-24 2014-09-29 삼성전자주식회사 산화아연 나노와이어의 제조방법
US7781780B2 (en) 2008-03-31 2010-08-24 Bridgelux, Inc. Light emitting diodes with smooth surface for reflective electrode
TW200952184A (en) 2008-06-03 2009-12-16 Univ Nat Taiwan Structure of mixed type heterojunction thin film solar cells and its manufacturing method
WO2010014032A1 (en) 2008-07-07 2010-02-04 Glo Ab A nanostructured LED
US8735797B2 (en) 2009-12-08 2014-05-27 Zena Technologies, Inc. Nanowire photo-detector grown on a back-side illuminated image sensor
WO2010056064A2 (ko) 2008-11-13 2010-05-20 주식회사 엘지화학 리튬 이차전지용 비수 전해액 및 이를 구비한 리튬 이차전지
KR101071906B1 (ko) 2008-11-14 2011-10-11 한국과학기술원 단결정 게르마늄코발트 나노와이어, 게르마늄코발트 나노와이어 구조체, 및 이들의 제조방법
JP5453045B2 (ja) 2008-11-26 2014-03-26 株式会社日立製作所 グラフェン層が成長された基板およびそれを用いた電子・光集積回路装置
CN101504961B (zh) 2008-12-16 2010-08-11 华中科技大学 面发射多色发光二极管及其制造方法
US8389387B2 (en) 2009-01-06 2013-03-05 Brookhaven Science Associates, Llc Segmented nanowires displaying locally controllable properties
KR101650310B1 (ko) 2009-01-16 2016-08-24 삼성전자주식회사 도광부재 및 이를 구비하는 제전유닛, 화상형성장치, 화상독취장치
FR2941688B1 (fr) 2009-01-30 2011-04-01 Commissariat Energie Atomique Procede de formation de nano-fils
WO2010087853A1 (en) 2009-01-30 2010-08-05 Hewlett-Packard Development Company Photovoltaic structure and solar cell and method of fabrication employing hidden electrode
KR100995394B1 (ko) 2009-02-18 2010-11-19 한국과학기술원 박막 태양전지의 박막 형성장치
WO2010096035A1 (en) 2009-02-23 2010-08-26 Nanosys, Inc. Nanostructured catalyst supports
US20120135158A1 (en) 2009-05-26 2012-05-31 Sharp Kabushiki Kaisha Methods and systems for electric field deposition of nanowires and other devices
US9162896B2 (en) 2009-05-31 2015-10-20 College Of William And Mary Method for making polymer composites containing graphene sheets
JP5299105B2 (ja) 2009-06-16 2013-09-25 ソニー株式会社 二酸化バナジウムナノワイヤとその製造方法、及び二酸化バナジウムナノワイヤを用いたナノワイヤデバイス
CN101931507B (zh) 2009-06-18 2012-09-05 华为技术有限公司 码本生成方法、数据传输方法及装置
US8409366B2 (en) 2009-06-23 2013-04-02 Oki Data Corporation Separation method of nitride semiconductor layer, semiconductor device, manufacturing method thereof, semiconductor wafer, and manufacturing method thereof
WO2011016616A2 (ko) 2009-08-03 2011-02-10 인제대학교 산학협력단 신규한 구조의 탄소계 나노복합체 및 이의 제조방법
US8507797B2 (en) 2009-08-07 2013-08-13 Guardian Industries Corp. Large area deposition and doping of graphene, and products including the same
US10164135B2 (en) 2009-08-07 2018-12-25 Guardian Glass, LLC Electronic device including graphene-based layer(s), and/or method or making the same
JP2011057474A (ja) 2009-09-07 2011-03-24 Univ Of Tokyo 半導体基板、半導体基板の製造方法、半導体成長用基板、半導体成長用基板の製造方法、半導体素子、発光素子、表示パネル、電子素子、太陽電池素子及び電子機器
US20110081500A1 (en) * 2009-10-06 2011-04-07 Tokyo Electron Limited Method of providing stable and adhesive interface between fluorine-based low-k material and metal barrier layer
WO2011048808A1 (ja) 2009-10-20 2011-04-28 パナソニック株式会社 発光ダイオード素子およびその製造方法
JP4718652B2 (ja) 2009-10-21 2011-07-06 パナソニック株式会社 太陽電池およびその製造方法
KR20110057989A (ko) 2009-11-25 2011-06-01 삼성전자주식회사 그래핀과 나노구조체의 복합 구조체 및 그 제조방법
CN101710567A (zh) 2009-11-27 2010-05-19 晶能光电（江西）有限公司 具有复合碳基衬底的氮化镓基半导体器件及其制造方法
KR101736972B1 (ko) 2009-12-01 2017-05-19 삼성전자주식회사 그라펜 및 무기물의 적층 구조체 및 이를 구비한 전기소자
US9306099B2 (en) 2009-12-01 2016-04-05 Samsung Electronics Co., Ltd. Material including graphene and an inorganic material and method of manufacturing the material
WO2011067893A1 (ja) 2009-12-04 2011-06-09 パナソニック株式会社 基板およびその製造方法
WO2011081440A2 (ko) 2009-12-30 2011-07-07 성균관대학교산학협력단 그래핀 필름의 롤투롤 도핑 방법 및 도핑된 그래핀 필름
US8212236B2 (en) 2010-01-19 2012-07-03 Eastman Kodak Company II-VI core-shell semiconductor nanowires
WO2011090863A1 (en) 2010-01-19 2011-07-28 Eastman Kodak Company Ii-vi core-shell semiconductor nanowires
US8377729B2 (en) 2010-01-19 2013-02-19 Eastman Kodak Company Forming II-VI core-shell semiconductor nanowires
US20110240099A1 (en) 2010-03-30 2011-10-06 Ellinger Carolyn R Photovoltaic nanowire device
TWI440074B (zh) 2010-04-02 2014-06-01 Univ Nat Chiao Tung 一種在三族氮化物磊晶過程中降低缺陷產生的方法
EP2557597A4 (en) 2010-04-07 2014-11-26 Shimadzu Corp RADIATION DETECTOR AND METHOD FOR MANUFACTURING SAME
BR112012030016B8 (pt) 2010-05-24 2021-05-18 Siluria Technologies Inc processo para preparar etileno a partir de metano e método para preparar um produto a jusante de etileno
JP4949540B2 (ja) * 2010-06-07 2012-06-13 パナソニック株式会社 太陽電池及びその製造法
KR20130136906A (ko) 2010-06-18 2013-12-13 글로 에이비 나노와이어 ｌｅｄ 구조와 이를 제조하기 위한 방법
KR101781552B1 (ko) 2010-06-21 2017-09-27 삼성전자주식회사 보론 및 질소로 치환된 그라핀 및 제조방법과, 이를 구비한 트랜지스터
KR20130138657A (ko) 2010-06-24 2013-12-19 글로 에이비 배향된 나노와이어 성장을 위해 버퍼 층을 갖는 기판
WO2012021460A2 (en) 2010-08-07 2012-02-16 Michael Eugene Young Device components with surface-embedded additives and related manufacturing methods
CN102376817A (zh) 2010-08-11 2012-03-14 王浩 一种半导体光电器件的制备方法
US9478699B2 (en) 2010-08-26 2016-10-25 The Ohio State University Nanoscale emitters with polarization grading
WO2012029381A1 (ja) 2010-09-01 2012-03-08 シャープ株式会社 発光素子およびその製造方法、発光装置の製造方法、照明装置、バックライト、表示装置、並びにダイオード
KR20130093115A (ko) 2010-09-01 2013-08-21 샤프 가부시키가이샤 발광 소자 및 그 제조 방법, 발광 장치의 제조 방법, 조명 장치, 백라이트, 표시 장치 및 다이오드
KR101636915B1 (ko) 2010-09-03 2016-07-07 삼성전자주식회사 그래핀 또는 탄소나노튜브를 이용한 반도체 화합물 구조체 및 그 제조방법과, 반도체 화합물 구조체를 포함하는 반도체 소자
KR101691906B1 (ko) 2010-09-14 2017-01-02 삼성전자주식회사 Ⅲ족 질화물 나노로드 발광 소자 제조방법
FR2975532B1 (fr) 2011-05-18 2013-05-10 Commissariat Energie Atomique Connexion electrique en serie de nanofils emetteurs de lumiere
US8901536B2 (en) 2010-09-21 2014-12-02 The United States Of America, As Represented By The Secretary Of The Navy Transistor having graphene base
KR101802374B1 (ko) 2010-10-05 2017-11-29 삼성전자주식회사 도핑된 그래핀 함유 투명전극, 그의 제조방법, 및 이를 구비하는 표시소자와 태양전지
KR101217209B1 (ko) 2010-10-07 2012-12-31 서울대학교산학협력단 발광소자 및 그 제조방법
US8321961B2 (en) 2010-10-07 2012-11-27 International Business Machines Corporation Production scale fabrication method for high resolution AFM tips
KR101142545B1 (ko) 2010-10-25 2012-05-08 서울대학교산학협력단 태양전지 및 그 제조 방법
JP6069209B2 (ja) 2010-11-12 2017-02-01 ジェンティウム ソシエタ ア レスポンサビリタ リミタータ 移植片対宿主病（ｇｖｈｄ）の予防および／または治療に使用するためのデフィブロタイド
US20120141799A1 (en) 2010-12-03 2012-06-07 Francis Kub Film on Graphene on a Substrate and Method and Devices Therefor
KR20120065792A (ko) 2010-12-13 2012-06-21 삼성전자주식회사 나노 센서 및 그의 제조 방법
GB201021112D0 (en) * 2010-12-13 2011-01-26 Ntnu Technology Transfer As Nanowires
KR20120083084A (ko) 2011-01-17 2012-07-25 삼성엘이디 주식회사 나노 로드 발광 소자 및 그 제조 방법
KR101227600B1 (ko) 2011-02-11 2013-01-29 서울대학교산학협력단 그래핀-나노와이어 하이브리드 구조체에 기반한 광센서 및 이의 제조방법
US8591990B2 (en) 2011-03-25 2013-11-26 GM Global Technology Operations LLC Microfiber supported metal silicide nanowires
JP2012230969A (ja) 2011-04-25 2012-11-22 Sumitomo Electric Ind Ltd ＧａＮ系半導体デバイスの製造方法
US9713650B2 (en) 2011-05-06 2017-07-25 The Research Foundation For The State University Of New York Magnetic graphene-like nanoparticles or graphitic nano- or microparticles and method of production and uses thereof
US9564579B2 (en) 2011-05-27 2017-02-07 University Of North Texas Graphene magnetic tunnel junction spin filters and methods of making
JP2012250868A (ja) 2011-06-01 2012-12-20 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物層の成長方法およびｉｉｉ族窒化物基板
WO2012167282A1 (en) 2011-06-02 2012-12-06 Brown University High-efficiency silicon-compatible photodetectors based on ge quantumdots and ge/si hetero-nanowires
KR101305705B1 (ko) 2011-07-12 2013-09-09 엘지이노텍 주식회사 터치 패널 및 전극 제조 방법
US20130020623A1 (en) 2011-07-18 2013-01-24 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for single gate non-volatile memory device
CN102254969B (zh) 2011-08-17 2012-11-14 中国科学院苏州纳米技术与纳米仿生研究所 基于纳米柱阵列的光电器件及其制作方法
KR101217216B1 (ko) 2011-08-31 2012-12-31 서울대학교산학협력단 전자 소자 및 그 제조 방법
WO2013052541A2 (en) 2011-10-04 2013-04-11 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona Acting For And On Behalf Of Arizona State University Quantum dots, rods, wires, sheets, and ribbons, and uses thereof
US8440350B1 (en) 2011-11-10 2013-05-14 GM Global Technology Operations LLC Lithium-ion battery electrodes with shape-memory-alloy current collecting substrates
US20130158322A1 (en) 2011-11-29 2013-06-20 Siluria Technologies, Inc. Polymer templated nanowire catalysts
KR20130069035A (ko) 2011-12-16 2013-06-26 삼성전자주식회사 그래핀상의 하이브리드 나노구조체 형성 방법
JP5795527B2 (ja) * 2011-12-20 2015-10-14 日本電信電話株式会社 ナノワイヤの作製方法
GB201200355D0 (en) * 2012-01-10 2012-02-22 Norwegian Univ Sci & Tech Ntnu Nanowires
EP2815423B1 (en) 2012-02-14 2017-05-24 Hexagem AB Gallium nitride nanowire based electronics
TW201344749A (zh) 2012-04-23 2013-11-01 Nanocrystal Asia Inc 以塡膠燒結方式製造選擇性成長遮罩之方法
US20130311363A1 (en) 2012-05-15 2013-11-21 Jonathan E. Ramaci Dynamically re-programmable transaction card
US20140014171A1 (en) 2012-06-15 2014-01-16 Purdue Research Foundation High optical transparent two-dimensional electronic conducting system and process for generating same
GB201211038D0 (en) 2012-06-21 2012-08-01 Norwegian Univ Sci & Tech Ntnu Solar cells
US9401452B2 (en) 2012-09-14 2016-07-26 Palo Alto Research Center Incorporated P-side layers for short wavelength light emitters
FR2997558B1 (fr) * 2012-10-26 2015-12-18 Aledia Dispositif opto-electrique et son procede de fabrication
EP2922891A1 (en) 2012-11-26 2015-09-30 Massachusetts Institute of Technology Nanowire-modified graphene and methods of making and using same
JP5876408B2 (ja) 2012-12-14 2016-03-02 日本電信電話株式会社 ナノワイヤの作製方法
CN103050498B (zh) 2012-12-28 2015-08-26 中山大学 一种微纳米线阵列结构紫外雪崩光电探测器及其制备方法
GB201311101D0 (en) 2013-06-21 2013-08-07 Norwegian Univ Sci & Tech Ntnu Semiconducting Films
GB2517186A (en) * 2013-08-14 2015-02-18 Norwegian University Of Science And Technology Radial P-N junction nanowire solar cells
KR101517551B1 (ko) 2013-11-14 2015-05-06 포항공과대학교 산학협력단 발광소자의 제조방법 및 그에 의해 제조된 발광소자
CN103903973B (zh) 2014-03-05 2017-03-29 复旦大学 利用旋涂液态金属种子层在石墨烯上生长高k介质的方法
KR102198694B1 (ko) 2014-07-11 2021-01-06 삼성전자주식회사 반도체 발광소자 및 반도체 발광소자 제조방법
US10692977B2 (en) 2015-06-18 2020-06-23 Nanoco Technologies Ltd. Heterostructures and electronic devices derived therefrom
US9577176B1 (en) 2015-06-18 2017-02-21 Raytheon Bbn Technologies Corp. Josephson junction readout for graphene-based single photon detector
BR112018000603A2 (pt) * 2015-07-13 2018-09-11 Crayonano As fotodetetores e diodos emitindo luz com forma de nanofios/nanopirâmides
AU2016292850B2 (en) * 2015-07-13 2019-05-16 Crayonano As Nanowires or nanopyramids grown on graphitic substrate
KR20180133436A (ko) 2016-05-04 2018-12-14 글로 에이비 상이한 색상의 led를 포함하는 일체형 다색 직시형 디스플레이와 이의 제조 방법

Also Published As

Publication number Publication date
EA201890238A1 (ru) 2018-08-31
AU2016302692B2 (en) 2019-04-18
US11450528B2 (en) 2022-09-20
CA2993884A1 (en) 2017-02-09
CN108156828A (zh) 2018-06-12
EP3329509A1 (en) 2018-06-06
WO2017021380A1 (en) 2017-02-09
EP3544046A1 (en) 2019-09-25
US10714337B2 (en) 2020-07-14
TWI711072B (zh) 2020-11-21
JP2018529610A (ja) 2018-10-11
AU2016302692A1 (en) 2018-02-22
US20200006051A1 (en) 2020-01-02
JP7009358B2 (ja) 2022-01-25
US20180226242A1 (en) 2018-08-09
AU2019204449A1 (en) 2019-07-11
TW201737314A (zh) 2017-10-16
BR112018001815A2 (pt) 2018-09-18

Similar Documents

Publication Publication Date Title
US11450528B2 (en) Process for growing nanowires or nanopyramids on graphitic substrates
US11264536B2 (en) Nanowires or nanopyramids grown on a graphene substrate
US9444007B2 (en) Nanopyramid sized opto-electronic structure and method for manufacturing of same
US20220262978A1 (en) Nanowire device
US20220352398A1 (en) Composition of matter

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal