KR20180052143A - 양면냉각형 파워모듈 - Google Patents
양면냉각형 파워모듈 Download PDFInfo
- Publication number
- KR20180052143A KR20180052143A KR1020160148687A KR20160148687A KR20180052143A KR 20180052143 A KR20180052143 A KR 20180052143A KR 1020160148687 A KR1020160148687 A KR 1020160148687A KR 20160148687 A KR20160148687 A KR 20160148687A KR 20180052143 A KR20180052143 A KR 20180052143A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- lead
- power module
- conductive layer
- power
- Prior art date
Links
- 238000001816 cooling Methods 0.000 title claims abstract description 19
- 239000004065 semiconductor Substances 0.000 claims abstract description 52
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 238000000926 separation method Methods 0.000 claims abstract description 6
- 229910000679 solder Inorganic materials 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 14
- 239000010949 copper Substances 0.000 claims description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 4
- 229910010293 ceramic material Inorganic materials 0.000 claims description 3
- 238000007747 plating Methods 0.000 claims description 3
- 239000003989 dielectric material Substances 0.000 claims description 2
- 125000006850 spacer group Chemical group 0.000 description 9
- 238000005476 soldering Methods 0.000 description 8
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 230000000149 penetrating effect Effects 0.000 description 2
- 239000003566 sealing material Substances 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000008393 encapsulating agent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
- H01L23/4334—Auxiliary members in encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
- H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/15—Ceramic or glass substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3731—Ceramic materials or glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3737—Organic materials with or without a thermoconductive filler
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4871—Bases, plates or heatsinks
- H01L21/4882—Assembly of heatsink parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/2902—Disposition
- H01L2224/29021—Disposition the layer connector being disposed in a recess of the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3512—Cracking
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Ceramic Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
본 발명에 의한 양면냉각형 파워모듈은, 상부기판과 하부기판 사이에 반도체칩이 설치된 양면냉각형 파워모듈로서, 상기 상부기판과 상기 반도체칩 사이에 설치된 제1파워리드, 상기 상부기판과 상기 반도체칩 사이에 설치되되 상기 제1파워리드와 이격되어 설치된 시그널리드, 상기 하부기판과 상기 반도체칩 사이에 설치된 제2파워리드 및 상기 제1파워리드 및 상기 시그널리드와 상기 반도체칩 사이에 설치되고, 두께 방향으로 관통 형성된 제1홀을 통해 상기 제1파워리드와 상기 반도체칩을 연결시키며, 두께 방향으로 관통 형성된 제2홀을 통해 상기 시그널리드와 상기 반도체칩을 연결시키는 분리판을 포함한다.
Description
본 발명은 양면냉각형 파워모듈에 관한 것으로, 보다 상세하게는 상, 하부기판 사이에 반도체칩이 설치되어 있는 양면냉각형 파워모듈에 관한 것이다.
HPCU(인버터)는 친환경차(하이브리드/전기 자동차)의 구동에 사용되는 부품으로 주목을 받고 있다. 파워모듈은 HPCU를 구성하는 요소 중 가장 많은 원가를 차지하고 있어 고출력화, 소형화 및 원가절감을 위한 많은 기술개발이 이루어지고 있다.
도 1에 도시된 바와 같이, 양면냉각형 파워모듈은 상부기판(10) 및 하부기판(20) 사이에 IGBT 및 다이오드로 구성된 반도체칩(30)을 배치하고, 반도체칩(30)에서 발생하는 열을 두 기판의 외부에 설치된 냉각기(미도시)로 냉각시키는 구조를 가진다. 이러한 구조를 통해 파워모듈의 크기를 감소시키고, 냉각 효율을 향상시킬 수 있다.
그러나 종래에는 반도체칩(30)에 작동 신호를 송수신하는 와이어(80)를 설치하는 공간을 확보하기 위해 필연적으로 스페이서(40)를 설치하였는데, 스페이서(40)와 상, 하부 기판(10, 20) 사이의 열팽창율 차이를 최소화시키면서 열전도율을 높게 유지하기 위해서는 Al-SiC, Cu-Mo 등 고가의 재질을 사용해야 하기 때문에 파워모듈의 원가가 상승하게 된다.
따라서 종래에는 스페이서(40)의 재질을 구리(Cu)로 변경하여 가격을 감소시키고 있지만, 구리(Cu)와 반도체칩(30) 사이의 열팽창율이 크게 차이나기 때문에 열응력에 의한 파손 등 내구성이 감소되는 문제가 있었다.
또한, 반도체칩(30)과 시그널리드(70) 사이를 와이어(80)로 접합하는 공정이 필요하기 때문에, 하부기판(10)과 반도체칩(30)을 솔더재(S)로 접합시키는 첫 번째 솔더링 공정, 반도체칩(30)에 와이어(80)를 접합시키는 본딩 공정, 반도체칩(30)과 스페이서(40), 상부기판(10)을 솔더재를 이용하여 접합시키는 두 번째 솔더링 공정 등 3단계의 공정이 필요하여 생산성이 저하되는 문제가 있었다.
따라서, 저렴하고 간단하게 생산 가능하면서도 열응력에 의한 문제가 발생하지 않고, 스페이서를 삭제할 수 있는 새로운 구조의 파워모듈의 필요성이 제기되고 있다.
상기의 배경기술로서 설명된 사항들은 본 발명의 배경에 대한 이해 증진을 위한 것일 뿐, 이 기술분야에서 통상의 지식을 가진자에게 이미 알려진 종래기술에 해당함을 인정하는 것으로 받아들여져서는 안 될 것이다.
본 발명은 이러한 문제점을 해결하기 위해 안출된 것으로, 본 발명의 목적은, 스페이서를 삭제하고 파워모듈의 크기를 더욱 소형화시키면서, 제조 공정을 단순화시킬 수 있는 새로운 구조의 양면냉각형 파워모듈을 제공하는 데 있다.
위 목적을 달성하기 위하여 본 발명의 일 실시예에 따른 양면냉각형 파워모듈은, 상부기판과 하부기판 사이에 반도체칩이 설치된 양면냉각형 파워모듈로서, 상기 상부기판과 상기 반도체칩 사이에 설치된 제1파워리드, 상기 상부기판과 상기 반도체칩 사이에 설치되되 상기 제1파워리드와 이격되어 설치된 시그널리드, 상기 하부기판과 상기 반도체칩 사이에 설치된 제2파워리드 및 상기 제1파워리드 및 상기 시그널리드와 상기 반도체칩 사이에 설치되고, 두께 방향으로 관통 형성된 제1홀을 통해 상기 제1파워리드와 상기 반도체칩을 연결시키며, 두께 방향으로 관통 형성된 제2홀을 통해 상기 시그널리드와 상기 반도체칩을 연결시키는 분리판을 포함한다.
상기 분리판에 형성되어 있는 제2홀의 내측면에는 도체 재질의 도전층이 형성되어 있는 것을 특징으로 한다.
상기 도전층은, 구리 도금층인 것을 특징으로 한다.
상기 도전층은, 두께가 1~10㎛인 것을 특징으로 한다.
상기 도전층은, 상기 제2홀의 내측면에서 상기 분리판의 상면으로 연장 형성되어 있는 것을 특징으로 한다.
상기 분리판에 형성되어 있는 제2홀의 하부에는 솔더재가 충진되어 상기 도전층과 상기 반도체칩을 연결시키는 것을 특징으로 한다.
상기 분리판에 형성되어 있는 제1홀에는 솔더재가 충진되어 상기 파워리드와 상기 반도체칩을 연결시키는 것을 특징으로 한다.
상기 분리판의 두께는 50~200㎛인 것을 특징으로 한다.
상기 분리판은, 유전체 재질 또는 세라믹 재질로 형성되는 것을 특징으로 한다.
본 발명에 의한 양면냉각형 파워모듈에 따르면 다음과 같은 효과가 있다.
첫째, 스페이서를 삭제하여 파워모듈의 원가를 절감하면서 크기를 소형화시킬 수 있다.
둘째, 조립 공정을 단순화하여 파워모듈의 생산성을 향상시킬 수 있다.
셋째, 솔더링 접합부를 최소화하여 파워모듈의 전체 내구성을 향상시킬 수 있다.
넷째, 열팽창율 차이를 최소화하여 열 내구성을 향상시킬 수 있다.
도 1은 종래의 양면냉각형 파워모듈의 단면 형상을 나타낸 도면,
도 2는 본 발명의 일 실시예에 따른 양면냉각형 파워모듈의 단면 형상을 나타낸 도면,
도 3은 도 2의 V1 부분을 확대한 단면 형상을 나타낸 도면,
도 4는 도 2의 V2 부분을 확대한 단면 형상을 나타낸 도면,
도 5는 본 발명의 일 실시예에 따른 양면냉각형 파워모듈의 적층 조립 과정을 나타낸 도면이다.
도 2는 본 발명의 일 실시예에 따른 양면냉각형 파워모듈의 단면 형상을 나타낸 도면,
도 3은 도 2의 V1 부분을 확대한 단면 형상을 나타낸 도면,
도 4는 도 2의 V2 부분을 확대한 단면 형상을 나타낸 도면,
도 5는 본 발명의 일 실시예에 따른 양면냉각형 파워모듈의 적층 조립 과정을 나타낸 도면이다.
여기서 사용되는 전문용어는 단지 특정 실시예를 언급하기 위한 것이며, 본 발명을 한정하는 것을 의도하지 않는다. 여기서 사용되는 단수 형태들은 문구들이 이와 명백히 반대의 의미를 나타내지 않는 한 복수 형태들도 포함한다. 명세서에서 사용되는 "포함하는"의 의미는 특정 특성, 영역, 정수, 단계, 동작, 요소 및/또는 성분을 구체화하며, 다른 특정 특성, 영역, 정수, 단계, 동작, 요소, 성분 및/또는 군의 존재나 부가를 제외시키는 것은 아니다.
다르게 정의하지는 않았지만, 여기에 사용되는 기술용어 및 과학용어를 포함하는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 일반적으로 이해하는 의미와 동일한 의미를 가진다. 보통 사용되는 사전에 정의된 용어들은 관련기술문헌과 현재 개시된 내용에 부합하는 의미를 가지는 것으로 추가 해석되고, 정의되지 않는 한 이상적이거나 매우 공식적인 의미로 해석되지 않는다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 의한 양면냉각형 파워모듈에 대하여 설명하기로 한다.
도 2 및 5에 도시된 바와 같이, 본 발명에 따른 양면냉각형 파워모듈은 상부기층(110) 및 상부금속층(120)으로 구성된 상부기판(100)과, 하부기층(210) 및 하부금속층(220)으로 구성된 하부기판(200)의 사이에 반도체칩(300)이 설치되어 구성된다.
상부기층(110)의 하단에는 반도체칩(300)에 연결되어 고압 전류를 송수신하는 제1파워리드(600)와, 반도체칩(300)에 연결되어 작동 신호를 송수신하는 시그널리드(700)가 각각 설치되는데, 제1파워리드(600)와 시그널리드(700)는 서로 이격되어 통전되지 않도록 설치되어야 한다. 한편 하부기층(210)의 상단에는 반도체칩(300)에 연결되어 고압 전류를 송수신하는 제2파워리드(500)가 설치된다.
반도체칩(300)은 상술한 제1파워리드(600), 제2파워리드(500) 및 시그널리드(700)와 각각 연결되어야 하는데, 제2파워리드(500)와 연결되는 솔더링 구조는 종래의 양면냉각형 파워모듈과 유사하므로 여기에서는 더 자세한 설명을 생략한다.
본 발명의 가장 큰 특징은 종래의 스페이서 및 와이어가 생략되어 보다 소형화된 양면냉각형 파워모듈을 제공하는 것이다.
이를 위해, 제1파워리드(600) 및 시그널리드(700)와 반도체칩(300)의 사이에 분리판(400)을 설치하였다. 분리판(400)은 종래의 스페이서와 같은 위치에 설치되지만, 약 1mm 정도의 두께를 나타내는 스페이서보다 얇은 50~200㎛ 정도의 두께를 가진다.
분리판(400)은 관통홀을 형성시키기 용이한 PCB 등의 유기소재나, 절연 및 열특성이 개선된 유무기 복합소재 또는 LTCC 등의 세라믹 재질로 형성되는 것이 바람직하다. 분리판(400)의 두께가 50㎛보다 얇으면 절연 성능을 확보하기 어렵고, 200㎛를 초과하면 후술할 제1홀(430)을 통한 솔더링이 어려워지게 된다.
분리판(400)의 본체인 프레임(410)에는 제1홀(430) 및 제2홀(420)이 형성되는데, 제1홀(430)을 통해 반도체칩(300)과 제1파워리드(600)가 연결되고, 제2홀(420)을 통해 반도체칩(300)과 시그널리드(700)가 연결된다.
도 3 및 도 5에 도시된 바와 같이, 제1홀(430)은 반도체칩(300)의 본체(310) 상에 형성되어 있는 파워패드(330)의 형상과 대응되는 형태로 형성되고, 솔더재(S)가 투입되어 파워패드(330)와 제1파워리드(600)를 전기적, 열적으로 연결하게 된다.
제1홀(430)은 복수 개의 파워패드(330)를 동시에 제1파워리드(600)에 연결시키는 하나의 홀로 형성될 수도 있고, 각각의 파워패드(330)마다 하나씩 복수 개의 홀로 형성될 수도 있을 것이다.
도 4 및 도 5에 도시된 바와 같이, 제2홀(420)은 분리판(400)의 프레임(410) 상에 형성되는데, 각각의 제2홀(420)은 반도체칩(300)의 본체(310) 상에 형성되어 있는 각각의 시그널패드(320)와 대응되는 위치에 하나씩 형성된다.
종래에는 시그널패드(320)와 시그널리드(700) 사이를 와이어를 이용해 접합시켰지만, 본 발명에서는 시그널패드(320)와 시그널리드(700)를 상하 방향으로 배치한 후, 이를 제2홀(420)을 통해 결합시키는 것이다.
제2홀(420)의 크기는 특별히 한정하지 않지만, 시그널패드(320)의 크기에 따라 100~300㎛ 정도의 직경을 갖도록 형성될 수 있을 것이다.
제2홀(420)의 내측면에는 도체 재질의 도전층(421)이 형성되어 있다. 도전층(421)은 시그널패드(320)와 시그널리드(700) 사이를 전기적으로 연결시키기 위한 구성으로서, 두께 1~10㎛의 구리 재질의 도금층으로 형성된다.
도전층(421)의 두께가 1㎛ 미만이면 시그널패드(320)와 시그널리드(700) 사이의 연결이 불안정할 수 있고, 도전층(421)의 두께가 10㎛를 초과하면 프레임(410)과의 열팽창율 차이에 의해 발생하는 응력이 파워모듈의 파손을 유발할 수 있다.
도전층(421)은 제2홀(420)의 내측면분 아니라, 제2홀(420)의 상단에서 분리판(400)의 프레임(410) 상면까지 연장 형성되는 것이 바람직하다. 즉, 제2홀(420)의 상단부 주변에 도전층(421)을 형성시켜, 도전층(421)과 시그널리드(700) 사이의 접촉을 선접촉에서 면접촉으로 변환하는 것이다. 이를 통해, 도전층(421)과 시그널리드(700) 사이의 접촉 상태를 효과적으로 유지시킬 수 있다.
도전층(421)과 같은 박막 대신 제2홀(420)을 구리로 채워넣는 방법을 사용할 경우에는, 분리판(400)과 구리의 열팽창율 차이에 의해 주변 구성의 결합이 해제되거나, 크랙이 발생하는 등의 문제가 발생할 수 있다.
제2홀(420)의 하단에는 솔더재(S)가 충진되어 도전층(421)과 반도체칩(300)의 시그널패드(320) 사이의 접촉을 유지하게 된다. 솔더재(S)는 제2홀(420) 내부를 전부 채울수도 있지만, 제2홀(420)의 하부에만 채워져 시그널패드(320)와 도전층(421) 사이의 간격을 채울 수도 있다. 이에 따라, 최소한의 솔더재(S)만으로도 도전층(421)과 시그널패드(320) 사이를 연결시킬 수 있을 것이다.
이하에서는 도 2, 도 4 및 도 5를 기초로 본 발명의 조립 과정에 대해 설명한다.
본 발명은 하부기판(200), 제2파워리드(500), 반도체칩(300), 분리판(400), 제1파워리드(600) 및 시그널리드(700), 상부기판(100)을 차례로 적층하여 구성된다. 다만, 도 5에는 상부기판(100)이 생략되어 있다.
이렇게 각 부품을 적층시킬 때, 제2파워리드(500)와 반도체칩(300)의 사이, 반도체칩(300)과 제1파워리드(600)의 사이에는 미리 솔더재(S)를 투입하고, 제2홀(420)의 내부에는 솔더볼(B)을 투입해 둔다. 이때 솔더볼(B)은 통상적인 솔더재(S)를 구체 형상으로 가공한 것이다.
이후 상부기판(100) 및 하부기판(200)을 가압하면서 가열하면, 솔더재(S) 및 솔더볼(B)이 용융되면서 각 구성들을 결합시키게 된다.
이렇게 한 번의 적층과 한 번의 가열, 즉 솔더링 공정만이 필요하므로, 종래의 두 번의 적층과 두 번의 솔더링 및 한 번의 와이어 접합이 필요한 공정에 비해 소요 시간이 크게 감소되어 생산성을 향상시킬 수 있는 것이다.
솔더링 공정 이후에는 일체형으로 제작되어 있는 제1파워리드(600)와 시그널리드(700)를 절단하여 서로 통전되지 않도록 하고, 봉지재로 상, 하부 기판 사이의 구성들을 감쌈으로써 파워모듈의 제조가 완료된다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변경된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10: 상부기판
20: 하부기판
30: 반도체칩 40: 스페이서
50, 60: 파워리드 70: 시그널리드
80: 와이어 90: 봉지재
100: 상부기판 110: 상부기층
120: 상부금속층 200: 하부기판
210: 하부기층 220: 하부금속층
300: 반도체칩 310: 본체
320: 시그널패드 330: 파워패드
400: 분리판 410: 프레임
420: 제1홀 421: 도전층
430: 제2홀 500: 제1파워리드
600: 제2파워리드 700: 시그널리드
900: 봉지재 T: 열전도재
B: 솔더볼 S: 솔더재
30: 반도체칩 40: 스페이서
50, 60: 파워리드 70: 시그널리드
80: 와이어 90: 봉지재
100: 상부기판 110: 상부기층
120: 상부금속층 200: 하부기판
210: 하부기층 220: 하부금속층
300: 반도체칩 310: 본체
320: 시그널패드 330: 파워패드
400: 분리판 410: 프레임
420: 제1홀 421: 도전층
430: 제2홀 500: 제1파워리드
600: 제2파워리드 700: 시그널리드
900: 봉지재 T: 열전도재
B: 솔더볼 S: 솔더재
Claims (9)
- 상부기판과 하부기판 사이에 반도체칩이 설치된 양면냉각형 파워모듈로서,
상기 상부기판과 상기 반도체칩 사이에 설치된 제1파워리드;
상기 상부기판과 상기 반도체칩 사이에 설치되되 상기 제1파워리드와 이격되어 설치된 시그널리드;
상기 하부기판과 상기 반도체칩 사이에 설치된 제2파워리드; 및
상기 제1파워리드 및 상기 시그널리드와 상기 반도체칩 사이에 설치되고, 두께 방향으로 관통 형성된 제1홀을 통해 상기 제1파워리드와 상기 반도체칩을 연결시키며, 두께 방향으로 관통 형성된 제2홀을 통해 상기 시그널리드와 상기 반도체칩을 연결시키는 분리판;을 포함하는, 양면냉각형 파워모듈.
- 청구항 1에 있어서,
상기 분리판에 형성되어 있는 제2홀의 내측면에는 도체 재질의 도전층이 형성되어 있는 것을 특징으로 하는, 양면냉각형 파워모듈.
- 청구항 2에 있어서,
상기 도전층은, 구리 도금층인 것을 특징으로 하는, 양면냉각형 파워모듈.
- 청구항 3에 있어서,
상기 도전층은, 두께가 1~10㎛인 것을 특징으로 하는, 양면냉각형 파워모듈.
- 청구항 2에 있어서,
상기 도전층은, 상기 제2홀의 내측면에서 상기 분리판의 상면으로 연장 형성되어 있는 것을 특징으로 하는, 양면냉각형 파워모듈.
- 청구항 2에 있어서,
상기 분리판에 형성되어 있는 제2홀의 하부에는 솔더재가 충진되어 상기 도전층과 상기 반도체칩을 연결시키는 것을 특징으로 하는, 양면냉각형 파워모듈.
- 청구항 1에 있어서,
상기 분리판에 형성되어 있는 제1홀에는 솔더재가 충진되어 상기 파워리드와 상기 반도체칩을 연결시키는 것을 특징으로 하는, 양면냉각형 파워모듈.
- 청구항 1에 있어서,
상기 분리판의 두께는 100~200㎛인 것을 특징으로 하는, 양면냉각형 파워모듈.
- 청구항 1에 있어서,
상기 분리판은, 유전체 재질 또는 세라믹 재질로 형성되는 것을 특징으로 하는, 양면냉각형 파워모듈.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160148687A KR101905995B1 (ko) | 2016-11-09 | 2016-11-09 | 양면냉각형 파워모듈 |
US15/599,688 US9922911B1 (en) | 2016-11-09 | 2017-05-19 | Power module with double-sided cooling |
DE102017209770.1A DE102017209770B4 (de) | 2016-11-09 | 2017-06-09 | Leistungsmodul mit doppelseitiger Kühlung |
CN201710438265.3A CN108074888B (zh) | 2016-11-09 | 2017-06-12 | 具有双面冷却的电源模块 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160148687A KR101905995B1 (ko) | 2016-11-09 | 2016-11-09 | 양면냉각형 파워모듈 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20180052143A true KR20180052143A (ko) | 2018-05-18 |
KR101905995B1 KR101905995B1 (ko) | 2018-10-10 |
Family
ID=61598580
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020160148687A KR101905995B1 (ko) | 2016-11-09 | 2016-11-09 | 양면냉각형 파워모듈 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9922911B1 (ko) |
KR (1) | KR101905995B1 (ko) |
CN (1) | CN108074888B (ko) |
DE (1) | DE102017209770B4 (ko) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102260662B1 (ko) * | 2019-12-12 | 2021-06-04 | 한국전자기술연구원 | 체결형 스페이서를 이용한 양면냉각모듈패키지 및 그의 제조방법 |
KR20210073328A (ko) * | 2019-12-10 | 2021-06-18 | 현대모비스 주식회사 | 양면 냉각 파워 모듈 및 이의 제조방법 |
KR20210129483A (ko) | 2020-04-20 | 2021-10-28 | 현대자동차주식회사 | 솔더링 구조, 이를 갖는 파워 모듈 및 파워 모듈의 제조 방법 |
KR20220014720A (ko) | 2020-07-29 | 2022-02-07 | 현대자동차주식회사 | 파워 모듈 및 게이트 보드의 통합 구조 |
KR20220017759A (ko) | 2020-08-05 | 2022-02-14 | 현대자동차주식회사 | 솔더링 구조 및 이를 갖는 파워 모듈 |
KR20220017739A (ko) | 2020-08-05 | 2022-02-14 | 현대자동차주식회사 | 파워 모듈 |
KR20220026868A (ko) | 2020-08-26 | 2022-03-07 | 현대자동차주식회사 | 파워 모듈 |
KR20230168515A (ko) | 2022-06-07 | 2023-12-14 | 현대자동차주식회사 | 파워 모듈 |
KR20230172344A (ko) | 2022-06-15 | 2023-12-22 | 현대자동차주식회사 | 파워 모듈 및 이를 이용한 모터 구동 시스템 |
KR20240003596A (ko) | 2022-07-01 | 2024-01-09 | 현대자동차주식회사 | 파워 모듈 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102391008B1 (ko) * | 2017-08-08 | 2022-04-26 | 현대자동차주식회사 | 파워 모듈 및 그 파워 모듈을 포함하는 전력 변환 시스템 |
KR102564459B1 (ko) * | 2019-05-09 | 2023-08-07 | 현대자동차주식회사 | 양면 냉각 파워모듈의 스페이서 구조 및 그 제조 방법 |
KR20210146808A (ko) * | 2020-05-27 | 2021-12-06 | 주식회사 아모센스 | 파워모듈 |
US11343943B1 (en) | 2020-11-23 | 2022-05-24 | Abb Schweiz Ag | Heat dissipation for power switches |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006237429A (ja) * | 2005-02-28 | 2006-09-07 | Okutekku:Kk | 半導体装置、電極用部材および電極用部材の製造方法 |
US20090246910A1 (en) * | 2008-03-25 | 2009-10-01 | Fuji Electric Device Technology Co., Ltd. | Semiconductor device manufacturing method |
JP2012028700A (ja) * | 2010-07-27 | 2012-02-09 | Denso Corp | 半導体装置 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7145254B2 (en) * | 2001-07-26 | 2006-12-05 | Denso Corporation | Transfer-molded power device and method for manufacturing transfer-molded power device |
JP2004111431A (ja) | 2002-09-13 | 2004-04-08 | Yaskawa Electric Corp | パワーモジュールとその製造方法 |
US7262444B2 (en) | 2005-08-17 | 2007-08-28 | General Electric Company | Power semiconductor packaging method and structure |
US7564128B2 (en) | 2007-11-08 | 2009-07-21 | Delphi Technologies, Inc. | Fully testable surface mount die package configured for two-sided cooling |
JP4586087B2 (ja) * | 2008-06-30 | 2010-11-24 | 株式会社日立製作所 | パワー半導体モジュール |
US8063440B2 (en) * | 2009-05-28 | 2011-11-22 | GM Global Technology Operations LLC | Power electronics power module with imbedded gate circuitry |
JP5581043B2 (ja) * | 2009-11-24 | 2014-08-27 | イビデン株式会社 | 半導体装置及びその製造方法 |
JP5556487B2 (ja) * | 2010-08-05 | 2014-07-23 | 株式会社デンソー | 半導体装置 |
US8654541B2 (en) * | 2011-03-24 | 2014-02-18 | Toyota Motor Engineering & Manufacturing North America, Inc. | Three-dimensional power electronics packages |
US9041183B2 (en) * | 2011-07-19 | 2015-05-26 | Ut-Battelle, Llc | Power module packaging with double sided planar interconnection and heat exchangers |
CN103311193B (zh) * | 2012-03-06 | 2016-01-20 | 深圳赛意法微电子有限公司 | 半导体功率模块封装结构及其制备方法 |
CN102664177B (zh) * | 2012-05-16 | 2014-10-29 | 中国科学院电工研究所 | 一种双面冷却的功率半导体模块 |
KR101434039B1 (ko) | 2012-10-30 | 2014-08-25 | 삼성전기주식회사 | 전력 반도체 모듈 및 전력 반도체 제조 방법 |
US9337163B2 (en) | 2012-11-13 | 2016-05-10 | General Electric Company | Low profile surface mount package with isolated tab |
US8872328B2 (en) * | 2012-12-19 | 2014-10-28 | General Electric Company | Integrated power module package |
KR101459857B1 (ko) * | 2012-12-27 | 2014-11-07 | 현대자동차주식회사 | 히트싱크 일체형 양면 냉각 파워모듈 |
US9275926B2 (en) * | 2013-05-03 | 2016-03-01 | Infineon Technologies Ag | Power module with cooling structure on bonding substrate for cooling an attached semiconductor chip |
CN105264658A (zh) | 2013-10-29 | 2016-01-20 | 富士电机株式会社 | 半导体模块 |
JP2015225918A (ja) | 2014-05-27 | 2015-12-14 | 大学共同利用機関法人 高エネルギー加速器研究機構 | 半導体モジュールおよび半導体スイッチ |
KR101755769B1 (ko) * | 2014-10-29 | 2017-07-07 | 현대자동차주식회사 | 양면 냉각 파워 모듈 및 이의 제조 방법 |
-
2016
- 2016-11-09 KR KR1020160148687A patent/KR101905995B1/ko active IP Right Grant
-
2017
- 2017-05-19 US US15/599,688 patent/US9922911B1/en active Active
- 2017-06-09 DE DE102017209770.1A patent/DE102017209770B4/de active Active
- 2017-06-12 CN CN201710438265.3A patent/CN108074888B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006237429A (ja) * | 2005-02-28 | 2006-09-07 | Okutekku:Kk | 半導体装置、電極用部材および電極用部材の製造方法 |
US20090246910A1 (en) * | 2008-03-25 | 2009-10-01 | Fuji Electric Device Technology Co., Ltd. | Semiconductor device manufacturing method |
JP2012028700A (ja) * | 2010-07-27 | 2012-02-09 | Denso Corp | 半導体装置 |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210073328A (ko) * | 2019-12-10 | 2021-06-18 | 현대모비스 주식회사 | 양면 냉각 파워 모듈 및 이의 제조방법 |
KR102260662B1 (ko) * | 2019-12-12 | 2021-06-04 | 한국전자기술연구원 | 체결형 스페이서를 이용한 양면냉각모듈패키지 및 그의 제조방법 |
US11756915B2 (en) | 2020-04-20 | 2023-09-12 | Huyndai Motor Company | Method and structure to control the solder thickness for double sided cooling power module |
KR20210129483A (ko) | 2020-04-20 | 2021-10-28 | 현대자동차주식회사 | 솔더링 구조, 이를 갖는 파워 모듈 및 파워 모듈의 제조 방법 |
KR20220014720A (ko) | 2020-07-29 | 2022-02-07 | 현대자동차주식회사 | 파워 모듈 및 게이트 보드의 통합 구조 |
KR20220017759A (ko) | 2020-08-05 | 2022-02-14 | 현대자동차주식회사 | 솔더링 구조 및 이를 갖는 파워 모듈 |
KR20220017739A (ko) | 2020-08-05 | 2022-02-14 | 현대자동차주식회사 | 파워 모듈 |
US11862537B2 (en) | 2020-08-05 | 2024-01-02 | Hyundai Motor Company | Soldering structure with groove portion and power module comprising the same |
KR20220026868A (ko) | 2020-08-26 | 2022-03-07 | 현대자동차주식회사 | 파워 모듈 |
US11721613B2 (en) | 2020-08-26 | 2023-08-08 | Hyundai Motor Company | Power module |
KR20230168515A (ko) | 2022-06-07 | 2023-12-14 | 현대자동차주식회사 | 파워 모듈 |
KR20230172344A (ko) | 2022-06-15 | 2023-12-22 | 현대자동차주식회사 | 파워 모듈 및 이를 이용한 모터 구동 시스템 |
US12028006B2 (en) | 2022-06-15 | 2024-07-02 | Hyundai Motor Company | Power module and motor drive system using the same |
KR20240003596A (ko) | 2022-07-01 | 2024-01-09 | 현대자동차주식회사 | 파워 모듈 |
Also Published As
Publication number | Publication date |
---|---|
CN108074888B (zh) | 2023-03-10 |
US9922911B1 (en) | 2018-03-20 |
KR101905995B1 (ko) | 2018-10-10 |
DE102017209770A1 (de) | 2018-05-09 |
CN108074888A (zh) | 2018-05-25 |
DE102017209770B4 (de) | 2023-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101905995B1 (ko) | 양면냉각형 파워모듈 | |
JP4613077B2 (ja) | 半導体装置、電極用部材および電極用部材の製造方法 | |
KR101836658B1 (ko) | 파워 모듈 및 그 제조 방법 | |
CN104170086B (zh) | 半导体装置及半导体装置的制造方法 | |
EP3157053B1 (en) | Power module | |
JP2007311441A (ja) | パワー半導体モジュール | |
KR20140113473A (ko) | 전력 오버레이 구조 및 그 제조 방법 | |
CN108735692B (zh) | 半导体装置 | |
KR20180030298A (ko) | 복합재 스페이서 및 이를 적용한 양면냉각 파워모듈 | |
CN110998827A (zh) | 具有至少一个功率半导体的功率模块 | |
WO2013171946A1 (ja) | 半導体装置の製造方法および半導体装置 | |
KR101786343B1 (ko) | 양면냉각형 파워모듈 | |
CN104392985A (zh) | 包括衬底的多芯片器件 | |
JP2021521628A (ja) | パワーモジュール、及びパワーモジュールを製造する方法 | |
WO2011083703A1 (ja) | Ledモジュール装置及びその製造方法 | |
CN102710102A (zh) | 一种液冷的igbt变流装置和制造方法 | |
JP2009070934A (ja) | パワー半導体モジュール及びその製法 | |
JP5619232B2 (ja) | 半導体装置および電極用部材の製造方法 | |
JP5485833B2 (ja) | 半導体装置、電極用部材および電極用部材の製造方法 | |
JP2012238737A (ja) | 半導体モジュール及びその製造方法 | |
KR102684858B1 (ko) | 열방출 포스트 접합 반도체 패키지 및 이의 제조방법 | |
WO2023032462A1 (ja) | 半導体装置およびその製造方法 | |
KR101897304B1 (ko) | 파워 모듈 | |
US12027439B2 (en) | Vehicle power module | |
US11217571B2 (en) | Power module and method for manufacturing power module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |