JP2015225918A - 半導体モジュールおよび半導体スイッチ - Google Patents

半導体モジュールおよび半導体スイッチ Download PDF

Info

Publication number
JP2015225918A
JP2015225918A JP2014109072A JP2014109072A JP2015225918A JP 2015225918 A JP2015225918 A JP 2015225918A JP 2014109072 A JP2014109072 A JP 2014109072A JP 2014109072 A JP2014109072 A JP 2014109072A JP 2015225918 A JP2015225918 A JP 2015225918A
Authority
JP
Japan
Prior art keywords
semiconductor
wiring
wiring board
semiconductor element
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014109072A
Other languages
English (en)
Inventor
勝也 岡村
Katsuya Okamura
勝也 岡村
健 高山
Takeshi Takayama
健 高山
正芳 和気
Masayoshi Wake
正芳 和気
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
High Energy Accelerator Research Organization
Original Assignee
High Energy Accelerator Research Organization
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by High Energy Accelerator Research Organization filed Critical High Energy Accelerator Research Organization
Priority to JP2014109072A priority Critical patent/JP2015225918A/ja
Publication of JP2015225918A publication Critical patent/JP2015225918A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】放熱性能を従来よりも向上させた半導体モジュールを提供する。
【解決手段】ドレイン面側熱拡散部材４１は、半導体素子のドレイン電極に電気的に接続された導体ブロック４１ａを有する。ゲート・ソース面側熱拡散部材４２は、半導体素子のソース電極に電気的に接続された導体ブロック４２ａと、導体ブロック４２ａから絶縁され且つ半導体素子のゲート電極に電気的に接続された導体ピン４２ｂと、を有する。半導体素子の一方の面側に配置された配線基板２０は、ドレイン面側熱拡散部材４１の導体ブロック４１ａに電気的に接続されたドレイン配線２２を有する。半導体素子の他方の面側に配置された配線基板６０は、ゲート・ソース面側熱拡散部材４２の導体ブロック４２ａに接続された中間配線６２と、導体ピン４２ｂに接続されたゲート配線６３とを有する。
【選択図】図２

Description

開示の技術は、半導体モジュールおよび半導体スイッチに関する。
パワートランジスタ等のパワーデバイスは、高圧および大電流にて駆動されるパワースイッチやインバータなどの用途に好適に用いられる。パワーデバイスは、通常大量の熱を発生させることから、パワーデバイスから発せられた熱を効率的に外部に放出させることが重要である。
パワーデバイスの放熱性を高めるための技術として、複数のパワーデバイスの上面側と下面側に接触する両面ヒートシンクを備えたパワー半導体パッケージが知られている。
特開２０１３−５８７３３号公報 特開２００１−１５６２２５号公報 特開２０１２−３３８６４号公報
次世代パワーデバイスの材料として炭化ケイ素（ＳｉＣ）が注目されている。ＳｉＣは従来のシリコン（Ｓｉ）に比べて高耐圧、低損失で素子の消費電力を低減することが可能である。また、ＳｉＣは、Ｓｉに比べてバンドギャップ幅が広く、絶縁破壊に至る電界強度が約１０倍程度大きいという特徴を持つ。また、ＳｉＣはバンド幅が広いので熱によって励起されるキャリヤが少なく、高温動作が可能である。また、ＳｉＣによれば、絶縁破壊電界強度が高いことから耐圧部を薄型化できるためオン抵抗を低減できる。ＳｉＣデバイスは、以上のような利点を有することから、モジュールの小型化や電力損失の低減に寄与できるものと期待されている。
ＳｉＣデバイスを製造する上での最大の問題は、欠陥である。ＳｉＣウェーハの欠陥が形成された部分に作り込んだＳｉＣデバイスは、欠陥のない部分に作り込んだＳｉＣデバイスよりも不良品になる確率が高い。このため、欠陥の数が多いＳｉＣウェーハを用いてＳｉＣデバイスを製造すると歩留まりが低下してしまう。ＳｉＣデバイスの電流容量を大きくするには、デバイス１個当たりの面積を大きくする必要がある。しかしながら、欠陥数の多いＳｉＣウェーハ上で面積の大きなデバイスを製造すれば、より面積の小さなデバイスを製造するよりも、デバイス内に欠陥が存在する可能性は高くなり、歩留まりは低下してしまう。このような事情から現状ＳｉＣデバイスのサイズは、Ｓｉデバイスと比較して小さい。これにより、ＳｉＣデバイスにおける面積あたりの発熱量は、Ｓｉデバイスと比較して大きくなり易く、デバイスパッケージの放熱性を従来のＳｉデバイスにおけるパッケージよりも向上させることが望ましい。
本発明は、上記した点に鑑みてなされたものであり、放熱性能を従来よりも向上させた半導体モジュールを提供することを目的とする。
本発明に係る半導体モジュールは、第１の面に第１の電極を有し、前記第１の面とは反対側の第２の面に第２の電極および制御電極を有し、前記制御電極に供給される制御信号に応じて前記第１の電極と前記第２の電極との間を導通させる半導体素子と、前記半導体素子の前記第１の面に接合され、前記第１の電極に電気的に接続された導体部分を有する第１の熱拡散部材と、前記半導体素子の前記第２の面に接合され、前記第２の電極に電気的に接続された第１の導体部分および前記第１の導体部分から絶縁され且つ前記制御電極に電気的に接続された第２の導体部分を有する第２の熱拡散部材と、前記第１の熱拡散部材の前記半導体素子との接合面とは反対側の面に接合された少なくとも１層の配線基板であって、前記第１の熱拡散部材の前記導体部分に電気的に接続された第１の配線を含む第１の配線パターンを備えた第１の配線基板と、前記第２の熱拡散部材の前記半導体素子との接合面とは反対側の面に接合された少なくとも１層の配線基板であって、前記第２の熱拡散部材の前記第１の導体部分に電気的に接続された第２の配線および前記第２の熱拡散部材の前記第２の導体部分に電気的に接続された第３の配線を含む第２の配線パターンを備えた第２の配線基板と、を含む。
また、本発明に係る半導体スイッチは、前記半導体モジュールを複数備え、当該複数の半導体モジュールをヒートシンクを間に挟んで積層するとともに、当該複数の半導体モジュールの各々の前記半導体素子を直列接続して構成された直列ユニットを含む。
本発明によれば、放熱性能を従来よりも向上させた半導体モジュールを提供することができる。
本発明の実施形態に係る半導体モジュールの等価回路図である。 本発明の実施形態に係る半導体モジュール１０の構成を示す断面図である。 図２における３Ａ−３Ａ線に沿った断面を矢印Ａの方向から眺めた平面図である。 図２における３Ｂ−３Ｂ線に沿った断面を矢印Ｂの方向から眺めた平面図である。 本発明の実施形態に係る半導体素子の下面側に配置される２つの配線基板の貼り合わせ前の状態を示す斜視図である。 本発明の実施形態に係る半導体素子の下面側に配置される２つの配線基板の貼り合わせ後の状態を示す斜視図である。 本発明の実施形態に係る半導体素子の上面側に配置される２つの配線基板の貼り合わせ前の状態を示す斜視図である。 本発明の実施形態に係る半導体素子の上面側に配置される２つの配線基板の貼り合わせ後の状態を示す斜視図である。 本発明の実施形態に係る半導体素子Ｑの構成を示す斜視図である。 本発明の実施形態に係る半導体素子、ドレイン面側熱拡散部材４１およびゲート・ソース面側熱拡散部材を示す斜視図である。 本発明の実施形態に係るゲート・ソース面側熱拡散部材の構成を示す平面図である。 図８Ａにおける８Ｂ−８Ｂ線に沿った断面図である。 本発明の実施形態に係る半導体素子、ゲート・ソース面側熱拡散部材および配線パターンの相互間の接続状態を示す断面図である。 本発明の実施形態に係る半導体モジュールの外観を示す斜視図である。 本発明の実施形態に係る半導体モジュールにおける放熱経路を示す断面図である。 本発明の実施形態に係る半導体モジュールに流れる電流の方向を示す断面図である。 本発明の実施形態に係る半導体モジュールをインバータとして使用する場合における構成例を示す平面図である。 本発明の実施形態に係る半導体モジュールのドレイン端子およびソース端子を図１２における矢印Ｘの方向からみた側面図である。 本発明の実施形態に係る半導体モジュールの構成を示す断面図である。 複数の半導体モジュールを含んで構成される本発明の実施形態に係る半導体スイッチの構成を示す図である。 複数の半導体モジュール１０を含んで構成される本発明の実施形態に係る半導体スイッチの構成を示す図である。 本実施形態に係る半導体スイッチの等価回路図である。
以下、開示の技術の実施形態の一例を図面を参照しつつ説明する。なお、各図面において同一または等価な構成要素および部分には同一の参照符号を付与している。
[第１の実施形態]
図１は、本発明の第１の実施形態に係る半導体モジュール１０の等価回路図である。半導体モジュール１０は、４つの半導体素子Ｑ１１、Ｑ１２、Ｑ２１およびＱ２２を含んで構成されている。なお、以降において、４つの半導体素子Ｑ１１、Ｑ１２、Ｑ２１およびＱ２２を区別しない場合またはこれらを総称する場合には、半導体素子Ｑと表記する。
本実施形態において、各半導体素子Ｑは、大電流容量かつ高耐圧のＮチャネル型の電界効果トランジスタ（FET：Field Effect Transistor）である。しかしながら、これに限定されるものではなく、各半導体素子Ｑは、ＩＧＢＴやバイポーラトランジスタ等の他のデバイスであってもよい。また、半導体素子ＱとしてＳｉＣデバイスを使用することを想定しているが、これに限定されるものではなく、Ｓｉ、Ｇｅ、ＧａＮ等の他の材料からなる半導体デバイスを使用することも可能である。
半導体モジュール１０において、半導体素子Ｑ１１とＱ１２とが並列に接続され、半導体素子Ｑ２１とＱ２２とが並列に接続されている。半導体素子Ｑ１１およびＱ１２からなるペアは、半導体素子Ｑ２１およびＱ２２からなるペアと直列接続されている。すなわち、半導体モジュール１０において、複数の半導体素子Ｑは、所謂２ｉｎ１構成とされている。複数の半導体素子を並列接続したペア同士を直列することで、単一の半導体素子同士を直列接続した場合と比較して電流容量を増大させることが可能である。
半導体素子Ｑ１１およびＱ１２のゲートは、ゲート端子Ｇ１に接続されている。半導体素子Ｑ１１およびＱ１２のドレインは、ドレイン端子Ｄ１に接続されている。半導体素子Ｑ１１およびＱ１２のソースは、中間端子Ｃ、制御信号基準端子ＳＧ１および半導体素子Ｑ２１およびＱ２２のドレインに接続されている。半導体素子Ｑ１１およびＱ１２は、制御信号基準端子ＳＧ１およびゲート端子Ｇ１を介して外部から供給される制御信号に応じて互いに同じタイミングでオンオフする。
半導体素子Ｑ２１およびＱ２２のゲートは、ゲート端子Ｇ２に接続されている。半導体素子Ｑ２１およびＱ２２のソースは、ソース端子Ｓ２に接続されるとともに制御信号基準端子ＳＧ２に接続されている。半導体素子Ｑ２１およびＱ２２は、制御信号基準端子ＳＧ２およびゲート端子Ｇ２を介して外部から供給される制御信号に応じて互いに同じタイミングでオンオフする。
半導体モジュール１０を例えば、インバータ用途で使用する場合には、複数の半導体モジュール１０を用いる。複数の半導体モジュール１０の各ドレイン端子Ｄ１を電源の正極に接続し、各ソース端子Ｓ２を電源の負極に接続し、各中間端子Ｃを負荷に接続する。そして、各半導体モジュール１０において半導体素子Ｑ１１およびＱ１２からなるペアと、半導体素子Ｑ２１およびＱ２２からなるペアを互いに異なるタイミングでオンオフさせる。
一方、半導体モジュール１０を半導体スイッチとして使用する場合には、ドレイン端子Ｄ１を電流経路の高圧側に接続し、ソース端子Ｓ２を電流経路の低圧側に接続し、半導体素子Ｑ１１およびＱ１２からなるペアと、半導体素子Ｑ２１およびＱ２２からなるペアを同時にオンオフさせる。
図２は、半導体モジュール１０の構成を示す断面図である。図３Ａは、図２における３Ａ−３Ａ線に沿った断面を矢印Ａの方向から眺めた平面図である。図３Ｂは、図２における３Ｂ−３Ｂ線に沿った断面を矢印Ｂの方向から眺めた平面図である。
半導体モジュール１０において、各半導体素子Ｑの上面および下面には、導体を含んで構成されるドレイン面側熱拡散部材４１またはゲート・ソース面側熱拡散部材４２が接合されている。具体的には、図２に示すように、半導体素子Ｑ１１の下面（ドレイン面Ｐ２）にドレイン面側熱拡散部材４１が接合され、上面（ゲート・ソース面Ｐ２）にゲート・ソース面側熱拡散部材４２が接合されている。また、半導体素子Ｑ２１の下面（ゲート・ソース面Ｐ１）にゲート・ソース面側熱拡散部材４２が接合され、上面（ドレイン面Ｐ２）にドレイン面側熱拡散部材４１が接合されている。半導体素子Ｑ１２およびＱ２２は、図２には示されていないが、図３Ａおよび図３Ｂから明らかなように、半導体素子Ｑ１２の下面（ドレイン面Ｐ２）にドレイン面側熱拡散部材４１が接合され、上面（ゲート・ソース面Ｐ１）にゲート・ソース面側熱拡散部材４２が接合されている。半導体素子Ｑ２２の下面（ゲート・ソース面Ｐ１）にゲート・ソース面側熱拡散部材４２が接合され、上面（ドレイン面Ｐ２）にドレイン面側熱拡散部材４１が接合されている。
半導体素子Ｑの下面に接合されたドレイン面側熱拡散部材４１またはゲート・ソース面側熱拡散部材４２の、半導体素子Ｑとの接合面とは反対側の面は、配線基板２０に接合されている。配線基板２０は、絶縁基板２１と、絶縁基板２１の表裏に形成された配線を含んで構成されている。絶縁基板２１の半導体素子Ｑ側の面には、ドレイン配線２２、ソース配線２３およびゲート配線２４が設けられている。絶縁基板２１の半導体素子Ｑ側の面とは反対側の面にはスルーホール２５を介してソース配線２３と電気的に接続された裏面配線２６が設けられている。
配線基板２０の裏面配線２６は、配線基板３０に接合されている。配線基板３０は、絶縁基板３１と、絶縁基板３１の表裏に形成された配線を含んで構成されている。絶縁基板３１の半導体素子Ｑ側の面には、ソース配線３２が設けられ、ソース配線３２は裏面配線２６に接続されている。絶縁基板３１の半導体素子Ｑ側の面とは反対側の面には半導体モジュール１０のいずれの端子にも電気的に接続されていないダミー配線３３が設けられている。
一方、半導体素子Ｑの上面に接合されたドレイン面側熱拡散部材４１またはゲート・ソース面側熱拡散部材４２の、半導体素子Ｑとの接合面とは反対側の面は、配線基板６０に接合されている。配線基板６０は、絶縁基板６１と、絶縁基板６１の表裏に形成された配線を含んで構成されている。絶縁基板６１の半導体素子Ｑ側の面には、中間配線６２およびゲート配線６３が設けられている。絶縁基板６１の半導体素子Ｑ側の面とは反対側の面には半導体モジュール１０のいずれの端子にも電気的に接続されていないダミー配線６４が設けられている。
配線基板６０のダミー配線６４は、配線基板７０に接合されている。配線基板７０は、絶縁基板７１と、絶縁基板７１の表裏に形成された配線を含んで構成されている。絶縁基板７１の半導体素子Ｑ側の面には、半導体モジュール１０のいずれの端子にも電気的に接続されていないダミー配線７２が設けられている。絶縁基板７１の半導体素子Ｑ側の面とは反対側の面には半導体モジュール１０のいずれの端子にも電気的に接続されていないダミー配線７３が設けられている。
このように、半導体モジュール１０において、各半導体素子Ｑの上面側および下面側には、それぞれ、２層構成の配線基板が設けられている。各半導体素子Ｑの下面側に配置されたドレイン配線２２、ソース配線２３、裏面配線２６およびソース配線３２と、各半導体素子Ｑの上面側に配置された中間配線６２とが平行に対向するように、配線基板２０、３０、６０および７０は、互いに平行に配置されている。
各半導体素子Ｑを間に挟んで対向配置された配線基板２０と配線基板６０との間には、各半導体素子Ｑの外周を囲む環状の枠体８０が設けられている。配線基板２０、６０および枠体８０によって画定される空間には、高熱伝導性および高絶縁性を兼ね備えた固体粒子８１を含有するゲル状の絶縁樹脂８２が充填されている。すなわち、各半導体素子Ｑは、固体粒子８１を含有するゲル状の絶縁樹脂８２の内部に埋設されている。固体粒子８１として例えばダイアモンドパウダーを好適に用いることができる。固体粒子８１は、粒径が異なる少なくとも２種類の粒子の混合物であることが好ましい。固体粒子８１が異なる複数の粒径を含むことで、絶縁樹脂８２内に分散される固体粒子８１同士の隙間を小さくすることができ、固体粒子８１の含有率を高くすることができる。これにより、固体粒子８１同士の接触面積が増加するので、各半導体素子Ｑから発せられた熱を効率的に外部に放出させることができる。
以下に、各半導体素子Ｑの下面側に設けられた配線基板２０および３０の構成について説明する。図４Ａは、配線基板２０と配線基板３０の貼り合わせ前の状態を示す斜視図、図４Ｂは、配線基板２０と配線基板３０の貼り合わせ後の状態を示す斜視図である。
図３Ａ、図４Ａおよび図４Ｂに示すように、配線基板２０は、セラミック等の絶縁体からなる絶縁基板２１を有する。絶縁基板２１の表面（半導体素子Ｑ側の面）には、銅などの導電率および熱伝導率の比較的高い導体によって構成されるドレイン配線２２、ソース配線２３およびゲート配線２４が形成されている。ドレイン配線２２を配線基板２０の外部に引き出すことによりドレイン端子Ｄ１が形成されている。すなわちドレイン端子Ｄ１は、ドレイン配線２２と一体的に形成されている。また、ゲート配線２４を配線基板２０の外部に引き出すことによりゲート端子Ｇ２が形成されている。すなわち、ゲート端子Ｇ２は、ゲート配線２４と一体的に形成されている。本実施形態において、ゲート端子Ｇ２の引き出し方向は、ドレイン端子Ｄ１の引き出し方向とは反対方向となるように構成されている。ソース配線２３は、図２に示すように、絶縁基板２１に設けられたスルーホール２５を介して絶縁基板２１の裏面（半導体素子Ｑ側とは反対側の面）に形成された裏面配線２６に接続されている。裏面配線２６は、絶縁基板２１の表面側に設けられたドレイン配線２２、ソース配線２３およびゲート配線２４と同じ導体によって構成されており、絶縁基板２１の裏面の略全体を覆うように設けられている。絶縁基板２１の表面および裏面の各配線を構成する導体は、絶縁基板２１の表裏で略同じ厚さおよび略同じ面積となるように構成されている。これにより、絶縁基板２１と、各配線を構成する導体との間の熱膨張係数差による絶縁基板２１の反りを抑制することができる。
一方、配線基板３０は、図４Ａに示すように、セラミック等の絶縁体からなる絶縁基板３１を有する。絶縁基板３１の表面（半導体素子Ｑ側の面）には、銅などの導電率および熱伝導率の比較的高い導体によって構成され、当該表面の略全体を覆うソース配線３２が形成されている。ソース配線３２を配線基板３０の外部に引き出すことによりソース端子Ｓ２および制御信号基準端子ＳＧ２が形成されている。すなわち、ソース端子Ｓ２および制御信号基準端子ＳＧ２は、ソース配線３２と一体的に形成されている。本実施形態において、ソース端子Ｓ２は、図３Ａに示すように、半導体素子Ｑ２１の搭載位置に対応する位置および半導体素子Ｑ２２の搭載位置に対応する位置の２箇所から引き出されている。
絶縁基板３１の裏面（半導体素子Ｑ側とは反対側の面）には、半導体モジュール１０のいずれの端子にも電気的に接続されないダミー配線３３（図２参照）が形成されている。ダミー配線３３は、絶縁基板３１の表面側に設けられたソース配線３２と同じ導体によって構成されており、絶縁基板３１の裏面の略全体を覆うように設けられている。絶縁基板３１の表面および裏面の各配線を構成する導体は、絶縁基板３１の表裏で略同じ厚さおよび略同じ面積となるように構成されている。これにより、絶縁基板３１と、各配線を構成する導体との間の熱膨張係数差による絶縁基板３１の反りを抑制することができる。
また、各半導体素子Ｑから近い側に配置された配線基板２０における導体の厚さは、各半導体素子Ｑから遠い側に配置された配線基板３０における導体の厚さよりも厚くなっている。このように、発熱源である半導体素子Ｑから近い側に配置された配線基板２０の導体を、半導体素子Ｑから遠い側に配置された配線基板３０の導体よりも厚くすることで、放熱経路の上流側での熱拡散が促進され、放熱性が向上する。
図４Ａおよび図４Ｂに示すように、配線基板２０と配線基板３０は、配線基板２０の裏面配線２６と配線基板３０のソース配線３２とが接するように貼り合わせられる。図４Ｂに示すように、配線基板２０と配線基板３０とを貼り合わせたときに、ドレイン端子Ｄ１と２つのソース端子Ｓ２の各々とが平行となるように、これらの端子は互いに同じ方向に引き出されている。また、ゲート端子Ｇ２と制御信号基準端子ＧＳ２とが平行となるように、これらの端子は互いに同じ方向に引き出されている。
以下に、各半導体素子Ｑの上面側に設けられた配線基板６０および７０の構成について説明する。図５Ａは、配線基板６０と配線基板７０の貼り合わせ前の状態を示す斜視図、図５Ｂは、配線基板６０と配線基板７０の貼り合わせ後の状態を示す斜視図である。
半導体素子Ｑ側に設けられる配線基板６０は、図３Ｂ、図５Ａおよび図５Ｂに示すように、セラミック等の絶縁体からなる絶縁基板６１を有する。絶縁基板６１の表面（半導体素子Ｑ側の面）には、銅などの導電率および熱伝導率の比較的高い導体によって構成される中間配線６２およびゲート配線６３が形成されている。中間配線６２を配線基板６０の外部に引き出すことにより中間端子Ｃおよび制御信号基準端子ＳＧ１が形成されている。すなわち、中間端子Ｃおよび制御信号基準端子ＳＧ１は、中間配線６２と一体的に形成されている。本実施形態において中間端子Ｃは、引き出し方向が互いに逆方向となるように中間配線６２の異なる２箇所から引き出されている。
一方、ゲート配線６３を、絶縁基板６１の裏面（半導体素子Ｑ側とは反対側の面）を経由して配線基板６０の外部に引き出すことによりゲート端子Ｇ１が形成されている。ゲート端子Ｇ１と制御信号基準端子ＧＳ１とが平行となるように、これらの端子は互いに同じ方向に引き出されている。絶縁基板６１の裏面には、ゲート配線６３の引き出し配線の他、半導体モジュール１０のいずれの端子にも電気的に接続されないダミー配線６４（図２参照）が形成されている。ダミー配線６４は、絶縁基板６１の表面側に設けられた中間配線６２およびゲート配線６３と同じ導体によって構成されており、絶縁基板６１の裏面の略全体を覆うように設けられている。絶縁基板６１の表面および裏面の各配線を構成する導体は、絶縁基板６１の表裏で略同じ厚さおよび略同じ面積となるように構成されている。これにより、絶縁基板６１と、配線を構成する導体との間の熱膨張係数差による絶縁基板６１の反りを抑制することができる。
一方、配線基板７０は、図５Ａに示すように、セラミック等の絶縁体からなる絶縁基板７１を有する。絶縁基板７１の表面（半導体素子Ｑ側の面）には、銅などの導電率および熱伝導率の比較的高い導体によって構成され且つ半導体モジュール１０のいずれの端子にも電気的に接続されないダミー配線７２が形成されている。ダミー配線７２は、配線基板６０と配線基板７０とを貼り合せたときに、配線基板６０に設けられたゲート配線６３の引き出し配線とダミー配線７２とが接触しないように導体を切り欠いた切り欠き部７２ａを有する。
絶縁基板７１の裏面（半導体素子Ｑ側とは反対側の面）には、半導体モジュール１０のいずれの端子にも電気的に接続されないダミー配線７３が形成されている。ダミー配線７３は、絶縁基板７１の表面側に設けられたダミー配線７２と同じ導体によって構成されており、絶縁基板７１の裏面の略全体を覆うように設けられている。絶縁基板７１の表面および裏面の各配線を構成する導体は、絶縁基板７１の表裏で略同じ厚さおよび略同じ面積となるように構成されている。これにより、絶縁基板７１と、配線を構成する導体との間の熱膨張係数差による絶縁基板７１の反りを抑制することができる。
また、各半導体素子Ｑから近い側に配置された配線基板６０における導体の厚さは、半導体素子Ｑから遠い側に配置された配線基板７０における導体の厚さよりも厚くなっている。このように、発熱源である半導体素子Ｑから近い側に配置された配線基板６０の導体を、半導体素子Ｑから遠い側に配置された配線基板７０の導体よりも厚くすることで、放熱経路の上流側での熱拡散が促進され、放熱性が向上する。
図５Ａおよび図５Ｂに示すように、配線基板６０と配線基板７０は、ダミー配線６４とダミー配線７２とが接するように貼り合わせられる。
図６は、半導体素子Ｑの構成を示す斜視図である。各半導体素子Ｑは、一方の面にソース電極ＥＳおよびゲート電極ＥＧを有し、他方の面にドレイン電極ＥＤを有する。以降において、半導体素子Ｑのソース電極ＥＳおよびゲート電極ＥＧが設けられた面をゲート・ソース面Ｐ１と表記し、ドレイン電極ＥＤが設けられた面をドレイン面Ｐ２と表記する。ゲート電極ＥＧは、ゲート・ソース面Ｐ１の中央に配置され、ソース電極ＥＳは、ゲート電極ＥＧの周囲を囲み且つゲート・ソース面Ｐ１の略全域に延在するように設けられている。ドレイン電極ＥＤは、ドレイン面Ｐ２の略全域に延在するように設けられている。
図７は、半導体素子Ｑ１１、半導体素子Ｑ１１のドレイン面Ｐ２に接合されたドレイン面側熱拡散部材４１、半導体素子Ｑ１１のゲート・ソース面Ｐ１に接合されたゲート・ソース面側熱拡散部材４２を示す斜視図である。図８Ａは、ゲート・ソース面側熱拡散部材４２の構成を示す平面図、図８Ｂは、図８Ａにおける８Ｂ−８Ｂ線に沿った断面図である。
ドレイン面側熱拡散部材４１は、導電率および熱伝導率の比較的高い銅などの導体からなる導体ブロック４１ａを含んで構成されている。半導体素子Ｑ１１のドレイン電極ＥＤは、ドレイン面側熱拡散部材４１の導体ブロック４１ａに電気的および熱的に接続されている。
ゲート・ソース面側熱拡散部材４２は、導電率および熱伝導率の比較的高い銅などの導体を含んで構成される導体ブロック４２ａと導体ピン４２ｂとを含んで構成されている。
導体ブロック４２ａの中央部には、半導体素子Ｑとの接合面と配線基板６０との接合面との間を貫通する貫通孔４２ｄが設けられている。導体ピン４２ｂは、角柱状または円柱状の形状を有する柱状体であり、貫通孔４２ｄの内部に挿入されている。導体ピン４２ｂの一方の端部は、半導体素子との接合面に表出し、他方の端部は、配線基板６０との接合面に表出している。導体ピン４２ｂと導体ブロック４２ａとの間には、絶縁樹脂４２ｃが充填されており、導体ピン４２ｂは導体ブロック４２ａから絶縁されている。半導体素子Ｑ１１のソース電極ＥＳは、ゲート・ソース面側熱拡散部材４２の導体ブロック４２ａに電気的および熱的に接続されている。半導体素子Ｑ１１のゲート電極ＥＧは、ゲート・ソース面側熱拡散部材４２の導体ピン４２ｂに電気的および熱的に接続されている。導体ブロック４２ａの配線基板６０との接合面には、配線基板６０のゲート配線６３と、導体ブロック４２ａとの接触を回避するための凹部４２ｅが設けられている。
半導体素子Ｑ１２、Ｑ２１およびＱ２２も、同様に、ドレイン面Ｐ２にドレイン面側熱拡散部材４１が接合され、ゲート・ソース面Ｐ１にゲート・ソース面側熱拡散部材４２が接合されている。
図３Ａに示すように、半導体素子Ｑ１１およびＱ１２のドレイン面Ｐ２に一方の面が接合されたドレイン面側熱拡散部材４１の他方の面は、配線基板２０のドレイン配線２２に電気的および熱的に接続されている。すなわち、半導体素子Ｑ１１およびＱ１２のドレイン電極ＥＤは、ドレイン面側熱拡散部材４１の導体ブロック４１ａを介して配線基板２０のドレイン配線２２に電気的および熱的に接続されている。
半導体素子Ｑ２１およびＱ２２のゲート・ソース面Ｐ１に一方の面が接合されたゲート・ソース面側熱拡散部材４２の他方の面は、配線基板２０のソース配線２３およびゲート配線２４に電気的および熱的に接続されている。
図９は、半導体素子Ｑ２１（Ｑ２２）、ゲート・ソース面側熱拡散部材４２、配線基板２０の相互間の接続状態を示す断面図である。半導体素子Ｑ２１（Ｑ２２）のソース電極ＥＳは、ゲート・ソース面側熱拡散部材４２の導体ブロック４２ａに電気的および熱的に接続され、ゲート電極ＥＧは、ゲート・ソース面側熱拡散部材４２の導体ピン４２ｂに電気的および熱的に接続されている。導体ブロック４２ａは、配線基板２０のソース配線２３に電気的および熱的に接続され、導体ピン４２ｂは、配線基板２０のゲート配線２４に電気的および熱的に接続されている。すなわち、半導体素子Ｑ２１（Ｑ２２）のソース電極ＥＳは、導体ブロック４２ａを介してソース配線２３に電気的および熱的に接続され、半導体素子Ｑ２１（Ｑ２２）のゲート電極ＥＧは、導体ピン４２ｂを介してゲート配線２４に電気的および熱的に接続されている。
図３Ｂに示すように、半導体素子Ｑ１１およびＱ１２のゲート・ソース面Ｐ１に一方の面が接合されたゲート・ソース面側熱拡散部材４２の他方の面は、配線基板６０の中間配線６２およびゲート配線６３に電気的および熱的に接続されている。
半導体素子Ｑ１１およびＱ１２、ゲート・ソース面側熱拡散部材４２、配線基板６０の相互間の接続状態は、図９に示したものと同様である。すなわち、半導体素子Ｑ１１およびＱ１２のソース電極ＥＳは、ゲート・ソース面側熱拡散部材４２の導体ブロック４２ａを介して配線基板６０の中間配線６２に電気的および熱的に接続され、半導体素子Ｑ１１およびＱ１２のゲート電極ＥＧは、ゲート・ソース面側熱拡散部材４２の導体ピン４２ｂを介して配線基板６０のゲート配線６３に電気的および熱的に接続されている。
半導体素子Ｑ２１およびＱ２２のドレイン面Ｐ２に一方の面が接合されたドレイン面側熱拡散部材４１の他方の面は、配線基板６０の中間配線６２に電気的および熱的に接続されている。すなわち、半導体素子Ｑ２１およびＱ２２のドレイン電極ＥＤは、ドレイン面側熱拡散部材４１の導体ブロック４１ａを介して配線基板６０の中間配線６２に電気的および熱的に接続されている。
半導体素子Ｑ１１とＱ１２とは、配線基板２０のドレイン配線２２および配線基板６０の中間配線６２によって並列接続され、半導体素子Ｑ２１とＱ２２とは、配線基板２０のソース配線２３および配線基板６０の中間配線６２によって並列接続されている。半導体素子Ｑ１１およびＱ１２のソース電極ＥＳは、半導体素子Ｑ２１およびＱ２２のドレイン電極ＥＤと、中間配線６２によって電気的に接続されている。
図３Ａおよび図３Ｂに示すように、配線基板２０（絶縁基板２１）および配線基板６０（絶縁基板６１）の外形は、略正方形とされており、半導体素子Ｑ１１、Ｑ１２、Ｑ２１およびＱ２２は、配線基板２０と配線基板６０の間で、これらの配線基板の中心点に対して点対称となるように配置されている。このように、半導体素子Ｑ１１、Ｑ１２、Ｑ２１、Ｑ２２を配線基板２０および６０の中心点に対して点対称となるように配置することで、各半導体素子Ｑを両面から押し付けるように作用する押圧力が半導体素子間で均一とすることができ、半導体モジュール１０の信頼性を向上させることができる。
図１０は、半導体モジュール１０の外観を示す斜視図である。半導体モジュール１０は、各半導体素子Ｑの上面および下面にドレイン面側熱拡散部材４１またはゲート・ソース面側熱拡散部材４２を接合したものを、配線基板２０および３０からなる積層基板と配線基板６０および７０からなる積層基板で挟むことによって形成される。
図１１は、半導体モジュール１０における放熱経路を示す断面図である。図１１において、熱の主な放出方向が矢印で示されている。図１１に示すように、半導体モジュール１０は、上面側および下面側にヒートシンク１１０を取り付けて使用することが可能である。各半導体素子Ｑから発せられた熱は、各半導体素子Ｑの上面に接合されたドレイン面側熱拡散部材４１またはゲート・ソース面側熱拡散部材４２、配線基板６０および７０を介して上面側のヒートシンク１１０に放出されるとともに、各半導体素子Ｑの下面に接合されたドレイン面側熱拡散部材４１またはゲート・ソース面側熱拡散部材４２、配線基板２０および３０を介して下面側のヒートシンク１１０に放出される。このように、本実施形態に係る半導体モジュール１０によれば、各半導体素子Ｑの上面側および下面側にそれぞれ放熱経路を有するので、片側にのみ放熱経路を有する従来のパッケージと比較して放熱性能を向上させることができる。
また、本実施形態に係る半導体モジュール１０において、各半導体素子Ｑのゲート・ソース面Ｐ１に接合されるゲート・ソース面側熱拡散部材４２は、半導体素子Ｑのゲート電極ＥＧに当接される部分に半導体素子Ｑのソース電極ＥＳに当接される導体ブロック４２ａから絶縁された導体ピン４２ｂを有する。このように、ゲート・ソース面側熱拡散部材４２にゲート接続用の導体ピン４２ｂを設けることで、各半導体素子Ｑに対するワイヤボンディングが不要となり、製造工程を簡略化することが可能となる。また、ワイヤボンディングが不要となることで、半導体素子Ｑのゲート・ソース面Ｐ１の全体を熱拡散部材４２に接合させることが可能となる。すなわち、仮にゲート電極ＥＧに対するワイヤボンディングが必要とされる場合には、半導体素子Ｑのゲート・ソース面Ｐ１のワイヤボンディング部の周囲には熱拡散部材を当接させることができなくなる。その結果、半導体素子Ｑと熱拡散部材との接合面積が制限され、放熱性が低下する。本実施形態に係る半導体モジュール１０によれば、ゲート・ソース面側熱拡散部材４２にゲート接続用の導体ピン４２ｂを設けたことにより、ゲート電極ＥＧに対するワイヤボンディングが不要となるので、半導体素子Ｑのゲート・ソース面Ｐ１の全体をゲート・ソース面側熱拡散部材４２に接合することが可能である。このように、本実施形態に係る半導体モジュールによれば、両面ヒートシンク構造を有する従来のパッケージよりも更に高い放熱性能を得ることができる。
また、本実施形態に係る半導体モジュール１０において、半導体素子Ｑの下面側において、半導体素子Ｑから近い側に配置された配線基板２０における導体の厚さは、半導体素子Ｑから遠い側に配置された配線基板３０における導体の厚さよりも厚くなっている。同様に、半導体素子Ｑの上面側において、半導体素子Ｑから近い側に配置された配線基板６０における導体の厚さは、半導体素子Ｑから遠い側に配置された配線基板７０における導体の厚さよりも厚くなっている。このように、発熱源である半導体素子Ｑから近い側に配置された配線基板２０および６０の導体を、半導体素子Ｑから遠い側に配置された配線基板３０および７０の導体よりも厚くすることで、放熱経路の上流側での熱拡散が促進され、放熱性が向上する。
図１２は、各半導体素子Ｑが制御信号に応じて導通状態となっているときの半導体モジュール１０に流れる電流Ｉの方向を示す断面図である。半導体モジュール１０は、例えば、ドレイン配線２２に接続されたドレイン端子Ｄ１に電源の正極が接続され、配線基板２０上のソース配線２３に接続されたソース端子Ｓ２に電源の負極が接続される。この場合において、各半導体素子Ｑがオン状態となると、電流Ｉは、ドレイン端子Ｄ１からドレイン配線２２に流れ、ドレイン面側熱拡散部材４１を介して半導体素子Ｑ１１およびＱ１２のドレイン電極ＥＤに入力される。電流Ｉは、半導体素子Ｑ１１およびＱ１２のソース電極ＥＳから出力され、ゲート・ソース面側熱拡散部材４２を介して配線基板６０の中間配線６２に流れる。その後、電流Ｉはドレイン面側熱拡散部材４１を介して半導体素子Ｑ２１およびＱ２２のドレイン電極ＥＤに入力され、ソース電極ＥＳから出力される。半導体素子Ｑ２１およびＱ２２から出力された電流Ｉは、配線基板２０のソース配線２３、スルーホール２５および配線基板３０のソース配線３２を介してソース端子Ｓ２から出力される。
半導体モジュール１０をインバータ用途で使用する場合、各半導体素子Ｑは高速でオンオフを繰り返すことから、電流経路上の配線インダクタンスが大きいと、オーバーシュートによる過電圧が発生する。したがって、配線インダクタンスを低減し、過電圧の発生を抑制することが好ましい。
本実施形態に係る半導体モジュール１０の構成によれば、図１２に示すように、各半導体素子Ｑの上面側を流れる電流と、各半導体素子Ｑの下面側を流れる電流とが逆方向に流れる。すなわち、半導体素子Ｑの上面側に設けられた中間配線６２に流れる電流の方向は、中間配線６２に対して対向配置されたソース配線２３および３２に流れる電流の方向とは逆方向となる。これにより、中間配線６２に流れる電流によって生じる磁場と、ソース配線２３および３２に流れる電流によって生じる磁場とが互いに打ち消し合うように作用するので、電流入力端子であるドレイン端子Ｄ１および電流出力端子であるソース端子Ｓ２からみたパッケージ内部の配線インダクタンスを低減することができる。これにより、各半導体素子Ｑを高速でオンオフさせた場合におけるオーバーシュートによる過電圧を抑制することができる。
図１３は、半導体モジュール１０をインバータとして使用する場合における構成例を示す平面図である。半導体モジュール１０をインバータとして使用する場合、負荷の構成に応じた数の半導体モジュール１０を用いる。図１３では、２つの半導体モジュール１０を使用する場合が例示されている。２つの半導体モジュール１０は、図１３に示すように面方向に並置される。直流電源（図示しない）の正極に接続されたＰ母線１２１は、各半導体モジュール１０のドレイン端子Ｄ１に接続され、直流電源の負極に接続されたＮ母線１２２は、各半導体モジュール１０のソース端子Ｓ２に接続される。ゲート端子Ｇ１、Ｇ２、制御信号基準端子ＧＳ１、ＧＳ２は、半導体モジュール１０毎に設けられたゲート基板１２３に接続される。ゲート端子Ｇ１と制御信号基準端子ＧＳ１との間、ゲート端子Ｇ２と制御信号基準端子ＧＳ２との間には、ゲート基板１２３を介して制御信号が供給され、これによって各半導体素子Ｑのオンオフが制御される。
各半導体モジュール１０の中間端子Ｃには、モータ等の負荷（図示せず）に接続された負荷線１２４および１２５が接続される。例えば、図中左側の半導体モジュール１０の中間端子ＣにはＵ相に対応する負荷線１２４が接続され、図中右側の半導体モジュール１０の中間端子ＣにはＶ相に対応する負荷線１２５が接続されている。本実施形態に係る半導体モジュール１０において、中間端子Ｃは、配線基板６０の対向する２辺から互いに逆方向に引き出されているので、負荷線１２４および１２５を、２つの半導体モジュール１０の間に集約させることができる。これにより、負荷線１２４および１２５の引き回しが容易となる。
図１４は、半導体モジュールのドレイン端子Ｄ１およびソース端子Ｓ２を図１３における矢印Ｘの方向からみた側面図である。ソース端子Ｓ２およびドレイン端子Ｄ１は、半導体モジュール１０の同じ辺から同じ方向に引き出されている。また、ソース端子Ｓ２の引き出し長さは、ドレイン端子Ｄ１の引き出し長さよりも長くなっている。更に、ドレイン端子Ｄ１およびソース端子Ｓ２は、それぞれ、配線基板２０、３０の主面と平行な引き出し方向から配線基板２０、３０の主面に対して垂直な方向上向きに曲げられている。なお、ドレイン端子Ｄ１およびソース端子Ｓ２の曲げ方向は、配線基板２０、３０の主面に対して垂直方向下向きであってもよい。また曲げ角度は、厳密に垂直でなくてもよく、配線基板２０、３０の主面に対して概略上向きまたは下向きとなっていればよい。ドレイン端子Ｄ１およびソース端子Ｓ２を、このように構成することにより、図１３に示すように、Ｐ母線１２１およびＮ母線１２２を直線的に配置することが可能であり、Ｐ母線１２１およびＮ母線１２２の引き回しが容易となる。また、Ｐ母線１２１およびＮ母線１２２を平行且つ近接させて配置することが可能である。これにより、Ｐ母線１２１に流れる電流の方向とＮ母線１２２に流れる電流の方向を逆方向とすることができ、Ｐ母線１２１に流れる電流によって生じる磁場と、Ｎ母線１２２に流れる電流によって生じる磁場とが互いに打ち消し合うように作用させることができる。これにより、ドレイン端子Ｄ１およびソース端子Ｓ２からみたＰ母線１２１およびＮ母線１２２の配線インダクタンスを低減することができ、半導体素子Ｑを高速でオンオフさせた場合におけるオーバーシュートによる過電圧を抑制することができる。
なお、本実施形態においては、４つの半導体素子Ｑ１１、Ｑ１２、Ｑ２１およびＱ２２を用いて所謂２ｉｎ１構成とする場合を例示したが、直列接続された２つの半導体素子を用いた２ｉｎ１構成としてもよい。
また、本実施形態において、各半導体素子Ｑの上面側および下面側にそれぞれ２つの配線基板を設けているが、各半導体素子Ｑの上面側および下面側に設けられる配線基板を１つとしてもよい。この場合、ソース端子Ｓ２を配線基板２０の裏面配線２６から引き出して、配線基板３０を廃止する。配線基板７０にはダミー配線７２、７３しか設けられていないので、配線基板７０を省略できる。配線基板２０の裏面配線２６からソース端子Ｓ２を引き出すよりも、配線基板２０とは別の配線基板３０からソース端子Ｓ２を引き出す方が、配線のパターニングが容易である。このため、本実施形態では、半導体素子Ｑの下面側の配線基板を２層構成としている。半導体素子Ｑの上面側の配線基板を２層構成としているのは、下面側の配線基板の構成に合わせるためである。これにより、半導体素子Ｑの上面側および下面側における放熱性能を均一することができる。
なお、半導体素子Ｑは、本発明における半導体素子および他の半導体素子の一例である。ドレイン電極ＥＤは、本発明における第１の電極の一例である。ソース電極ＥＳは本発明における第２の電極の一例である。ゲート電極ＥＧは、本発明における制御電極の一例である。ドレイン面側熱拡散部材４１は、本発明における第１の熱拡散部材の一例である。ゲート・ソース面側熱拡散部材４２は、本発明における第２の熱拡散部材の一例である。導体ブロック４２ａは、本発明における第２の熱拡散部材の第１の導体部分の一例である。導体ピン４２ｂは、本発明における第２の熱拡散部材の第１の導体部分の一例である。配線基板２０および３０は、本発明における第１の配線基板の一例である。ドレイン配線２２は、本発明における第１の配線の一例である。配線基板６０および７０は、本発明における第２の配線基板の一例である。中間配線６２は、本発明における第２の配線の一例である。ゲート配線６３は、本発明における第３の配線の一例である。ドレイン端子Ｄ１は、本発明における第１の端子の一例である。ソース端子Ｓ２は、本発明における第２の端子の一例である。
［第２の実施形態］
図１５は、本発明の第２の実施形態に係る半導体モジュール１１の構成を示す断面図である。なお、図１５において、上記した第１の実施形態に係る半導体モジュール１０と同一または対応する構成要素には同一の参照符号を付与し、重複する説明は省略する。
上記した第１の実施形態に係る半導体モジュール１０は、パッケージ内に４つの半導体素子Ｑ１１、Ｑ１２、Ｑ２１、Ｑ２２を設け、直列回路を形成するものであった。これに対して、第２の実施形態に係る半導体モジュール１１は、単一の半導体素子Ｑ１１を含んで構成されている。また、第１の実施形態に係る半導体モジュール１０では、半導体素子Ｑの上面側および下面側にそれぞれ２つの配線基板が設けられていたが、第２の実施形態に係る半導体モジュール１１では半導体素子Ｑの上面側および下面側の配線基板を１つとしている。
半導体素子Ｑ１１のドレイン面Ｐ２は、ドレイン面側熱拡散部材４１に接合されており、ドレイン電極ＥＤがドレイン面側熱拡散部材４１の導体ブロック４１ａを介して配線基板２０のドレイン配線２２に電気的に接続されている。電流入力端子であるドレイン端子Ｄ１は、ドレイン配線２２から引き出されている。半導体素子Ｑ１１のゲート・ソース面Ｐ１は、ゲート・ソース面側熱拡散部材４２に接合されており、ソース電極ＥＳが導体ブロック４２ａを介して配線基板６０のソース配線６６に電気的に接続されている、ゲート電極ＥＧが導体ピン４２ｂを介して配線基板６０のゲート配線６３に電気的に接続されている。電流出力端子であるソース端子Ｓ１は、ソース配線６６に接続されている。ドレイン端子Ｄ１とソース端子Ｓ１とは、半導体モジュール１１の同じ辺から同じ方向に引き出されている。
絶縁基板２１および絶縁基板６１の裏面側（半導体素子Ｑ１１側とは反対側）にはそれぞれ、ダミー配線２７および６７が設けられている。絶縁基板２１の表面および裏面の各配線を構成する導体は、絶縁基板２１の表裏で略同じ厚さおよび略同じ面積となるように構成されている。これにより、絶縁基板２１と導体との間の熱膨張係数差による絶縁基板２１の反りを抑制することができる。同様に、絶縁基板６１の表面および裏面の各配線を構成する導体は、絶縁基板６１の表裏で略同じ厚さおよび略同じ面積となるように構成されている。これにより、絶縁基板６１と導体との間の熱膨張係数差による絶縁基板６１の反りを抑制することができる。
図１５には、半導体素子Ｑ１１が制御信号に応じて導通状態となっているときの半導体モジュール１１に流れる電流Ｉの方向が示されている。第２の実施形態に係る半導体モジュール１１によれば、第１の実施形態の場合と同様、半導体素子Ｑ１１の上面側のソース配線６６に流れる電流と、半導体素子Ｑ１１の下面側のドレイン配線２２を流れる電流とが対向し且つ逆方向に流れる。これにより、ソース配線６６に流れる電流によって生じる磁場と、ドレイン配線２２に流れる電流によって生じる磁場とが互いに打ち消し合うように作用するので、ドレイン端子Ｄ１およびソース端子Ｓ１からみたパッケージ内部の配線インダクタンスを低減することができる。これにより、半導体素子Ｑ１１を高速でオンオフさせた場合におけるオーバーシュートによる過電圧を抑制することができる。
また、半導体素子Ｑ１１のドレイン面Ｐ２には、ドレイン面側熱拡散部材４１が接合され、半導体素子Ｑ１１のゲート・ソース面Ｐ１には、ゲート・ソース面側熱拡散部材４２が接合されている。これにより、第１の実施形態の場合と同様、半導体素子Ｑ１１から発せられた熱を半導体素子Ｑ１１の両面から放出させることが可能となる。
［第３の実施形態］
図１６は、複数の半導体モジュール１０を含んで構成される本発明の第３の実施形態に係る半導体スイッチ２００の構成を示す図である。複数の半導体モジュール１０は、ヒートシンク２１０を間に挟んで、半導体素子Ｑのゲート・ソース面Ｐ１およびドレイン面Ｐ２に対して垂直な方向に沿って積層されている。すなわち、複数の半導体モジュール１０は、内部に形成された放熱経路の方向（図１１に示す矢印の方向）に沿って積層されている。なお、最上段の半導体モジュールの上面にもヒートシンク２１０を取り付けることが好ましい。ヒートシンク２１０として例えば空冷式や水冷式の方熱器を用いることが可能である。最下段の半導体モジュール１０の下面は、熱伝導率の高い部材によって構成される基台２２０の表面に当接されている。
複数の半導体モジュール１０の各々は、ドレイン端子Ｄ１およびソース端子Ｓ２が互いに同じ方向を向くように配置されている。この場合、複数の半導体モジュール１０のゲート端子Ｇ１、Ｇ２および制御信号基準端子ＧＳ１、ＧＳ２は、ドレイン端子Ｄ１およびソース端子Ｓ２とは反対方向を向くことになる。
半導体スイッチ２００において、複数の半導体モジュール１０は直列接続されている。すなわち、最上段に配置された半導体モジュール１０のドレイン端子Ｄ１は、電流経路の高圧ラインＨＶに接続され、ソース端子Ｓ２は２段目の半導体モジュールのドレイン端子Ｄ１に接続されている。同様に、各半導体モジュール１０のソース端子Ｓ２は、１つ下段の半導体モジュール１０のドレイン端子Ｄ１に接続されている。最下段の半導体モジュール１０のソース端子Ｓ２は、リターン導体２３０を介して電流経路の低圧ラインＬＶに接続されている。
複数の半導体モジュール１０の各々のゲート端子Ｇ１、Ｇ２および制御信号基準端子ＧＳ１、ＧＳ２は、半導体モジュール１０の各々に対応して設けられた別個の制御回路２４１〜２４６に接続されている。複数の半導体モジュール１０の各々の半導体素子Ｑは、自身に対応する制御回路２４１〜２４６から供給される制御信号に応じてオンオフする。複数の半導体モジュール１０を半導体スイッチとして用いる場合には、通常、複数の半導体モジュール１０内の全ての半導体素子Ｑを互いに同じタイミングでオンオフさせる。複数の半導体モジュール１０を直列に接続することで、各半導体素子Ｑに印加される電圧が小さくなるので、高耐圧の半導体スイッチを構成することができる。なお、図１６では、６つの半導体モジュール１０を直列に接続した例が示されているが、半導体スイッチ２００を構成する半導体モジュール１０の数は、必要とされる耐圧に応じて適宜増減することが可能である。また、本実施形態では、第１の実施形態に係る半導体モジュール１０を用いて半導体スイッチ２００を構成しているが、第２の実施形態に係る半導体モジュール１１を用いることも可能である。
本実施形態に係る半導体スイッチ２００によれば、複数の半導体モジュール１０が、ヒートシンク２１０を間に挟んで半導体モジュール１０の内部に形成された放熱経路の方向に沿って積層されるので、効率的な放熱を実現するとともに半導体スイッチの高耐圧化を図ることができる。また、複数の半導体モジュール１０を積層することで、装置の面方向におけるサイズを小さくすることができる。
また、ドレイン端子Ｄ１およびソース端子Ｓ２が半導体モジュール１０の同じ側に引き出されるとともに、これらの端子が半導体モジュール１０の積層方向に並んでいるので、積層された半導体モジュール間を直列接続するための配線の引き回しが容易となる。すなわち、図１６に示すように、複数の半導体モジュール１０を積層したときに、上段の半導体モジュール１０のソース端子Ｓ２と、下段の半導体モジュール１０のドレイン端子Ｄ１とが隣り合うように配置されるので、これらの配線接続が容易である。
［第４の実施形態］
図１７は、複数の半導体モジュール１０を含んで構成される本発明の第４の実施形態に係る半導体スイッチ２０１の構成を示す図である。図１７において、図１６に示す半導体スイッチ２００と同一または対応する構成要素には同一の参照符号を付与し、重複する説明は省略する。また、図１７において、図１６における制御回路２４１〜２４６の図示を省略している。
第４の実施形態に係る半導体スイッチ２０１において、複数の直列ユニット２５１、２５２および２５３が構成されている。各直列ユニット２５１、２５２、２５３の構成は、上記した第３の実施形態に係る半導体スイッチ２００と等価である。すなわち、直列ユニット２５１、２５２、２５３は、それぞれ、複数の半導体モジュール１０を、ヒートシンク２１０を間に挟んで積層するとともに、当該複数の半導体モジュールの各々の半導体素子Ｑを直列接続して構成されている。
直列ユニット２５１、２５２、２５３を構成する各段の半導体モジュール１０は、他の直列ユニットを構成する対応する段の半導体モジュール１０の各々に並列接続されている。例えば、直列ユニット２５１の最上段の半導体モジュール１０は、直列ユニット２５２の最上段の半導体モジュール１０に並列接続されるとともに、直列ユニット２５３の最上段の半導体モジュール１０に並列接続されている。同様に、直列ユニット２５１の２段目の半導体モジュール１０は、直列ユニット２５２の２段目の半導体モジュール１０に並列接続されるとともに、直列ユニット２５３の２段目の半導体モジュール１０に並列接続されている。
図１８は、本実施形態に係る半導体スイッチ２０１の等価回路図である。本実施形態に係る半導体スイッチ２０１において、複数の半導体モジュールは、マトリックスアレイを形成している。このように、マトリックスアレイを形成することで、高耐圧および大電流容量の半導体スイッチを実現することができる。なお、本実施形態では、６×３のマトリックスアレイを構成した場合を例示しているが、これに限定されるものではなく、必要とされる耐圧および電流容量に応じて適宜変更することが可能である。また、本実施形態では、第１の実施形態に係る半導体モジュール１０を用いて半導体スイッチ２０１を構成しているが、第２の実施形態に係る半導体モジュール１１を用いることも可能である。
１０、１１ 半導体モジュール
２０、３０、６０、７０ 配線基板
２２ ドレイン配線
２３ ソース配線
４１ ドレイン面側熱拡散部材
４２ ゲート・ソース面側熱拡散部材
４２ａ 導体ブロック
４２ｂ 導体ピン
６２ 中間配線
６３ ゲート配線６３
８１ 固体粒子
８２ 絶縁樹脂
２００、２０１ 半導体スイッチ
Ｃ 中間端子
Ｄ１ ドレイン端子
Ｓ２ ソース端子
Ｑ１１、Ｑ１２、Ｑ２１、Ｑ２２ 半導体素子
ＥＤ ドレイン電極
ＥＳ ソース電極
ＥＧ ゲート電極
Ｐ１ ゲート・ソース面
Ｐ２ ドレイン面

Claims (15)

  1. 第１の面に第１の電極を有し、前記第１の面とは反対側の第２の面に第２の電極および制御電極を有し、前記制御電極に供給される制御信号に応じて前記第１の電極と前記第２の電極との間を導通させる半導体素子と、
    前記半導体素子の前記第１の面に接合され、前記第１の電極に電気的に接続された導体部分を有する第１の熱拡散部材と、
    前記半導体素子の前記第２の面に接合され、前記第２の電極に電気的に接続された第１の導体部分および前記第１の導体部分から絶縁され且つ前記制御電極に電気的に接続された第２の導体部分を有する第２の熱拡散部材と、
    前記第１の熱拡散部材の前記半導体素子との接合面とは反対側の面に接合された少なくとも１層の配線基板であって、前記第１の熱拡散部材の前記導体部分に電気的に接続された第１の配線を有する第１の配線基板と、
    前記第２の熱拡散部材の前記半導体素子との接合面とは反対側の面に接合された少なくとも１層の配線基板であって、前記第２の熱拡散部材の前記第１の導体部分に電気的に接続された第２の配線および前記第２の熱拡散部材の前記第２の導体部分に電気的に接続された第３の配線を有する第２の配線基板と、
    を含む半導体モジュール。
  2. 前記第２の熱拡散部材の前記第１の導体部分は、前記半導体素子との接合面と前記第２の配線基板との接合面との間を貫通する貫通孔を有し、
    前記第２の熱拡散部材の前記第２の導体部分は、前記貫通孔内に設けられ、一方の端部が前記半導体素子との接合面に表出し、他方の端部が前記第２の配線基板との接合面に表出した柱状体である
    請求項１に記載の半導体モジュール。
  3. 前記第１の配線基板は、前記第２の配線に対向し且つ前記半導体素子の導通に伴って前記第２の配線に流れる電流の方向とは逆方向の電流が流れる配線部分を有する
    請求項１または請求項２に記載の半導体モジュール。
  4. 前記第１の配線基板および前記第２の配線基板の間に設けられ、前記半導体素子に電気的に接続された少なくとも１つの他の半導体素子を含み、
    前記他の半導体素子は、一方の面に接合された熱拡散部材および他方の面に接合された熱拡散部材を介して前記第１の配線基板の前記配線部分および前記第２の配線基板の前記第２の配線に電気的に接続されている
    請求項３に記載の半導体モジュール。
  5. 前記半導体素子は、トランジスタであり、
    前記他の半導体素子は、前記第２の配線を介して前記半導体素子に直列接続されたトランジスタを含む
    請求項４に記載の半導体モジュール。
  6. 前記第２の配線に接続された２つの端子が前記第２の配線基板から互いに逆方向に引き出されている
    請求項５に記載の半導体モジュール。
  7. 前記半導体素子および前記他の半導体素子を含む複数の半導体素子が前記第１の配線基板および前記第２の配線基板の中心点に対して点対称となるように配置されている
    請求項４から請求項６のいずれか１項に記載の半導体モジュール。
  8. 前記第１の配線基板および前記第２の配線基板は、それぞれ、両面に略同じ厚さ且つ略同面積の導体からなる配線を有する
    請求項１から請求項７のいずれか１項に記載の半導体モジュール。
  9. 前記第１の配線基板および前記第２の配線基板は、それぞれ、２層の配線基板によって構成され、前記２層の配線基板のうちの前記半導体素子から近い側に配置された配線基板の配線を形成する導体の厚さが、前記２層の配線基板のうちの前記半導体素子から遠い側に配置された配線基板の配線を形成する導体の厚さよりも厚い
    請求項１から請求項８のいずれか１項に記載の半導体モジュール。
  10. 前記第１の配線基板と前記第２の配線基板との間に熱伝導性および絶縁性を有する固体粒子を含有するゲル状の樹脂が充填されている
    請求項１から請求項９のいずれか１項に記載の半導体モジュール。
  11. 前記固体粒子はダイアモンドパウダーである
    請求項１０に記載の半導体モジュール。
  12. 前記固体粒子は、粒径が異なる少なくとも２種類の粒子を含む
    請求項１０または請求項１１に記載の半導体モジュール。
  13. 前記半導体素子および前記少なくとも１つの他の半導体素子を含む複数の半導体素子に電力を供給するための第１の端子および第２の端子を更に含み、
    前記第１の端子および前記第２の端子は、前記第１の配線基板または前記第２の配線基板から互いに同じ方向に異なる引き出し長さで引き出され、前記第１の配線基板および前記第２の配線基板の主面と交差する方向に曲げられている
    請求項５に記載の半導体モジュール。
  14. 請求項１から請求項１３のいずれか１項に記載の半導体モジュールを複数備え、当該複数の半導体モジュールをヒートシンクを間に挟んで積層するとともに、当該複数の半導体モジュールの各々の前記半導体素子を直列接続して構成された直列ユニットを含む
    半導体スイッチ。
  15. 前記直列ユニットを複数備え、当該複数の直列ユニットを構成する複数の半導体モジュールがマトリックスアレイを形成するように、各直列ユニットを構成する複数の半導体モジュールの各々を、他の直列ユニットを構成する対応する半導体モジュールの各々と並列接続して構成された
    請求項１４に記載の半導体スイッチ。
JP2014109072A 2014-05-27 2014-05-27 半導体モジュールおよび半導体スイッチ Pending JP2015225918A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014109072A JP2015225918A (ja) 2014-05-27 2014-05-27 半導体モジュールおよび半導体スイッチ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014109072A JP2015225918A (ja) 2014-05-27 2014-05-27 半導体モジュールおよび半導体スイッチ

Publications (1)

Publication Number Publication Date
JP2015225918A true JP2015225918A (ja) 2015-12-14

Family

ID=54842482

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014109072A Pending JP2015225918A (ja) 2014-05-27 2014-05-27 半導体モジュールおよび半導体スイッチ

Country Status (1)

Country Link
JP (1) JP2015225918A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180023365A (ko) * 2016-08-25 2018-03-07 현대오트론 주식회사 파워 모듈
JP2019016744A (ja) * 2017-07-10 2019-01-31 株式会社東芝 半導体装置
WO2019182216A1 (ko) * 2018-03-20 2019-09-26 엘지전자 주식회사 양면냉각형 파워 모듈 및 그의 제조 방법
US10615103B2 (en) 2018-03-23 2020-04-07 Kabushiki Kaisha Toshiba Semiconductor device
WO2020241472A1 (ja) * 2019-05-31 2020-12-03 日立オートモティブシステムズ株式会社 半導体装置、および半導体装置の製造方法
WO2021117227A1 (ja) * 2019-12-13 2021-06-17 三菱電機株式会社 半導体装置、半導体システム、移動体、及び半導体装置の製造方法
DE102017209770B4 (de) 2016-11-09 2023-06-29 Hyundai Motor Company Leistungsmodul mit doppelseitiger Kühlung

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62249462A (ja) * 1986-04-23 1987-10-30 Hitachi Vlsi Eng Corp 半導体装置
JPH10116939A (ja) * 1996-10-09 1998-05-06 Matsushita Electric Ind Co Ltd 電力用トランジスタおよび電力増幅モジュール
JP2000091497A (ja) * 1998-09-08 2000-03-31 Toyota Autom Loom Works Ltd 半導体モジュールの電極端子接続構造
JP2006093733A (ja) * 2005-11-11 2006-04-06 Denso Corp 半導体装置
JP2007299781A (ja) * 2006-04-27 2007-11-15 Hitachi Ltd 電気回路装置及び電気回路モジュール並びに電力変換装置
JP2007329509A (ja) * 2007-09-04 2007-12-20 Toshiba Corp 電力変換回路
JP2012004237A (ja) * 2010-06-15 2012-01-05 Mitsubishi Electric Corp 半導体装置
JP2012028700A (ja) * 2010-07-27 2012-02-09 Denso Corp 半導体装置
JP2013065620A (ja) * 2011-09-15 2013-04-11 Sumitomo Electric Ind Ltd 配線シート付き電極端子、配線構造体、半導体装置、およびその半導体装置の製造方法
JP2014060410A (ja) * 2008-04-09 2014-04-03 Fuji Electric Co Ltd 半導体装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62249462A (ja) * 1986-04-23 1987-10-30 Hitachi Vlsi Eng Corp 半導体装置
JPH10116939A (ja) * 1996-10-09 1998-05-06 Matsushita Electric Ind Co Ltd 電力用トランジスタおよび電力増幅モジュール
JP2000091497A (ja) * 1998-09-08 2000-03-31 Toyota Autom Loom Works Ltd 半導体モジュールの電極端子接続構造
JP2006093733A (ja) * 2005-11-11 2006-04-06 Denso Corp 半導体装置
JP2007299781A (ja) * 2006-04-27 2007-11-15 Hitachi Ltd 電気回路装置及び電気回路モジュール並びに電力変換装置
JP2007329509A (ja) * 2007-09-04 2007-12-20 Toshiba Corp 電力変換回路
JP2014060410A (ja) * 2008-04-09 2014-04-03 Fuji Electric Co Ltd 半導体装置
JP2012004237A (ja) * 2010-06-15 2012-01-05 Mitsubishi Electric Corp 半導体装置
JP2012028700A (ja) * 2010-07-27 2012-02-09 Denso Corp 半導体装置
JP2013065620A (ja) * 2011-09-15 2013-04-11 Sumitomo Electric Ind Ltd 配線シート付き電極端子、配線構造体、半導体装置、およびその半導体装置の製造方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101897639B1 (ko) * 2016-08-25 2018-09-12 현대오트론 주식회사 파워 모듈
KR20180023365A (ko) * 2016-08-25 2018-03-07 현대오트론 주식회사 파워 모듈
DE102017209770B4 (de) 2016-11-09 2023-06-29 Hyundai Motor Company Leistungsmodul mit doppelseitiger Kühlung
JP2019016744A (ja) * 2017-07-10 2019-01-31 株式会社東芝 半導体装置
JP7204770B2 (ja) 2018-03-20 2023-01-16 エルジー エレクトロニクス インコーポレイティド 両面冷却型パワーモジュールおよびその製造方法
WO2019182216A1 (ko) * 2018-03-20 2019-09-26 엘지전자 주식회사 양면냉각형 파워 모듈 및 그의 제조 방법
CN111903049A (zh) * 2018-03-20 2020-11-06 Lg电子株式会社 双面冷却式功率模块及其制造方法
CN111903049B (zh) * 2018-03-20 2024-04-23 Lg电子株式会社 双面冷却式功率模块及其制造方法
US11810887B2 (en) 2018-03-20 2023-11-07 Lg Electronics Inc. Double-sided cooling type power module and manufacturing method therefor
JP2021516869A (ja) * 2018-03-20 2021-07-08 エルジー エレクトロニクス インコーポレイティド 両面冷却型パワーモジュールおよびその製造方法
EP3771084A4 (en) * 2018-03-20 2021-12-15 LG Electronics Inc. DUAL SIDED COOLING TYPE POWER MODULE AND ITS MANUFACTURING PROCESS
US10615103B2 (en) 2018-03-23 2020-04-07 Kabushiki Kaisha Toshiba Semiconductor device
WO2020241472A1 (ja) * 2019-05-31 2020-12-03 日立オートモティブシステムズ株式会社 半導体装置、および半導体装置の製造方法
JP7199575B2 (ja) 2019-12-13 2023-01-05 三菱電機株式会社 半導体システム及び移動体
JPWO2021117227A1 (ja) * 2019-12-13 2021-06-17
WO2021117227A1 (ja) * 2019-12-13 2021-06-17 三菱電機株式会社 半導体装置、半導体システム、移動体、及び半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP2015225918A (ja) 半導体モジュールおよび半導体スイッチ
KR101926854B1 (ko) 반도체 장치
JP2002026251A (ja) 半導体装置
KR102664547B1 (ko) 회로 레이아웃, 재분배 보드, 모듈 및 하프-브리지 회로를 제조하는 방법
US8654541B2 (en) Three-dimensional power electronics packages
CN105932887B (zh) 功率转换器
JP4640213B2 (ja) 電力半導体装置及びそれを使用したインバータブリッジモジュール
US20230171909A1 (en) Semiconductor device with stacked terminals
JP7210446B2 (ja) パワー半導体モジュール
JP7183594B2 (ja) 半導体装置
JP2014082484A (ja) パワー半導体モジュール
JP2010287737A (ja) 半導体装置
JP2004095769A (ja) 電力用半導体装置
JP2005252305A (ja) 電力用半導体装置
WO2022059272A1 (ja) 半導体装置
JP2007053371A (ja) ライン要素を備えたパワー半導体モジュール
JP2009141288A (ja) 電力用半導体モジュール
TW201719859A (zh) 電馬達用的功率模組
KR101776425B1 (ko) 파워 모듈
JP6697547B2 (ja) 追加的トラックを備えた半導体パワーデバイスおよび半導体パワーデバイスを製造する方法
US20220238493A1 (en) Power Semiconductor Module with Low Inductance Gate Crossing
US11139732B2 (en) Power electronic module
JP2016001644A (ja) 半導体モジュール
JP2015018856A (ja) 半導体パワーモジュール
EP4273925A1 (en) Packaged electronic device comprising a plurality of power transistors

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170529

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180220

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180911