KR20220026868A - 파워 모듈 - Google Patents

파워 모듈 Download PDF

Info

Publication number
KR20220026868A
KR20220026868A KR1020200107931A KR20200107931A KR20220026868A KR 20220026868 A KR20220026868 A KR 20220026868A KR 1020200107931 A KR1020200107931 A KR 1020200107931A KR 20200107931 A KR20200107931 A KR 20200107931A KR 20220026868 A KR20220026868 A KR 20220026868A
Authority
KR
South Korea
Prior art keywords
power
power lead
conductive plate
lead
semiconductor device
Prior art date
Application number
KR1020200107931A
Other languages
English (en)
Inventor
김태화
유명일
양진명
Original Assignee
현대자동차주식회사
기아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대자동차주식회사, 기아 주식회사 filed Critical 현대자동차주식회사
Priority to KR1020200107931A priority Critical patent/KR20220026868A/ko
Priority to US17/373,126 priority patent/US11721613B2/en
Priority to DE102021119469.5A priority patent/DE102021119469A1/de
Priority to CN202110901539.4A priority patent/CN114121861A/zh
Publication of KR20220026868A publication Critical patent/KR20220026868A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Inverter Devices (AREA)
  • Dc-Dc Converters (AREA)

Abstract

전력 반도체 소자; 상기 전력 반도체 소자의 제1 전력 단자에 전기적으로 연결된 제1 파워 리드; 상기 제1 파워 리드 주변에 나란히 배치되며, 상기 전력 반도체 소자의 제2 전력 단자에 전기적으로 연결된 제2 파워 리드; 및; 상기 제1 파워 리드 또는 상기 제2 파워 리드에 중첩되는 영역이 형성되도록 상기 제1 파워 리드 또는 상기 제2 파워 리드로부터 소정 간격 이격 배치되는 도전성 플레이트를 포함하는 파워 모듈이 개시된다.

Description

파워 모듈{POWER MODULE}
본 발명은 파워 모듈에 관한 것으로, 더욱 상세하게는 내부의 기생 인덕턴스를 감소시킬 수 있는 파워 모듈에 관한 것이다.
파워 모듈은 하이브리드 자동차, 전기 자동차 등의 모터 구동 시 직류 전력을 교류 전력으로 변환하는데 사용되는 장치이다.
통상적으로 파워 모듈은 기판과, 기판에 접합되는 스위칭 소자인 전력 반도체 소자와 전력 반도체 소자에 전력을 인가하는 파워 리드 및 전력 반도체 소자에 제어 신호를 제공하는 신호 리드 등을 포함할 수 있다.
스위칭 소자인 파워 모듈은 지속적인 온/오프 동작을 반복하는데, 파워 모듈 내 파워 리드에 의한 내부 기생 인덕턴스로 인해 온/오프 동작 시 오버슈트 전압이 발생하게 되는 문제가 발생한다.
이 오버슈트 전압은 파워 모듈이 적용되는 시스템 전체의 전력 손실과 노이즈를 증가시키고 심각한 경우 전력 반도체 소자의 소손이 발생할 수도 있다.
파워 모듈 내 전류의 경로가 길어질 수록 파워 모듈의 내부 기생 인덕턴스도 증가하는 특성을 가지므로, 기생 인덕턴스 감소를 위해서는 파워 모듈 내 전류 경로를 감소시키는 것이 중요하다. 특히, 파워 모듈 내 전력 반도체 소자와 연결되는 파워 리드의 길이도 전류 경로에 큰 영향을 미친다.
그러나, 파워 모듈의 구조적 특징 상 파워 모듈 내부에 위치하는 파워 리드의 길이를 감소시키는 것은 한계가 있어 파워 리드 자체의 길이가 유지되는 상태에서도 파워 모듈 내부의 기생 인덕턴스를 감소시킬 수 있는 새로운 파워 모듈 구조가 요구되고 있다.
상기 배경기술로서 설명된 사항들은 본 발명의 배경에 대한 이해 증진을 위한 것일 뿐, 이 기술분야에서 통상의 지식을 가진 자에게 이미 알려진 종래기술에 해당함을 인정하는 것으로 받아들여져서는 안 될 것이다.
KR 10-2017-0092750 A KR 10-2017-0069363 A KR 10-2018-0052143 A
이에 본 발명은, 파워 모듈 내의 기생 인덕턴스를 감소시켜 전력 반도체 소자의 온/오프 시 발생하는 오버슈트 전압을 감소시킴으로써 시스템 전력 손실 및 노이즈를 저감시키고 전력 반도체 소자의 소손을 방지할 수 있는 구조를 갖는 파워 모듈을 제공하는 것을 해결하고자 하는 기술적 과제로 한다.
상기 기술적 과제를 해결하기 위한 수단으로서 본 발명은,
전력 반도체 소자;
상기 전력 반도체 소자의 제1 전력 단자에 전기적으로 연결된 제1 파워 리드;
상기 제1 파워 리드 주변에 나란히 배치되며, 상기 전력 반도체 소자의 제2 전력 단자에 전기적으로 연결된 제2 파워 리드; 및;
상기 제1 파워 리드 또는 상기 제2 파워 리드에 중첩되는 영역이 형성되도록 상기 제1 파워 리드 또는 상기 제2 파워 리드로부터 소정 간격 이격 배치되는 도전성 플레이트;
를 포함하는 파워 모듈을 제공한다.
본 발명의 일 실시형태에서, 상기 도전성 플레이트는 상기 제1 파워 리드 및 상기 제2 파워 리드에 모두 중첩되는 영역이 형성되도록 배치될 수 있다.
본 발명의 일 실시형태에서, 상기 도전성 플레이트는 상기 제1 파워 리드 또는 제2 파워 리드의 상부 또는 하부에 배치되어 상하 방향으로 상기 중첩 영역이 형성될 수 있다.
본 발명의 일 실시형태에서, 상기 제1 파워 리드 또는 제2 파워 리드의 상부 또는 하부에 일면이 접합된 제1 금속층, 상기 제1 금속층의 타면에 일면이 접합된 절연층 및 상기 절연층의 타면에 접합된 제3 금속층을 갖는 기판을 더 포함하며, 상기 도전성 플레이트는 상기 제3 금속층으로 구현될 수 있다.
본 발명의 일 실시형태에서, 상기 제1 금속층은 패턴이 형성되어 상기 제1 파워 리드에 접합된 영역과 상기 제2 파워 리드에 접합된 영역이 상호 전기적으로 절연된 것을 특징으로 하는 파워 모듈.
본 발명의 일 실시형태는, 상기 전력 반도체 소자의 하부에 배치되며 상기 전력 반도체 소자의 제1 전력 단자와 전기적 연결이 형성된 하부 기판; 및 상기 전력 반도체 소자의 상부에 배치되며 상기 전력 반도체 소자의 제2 전력 단자와 전기적 연결이 형성된 상부 기판을 더 포함하며, 상기 도전성 플레이트는 상기 하부 기판의 하면에 접합될 수 있다.
본 발명의 일 실시형태에서, 상기 상부 기판은 상기 제2 전력 단자와 전기적으로 연결된 영역 및 상기 도전성 플레이트가 접합된 영역을 갖는 제1 금속층을 포함하며, 상기 제1 금속층은 상기 제2 전력 단자와 전기적으로 연결된 영역과 상기 도전성 플레이트가 접합된 영역이 서로 전기적으로 절연되도록 패턴이 형성될 수 있다.
본 발명의 일 실시형태는, 상기 전력 반도체 소자의 상부에 배치되며, 상기 전력 반도체 소자의 전력 단자 중 하나와 전기적으로 연결된 제1 금속층, 상기 제1 금속층의 상면에 접합된 하면이 접합된 절연층 및 상기 절연층의 상면에 접합된 제2 금속층을 포함하는 상부 기판을 더 포함하며, 상기 도전성 플레이트는, 상기 제1 파워 리드 및 제2 파워 리드의 상부까지 연장된 상기 제1 금속층으로 구현될 수 있다.
본 발명의 일 실시형태는, 상기 전력 반도체 소자, 상기 제1 파워 리드 및 상기 제2 파워 리드의 일부 및 상기 도전성 플레이트를 몰딩하는 몰드부를 더 포함하며, 상기 도전성 플레이트는 상기 제1 파워 리드 또는 제2 파워 리드의 하부에 배치되되 상기 도전성 플레이트의 상면은 상기 제1 파워 리드 또는 제2 파워 리드와 소정 간격 이격되어 대면하며 상기 도전성 플레이트의 하면은 상기 몰드부 외부로 노출될 수 있다.
본 발명의 일 실시형태는, 상기 전력 반도체 소자, 상기 제1 파워 리드 및 상기 제2 파워 리드를 몰딩하되, 상기 제1 파워 리드 및 상기 제2 파워 리드의 하면 일부를 노출시키는 몰드부를 더 포함하며, 상기 도전성 플레이트는 상기 제1 파워 리드 또는 상기 제2 파워 리드의 상부에 배치될 수 있다.
본 발명의 일 실시형태에서, 상기 몰드부는, 상기 제1 파워 리드 및 상기 제2 파워 리드를 수평방향으로 노출시키지 않을 수 있다.
상기 파워 모듈에 따르면, 전력 반도체 소자에 입출력 되는 전류가 흐르는 파워 리드에 인접하여 영상판 역할을 하는 도전성 플레이트를 설치하여 도전성 플레이트에 이미지 전류가 흐르게 함으로써 이미지 전류에 의해 증가된 상호 인덕턴스로 인해 전류가 흐르는 루프의 인덕턴스를 감소시킬 수 있다.
이에 따라, 상기 파워 모듈에 따르면, 파워 모듈 내 기생 인덕턴스로 인해 스위칭 시 발생하는 오버슈트 전압을 감소시킬 수 있고 오버슈트 전압에 의해 야기될 수 있는 시스템 전력 손실 및 노이즈를 저감시키고 전력 반도체 소자의 소손을 방지할 수 있다.
본 발명에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시형태에 따른 파워 모듈의 단면도이다.
도 2는 도 1에 도시된 파워 모듈의 일부 구성을 삭제하고 상부에서 바라본 평면도이다.
도 3은 본 발명의 일 실시형태에 따른 파워 모듈에서 파워 리드와 도전성 플레이트 사이의 전류 흐름의 관계를 도시한 도면이다.
도 4는 도전성 플레이트가 존재하지 않는 파워 모듈에서 파워 리드의 전류 흐름에 의해 형성되는 인덕턴스를 도시한 도면이다.
도 5는 본 발명의 일 실시형태에 따른 파워 모듈에서 파워 리드의 전류 흐름에 의해 형성되는 인덕턴스를 도시한 도면이다.
도 6 내지 도 14는 본 발명의 다양한 실시형태에 따른 파워 모듈을 도시한 단면도이다.
이하, 첨부의 도면을 참조하여 다양한 실시 형태에 따른 파워 모듈을 상세하게 설명하기로 한다.
도 1은 본 발명의 일 실시형태에 따른 파워 모듈의 단면도이고, 도 2는 도 1에 도시된 파워 모듈의 일부 구성을 삭제하고 상부에서 바라본 평면도이다. 특히 도 2는 하부 기판(40)과 파워리드(21, 22) 및 도전성 플레이트(30)를 상부에서 바라본 평면도이다.
본 발명의 일 실시형태에 따른 파워 모듈은 전력 반도체 소자는, 전력 반도체 소자(10)와, 전력 반도체 소자(10)의 제1 전력 단자에 전기적으로 연결된 제1 파워 리드(21)와, 제1 파워 리드(21) 주변에 나란히 배치되며 전력 반도체 소자(10)의 제2 전력 단자에 전기적으로 연결된 제2 파워 리드(22) 및 제1 파워 리드(21) 및 제2 파워 리드(22)에 중첩되는 영역이 형성되도록 소정 간격 이격 배치되는 도전성 플레이트(30)를 포함하여 구성될 수 있다.
이에 더하여, 본 발명의 일 실시형태에 따른 파워 모듈은, 전력 반도체 소자(10)의 일면이 접합되는 하부 기판(40)과, 전력 반도체 소자(10)의 타면에 일면이 접합되는 스페이서(62)와, 스페이서(62)의 타면이 접합되는 상부 기판(50) 및 상부 기판(50)과, 하부 기판(40)에 각각 양단이 접합되는 비아 스페이서(70)와, 파워 모듈을 구성하는 요소들을 몰딩하는 절연 재질의 몰드부(80)를 더 포함할 수 있다.
본 발명의 여러 실시형태는, 전력 반도체 소자(10)로 전류가 출입되는 경로가 되는 파워 리드(21, 22)와 중첩되는 영역이 형성되도록 도전성 플레이트(30)를 배치하는 것을 특징으로 한다.
도 3은 본 발명의 일 실시형태에 따른 파워 모듈에서 파워 리드와 도전성 플레이트 사이의 전류 흐름의 관계를 도시한 도면이고, 도 4는 도전성 플레이트가 존재하지 않는 파워 모듈에서 파워 리드의 전류 흐름에 의해 형성되는 인덕턴스를 도시한 도면이며, 도 5는 본 발명의 일 실시형태에 따른 파워 모듈에서 파워 리드의 전류 흐름에 의해 형성되는 인덕턴스를 도시한 도면이다.
도 3에 도시된 것과 같이, 파워 리드(21, 22)에 인접하게 도전성 플레이트(30)를 배치하면, 파워 모듈 내 전력 반도체 소자의 고속 스위칭 동작 시 도전성 플레이트(30)의 각 파워 리드(21, 22)와 인접한 부분에서 파워리드(21, 22)에 흐르는 전류와 반대 방향의 고주파 전류가 발생된다. 즉, 도전성 플레이트(30)는 각 파워 리드(21, 22)에 흐르는 전류에 따른 이미지 전류가 형성되는 영상판 역할을 하게 된다.
도 4에 도시된 것과 같이, 도전성 플레이트(30)가 배치되지 않는 경우에는 각 파워 리드(21, 22)가 갖는 인덕턴스(LP, LN)에 두 파워 리드에 흐르는 전류에 의한 상호 인덕턴스(M1)가 작용하여, 두 파워 리드(21, 22)에 의해 형성되는 전류 루프에서 형성되는 인덕턴스는 각 파워 리드의 인덕턴스 합에 상호 인덕턴스의 두배를 감산한 것과 동일하게 된다.
이에 반해, 도 5에 도시된 것과 같이, 도전성 플레이트(30)가 배치되어 도전성 플레이트(30)에 흐르는 이미지 전류가 발생하게 되면, 이미지 전류에 의해 더 큰 상호 인덕턴스가 작용하게 된다. 이에 따라, 두 파워 리드(21, 22)에 의해 형성되는 전류 루프에서 형성되는 인덕턴스는 각 파워 리드의 인덕턴스 합에 더 큰 상호 인덕턴스를 감산하게 됨으로써 도전성 플레이트(30)가 배치되지 않은 파워 모듈에 비해 인덕턴스가 감소되게 된다.
영상판으로 작용하는 도전성 플레이트(30)에 흐르는 이미지 전류에 의한 상호 인덕턴스를 발생시키기 위해서 상기 도전성 플레이트(30)는 제1 파워 리드 및 제2 파워 리드 중 적어도 하나와 일방향(도 1에서는 상하 방향)으로 중첩 영역을 형성하도록 배치될 수 있다. 가장 바람직하게는 제1 파워 리드 및 제2 파워 리드 모두와 중첩 영역이 형성되도록 도전성 플레이트(30)가 배치될 수 있다.
도 1에 도시된 실시형태는 전력 반도체 소자(10)의 상하부에 각각 기판(40)을 구비한 예이다. 전력 반도체 소자(10)는 그 상면과 하면에 각각 전력 변환을 위한 전류가 입출력되는 전력 단자(미도시)가 구비될 수 있으며, 하면에 형성된 전력 단자는 하부 기판(40)에 상면에 형성된 전력 단자는 상부 기판(50)에 연결될 수 있다.
하부 기판(40)은 절연층(42)과 절연층(42)의 상하면에 각각 접합된 금속층(41, 43)으로 구성된 기판이 채용될 수 있다. 당 기술 분야에서 이러한 기판을 Double Bonded Copper(DBC) 기판이라 칭한다. 하부 기판(40)의 제1 금속층(41)은 전기적 연결 관계를 형성하기 위한 패턴이 형성될 수 있으며 전력 반도체 소자(10)의 하면이 접합되어 전력 반도체 소자의 일 전력 단자와 전기적 접촉을 형성할 수 있다.
도시하지는 않았지만, 하부 기판(40)의 제2 금속층(43)의 하면에는 파워 모듈의 냉각을 위한 냉각 채널이 접촉할 수 있다.
상부 기판(50) 역시 절연층(52)과 절연층(52) 상하면에 각각 접합된 금속층(51, 53)으로 구성된 기판이 채용될 수 있다. 상부 기판(50)의 제1 금속층(51)은 스페이서(61)를 통해 전력 반도체 소자(10)의 상면에 접합되어 전력 반도체 소자(10)의 타 전력 단자와 전기적 연결을 형성할 수 있다.
하부 기판(40)의 제2 금속층(43)과 유사하게, 상부 기판(50)의 제2 금속층(53)의 상면에는 파워 모듈의 냉각을 위한 냉각 채널이 접촉할 수 있다.
상부 기판(50)의 제1 금속층(51)은 비아 스페이서(62)를 통해 하부 기판(50)의 제1 금속층(41)과 전기적 연결이 형성될 수 있다. 물론, 전력 반도체 소자(10)의 하면에 형성된 전력 단자와 전기적으로 연결된 제1 금속층(41)의 일 영역과 비아 스페이서(62)를 통해 상부 기판(50)의 제1 금속층(51)과 전기적으로 연결된 제1 금속층(41)의 일 영역은 상호 전기적인 절연이 형성되도록 제1 금속층(41)의 패턴이 형성될 수 있다.
제1 금속층(41) 중 전력 반도체 소자(10)의 하부 전력 단자와 연결된 영역과 제1 금속층(41) 중 비아 스페이서(62)를 통해 전력 반도체 소자(10)의 상부 전력 단자와 연결된 영역에는 각각 제1 파워 리드(21)와 제2 파워 리드(22)가 전기적으로 접합될 수 있다. 제1 파워 리드(21)와 제2 파워 리드(22)의 전력 반도체 외부와 전류를 주고받기 위한 통로로서 파워 모듈의 몰드부(80)의 외부로 노출된 영역을 가질 수 있다.
도 1에 도시된 실시형태에서는, 파워 리드(21, 22)의 상부에 도전성 플레이트(30)가 배치될 수 있다.
더하여, 파워 모듈은 전력 반도체 소자(10)의 제어를 위한 제어 신호를 파워 모듈 외부에서 입력 받기 위한 신호 리드(90)와 신호 리드(90)와 전력 반도체 소자(10)에 구비된 제어 신호 입력 단자(미도시)를 상호 연결하는 와이어(91)를 더 포함할 수 있다.
도 1에서 도면 부호 71 내지 76은 각 요소의 전기적, 물리적 접합이 이루어지는 접합부를 나타낸 것으로, 당 기술 분야에 공지된 부품 접합 공정인 솔더링이나 신터링 등에 의해 형성될 수 있다.
도 6 내지 도 14는 본 발명의 다양한 실시형태에 따른 파워 모듈을 도시한 단면도이다.
도 6에 도시된 실시형태는 도전성 플레이트(30)가 파워 리드(21, 22)의 하부에 형성되어 파워 모듈의 상하 방향으로 중첩된 영역이 형성된 예이다.
도 7에 도시된 실시형태는 도전성 플레이트(30)가 파워 리드(21, 22)의 상하부에 각각 형성되어 파워 모듈의 상하 방향으로 중첩된 영역이 형성된 예이다.
도 1, 도 6 및 도 7에 도시된 실시형태와 같이, 도전성 플레이트(30)는 파워 리드(21, 22)의 상부, 하부 및 상하부 모두에 설치될 수 있다. 다만, 도전성 플레이트(30)는 파워 리드(21, 22)의 상부 및 하부 중 한 영역에만 설치해야 하는 경우라는 파워 리드(21, 22)의 상부에 도전성 플레이트(30)를 설치하는 것이 더 바람직하다. 파워 리드(21, 22)는 하부 기판(40) 상에 주로 접합되므로 하부 기판(40)에 의해 파워 리드(21, 22)의 하부에는 공간적인 제약이 발생한다. 따라서, 파워 리드(21, 22)의 상부에 도전성 플레이트(30)를 설치하는 것이 파워 리드(21, 22)와 도전성 플레이트(30)의 중첩되는 영역의 크기를 증가시켜 더 큰 이미지 전류가 형성되게 할 수 있다. 도 8에 도시된 실시형태는 별도로 도전성 플레이트(30) 만 배치하기 보다는 도전성 플레이트에 해당하는 금속층을 갖는 기판(100)을 파워 리드(21, 22) 상에 접합하여 도전성 플레이트를 설치하는 공정을 간편화 한 것이다.
기판(100)은 하부기판(40) 또는 상부 기판(50)과 같이 절연층(102)과 절연층(102)의 양면에 접합된 제1 금속층(101)과 제2 금속층(103)을 갖는 기판이다. 제1 금속층(101)은 파워 리드(21, 22) 상에 접합되나 절연층(102)에 의해 파워 리드(21, 22)로부터 소정 간격 이격된 제2 금속층(103)이 배치되게 됨으로써, 제1 금속층(101)이 도전성 플레이트(30)로 작용할 수 있게 한 것이다.
도 9에 도시된 실시형태는 파워 리드(21, 22) 하부에 기판(200)의 제1 금속층(201)을 접합함으로써 제2 금속층(203)이 도전성 플레이트(30)로 작용할 수 있게 한 것이다.
도 8 및 도 9에 형성된 실시형태에서, 파워 리드(21, 22)에 접합하는 금속층(103, 201)은 패턴을 형성하여 제1 파워 리드(21)와 제2 파워 리드(22)가 각각 접합된 영역이 상호 전기적으로 절연될 수 있다. 도 8 및 도 9에서 참조 부호 76과 77은 기판(100, 200)과 파워 리드(21, 22) 사이의 접합부를 나타낸 것으로 당 기술 분야에 공지의 접합 공정인 솔더링이나 신터링 등에 의해 형성될 수 있다.
도 10에 도시된 실시형태는 도전성 플레이트(30)가 상부 기판(50)의 제1 금속층(51)에 접합된 구조를 가질 수 있다. 참조부호 78은 도전성 플레이트(30)와 제1 금속층(51) 사이의 접합부를 나타낸 것으로 당 기술 분야에 공지의 접합 공정인 솔더링이나 신터링 등에 의해 형성될 수 있다.
도전성 플레이트(30)가 접합된 제1 금속층(51)의 영역과 제1 금속층(51)의 타 영역은 서로 전기적으로 절연이 되도록 제1 금속층(51)에 패턴이 형성될 수 있다.
도 11에 도시된 실시형태는, 상부 기판(50)의 제1 금속층(51)이 파워 리드(21, 22)의 상부까지 연장되어 제1 금속층(51)이 도전성 플레이트(30)로 작용하는 예이다.
또한, 도 12에 도시된 실시형태는 상부 기판(50)을 구성하는 제1 금속층(51), 절연층(52) 및 제2 금속층(53)이 전체적으로 파워 리드(21, 22)의 상부까지 연장되어 제1 금속층(51)이 도전성 플레이트(30)로 작용하는 예이다.
도 13에 도시된 실시형태는, 파워 리드(21, 22)의 하부에 도전성 플레이트(30)가 형성되되 도전성 플레이트(30)의 상면은 파워 리드(21, 22)과 소정 간격 이격되어 대면하며, 도전성 플레이트(30)의 하면은 몰드부(80) 밖으로 노출된 형태를 가질 수 있다.
도 13의 실시형태는, 제조 공정에서 몰드부(80)를 형성하기 이전에 도전성 플레이트(30)를 하부 기판(40)과 동일 평면 상에서 나란히 정렬한 후 몰드부(80)를 형성함으로써 도출될 수 있는 구조로, 도전성 플레이트(30)의 높이만 적절하게 결정하면 원하는 위치에 쉽게 도전성 플레이트(30)를 배치할 수 있는 공정상의 이점이 있다.
도 14의 실시형태는 파워 리드(21, 22)의 상부에 도전성 플레이트(30)를 설치하되, 파워 리드(21, 22)의 단부까지 몰드부(80)를 형성하고 몰드부(80)의 하부를 일부 제거하여 제거된 부분에서 파워 리드(21, 22)가 노출되게 한 실시형태이다.
도 14의 실시형태에서, 상기 몰드부(80)는 파워 리드(21, 22)를 측면 방향, 즉 상하 방향에 수직인 수평 방향으로 노출시키지 않고, 파워 리드(21, 22)는 몰드부(80)에 의해 노출된 하부에서 파워 모듈 외부의 타 전력 부품과 전기적 접속을 형성하게 할 수 있다.
이러한 구조는, 몰드부(80) 내부에서 파워 리드(21, 22)와 도전성 플레이트(30)가 중첩되는 영역을 증가시킴으로써 도전성 플레이트에 흐르는 이미지 전류를 증가시킴으로써 상호 인덕턴스의 크기를 증가킬 수 있고, 증가된 상호 인덕턴스에 의해 전류 루프 상의 인덕턴스의 감소량도 증가하게 된다.
이상에서 설명한 바와 같이, 본 발명의 여러 실시형태에 따른 파워 모듈은 전력 반도체 소자에 입출력 되는 전류가 흐르는 파워 리드에 인접하여 영상판 역할을 하는 도전성 플레이트를 설치하여 도전성 플레이트에 이미지 전류가 흐르게 함으로써 이미지 전류에 의해 증가된 상호 인덕턴스로 인해 전류가 흐르는 루프의 인덕턴스를 감소시킬 수 있다.
이에 따라, 파워 모듈 내 기생 인덕턴스로 인해 스위칭 시 발생하는 오버슈트 전압을 감소시킬 수 있고 오버슈트 전압에 의해 야기될 수 있는 시스템 전력 손실 및 노이즈를 저감시키고 전력 반도체 소자의 소손을 방지할 수 있다.
이상에서 본 발명의 특정한 실시형태에 관련하여 도시하고 설명하였지만, 청구범위의 한도 내에서, 본 발명이 다양하게 개량 및 변화될 수 있다는 것은 당 기술분야에서 통상의 지식을 가진 자에게 있어서 자명할 것이다.
10: 전력 반도체 소자 21, 22: 파워 리드
30: 도전성 플레이트 40: 하부 기판
41, 43: 금속층 42: 절연층
50: 상부 기판 51, 53: 금속층
52: 절연층 61, 62: 스페이서
71-78: 접합부 80: 몰드부
90: 신호 리드 91: 와이어

Claims (11)

  1. 전력 반도체 소자;
    상기 전력 반도체 소자의 제1 전력 단자에 전기적으로 연결된 제1 파워 리드;
    상기 제1 파워 리드 주변에 나란히 배치되며, 상기 전력 반도체 소자의 제2 전력 단자에 전기적으로 연결된 제2 파워 리드; 및;
    상기 제1 파워 리드 또는 상기 제2 파워 리드에 중첩되는 영역이 형성되도록 상기 제1 파워 리드 또는 상기 제2 파워 리드로부터 소정 간격 이격 배치되는 도전성 플레이트;
    를 포함하는 파워 모듈.
  2. 청구항 1에 있어서,
    상기 도전성 플레이트는 상기 제1 파워 리드 및 상기 제2 파워 리드에 모두 중첩되는 영역이 형성되도록 배치되는 것을 특징으로 하는 파워 모듈.
  3. 청구항 1에 있어서,
    상기 도전성 플레이트는 상기 제1 파워 리드 또는 제2 파워 리드의 상부 또는 하부에 배치되어 상하 방향으로 상기 중첩 영역이 형성된 것을 특징으로 하는 파워 모듈.
  4. 청구항 1에 있어서,
    상기 제1 파워 리드 또는 제2 파워 리드의 상부 또는 하부에 일면이 접합된 제1 금속층, 상기 제1 금속층의 타면에 일면이 접합된 절연층 및 상기 절연층의 타면에 접합된 제2 금속층을 갖는 기판을 더 포함하며, 상기 도전성 플레이트는 상기 제2 금속층으로 구현된 것을 특징으로 하는 파워 모듈.
  5. 청구항 4에 있어서,
    상기 제1 금속층은 패턴이 형성되어 상기 제1 파워 리드에 접합된 영역과 상기 제2 파워 리드에 접합된 영역이 상호 전기적으로 절연된 것을 특징으로 하는 파워 모듈.
  6. 청구항 1에 있어서,
    상기 전력 반도체 소자의 하부에 배치되며 상기 전력 반도체 소자의 제1 전력 단자와 전기적 연결이 형성된 하부 기판; 및
    상기 전력 반도체 소자의 상부에 배치되며 상기 전력 반도체 소자의 제2 전력 단자와 전기적 연결이 형성된 상부 기판을 더 포함하며,
    상기 도전성 플레이트는 상기 상부 기판의 하면에 접합된 것을 특징으로 하는 파워 모듈.
  7. 청구항 6에 있어서,
    상기 상부 기판은 상기 제2 전력 단자와 전기적으로 연결된 영역 및 상기 도전성 플레이트가 접합된 영역을 갖는 제1 금속층을 포함하며, 상기 제1 금속층은 상기 제2 전력 단자와 전기적으로 연결된 영역과 상기 도전성 플레이트가 접합된 영역이 서로 전기적으로 절연되도록 패턴이 형성된 것을 특징으로 하는 파워 모듈.
  8. 청구항 1에 있어서,
    상기 전력 반도체 소자의 상부에 배치되며, 상기 전력 반도체 소자의 전력 단자 중 하나와 전기적으로 연결된 제1 금속층, 상기 제1 금속층의 상면에 접합된 하면이 접합된 절연층 및 상기 절연층의 상면에 접합된 제2 금속층을 포함하는 상부 기판을 더 포함하며,
    상기 도전성 플레이트는, 상기 제1 파워 리드 및 제2 파워 리드의 상부까지 연장된 상기 제1 금속층으로 구현된 것을 특징으로 하는 파워 모듈.
  9. 청구항 1에 있어서,
    상기 전력 반도체 소자, 상기 제1 파워 리드 및 상기 제2 파워 리드의 일부 및 상기 도전성 플레이트를 몰딩하는 몰드부를 더 포함하며,
    상기 도전성 플레이트는 상기 제1 파워 리드 또는 제2 파워 리드의 하부에 배치되되 상기 도전성 플레이트의 상면은 상기 제1 파워 리드 또는 제2 파워 리드와 소정 간격 이격되어 대면하며 상기 도전성 플레이트의 하면은 상기 몰드부 외부로 노출된 것을 특징으로 하는 파워 모듈.
  10. 청구항 1에 있어서,
    상기 전력 반도체 소자, 상기 제1 파워 리드 및 상기 제2 파워 리드를 몰딩하되, 상기 제1 파워 리드 및 상기 제2 파워 리드의 하면 일부를 노출시키는 몰드부를 더 포함하며,
    상기 도전성 플레이트는 상기 제1 파워 리드 또는 상기 제2 파워 리드의 상부에 배치된 것을 특징으로 하는 파워 모듈.
  11. 청구항 10에 있어서,
    상기 몰드부는, 상기 제1 파워 리드 및 상기 제2 파워 리드를 수평방향으로 노출시키지 않는 것을 특징으로 하는 파워 모듈.
KR1020200107931A 2020-08-26 2020-08-26 파워 모듈 KR20220026868A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200107931A KR20220026868A (ko) 2020-08-26 2020-08-26 파워 모듈
US17/373,126 US11721613B2 (en) 2020-08-26 2021-07-12 Power module
DE102021119469.5A DE102021119469A1 (de) 2020-08-26 2021-07-27 Leistungsmodul
CN202110901539.4A CN114121861A (zh) 2020-08-26 2021-08-06 电力模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200107931A KR20220026868A (ko) 2020-08-26 2020-08-26 파워 모듈

Publications (1)

Publication Number Publication Date
KR20220026868A true KR20220026868A (ko) 2022-03-07

Family

ID=80221645

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200107931A KR20220026868A (ko) 2020-08-26 2020-08-26 파워 모듈

Country Status (4)

Country Link
US (1) US11721613B2 (ko)
KR (1) KR20220026868A (ko)
CN (1) CN114121861A (ko)
DE (1) DE102021119469A1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170069363A (ko) 2015-12-10 2017-06-21 현대자동차주식회사 파워모듈용 접합재를 이용한 파워모듈 접합방법
KR20170092750A (ko) 2016-02-03 2017-08-14 현대자동차주식회사 양면냉각형 파워모듈 솔더링 지그
KR20180052143A (ko) 2016-11-09 2018-05-18 현대자동차주식회사 양면냉각형 파워모듈

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170069363A (ko) 2015-12-10 2017-06-21 현대자동차주식회사 파워모듈용 접합재를 이용한 파워모듈 접합방법
KR20170092750A (ko) 2016-02-03 2017-08-14 현대자동차주식회사 양면냉각형 파워모듈 솔더링 지그
KR20180052143A (ko) 2016-11-09 2018-05-18 현대자동차주식회사 양면냉각형 파워모듈

Also Published As

Publication number Publication date
DE102021119469A1 (de) 2022-03-03
US20220068769A1 (en) 2022-03-03
CN114121861A (zh) 2022-03-01
US11721613B2 (en) 2023-08-08

Similar Documents

Publication Publication Date Title
US11532538B2 (en) Component structure, power module and power module assembly structure
EP0585578B1 (en) Semiconductor device with reduced floating inductance and method of fabricating same
US8461623B2 (en) Power semiconductor module
US7701051B2 (en) Power semiconductor module
WO2019187679A1 (ja) パワー半導体装置
US10027094B2 (en) Power module, power converter and drive arrangement with a power module
WO2020229114A1 (en) Semiconductor module
US11227845B2 (en) Power module and method of manufacturing same
JP2001308265A (ja) 半導体装置
US11201099B2 (en) Semiconductor device and method of manufacturing the same
KR20220026868A (ko) 파워 모듈
US20210013183A1 (en) Semiconductor module
JP2013041939A (ja) 半導体モジュール及びそれを搭載したインバータ
WO2022239112A1 (ja) 半導体装置及び電力変換装置
KR20220017739A (ko) 파워 모듈
CN112750800B (zh) 半导体功率模块
KR101776425B1 (ko) 파워 모듈
US9953890B2 (en) Semiconductor device
US8901671B2 (en) Scalable construction for lateral semiconductor components having high current-carrying capacity
WO2022038831A1 (ja) パワー半導体モジュールおよび電力変換装置
US11894348B2 (en) Power semiconductor device
US20220102291A1 (en) Power module
US20230317685A1 (en) Packaged electronic device comprising a plurality of power transistors
WO2023176404A1 (ja) 半導体装置、および半導体装置の製造方法
US20220263425A1 (en) Electric circuit device

Legal Events

Date Code Title Description
A201 Request for examination