KR20170042738A - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20170042738A
KR20170042738A KR1020177007244A KR20177007244A KR20170042738A KR 20170042738 A KR20170042738 A KR 20170042738A KR 1020177007244 A KR1020177007244 A KR 1020177007244A KR 20177007244 A KR20177007244 A KR 20177007244A KR 20170042738 A KR20170042738 A KR 20170042738A
Authority
KR
South Korea
Prior art keywords
etching
hydrogen peroxide
titanium
ammonia
metal film
Prior art date
Application number
KR1020177007244A
Other languages
English (en)
Other versions
KR101900631B1 (ko
Inventor
노부아키 야마나카
다이스케 치카모리
신이치로우 가츠키
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20170042738A publication Critical patent/KR20170042738A/ko
Application granted granted Critical
Publication of KR101900631B1 publication Critical patent/KR101900631B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/67086—Apparatus for fluid treatment for etching for wet etching with the semiconductor substrates being dipped in baths or vessels
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/32—Alkaline compositions
    • C23F1/38—Alkaline compositions for etching refractory metals
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0495—Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28537—Deposition of Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • ing And Chemical Polishing (AREA)
  • Weting (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

반도체 장치의 제조 방법은, 준비 공정과, 유동 공정과, 처리 공정을 구비한다. 준비 공정은, 에칭 사용 전의 암모니아-과산화수소 용액에 미리 티타늄을 녹인 액체를 에칭액으로서 준비한다. 유동 공정은, 상기 준비 공정 후에, 처리조 내에서의 상기 에칭액의 농도를 균일하게 하도록, 상기 에칭액의 유동을 행한다. 처리 공정은, 상기 유동 공정을 개시한 후에, 금속막을 구비한 반도체 웨이퍼를 상기 처리조 내에 넣음으로써, 상기 에칭액으로 상기 금속막을 에칭한다. 상기 금속막이 티타늄인 것이 바람직하고, 상기 에칭액의 온도를 계측하는 계측 수단을 이용하여 상기 처리 공정 중에 상기 에칭액의 온도를 균일하게 하는 것이 바람직하다.

Description

반도체 장치의 제조 방법{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은, 반도체 장치의 제조 방법에 관한 것이다.
종래, 하기의 특허 문헌 1, 2에 나타내는 바와 같이, 금속막의 웨트 에칭에 관하여, 에칭 레이트의 변화를 억제하는 각종 기술이 알려져 있다.
(선행 기술 문헌)
(특허 문헌)
(특허 문헌 1) 일본 특허 공개 2002-241968호 공보
(특허 문헌 2) 일본 특허 공개 2009-267115호 공보
반도체 제조 프로세스에 있어서, 암모니아-과산화수소 용액을 이용하여 티타늄막의 웨트 에칭을 실시하고 있다. 또한, 에칭액을 순환시킴으로써, 농도의 균일화 혹은 온도의 일정화를 도모하는 기술이 있다. 그렇지만, 암모니아-과산화수소 용액을 순환시키면 과산화수소의 분해가 촉진되기 때문에, 경과 시간과 함께 과산화수소의 농도가 저하하여 버린다. 에칭 레이트는 과산화수소의 농도에 강하게 영향을 받는다. 이 때문에 암모니아-과산화수소 용액의 제작 후로부터의 경과 시간이 증가하면 에칭 레이트가 저하하여 버리고, 에칭 레이트를 균일하게 유지할 수 없다고 하는 문제가 있었다.
본 발명은, 상술한 바와 같은 과제를 해결하기 위해 이루어진 것으로, 장기간에 걸쳐서 에칭 레이트를 균일하게 유지할 수 있는 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명에 관계되는 반도체 장치의 제조 방법은, 에칭 사용 전의 암모니아-과산화수소 용액에 미리 티타늄을 녹인 액체를 에칭액으로서 준비하는 준비 공정과, 상기 준비 공정 후에, 처리조(processing bath) 내에서의 상기 에칭액의 농도를 균일하게 하도록, 상기 에칭액의 유동을 행하는 유동 공정과, 상기 유동 공정을 개시한 후에, 레지스트막 및 금속막을 구비한 반도체 웨이퍼를 상기 처리조 내에 넣음으로써, 상기 에칭액으로 상기 금속막을 에칭하는 처리 공정을 구비한다.
본 발명에 의하면, 암모니아-과산화수소 용액에 있어서 과산화수소의 분해를 억제하는 것에 의해, 장기간에 걸쳐서 에칭 레이트를 균일하게 유지할 수 있다.
도 1은 본 발명의 실시의 형태에 관계되는 반도체 장치의 제조 방법을 나타내는 플로우차트이다.
도 2는 본 발명의 실시의 형태에 관계되는 에칭 장치를 나타내는 도면이다.
도 3은 본 발명의 실시의 형태에 관계되는 에칭 장치를 나타내는 도면이다.
도 4는 본 발명의 실시의 형태에 관계되는 에칭액의 준비 공정을 나타내는 도면이다.
도 5는 본 발명의 실시의 형태에 관계되는 에칭액의 준비 공정을 나타내는 도면이다.
도 6은 본 발명의 실시의 형태에 관계되는 에칭 공정을 나타내는 도면이다.
도 7은 실시의 형태에 대한 비교예에 관계되는 실험 결과를 나타내는 도면이다.
도 8은 본 발명의 실시의 형태에 관계되는 실험 결과를 나타내는 도면이다.
도 9는 본 발명의 실시의 형태에 관계되는 실험 결과를 나타내는 도면이다.
도 1은 본 발명의 실시의 형태에 관계되는 반도체 장치의 제조 방법을 나타내는 플로우차트이다. 도 2 및 도 3은 본 발명의 실시의 형태에 관계되는 웨트 에칭 장치(50)를 나타내는 도면이다. 본 실시 형태에서는, 웨트 에칭 장치(50)를 이용하여 도 1에 플로우차트에 나타내는 에칭 공정을 실시하고, 도 6에 나타내는 탄화규소(SiC) 웨이퍼(10)상의 티타늄막(14)을 에칭한다.
도 2에 나타내는 바와 같이, 웨트 에칭 장치(50)는, 처리조(20)와, 제 1 배관(30)과, 순환 펌프(32)와, 온도 조절기(34)와, 제 2 배관(36)과, 농도계(38)를 구비하고 있다. 처리조(20)에는, 에칭액(29)이 저장되어 있다. 제 1 배관(30)은, 일단과 타단이 각각 처리조(20)에 접속하고 있고, 그 내부에서 에칭액(29)을 순환시키기 위한 것이다. 순환 펌프(32) 및 온도 조절기(34)는, 제 1 배관(30)의 도중에 마련되어 있다. 순환 펌프(32)가 구동함으로써 제 1 배관(30)을 통해서 에칭액(29)을 순환시킬 수 있다. 온도 조절기(34)는, 제 1 배관(30)의 도중에 마련되어 있다. 온도 조절기(34)를 경유하여 에칭액(29)을 흘림으로써 에칭액(29)의 온도를 조절할 수 있다. 제 2 배관(36)의 일단이 순환 펌프(32)의 출구에 접속하고, 제 2 배관(36)의 타단이 처리조(20)의 위쪽에 위치하고 있다. 제 2 배관(36)의 타단으로부터, 에칭액(29)을 액적(39)으로서 공급할 수 있다. 제 2 배관(36)의 도중에는, 농도계(38)가 마련되어 있다. 농도계(38)의 계측치로부터 순환 중의 에칭액(29)의 농도를 알 수 있다. 일례로서, 제 1 배관(30)의 유량은 수 리터/분으로 하더라도 좋고, 제 2 배관(36)의 유량은 수 ㎤/분으로 하더라도 좋다.
처리조(20)의 구체적인 구성으로서는, 예컨대 도 3에 나타내는 바와 같이 복수의 조를 갖는 처리조를 이용하더라도 좋다. 도 3에는 처리조(20)의 단면이 나타내어지고 있다. 처리조(20)는, SiC 웨이퍼(10)를 넣기 위한 내조(inner bath)(201)와, 내조(201)를 둘러싸도록 마련된 외조(outer bath)(202)를 구비한다. 내조(201)로부터 흘러넘친 에칭액(29)이 외조(202)에 유입된다. 외조(202)의 저면에 접속한 제 1 배관(30)의 일단으로부터 순환 펌프(32)가 외조(202)의 에칭액(29)을 빨아들인다. 순환 펌프(32)는, 내조(201)의 저면에 접속한 제 1 배관(30)의 타단을 경유하여, 내조(201)에 에칭액(29)을 보낸다. 이것에 의해 에칭액(29)이 처리조(20)에 있어서 순환한다. 또, 본 발명은 도 3의 2조 구조의 처리조(20)에 한정되지 않고, 1조 구조이더라도 좋다. 또한, 제 1 배관(30)을 이용하여 순환하는 것 외에도, 액체를 교반하기 위한 공지의 수단을 이용하여 처리조 내의 에칭액(29)을 교반하더라도 좋다.
다음으로, 도 1의 플로우차트의 각 공정을 설명한다. 우선, 스텝 S100, S102에 의해, 에칭액(29)을 준비한다. 구체적으로는, 에칭 사용 전의 암모니아-과산화수소 용액(22)에 미리 티타늄을 녹여 에칭액(29)을 준비한다.
(스텝 S100)
우선, 스텝 S100에 있어서, 암모니아-과산화수소 용액(22)을 조제(compound)한다. 도 4는 본 발명의 실시의 형태에 관계되는 에칭액(29)의 준비 공정을 나타내는 도면이다. 티타늄이 녹여져 있지 않은 암모니아수(24), 과산화수소수(26), 및 순수(28)를, 차례로 처리조(20)에 투입함으로써, 암모니아-과산화수소 용액(22)을 제작한다. 사전에 조제하여 두면 농도가 변화하기 때문에, 액 제작시에 각각 투입하는 것이 바람직하다. 암모니아-과산화수소 용액(22)은 에칭 사용 전, 즉 미사용의 것이므로, 티타늄 등의 금속이 포함되어 있지 않다.
(스텝 S102)
다음으로, 스텝 S102로 진행하여, 암모니아-과산화수소 용액(22)에 티타늄을 녹인다. 도 5는 본 발명의 실시의 형태에 관계되는 에칭액(29)의 준비 공정을 나타내는 도면이다. 도 5에서는, 일례로서, 실리콘(Si) 등의 반도체 기판(40)상에 티타늄막(42)을 성막한 반도체 웨이퍼(44)를 처리조(20) 내에 투입하는 것에 의해, 암모니아-과산화수소 용액(22)에 티타늄막(42)을 녹인다. 반도체 웨이퍼(44)는, 암모니아-과산화수소 용액(22)에 사전에 티타늄을 녹이기 위한 것이다. 따라서 반도체 웨이퍼(44)에는, 에칭 처리 대상의 웨이퍼와는 달리 티타늄막(42)을 패터닝하기 위한 레지스트가 마련되어 있지 않다. 또 본 발명은 반도체 웨이퍼(44)를 이용하는 실시 형태로 한정되는 것이 아니고, 예컨대 티타늄 미립자 등을 처리조(20)에 투입하더라도 좋다. 스텝 S102에 의해 에칭액(29)이 완성된다.
(스텝 S104)
다음으로, 스텝 S104에 있어서, 도 2에 나타내는 장치 구성에 있어서 순환 펌프(32)를 구동시켜 에칭액(29)을 순환시킨다. 본 실시 형태에서는, 바람직한 형태로서, 처리조(20)의 에칭액(29)의 농도 및 온도를 일정하게 하기 위해, 순환 펌프(32)를 이용하여 처리조(20) 내의 에칭액(29)을 순환시키는 것으로 한다. 에칭액(29)을 순환시킴으로써, 에칭 균일성을 향상시킨다. 즉, 처리조(20) 내의 에칭액(29)을 순환 펌프(32)로 순환시키는 것에 의해, 처리조(20) 내의 에칭액(29)의 농도를 균일하게 유지할 수 있다. 또한, 처리조(20)에 온도 조절기(34)를 설치하여 에칭액(29)의 온도가 일정하게 되도록 에칭액(29)의 순환을 행하고 있으므로, 온도 변화에 의한 에칭 속도의 변화를 억제할 수도 있다.
암모니아-과산화수소 용액을 순환시키면 과산화수소의 분해가 촉진되기 때문에, 경과 시간과 함께 과산화수소의 농도가 저하하여 버린다. 에칭 레이트는 과산화수소의 농도에 강하게 영향을 받는다. 이 때문에 암모니아-과산화수소 용액(22)의 제작 후로부터의 경과 시간이 증가하면 에칭 레이트가 저하하여 버리고, 에칭 레이트를 균일하게 유지할 수 없다. 특히, 이하의 2가지의 이유로부터, 암모니아-과산화수소 용액(22)을 순환시키면 과산화수소의 분해가 촉진되기 쉽다. 제 1 이유는, 도 3과 같이 2조 방식의 처리조(20)를 이용하면, 암모니아-과산화수소 용액(22)의 순환시에 내조(201)로부터 외조(202)에 암모니아-과산화수소 용액(22)이 넘치는 구조로 되어 있는 것에 의해, 암모니아-과산화수소 용액(22)과 대기의 접촉 면적이 증가하는 것이다. 제 2 이유는, 순환 펌프(32) 내의 압력 변동에 의한 캐비테이션 효과에 의해, 암모니아-과산화수소 용액(22) 중에 용해되어 있는 산소가 빠져나오는 것이다.
본원 발명자는, 예의 연구를 행한 바, 미리 티타늄을 녹여 두는 것에 의해 암모니아-과산화수소 용액의 과산화수소의 분해를 억제할 수 있는 것을 알아냈다. 이것에 의해 장기간에 걸쳐서 에칭 레이트를 일정하게 유지하는 것이 가능하게 된다. 암모니아-과산화수소 용액의 제작 직후에 티타늄을 녹이면 과산화수소의 분해가 억제되는 이유를 이하에 나타낸다. 과산화수소는 알칼리성 용액 중에서는, 하기의 식 1의 반응이 일어나서 하이드로퍼옥시 라디칼, 즉 OOH를 생성한다.
Figure pct00001
하이드로퍼옥시 라디칼은, 알칼리성 용액 중에서는, 과산화수소와 반응하여 분해를 촉진하는 작용을 한다고 생각된다. 하기 식 2의 반응이 되어, H2O2의 분해가 가속도적으로 진행된다고 생각된다.
Figure pct00002
암모니아-과산화수소 용액에 티타늄을 녹이는 것에 의해, 하기의 식 3의 반응이 발생한다.
Figure pct00003
하이드로퍼옥시 라디칼은, 하이드록실아민을 생성하는데 우선적으로 소비된다. 하이드록실아민, 즉 NH2OH는, 티타늄의 염이다. 식 3의 반응이 있기 때문에, 식 2에 나타내는 하이드로퍼옥시 라디칼에 의한 과산화수소의 분해 반응을 억제할 수 있다. 암모니아-과산화수소 용액(22)에 티타늄을 녹이는 양은, 상기 식 2의 반응을 충분히 억제할 수 있도록 실험적으로 정하면 된다.
(스텝 S106)
다음으로, 스텝 S106에 있어서, SiC 웨이퍼(10)를 처리조(20)에 넣어서 에칭액(29)에 담근다. 도 6은 본 발명의 실시의 형태에 관계되는 에칭 공정을 나타내는 도면이다. 에칭을 행하는 SiC 웨이퍼(10)는, SiC 기판(12)에 티타늄막(14)을 적층하고, 티타늄막(14)상에 레지스트막(16)을 적층하고, 레지스트막(16)을 소망하는 형상으로 패터닝한 것이다. 도 6에서는, 티타늄막(14)에 에칭 홈(15)이 형성되어 있는 모습을 나타내고 있다.
또, 본 실시의 형태에서는, 스텝 S106에 있어서, SiC 웨이퍼(10)상의 티타늄막(14)을 에칭했다. 그렇지만, 본 발명은 이것으로 한정되지 않고, 에칭액(29)을 이용하여 티타늄 이외의 금속막을 에칭하더라도 좋다. 예컨대 SiC 웨이퍼(10)상에 티타늄막(14) 대신에 니켈막을 적층하고, 이 니켈막을 스텝 S106에서 에칭하더라도 좋다. 단, 오염 방지의 관점으로부터는, 미리 녹여 두는 금속과 에칭하는 금속막이 동일한 것이 바람직하므로, 본 실시 형태에 관계되는 제조 방법은 티타늄막(14)의 에칭에 적합하다. 또, 티타늄 및 니켈은 탄화규소에 쇼트키 접합하므로, SiC 기판(12)상에 쇼트키 배리어 전극층을 형성하기 위해 본 실시 형태에 관계되는 에칭 방법이 바람직하게 적용된다.
이하, 도 7~9를 이용하여, 본 발명의 실시의 형태에 관계되는 실험 결과를 설명한다. 도 7은 실시의 형태에 대한 비교예에 관계되는 실험 결과를 나타내는 도면이다. 도 8 및 도 9는 본 발명의 실시의 형태에 관계되는 실험 결과를 나타내는 도면이다. 도 7 및 도 9에서는, NH3 농도를 마름모로 플롯하고, H2O2 농도를 사각형으로 플롯하고, SiC 웨이퍼(10)를 4분간 에칭액(29)에 담근 경우의 티타늄 삭감량을 삼각형으로 플롯하고 있다. 도 7 및 도 9에 있어서, 좌측의 눈금은 농도[%]를 나타내고, 우측의 눈금은 티타늄막의 삭감량[㎚]을 나타낸다.
도 7은 티타늄을 녹이지 않은 암모니아-과산화수소 용액을 비교예로서 이용한 실험 결과이고, 경과 시간에 따른 농도 추이 및 티타늄 삭감량을 나타내는 도면이다. 경과 시간은, 암모니아-과산화수소 용액의 조제 후로부터의 경과 시간이다. 실험 개시 직후로부터 경과 시간이 0~10시간 정도의 영역에서, H2O2 농도가 10% 이하로 빠르게 저하하고 있다. 경과 시간이 100시간 부근에서는, H2O2 농도가 1%~0% 부근까지 저하하고 있다. 경과 시간이 100시간의 단계에서 티타늄 삭감량을 계측하였더니, 실질적으로 제로 ㎚였다.
도 8은 H2O2 농도와 티타늄의 에칭 레이트의 관계를 도시한 것이다. H2O2 농도마다, SiC 웨이퍼(10)를 4분간 에칭액(29)에 담근 경우의 티타늄 삭감량을 플롯한 것이다. 도 8에 나타내는 바와 같이, H2O2 농도가 낮을수록 티타늄의 에칭 레이트가 저하한다.
도 9는 본 실시 형태의 에칭액(29)을 이용한 실험 결과이다. 도 7과는 대조적으로, 경과 시간이 100시간 혹은 그 이상이 되더라도, H2O2 농도의 저하가 매우 적고, 약 12%로 안정되어 있다. 본 실시 형태에서는 경과 시간이 160시간 정도의 단계에서 티타늄막(14)의 에칭을 행하였더니, 삭감량이 약 300㎚였다. 이와 같이, 본 실시 형태에 의하면, 암모니아-과산화수소 용액에 있어서 과산화수소의 분해를 억제하는 것에 의해, 장기간에 걸쳐서 에칭 레이트를 균일하게 유지할 수 있다.
10 : SiC 웨이퍼
12 : SiC 기판
14, 42 : 티타늄막
15 : 에칭 홈
16 : 레지스트막
20 : 처리조
22 : 암모니아-과산화수소 용액
24 : 암모니아수
26 : 과산화수소수
28 : 순수
29 : 에칭액
30 : 제 1 배관
32 : 순환 펌프
34 : 온도 조절기
36 : 제 2 배관
38 : 농도계
39 : 액적
40 : 반도체 기판
44 : 반도체 웨이퍼
50 : 웨트 에칭 장치
201 : 내조
202 : 외조

Claims (5)

  1. 에칭 사용 전의 암모니아-과산화수소 용액에 미리 티타늄을 녹인 액체를 에칭액으로서 준비하는 준비 공정과,
    상기 준비 공정 후에, 처리조(processing bath) 내에서의 상기 에칭액의 농도를 균일하게 하도록, 상기 에칭액의 유동을 행하는 유동 공정과,
    상기 유동 공정을 개시한 후에, 레지스트막 및 금속막을 구비한 반도체 웨이퍼를 상기 처리조 내에 넣음으로써, 상기 에칭액으로 상기 금속막을 에칭하는 처리 공정
    을 구비하는 반도체 장치의 제조 방법.
  2. 제 1 항에 있어서,
    상기 금속막이 티타늄으로 형성된 반도체 장치의 제조 방법.
  3. 제 1 항에 있어서,
    온도 조절기를 경유하여 흐르도록 상기 에칭액을 유동시킴으로써 상기 에칭액의 온도를 조절하는 반도체 장치의 제조 방법.
  4. 제 1 항에 있어서,
    상기 처리조는, 상기 에칭액이 저장되는 제 1 조와, 상기 제 1 조로부터 흘러넘친 상기 에칭액이 유입되는 제 2 조와, 상기 제 1 조와 상기 제 2 조를 접속하는 유로를 구비하고,
    상기 유동 공정은, 상기 유로를 통해서 상기 제 2 조로부터 상기 제 1 조로 상기 에칭액을 순환시키는
    반도체 장치의 제조 방법.
  5. 제 1 항에 있어서,
    상기 반도체 웨이퍼는 SiC 웨이퍼이고,
    상기 금속막은 상기 SiC 웨이퍼에 쇼트키 접합한
    반도체 장치의 제조 방법.
KR1020177007244A 2014-09-19 2014-09-19 반도체 장치의 제조 방법 KR101900631B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/074881 WO2016042667A1 (ja) 2014-09-19 2014-09-19 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20170042738A true KR20170042738A (ko) 2017-04-19
KR101900631B1 KR101900631B1 (ko) 2018-09-19

Family

ID=55532730

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177007244A KR101900631B1 (ko) 2014-09-19 2014-09-19 반도체 장치의 제조 방법

Country Status (6)

Country Link
US (1) US9881818B2 (ko)
JP (1) JP6545691B2 (ko)
KR (1) KR101900631B1 (ko)
CN (2) CN114438494A (ko)
DE (1) DE112014006962T5 (ko)
WO (1) WO2016042667A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111659665B (zh) * 2020-05-29 2022-02-01 徐州鑫晶半导体科技有限公司 硅片的清洗方法及硅片的清洗设备

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07166373A (ja) * 1993-12-15 1995-06-27 Tanaka Kikinzoku Kogyo Kk はんだバンプのバリヤメタル用エッチング液
JPH0942600A (ja) * 1995-08-02 1997-02-14 Hitachi Ltd 薬液供給装置
JPH09275098A (ja) * 1996-04-03 1997-10-21 Casio Comput Co Ltd エッチング方法
JPH10223595A (ja) * 1997-02-03 1998-08-21 Dainippon Screen Mfg Co Ltd 基板処理装置
US6399517B2 (en) * 1999-03-30 2002-06-04 Tokyo Electron Limited Etching method and etching apparatus
KR100396695B1 (ko) 2000-11-01 2003-09-02 엘지.필립스 엘시디 주식회사 에천트 및 이를 이용한 전자기기용 기판의 제조방법
JP3939630B2 (ja) * 2002-10-31 2007-07-04 エム・エフエスアイ株式会社 沸騰薬液の管理方法
JP2004214243A (ja) * 2002-12-27 2004-07-29 Toshiba Corp 半導体ウェーハのエッチング方法及びエッチング装置
JP4363061B2 (ja) * 2003-03-04 2009-11-11 株式会社デンソー 抵抗体を備えた半導体装置の製造方法
JP4471094B2 (ja) * 2004-05-11 2010-06-02 三菱瓦斯化学株式会社 チタンまたはチタン合金のエッチング液
JP4551229B2 (ja) * 2005-01-31 2010-09-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法およびエッチング液
US20060247803A1 (en) * 2005-03-29 2006-11-02 Kazushi Mori Control system, control method, process system, and computer readable storage medium and computer program
JP4978548B2 (ja) 2008-04-25 2012-07-18 三菱化学株式会社 エッチング方法及び半導体デバイス用基板の製造方法
JP2014011342A (ja) * 2012-06-29 2014-01-20 Denso Corp 炭化珪素半導体装置

Also Published As

Publication number Publication date
DE112014006962T5 (de) 2017-06-01
WO2016042667A1 (ja) 2016-03-24
JPWO2016042667A1 (ja) 2017-06-01
CN114438494A (zh) 2022-05-06
US20170154798A1 (en) 2017-06-01
JP6545691B2 (ja) 2019-07-17
KR101900631B1 (ko) 2018-09-19
CN107075694A (zh) 2017-08-18
US9881818B2 (en) 2018-01-30

Similar Documents

Publication Publication Date Title
JP6087063B2 (ja) エッチング方法、エッチング装置および記憶媒体
KR102271783B1 (ko) 에칭 방법， 에칭 장치 및 기억 매체
JP2009094455A (ja) 基板処理装置
TWI731790B (zh) 用以處理氮化物結構而不生矽土沉積之製程與設備
JP2014209581A (ja) ウェットエッチング装置
US6699400B1 (en) Etch process and apparatus therefor
JP2001023952A (ja) エッチング方法及びエッチング装置
KR20170058928A (ko) 가스 용해수 제조 장치 및 제조 방법
JP2017011051A (ja) 基板処理システム及び基板処理方法
KR102006061B1 (ko) 기판 처리 장치 및 기판 처리 방법
JP2007049022A (ja) 基板処理方法及びその装置
JP6454605B2 (ja) 基板処理方法および基板処理装置
TWI507522B (zh) 處理裝置、製造處理液之方法及製造電子裝置之方法
JP6177664B2 (ja) エッチング方法、エッチング装置および記憶媒体
JP2021057614A (ja) 構造体の製造方法および構造体の製造装置
JP2017050378A (ja) エッチング方法、物品の製造方法、及びエッチング装置
KR101900631B1 (ko) 반도체 장치의 제조 방법
JPS59104132A (ja) 洗浄方法
JP2017195383A (ja) エッチング方法、物品の製造方法、及びエッチング装置
JP7264729B2 (ja) 基板処理装置および基板処理方法
JP6433730B2 (ja) 半導体装置の製造方法及び半導体製造装置
JP2022521267A (ja) 湿式化学によるＳｉ３Ｎ４選択的除去の必要性
JP3216125B2 (ja) 薬液処理方法および薬液処理装置
JP2021530874A (ja) ３ｄ ｎａｎｄ構造における窒化ケイ素のエッチング及びシリカ堆積制御
JP2005210144A (ja) エッチング液

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant