TWI395333B - An aluminum alloy film for a display device, a display device, and a sputtering target - Google Patents

An aluminum alloy film for a display device, a display device, and a sputtering target Download PDF

Info

Publication number
TWI395333B
TWI395333B TW098113489A TW98113489A TWI395333B TW I395333 B TWI395333 B TW I395333B TW 098113489 A TW098113489 A TW 098113489A TW 98113489 A TW98113489 A TW 98113489A TW I395333 B TWI395333 B TW I395333B
Authority
TW
Taiwan
Prior art keywords
aluminum alloy
film
alloy film
display device
atomic percent
Prior art date
Application number
TW098113489A
Other languages
English (en)
Other versions
TW201005949A (en
Inventor
Junichi Nakai
Akira Nanbu
Hiroshi Goto
Hiroyuki Okuno
Aya Miki
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Publication of TW201005949A publication Critical patent/TW201005949A/zh
Application granted granted Critical
Publication of TWI395333B publication Critical patent/TWI395333B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53219—Aluminium alloys
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/18—Metallic material, boron or silicon on other inorganic substrates
    • C23C14/185—Metallic material, boron or silicon on other inorganic substrates by cathodic sputtering
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Liquid Crystal (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

顯示裝置用鋁合金膜、顯示裝置及濺鍍靶
本發明係關於顯示裝置用鋁合金膜、顯示裝置及濺鍍靶。
被應用在由小型之行動電話，至超過30英吋的大型電視之種種領域的液晶顯示裝置，把薄膜電晶體(Thin Film Transitor，以下稱為「TFT」)作為開關元件，其係由透明畫素電極、閘極配線以及源極/汲極配線等之配線部、具備非晶矽(a-Si)或多晶矽(p-Si)等半導體層之TFT基板、具備對TFT基板隔著特定的間隔而被對向配置的共通電極之對向基板、以及被填充於TFT基板與對向基板之間的液晶層等所構成。
於TFT基板，閘極配線或源極-汲極配線等配線材料，由於電阻很小，容易進行微細加工等理由，廣泛使用純鋁或者鋁-釹(Nd)等鋁合金(以下將此統稱為鋁系合金)。在鋁系合金配線與透明畫素電極之間，通常設有由鉬、鉻、鈦、鎢等高融點金屬所構成之障壁金屬層。如此般，中介著障壁金屬層而連接鋁系合金配線的理由，是因為使鋁系合金配線與透明畫素電極直接連接的話，連接電阻(接觸電阻)會上升，導致畫面的顯示品質降低。亦即，構成直接連接於透明畫素電極的配線之鋁非常容易被氧化，在液晶顯示器的成膜過程產生的氧或者在成膜時添加等氧等都會導致在鋁系合金配線與透明畫素電極之界面產生鋁的氧化物之絕緣膜。此外，構成透明畫素電極的ITO等透明導電膜係導電性之金屬氧化物，所以會由於如前所述產生的鋁的氧化物層而導致無法進行導電的歐姆接觸。
但是，為了要形成障壁金屬層，除了閘極電極或源極電極，進而包括汲極電極的形成所必要的成膜用濺鍍裝置以外，還必須另外裝設障壁金屬形成用之成膜真空室。伴隨著液晶顯示器的大量生產之低成本化，隨著障壁金屬層的形成而來的製造成本的上升以及生產性的降低變得無法輕視。
此處，被提出可以省略的形成，而可以使鋁系合金配線直接接觸於透明畫素電極的電極材料或製造方法的方案。
例如本案發明人，揭示了可以省略障壁金屬層，同時可使步驟數不但不增加反而可簡化，可以得到對透明畫素電極直接且確實連接鋁系合金配線的直接接觸技術(專利文獻1)。
詳言之，專利文獻1，作為合金成分，揭示著包含0.1~6原子百分比之由Au、Ag、Zn、Cu、Ni、Sr、Ge、Sm、及Bi所構成的群所選出的至少一種之鋁合金。於鋁系合金配線使用由該鋁合金所構成者的話，這些合金成分之至少一部份在該鋁合金膜與透明畫素電極之界面由於存在著析出物或者濃化層，而使得即使省略金屬障壁層，也可以減低與透明畫素電極之接觸電阻。
但是記載於專利文獻1之包含鎳等的鋁合金之耐熱溫度，都在大概150~200℃左右，比顯示裝置(特別是TFT基板)之製造步驟之最高溫度還要低。
另外在最近數年，顯示裝置的製造溫度由改善生產率以及提高生產性的觀點來看，有越來越低溫化的傾向。但即使把製造步驟之最高溫度(氮化矽膜之成膜溫度)降低至300℃以下，也還超過專利文獻1所記載的鋁合金的耐熱溫度。
另一方面，製造步驟之最高溫度(於本發明稱之為「熱處理溫度」)降低的話，鋁系合金配線之電阻會有未充分降低的弊害。在此本案發明人，在專利文獻2中揭示了顯示出良好的耐熱性，同時在低的熱處理溫度下也顯示充分低的電阻之鋁合金。
詳言之，揭示著由Ni，Ag，Zn，Cu，及Ge所構成的群所選擇的至少一種元素(以下稱為「α成分」)，以及由Mg，Cr，Mn，Ru，Rh，Pd，Ir，Pt，La，Ce，Pr，Gd，Tb，sm，Eu，Ho，Er，Tm，Yb，Lu，及Dy所構成的群所選擇的至少一種元素(以下稱為「X成分」)之Al-α-X合金所構成的鋁合金膜。
將前述鋁合金應用於薄膜電晶體時，可以省略障壁金屬層，同時也不增加步驟數，而可以直接且確實地使鋁合金膜與導電性氧化膜所構成的透明畫素電極接觸。此外，對鋁合金膜，例如適用約100℃以上300℃以下的低的熱處理溫度的場合，也可以達成電阻的降低與優異的耐熱性。具體而言，記載著既使採用例如250℃、30分鐘之低溫熱處理的場合，也不產生小丘等缺陷，而可以使該鋁合金膜之電阻率達成7μΩ．cm以下。
[先行技術文獻] [專利文獻]
[專利文獻1]日本專利特開2004-214606號公報
[專利文獻2]日本專利特開2006-261636號公報
如前所述藉由在純鋁添加合金元素，可以賦予純鋁所沒有的種種功能，但另一方面合金元素的添加量增多的話，配線自身的電阻會增加。此外，隨著合金元素的添加使耐蝕性惡化，而有不期望看到的傾向。
特別是，在陣列基板之製造步驟要通過複數濕式製程，添加了比鋁還貴的金屬的話，會出現電流(galvanic)腐蝕的問題，會使耐蝕性劣化。例如，在光蝕刻步驟，使用TMAH(氫氧化四甲基銨，Tetramethylammonium Hydroxide)之鹼性顯影液，但在直接接觸構造的場合，省略障壁金屬層所以鋁合金變成外露，容易遭受顯影液導致之損傷。
此外，剝離在光蝕刻步驟所形成的光阻(樹脂)之洗淨步驟，也使用含有胺類的有機剝離液進行連續水洗。然而胺雨水混合的話成為鹼性溶液，又產生了在短時間內就會腐蝕鋁的問題。還有鋁合金在通過剝離洗經步驟之前經過CVD步驟而承受了熱履歷。在此熱履歷之過程於鋁基質中合金成分形成析出物。然而此析出物與鋁之間有著很大的電位差，在剝離液之胺與水接觸的瞬間隨著前述電流腐蝕而進行鹼性腐蝕，電化學上為卑金屬之鋁會離子化而溶出，故有形成小坑(pit)狀之孔蝕(黑點)之問題。
本發明係著眼於這樣的情形，目的在於提供即使適用在低的熱處理溫度也可以顯示充分低的電阻率，而且即使省略障壁金屬層也顯示低接觸電阻，同時對於顯示裝置之製造過程所使用的鹼顯影液或剝離液，亦顯示高耐性之顯示裝置用鋁合金膜。
本發明之要旨如下所示。
(1)一種鋁合金膜，係在顯示裝置之基板上，與透明導電膜直接連接之鋁合金膜，其特徵為：該鋁合金膜，含有鈷0.05~0.5原子百分比，及鍺0.2~1.0原子百分比，且鋁合金膜中鈷量與鍺含量滿足下列式(1)之顯示裝置用鋁合金膜[Ge]≧-0.25莨Co]+0.2………(1)(式[1]中，[Ge]為鋁合金膜中之鍺含量(原子百分比)，[Co]為鋁合金膜中之鈷量(原子百分比))。
[2]如[1]之顯示裝置用鋁合金膜，其中進而含有合計0.05~0.7原子百分比(較佳者為合計0.05~0.3原子百分比)之由稀土類元素群所選出之至少一種元素。
[3]如[2]之顯示裝置用鋁合金膜，其中前述稀土類元素群係由釹(Nd)、釓(Gd)、鑭(La)、釔(Y)、鈰(Ce)、鐠(Pr)、鏑(Dy)所構成。
[4]一種顯示裝置，具備包含[1]~[3]之任一之顯示裝置用鋁合金膜之薄膜電晶體。
[5]一種濺鍍靶，含有鈷0.05~0.5原子百分比，及鍺0.2~1.0原子百分比，且該鈷量與鍺含量滿足下列式(1)，而剩餘部分為鋁以及不可避免的不純物之濺鍍靶；[Ge]≧-0.25×[Co]+0.2………(1)(式(1)中，[Ge]為濺鍍靶中之鍺含量(原子百分比)，[Co]為濺鍍靶中之鈷量(原子百分比))。
[6]如[5]之濺鍍靶，其中進而含有合計0.05~0.7原子百分比(較佳者為合計0.05~0.3原子百分比)之由稀土類元素群所選出之至少一種元素。
[7]如[6]之濺鍍靶，其中前述稀土類元素群係由釹(Nd)、釓(Gd)、鑭(La)、釔(Y)、鈰(Ce)、鐠(Pr)、鏑(Dy)所構成。
根據本發明，可以提供不中介著障壁金屬層，可以使鋁合金膜與透明畫素電極(透明導電膜，氧化物導電膜)直接接觸，而且即使適用比較低的熱處理溫度(例如250~300℃)的場合也顯示充分低的電阻率，同時耐蝕性(鹼性顯影液耐性，剝離液耐性)優異，進而耐熱性也可確保之顯示裝置用鋁合金膜。又，前述之熱處理溫度，係指顯示裝置的製造步驟(例如TFT基板的製造步驟)中最高的溫度，於一般的顯示裝置的製造步驟，意味著各種薄膜形成之用的CVD成膜時之基板的加熱溫度，或熱硬化保護膜時之熱處理爐的溫度。
此外，將本發明之鋁合金膜適用於顯示裝置的話，可以省略前述障壁金屬層。亦即使用本發明之鋁合金膜的話，可以得到生產性優異，廉價且高性能之顯示裝置。
本案發明人等進行了銳意研究，實現了即使在熱處理溫度很低的場合也可以使電阻率充分小，同時省略金屬障壁層使與透明畫素電極直接接觸的場合也可以使接觸電阻充分減低，進而對顯示裝置的製造過程所使用的藥液(鹼性顯影液，剝離液)之耐性(耐蝕性)也優異之鋁合金膜。結果，只要把比較少量的鈷與鍺作為必須元素而含有之鋁合金膜即可，並以此設想為根據找到其具體的方法。以下詳細說明在本發明選定前述元素的理由以及規定其含量的理由。
本發明之鋁合金膜，係含有0.05~0.5原子百分比(at%)之鈷者。藉由如此般含有鈷，可以把接觸電阻抑制為較低。
其機構考據如下。亦即，在鋁合金膜中做為合金成分含有鈷的話，即使在低的熱處理溫度，也應該容易在鋁合金膜與透明畫素電極之界面形成導電性之含鈷析出物或是含鈷濃化層，可以防止於前述界面產生由鋁的氧化物所構成的絕緣層，在鋁合金膜與透明畫素電極(例如ITO)之間，通過前述含鈷析出物或者含鈷濃化層而流過大部分的接觸電流，可以使接觸電阻抑制為較低。
為了實現鎳所帶來的低接觸電阻之作用效果，有必要使鈷含量為0.05原子百分比以上。更佳者為0.1原子百分比以上。但是，鈷含量過剩的話，反而會使接觸電阻增加，同時耐蝕性降低。因此鈷含量採0.5原子百分比以下。更佳者為0.4原子百分比以下。此外，鈷量過剩的話，在低溫之熱處理會有無法使鋁合金膜的電阻率充分減低的傾向。
作為耐蝕性，要提高前述鹼性顯影液耐性，同時對於使用在前述感光性樹脂的剝離之剝離液的耐性也提高，發現只要使鍺與鈷共同含有即可。
此外，使鍺與鈷一起含有的場合，也可以使接觸電阻降低。
為了實現鍺之耐蝕性提高及低接觸電阻之作用效果，有必要使鍺含量為0.2原子百分比以上。較佳者為0.3原子百分比以上。但是，鍺含量過剩的話，無法把比較低溫下施加熱處理之後的電阻抑制為較低。此外，也成為接觸電阻反而增大的原因。因此鍺含量採1.0原子百分比以下。更佳者為0.8原子百分比以下。
到此為止為了實現低接觸電阻而使鈷含有相當多的量，但過剩的鈷會招致顯影液耐性的劣化。但是，本發明藉由如前所述複合添加鈷與鍺，即使少量的鈷含量也可以實現低接觸電阻，結果，與從前的鋁合金膜相比，可以兼顧低接觸電阻與優異的顯影液耐性。
為了充分達成前述效果，前述鈷含量、鍺含量滿足分別的範圍，同時使鋁合金膜中的鈷含量與鍺含量滿足下列式(1)
[Ge]≧-0.25×[Co]+0.2………(1)
(式(1)中，[Ge]為鋁合金膜中之鍺量(原子百分比)，[Co]為鋁合金膜中之鈷量(原子百分比))。
較佳者為，滿足前述鈷含量、鍺含量之分別的範圍，同時鋁合金膜中的鈷含量與鍺含量滿足下列式(2)(更佳者為滿足下列式(3))。
[Ge]≧-0.25×[Co]+0.25………(2)
[Ge]≧-0.25×[Co]+0.3………(3)
(式(2)(3)中，[Ge]為鋁合金膜中之鍺含量(原子百分比)，[Co]為鋁合金膜中之鈷含量(原子百分比))
前述鋁合金膜之組成成分，包含前述規定量的鈷與鍺，同時滿足前述式(1)，剩下為鋁及不可避免的不純物，進而，為了提高鋁合金膜的耐熱性，可以使其含有由稀土類元素群(較佳者為Nd、Gd、La、Y、Ce、Pr、Dy)所選出之至少1種元素。
被形成鋁合金膜的基板，其後藉由CVD法等形成氮化矽膜(保護膜)，但據推測此時由於對鋁合金膜施加的高溫之熱在與基板之間產生熱膨脹之差，因而形成了小丘(尖狀突起物)。但是藉由使其含有前述稀土類元素，可以抑制小丘的形成。進而藉由含有稀土類元素，可以更為提高耐蝕性。
如前所述，為了確保耐熱性同時更為提高耐蝕性，最好含有合計達0.05原子百分比以上之由稀土類元素群(較佳者為Nd、Gd、La、Y、Ce、Pr、Dy)所選出之至少1種元素。更佳者為0.1原子百分比以上。但是稀土類元素過剩的話，熱處理後之鋁合金膜自身的電阻率增大。此處，稀土類元素的總量，定為0.7原子百分比以下(較佳者為0.5原子百分比以下，更佳者為0.3原子百分比以下)。
又，此處所說的稀土類元素，係在鑭系元素(週期表上原子序57之鑭起直到原子序71之鎦(Lu)為止合計15個元素)外加上Sc(鈧)、Y(釔)之元素群。
前述鋁合金膜最好是以濺鍍法使用濺鍍靶(以下亦稱之為「靶(target)」)來形成。比起藉由離子佈植法或電子線蒸鍍法、真空蒸鍍法形成的薄膜，可以更容易形成成分或膜厚的膜面內均一性優異的薄膜。
此外，在前述濺鍍法，要形成前述鋁合金膜，作為濺鍍靶，使用含有0.05~0.5原子百分比之鈷，0.2~1.0原子百分比之鍺(進而，因應需要合計含有0.05~0.7原子百分比(較佳者為0.05~0.3原子百分比)之由稀土類元素群(較佳者為Nd、Gd、La、Y、Ce、Pr、Dy)所選出之至少1種元素)，同時濺鍍靶中的鈷含量及鍺含量滿足下列式(1)(較佳者為式(2)，更佳者為滿足式(3))，剩下部分為鋁及不可避免的不純物所構成，使用與所要的鋁合金膜為同一組成的鋁合金濺鍍靶的話，可以形成沒有組成偏離之所要的成分/組成之鋁合金薄膜所以較佳。
[Ge]≧-0.25×[Co]+0.2………(1)
[Ge]≧-0.25×[Co]+0.25………(2)
[Ge]≧-0.25×[Co]+0.3………(3)
(式(1)~(3)中，[Ge]為濺鍍靶中之鍺含量(原子百分比)，[Co]為濺鍍靶中之鈷含量(原子百分比))
前述靶之形狀，因應於濺鍍裝置之形狀構造包含加工為任意形狀者(角型板狀、圓形板狀、甜甜圈形的板狀等)。
做為前述靶之製造方法，可以舉出溶解鑄造法或粉末燒結法、噴塗形成法、製造由鋁基合金所構成之金屬錠而得的方法、或製造由鋁基合金所構成的預製體(得到最終的緻密體之前的中間體)之後，藉由緻密化手段使該預製體更為緻密化而得之方法等。
本發明也包含特徵為前述鋁合金膜使用於薄膜電晶體之顯示裝置，作為其態樣，可以舉出前述鋁合金薄膜使用於薄膜電晶體之
(1)源極電極及/或汲極電極以及訊號線，汲極電極被直接連接於透明導電膜者；以及/或者
(2)閘極電極及掃描線者。
此外，前述閘極電極及掃描線，與前述源極電極及/或汲極電極以及訊號線，係同一組成之鋁合金膜者亦被包含於實施態樣中。
作為本發明之透明畫素電極，最好係銦錫氧化物(ITO)或者是銦鋅氧化物(IZO)。
以下參照圖面，同時說明相關於本發明之顯示裝置之較佳的實施型態。以下，以具備非晶矽TFT基板或多晶矽TFT基板之液晶顯示裝置(例如圖1，將於稍後詳述)為代表進行說明，但本發明並不以此為限定。
(實施形態1)
以下參照圖2同時詳細說明非晶矽TFT基板之實施型態。
圖2係前述圖1(相關於本發明之顯示裝置之一例)中，A之重要部位擴大圖，說明相關於本發明之顯示裝置的TFT基板(底閘型)之較佳的實施型態之概略剖面說明圖。
在本實施型態，作為源極一汲極電極/訊號線(34)以及閘極電極/掃描線(25，26)使用鋁合金膜。在從前之TFT基板，掃描線25之上、閘極電極26之上、訊號線34(源極電極28以及汲極電極29)之上，分別被形成障壁金屬層，相對於此在本實施型態之TFT基板，可以省略這些障壁金屬層。
亦即，根據本實施型態，不中介著前述障壁金屬層，可以讓使用於TFT之汲極電極29的鋁合金膜與透明畫素電極5直接接觸，於這樣的實施型態，也可以實現與從前的TFT基板同程度或更佳的良好的TFT特性。
其次，參照圖3至圖10，同時說明圖2所示之相關於本發明之非晶矽TFT基板之製造方法之一例。薄膜電晶體，係將氫化非晶矽做為半導體層使用之非晶矽TFT。在圖3至圖10賦予與圖2相同的參照符號。
首先，於玻璃基板(透明基板)1a，使用濺鍍法，層積厚度200nm程度的鋁合金膜。濺鍍之成膜溫度為150℃。藉由濺鍍此鋁合金膜，形成閘極電極26以及掃描線25(參照圖3)。此時，於後述之圖4，以使閘極絕緣磨27的覆蓋變得良好的方式，把構成閘極電極26以及掃描線25的鋁合金膜的周緣蝕刻成為約30度~40度之傾斜(taper)狀即可。
接著，如圖4所示，例如使用電漿CVD法等方法，以厚度約300nm程度之氧化矽膜(SiOx)形成閘極絕緣膜27。電漿CVD法之成膜溫度為約350℃。接著，例如使用電漿CVD法等方法，在閘極絕緣膜27之上，形成厚度50nm程度的氫化非晶矽膜(αSi-H)以及厚度300nm程度之氮化矽膜(SiNx)。
接著，藉由以閘極電極26為遮照進行背面曝光，圖案化圖5所示之氮化矽膜(SiNx)，形成通道保護膜。進而於其上，形成摻雜磷之厚度50nm程度的n+ 型氫化非晶矽膜(n+ a-Si-H)56後，如圖6所示，圖案化氫化非晶矽膜(a-si-H)55以及n+ 型氫化非晶矽膜(n+ a-Si-H)56。
其次，於其上，使用濺鍍法，依序層積厚度50nm程度之Mo膜53以及厚度300nm程度之鋁合金膜28，29。濺鍍之成膜溫度為150℃。接著，藉由如圖7所示般地進行圖案化，形成與訊號線一體之源極電極28、直接接觸於透明畫素電極5之汲極電極29。進而，以源極電極28以及汲極電極29為遮罩，，乾蝕刻除去通道保護膜(SiNx)上之n+ 型氫化非晶矽膜(n+ a-Si-H)56。
接著，如圖8所示，例如使用電漿CVD裝置等，形成厚度約300nm程度之氮化矽膜30，形成保護膜。此時之成膜溫度，例如在250℃程度進行。接著，在氮化矽膜30上形成光阻層31後，圖案化氮化矽膜30，例如藉由乾蝕刻等在氮化矽膜30形成接觸孔32。同時，在相當於與面板端部之閘極電極上之TAB接觸的部分形成接觸孔(未圖示)。
其次，例如經過根據氧氣電漿之灰化步驟後，如圖9所示，例如使用胺系等剝離液剝離光阻層31。最後，在保管時間(8小時程度)之範圍內，如圖10所示，形成例如厚度為40nm程度之ITO膜，藉由進行根據濕式蝕刻之圖案化而形成透明畫素電極5。同時，於面板端部之閘極電極之與TAB連接之部分，圖案化供與TAB進行接合之用的ITO膜，完成TFT陣列基板1。
如此製作的TFT基板，汲極電極29與透明畫素電極5直接接觸。
在前述，作為透明畫素電極5使用ITO膜，但亦可使用IZO膜。此外，作為活性半導體層，取代非晶矽而使用多晶矽亦可(參照後述之實施型態2)。
使用如此進行所得到的TFT基板，例如藉由以下記載之方法，完成前述圖1所示之液晶顯示裝置。
首先，在如前述般製作的TFT基板1的表面，塗布例如聚烯亞胺，乾燥之後進行摩擦處理形成配向膜。
另一方面，對向基板2，係在玻璃基板上，這由把例如鉻(Cr)圖案化為矩陣狀而形成遮光膜9。其次，於遮光膜9之間隙，形成樹脂製之紅、綠、藍之彩色濾光片8。藉由遮光膜9與彩色濾光片8上，把ITO膜之類的透明導電膜配置作為共通電極7而形成對向電極。接著，在對向電極之最上層塗布例如聚烯亞胺，乾燥之後進行摩擦處理形成配向膜11。
其次使TFTJ基板1與對向基板2之被形成配向膜11之面分別對向而配置，藉由樹脂製等之密封材16，除了液晶之封入口外貼合2枚之TFT基板1與對向基板2。此時在TFT基板1與對向基板2之間，使中介著間隔件15等而使2枚基板間之間隙保持為約略一定。
藉由把如此得到的空胞體置於真空中，使封入口在浸入液晶的狀態下徐徐回到大氣壓，而對空胞體注入包含液晶分子之液晶材料形成液晶層，在密封住封入口。最後，於空胞體之外側的兩面貼附偏光板10完成液晶顯示器。
其次，如圖1所示，將驅動液晶顯示裝置之驅動電路13導電連接至液晶顯示器，配置於液晶顯示器的側部或者背面部。接著，藉由包含成為液晶顯示器的顯示面之開口的保持框23，與成為面光源之背光22與導光板20與保持框23保持液晶顯示器，完成液晶顯示裝置。
(實施形態2)
以下參照圖11同時詳細說明多晶矽TFT基板之實施型態。
圖11係說明相關於本發明的頂閘型TFT基板之較佳實施型態之概略剖面說明圖。
本實施型態，作為活性半導體層，取代非晶矽而使用多晶矽這一點，以及不是底閘型而使用頂閘型之TFT基板這一點，與前述之實施型態1有著主要的不同。詳言之，在圖11所示之本實施型態之多晶矽TFT基板，活性半導體膜，係由未被摻雜磷的多晶矽膜(poly-Si)，與被離子注入磷或砷之多晶矽(n+ poly-Si)所形成的這一點，與前述圖2所示之非晶矽TFTJ基板有所不同。此外，訊號線，以中介著層間絕緣膜(SiOx)與掃描線交叉的方式被形成。
於本實施型態，也可以省略被形成於源極電極28以及汲極電極29之上的障壁金屬層。
其次，參照圖12至圖18，同時說明圖11所示之相關於本發明之多多晶矽TFT基板之製造方法之一例。薄膜電晶體，係將多晶矽膜(poly-Si)作為半導體層使用之多晶矽TFT。在圖12至圖18賦予與圖11相同的參照符號。
首先，於玻璃基板1a上例如藉由電漿CVD法等，在基板溫度約300℃程度下形成厚度50nm程度之氮化矽膜(SiNx)、厚度100nm程度之氧化矽膜(SiOx)以及厚度約50nm程度之氫化非晶矽膜(a-Si-H)。其次，為了使氫化非晶矽膜(a-Si-H)多晶矽化，進行熱處理(約470℃下1小時程度)以及雷射退火進行脫氫處理後，例如藉由使用準分子雷射退火裝置，把能量密度約230mJ/cm2 程度之雷射照射於氫化非晶矽膜(a-Si-H)，得到厚度約0.3μm程度之多晶矽膜(poly-Si)(圖12)。
其次，如圖13所示，藉由電漿蝕刻等圖案化多晶矽膜(poly-Si)。接著，如圖14所示，形成厚度約100nm程度之氧化矽膜(SiOx)，形成閘極絕緣膜27。在閘極絕緣膜27上，藉由濺鍍等，層積厚度約200nm程度之鋁合金膜以及厚度約50nm程度之障壁金屬層(Mo薄膜)52後，以電漿蝕刻等方法進行圖案化。藉此，形成與掃描線為一體之閘極電極26。
接著，如圖15所示，以光阻31形成遮罩，藉由例如離子注入裝置，把例如磷在50keV程度摻雜11015 個/cm2 程度於多晶矽膜(poly-Si)之一部分形成n+ 型多晶矽膜(n+ poly-Si)。接著，剝離光阻31，例如在500℃程度進行熱處理使磷擴散。
其次，如圖16所示，例如使用電漿CVD裝置，在基板溫度約250℃程度下形成厚度500nm程度之氧化矽膜(SiOx)，形成層間絕緣膜後，同樣藉由光阻使用圖案化之遮罩乾蝕刻層間絕緣膜(SiOx)與閘極絕緣膜27之氧化矽膜，形成接觸孔。藉由濺鍍，形成厚度50nm程度之Mo層53與厚度450nm程度之鋁合金膜後，藉由進行圖案化，形成與訊號線一體之源極電極28以及汲極電極29。結果，源極電極28與汲極電極29分別透過接觸孔接觸於n+ 型多晶矽膜(n+ poly-Si)。
接著，如圖17所示，藉由使用電漿CVD裝置等，在基板溫度250℃程度形成厚度約500nm程度之氮化矽膜(SiNx)，形成層間絕緣膜。於層間絕緣膜上形成光阻層31後，圖案化氮化矽膜(SiNx)，例如藉由乾蝕刻在氮化矽膜(SiNx)形成接觸孔32。
接著，如圖18所示，經過例如根據氧氣電漿之灰化步驟後，與前述之實施型態1同樣使用胺系之剝離液等剝離光阻，之後形成ITO膜，進行根據濕式蝕刻之圖案化而形成透明畫素電極5。
如此製作的多晶矽TFT基板，汲極電極29與透明畫素電極5直接接觸。
其次，為了使電晶體的特性安定，例如在250℃程度退火1小時程度，完成多晶矽TFT陣列基板。
根據相關於第2實施型態之TFT基板、及具備該TFT基板之液晶顯示裝置，可以得到與相關於前述第1實施型態之TFT基板同樣的效果。
使用如此得到的TFT陣列基板，與前述之實施型態1之TFT基板同樣，完成例如前述圖1所示之液晶顯示裝置。
[實施例]
以下，舉出實施例更具體說明本發明，但本發明並不受限於以下之實施例，在適合下述的要旨之範圍當然而以加上適當的變更而實施，這些也都包含於本發明的技術範圍。
把表1及表2所示之種種合金組成之鋁合金膜(膜厚為300nm)藉由DC磁控管濺鍍法(基板為玻璃基板(康寧公司製造Eagle2000)、環境氣體為氬氣、壓力為2mTorr、基板溫度為25℃(室溫))形成薄膜。
又，在前述種種合金組成之鋁合金膜的形成，把真空溶解法製作的種種組成之鋁合金靶作為濺鍍靶來使用。
此外，在實施例所用之種種鋁系合金膜之各合金元素的含量，藉由ICP發光分析(誘導結合電漿發光分析)法來求出。
使用如前所述而成膜之鋁合金膜，分別以下列所示之方法來測定熱處理後之鋁合金膜自身的電阻率、將鋁合金膜直接接觸於透明畫素電極時之直接接觸電阻(與ITO之接觸電阻)、作為耐熱性及耐蝕性之鹼性顯影液耐性與剝離液耐性。這些結果也顯示於表1及表2。
(1)熱處理後之鋁合金膜自身之電阻率
對前述鋁合金膜，形成10μm寬幅的線及間隔圖案(lind and space pattern)，在非活性氣體環境中，施以270℃ 15分鐘之熱處理後，以4端子法測定電阻率。接著以下列基準，判定熱處理後的鋁合金膜自身之電阻率使否良好。
(判定基準)
A：未滿4.6μΩ．cm
B：4.6μΩ．cm以上
(2)與透明畫素電極之直接接觸電阻
直接接觸鋁合金膜與透明畫素電極時之接觸電阻，係將透明畫素電極(ITO；於氧化銦內添加10質量百分比之氧化錫之氧化銦錫)，藉由以下列條件進行濺鍍製作圖19所示之喀爾文圖案(Kelvin pattern，TEG圖案)(接觸孔尺寸：10μm正方)，進行4端子測定(使電流流過ITO-鋁合金膜，以其他端子測定ITO-鋁合金間之電壓下降之方法)。具體而言，圖19之I1 -I2 間流有電流I，藉由監視V1 -V2 間之電壓，可以〔R=(V2 -V1 )/I2 〕求出接觸部C之直接接觸電阻R。接著以下列基準，判定與ITO之直接接觸電阻是否良好。
(透明畫素電極之成膜條件)
．氣氛氣體：氬
．壓力：0.8mTorr
．基板溫度：25℃(室溫)
(判定基準)
A：不滿1000Ω
B：1000Ω以上
(3)鹼性顯影液耐性(顯影液蝕刻速度之測定)
在成膜於基板上之鋁合金膜施以遮罩後，在顯影液(含有TMAH 2.38質量百分比之水溶液)中以25℃浸漬1分鐘，使用觸診式階差計測定其蝕刻量。接著以下列基準，判定鹼性顯影液耐性是否良好。
(判定基準)
A：不滿60nm/分
B：60nm/分以上100nm/分以下
C：超過100nm/分
(4)剝離液耐性
模擬光阻剝離液之洗淨步驟，藉由混合胺系光阻與水之鹼性水溶液進行腐蝕實驗。詳言之，係準備東京應化工業(股)製造之胺系光阻剝離液「TOK106」水溶液調整為pH值10者(液溫25℃)，並將在非活性氣體環境中施以330℃、30分鐘的熱處理之前述鋁合金膜浸漬於其內300秒鐘。接著，檢查浸漬後的膜表面所見到之弧坑狀的腐蝕(孔蝕)痕(相當於圓的直徑在150nm以上者)之個數(觀察倍率為1000倍)。接著以下列基準，判定剝離液耐性是否良好。
(判定基準)
A：不滿10個/100μm2
B：10個/100μm2 以上20個/100μm2 以下
C：超過20個/100μm2
(5)耐熱性
對成膜於基板上之鋁合金膜，在氮氣環境中，以350℃進行30分鐘的熱處理後，使用光學顯微鏡(倍率：500倍)觀察表面性狀，以目視檢查有無小丘。接著，藉由下列判定基準評估耐熱性。
(判定基準)
A：無小丘而且表面不粗糙
B：雖無小丘但表面粗糙
C：有小丘產生
由表1及表2所示之結果，可以瞭解以下情形。首先藉由製作包含規定量的鈷、鍺之鋁合金膜，即使在低溫下之熱處理也可以充分減低電阻率，同時可以大幅減低與ITO(透明畫素電極)之直接接觸電阻，亦即，可以達成低接觸電阻。進而，可知作為耐蝕性，在鹼性顯影液耐性與剝離液耐性任一方均很優異。
此外，可之進而包含稀土類元素的鋁合金膜，也可以確保優異的耐熱性。
相對於此，鈷含量超過上限的場合，不能達成低接觸電阻，耐蝕性(鹼性顯影液耐性、剝離液耐性)也變差。
此外不含鈷而包含銀的場合，耐蝕性(鹼性顯影液耐性、剝離液耐性)變差。
鍺過剩的話，在低溫之熱處理後不能充分使鋁合金膜之電阻率減低。另一方面，不含鍺的話，無法使接觸電阻充分減低，而且耐蝕性(鹼性顯影液耐性、剝離液耐性)變差。
又，使用前述實施例之結果，於圖20顯示鋁-0.5原子百分比鈷-x原子百分比鍺-0.2原子百分比鑭合金膜中之鍺量(x)與ITO之直接接觸電阻之關係圖。由此圖20，可知於前述鋁合金膜，藉由使鍺含有0.2原子百分比以上，可以使與ITO之直接接觸電阻充分減低。
以上參照特定的實施樣態詳細說明本發明，但對於熟悉該項技藝者而言明顯可以在不逸脫本發明的精神與範圍的情況下再施以種種變更或修正，此亦應是為落入本發明之範圍。
本申請案係根據於2008年4月23日提出申請之日本申請案(特願2008-112912)而提出者，在本說明書參照其內容而將其納入。
[產業上利用可能性]
根據本發明，可以提供不中介著障壁金屬層，可以使鋁合金膜與透明畫素電極(透明導電膜，氧化物導電膜)直接接觸，而且即使適用比較低的熱處理溫度(例如250~300℃)的場合也顯示充分低的電阻，同時耐蝕性(鹼性顯影液耐性，剝離液耐性)優異，進而耐熱性也可確保之顯示裝置用鋁合金膜。又，前述之熱處理溫度，係指顯示裝置的製造步驟(例如TFT基板的製造步驟)中最高的溫度，於一般的顯示裝置的製造步驟，意味著各種薄膜形成之用的CVD成膜時之基板的加熱溫度，或熱硬化保護膜時之熱處理爐的溫度。
此外，將本發明之鋁合金膜適用於顯示裝置的話，可以省略前述障壁金屬層。亦即使用本發明之鋁合金膜的話，可以得到生產性優異，廉價且高性能之顯示裝置。
1．．．TFT基板
2．．．對向基板
3．．．液晶層
4．．．薄膜電晶體(TFT)
5．．．透明畫素電極(透明導電膜)
6．．．配線部
7．．．共通電極
8．．．彩色濾光片
9．．．遮光膜
10．．．偏光板
11．．．配向膜
12．．．TAB帶
13．．．驅動電路
14．．．控制電路
15．．．間隔件
16．．．密封材
17．．．保護膜
18．．．擴散板
19．．．稜鏡片
20．．．導光板
21．．．反射板
22．．．背光
23．．．保持框
24．．．印刷電路板
25．．．掃描線
26．．．閘極電極
27．．．閘極絕緣膜
28．．．源極電極
29．．．汲極電極
30．．．保護膜(氮化矽膜)
31．．．光阻
32．．．接觸孔
33．．．非晶矽通道膜(活性半導體膜)
34．．．訊號線
52，53．．．障壁金屬層
55．．．無摻雜氫化非晶矽膜(a-Si-H)
56．．．n+ 型氫化非晶矽膜(n+ a-Si-H)
圖1係顯示被適用於非晶矽TFT基板的代表性液晶顯示器的構成之概略剖面擴大說明圖。
圖2係顯示相關於本發明的第1實施型態之TFT基板的構成之概略剖面說明圖。
圖3係依照順序顯示圖2所示之TFT基板的製造步驟之一例之說明圖。
圖4係依照順序顯示圖2所示之TFT基板的製造步驟之一例之說明圖。
圖5係依照順序顯示圖2所示之TFT基板的製造步驟之一例之說明圖。
圖6係依照順序顯示圖2所示之TFT基板的製造步驟之一例之說明圖。
圖7係依照順序顯示圖2所示之TFT基板的製造步驟之一例之說明圖。
圖8係依照順序顯示圖2所示之TFT基板的製造步驟之一例之說明圖。
圖9係依照順序顯示圖2所示之TFT基板的製造步驟之一例之說明圖。
圖10係依照順序顯示圖2所示之TFT基板的製造步驟之一例之說明圖。
圖11係顯示相關於本發明的第2實施型態之TFT基板的構成之概略剖面說明圖。
圖12係依照順序顯示圖11所示之TFT基板的製造步驟之一例之說明圖。
圖13係依照順序顯示圖11所示之TFT基板的製造步驟之一例之說明圖。
圖14係依照順序顯示圖11所示之TFT基板的製造步驟之一例之說明圖。
圖15係依照順序顯示圖11所示之TFT基板的製造步驟之一例之說明圖。
圖16係依照順序顯示圖11所示之TFT基板的製造步驟之一例之說明圖。
圖17係依照順序顯示圖11所示之TFT基板的製造步驟之一例之說明圖。
圖18係依照順序顯示圖11所示之TFT基板的製造步驟之一例之說明圖。
圖19係顯示使用於鋁合金膜與透明畫素電極之直接接觸電阻的測定之喀爾文圖案(Kelvin pattern，TEG圖案)之圖。
圖20係顯示鋁-0.5原子百分比鈷-x原子百分比鍺-0.2原子百分比鑭合金膜中之鍺含量(x)與ITO之直接接觸電阻之關係圖。
1a．．．玻璃基板(透明基板)
5．．．透明畫素電極(透明導電膜)
25．．．掃描線
26．．．閘極電極
27．．．閘極絕緣膜
28．．．源極電極
29．．．汲極電極
30．．．保護膜(氮化矽膜)
34．．．訊號線
53．．．障壁金屬層
55．．．無摻雜氫化非晶矽膜(a-Si-H)
56．．．n+ 型氫化非晶矽膜(n+ a-Si-H)

Claims (3)

  1. 一種鋁合金膜，係在顯示裝置之基板上，與透明導電膜直接連接之鋁合金膜，其特徵為：該鋁合金膜，含有鈷0.05~0.5原子百分比，及鍺0.2~1.0原子百分比，且鋁合金膜中鈷量與鍺含量滿足下列式(1)之顯示裝置用鋁合金膜[Ge]≧-0.25×[Co]+0.2……(1)(式(1)中，[Ge]為鋁合金膜中之鍺含量(原子百分比)，[Co]為鋁合金膜中之鈷量(原子百分比))；進而含有合計0.05~0.7原子百分比之由稀土類元素群所選出之至少一種元素；前述稀土類元素群係由釹(Nd)、釓(Gd)、鑭(La)、釔(Y)、鈰(Ce)、鐠(Pr)、鏑(Dy)所構成。
  2. 一種顯示裝置，其特徵為具備包含申請專利範圍第1項之顯示裝置用鋁合金膜之薄膜電晶體。
  3. 一種濺鍍靶，其特徵為：含有鈷0.05~0.5原子百分比，及鍺02~1.0原子百分比，且該鈷量與鍺含量滿足下列式(1)，而剩餘部分為鋁以及不可避免的不純物之濺鍍靶； [Ge]≧-0.25×[Co]+0.2...(1)(式(1)中，[Ge]為濺鍍靶中之鍺含量(原子百分比)，[Co]為濺鍍靶中之鈷量(原子百分比))；進而含有合計0.05~0.7原子百分比之由稀土類元素群所選出之至少一種元素；前述稀土類元素群係由釹(Nd)、釓(Gd)、鑭(La)、釔(Y)、鈰(Ce)、鐠(Pr)、鏑(Dy)所構成。
TW098113489A 2008-04-23 2009-04-23 An aluminum alloy film for a display device, a display device, and a sputtering target TWI395333B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008112912 2008-04-23

Publications (2)

Publication Number Publication Date
TW201005949A TW201005949A (en) 2010-02-01
TWI395333B true TWI395333B (zh) 2013-05-01

Family

ID=41216898

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098113489A TWI395333B (zh) 2008-04-23 2009-04-23 An aluminum alloy film for a display device, a display device, and a sputtering target

Country Status (5)

Country Link
US (1) US8422207B2 (zh)
JP (1) JP5368867B2 (zh)
KR (1) KR20100127290A (zh)
TW (1) TWI395333B (zh)
WO (1) WO2009131169A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4355743B2 (ja) 2006-12-04 2009-11-04 株式会社神戸製鋼所 Ｃｕ合金配線膜とそのＣｕ合金配線膜を用いたフラットパネルディスプレイ用ＴＦＴ素子、及びそのＣｕ合金配線膜を作製するためのＣｕ合金スパッタリングターゲット
JP4567091B1 (ja) 2009-01-16 2010-10-20 株式会社神戸製鋼所 表示装置用Ｃｕ合金膜および表示装置
KR101361303B1 (ko) 2009-07-27 2014-02-11 가부시키가이샤 고베 세이코쇼 배선 구조 및 배선 구조를 구비한 표시 장치
JP2012180540A (ja) 2011-02-28 2012-09-20 Kobe Steel Ltd 表示装置および半導体装置用Ａｌ合金膜
JP5524905B2 (ja) 2011-05-17 2014-06-18 株式会社神戸製鋼所 パワー半導体素子用Ａｌ合金膜
JP2013084907A (ja) 2011-09-28 2013-05-09 Kobe Steel Ltd 表示装置用配線構造
TWI446539B (zh) * 2011-12-23 2014-07-21 Au Optronics Corp 半導體結構
KR20160105490A (ko) * 2014-02-07 2016-09-06 가부시키가이샤 고베 세이코쇼 플랫 패널 디스플레이용 배선막
CN104962871B (zh) * 2015-05-25 2018-04-27 同济大学 一种高导电性铝合金薄膜及其制备方法
CN105093751B (zh) * 2015-08-18 2018-09-11 京东方科技集团股份有限公司 预防esd的goa布局设计
KR20180082661A (ko) 2017-01-09 2018-07-19 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007157917A (ja) * 2005-12-02 2007-06-21 Kobe Steel Ltd 薄膜トランジスタ基板および表示デバイス
WO2008032786A1 (en) * 2006-09-15 2008-03-20 Kabushiki Kaisha Kobe Seiko Sho Display device

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2854694B2 (ja) 1990-09-03 1999-02-03 日本電業工作株式会社 群遅延時間補償形帯域通過ろ波器
JP2733006B2 (ja) 1993-07-27 1998-03-30 株式会社神戸製鋼所 半導体用電極及びその製造方法並びに半導体用電極膜形成用スパッタリングターゲット
KR100471770B1 (ko) 1996-12-23 2005-06-17 삼성전자주식회사 액정표시장치
JP3365954B2 (ja) 1997-04-14 2003-01-14 株式会社神戸製鋼所 半導体電極用Ａｌ−Ｎｉ−Ｙ 合金薄膜および半導体電極用Ａｌ−Ｎｉ−Ｙ 合金薄膜形成用スパッタリングターゲット
JPH11337976A (ja) 1998-03-26 1999-12-10 Toshiba Corp 表示装置用アレイ基板及びこのアレイ基板を備えた平面表示装置
JP4663829B2 (ja) 1998-03-31 2011-04-06 三菱電機株式会社 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置
JP4458563B2 (ja) 1998-03-31 2010-04-28 三菱電機株式会社 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法
US6617644B1 (en) * 1998-11-09 2003-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP4783525B2 (ja) 2001-08-31 2011-09-28 株式会社アルバック 薄膜アルミニウム合金及び薄膜アルミニウム合金形成用スパッタリングターゲット
JP2003273109A (ja) 2002-03-14 2003-09-26 Advanced Display Inc Ａｌ配線用薄膜及びその製造方法並びにこれを用いた液晶表示装置
JP3940385B2 (ja) 2002-12-19 2007-07-04 株式会社神戸製鋼所 表示デバイスおよびその製法
US7166921B2 (en) 2003-11-20 2007-01-23 Hitachi Metals, Ltd. Aluminum alloy film for wiring and sputter target material for forming the film
JP4022891B2 (ja) * 2003-11-20 2007-12-19 日立金属株式会社 配線膜用Ａｌ合金膜および配線膜形成用スパッタリングターゲット材
JP2005303003A (ja) 2004-04-12 2005-10-27 Kobe Steel Ltd 表示デバイスおよびその製法
JP4541787B2 (ja) 2004-07-06 2010-09-08 株式会社神戸製鋼所 表示デバイス
JP4330517B2 (ja) 2004-11-02 2009-09-16 株式会社神戸製鋼所 Ｃｕ合金薄膜およびＣｕ合金スパッタリングターゲット並びにフラットパネルディスプレイ
JP4579709B2 (ja) 2005-02-15 2010-11-10 株式会社神戸製鋼所 Ａｌ−Ｎｉ−希土類元素合金スパッタリングターゲット
JP4117001B2 (ja) 2005-02-17 2008-07-09 株式会社神戸製鋼所 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
JP4542008B2 (ja) 2005-06-07 2010-09-08 株式会社神戸製鋼所 表示デバイス
US7411298B2 (en) 2005-08-17 2008-08-12 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Source/drain electrodes, thin-film transistor substrates, manufacture methods thereof, and display devices
US7683370B2 (en) 2005-08-17 2010-03-23 Kobe Steel, Ltd. Source/drain electrodes, transistor substrates and manufacture methods, thereof, and display devices
US7781767B2 (en) 2006-05-31 2010-08-24 Kobe Steel, Ltd. Thin film transistor substrate and display device
JP4280277B2 (ja) * 2006-09-28 2009-06-17 株式会社神戸製鋼所 表示デバイスの製法
WO2008047726A1 (en) 2006-10-13 2008-04-24 Kabushiki Kaisha Kobe Seiko Sho Thin film transistor substrate and display device
JP4377906B2 (ja) 2006-11-20 2009-12-02 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ系Ａｌ基合金スパッタリングターゲット、およびその製造方法
JP2008127623A (ja) 2006-11-20 2008-06-05 Kobelco Kaken:Kk Ａｌ基合金スパッタリングターゲットおよびその製造方法
JP4170367B2 (ja) 2006-11-30 2008-10-22 株式会社神戸製鋼所 表示デバイス用Ａｌ合金膜、表示デバイス、及びスパッタリングターゲット
JP4355743B2 (ja) 2006-12-04 2009-11-04 株式会社神戸製鋼所 Ｃｕ合金配線膜とそのＣｕ合金配線膜を用いたフラットパネルディスプレイ用ＴＦＴ素子、及びそのＣｕ合金配線膜を作製するためのＣｕ合金スパッタリングターゲット
JP4705062B2 (ja) 2007-03-01 2011-06-22 株式会社神戸製鋼所 配線構造およびその作製方法
JP2009004518A (ja) 2007-06-20 2009-01-08 Kobe Steel Ltd 薄膜トランジスタ基板、および表示デバイス
JP2009010052A (ja) 2007-06-26 2009-01-15 Kobe Steel Ltd 表示装置の製造方法
US20090001373A1 (en) 2007-06-26 2009-01-01 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel Ltd.) Electrode of aluminum-alloy film with low contact resistance, method for production thereof, and display unit
JP2009008770A (ja) 2007-06-26 2009-01-15 Kobe Steel Ltd 積層構造およびその製造方法
JP5143649B2 (ja) 2007-07-24 2013-02-13 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ−Ｓｉ系Ａｌ合金スパッタリングターゲットおよびその製造方法
JP5432550B2 (ja) 2008-03-31 2014-03-05 株式会社コベルコ科研 Ａｌ基合金スパッタリングターゲットおよびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007157917A (ja) * 2005-12-02 2007-06-21 Kobe Steel Ltd 薄膜トランジスタ基板および表示デバイス
WO2008032786A1 (en) * 2006-09-15 2008-03-20 Kabushiki Kaisha Kobe Seiko Sho Display device

Also Published As

Publication number Publication date
JP2009280911A (ja) 2009-12-03
WO2009131169A1 (ja) 2009-10-29
JP5368867B2 (ja) 2013-12-18
US20110019350A1 (en) 2011-01-27
KR20100127290A (ko) 2010-12-03
US8422207B2 (en) 2013-04-16
TW201005949A (en) 2010-02-01

Similar Documents

Publication Publication Date Title
TWI395333B (zh) An aluminum alloy film for a display device, a display device, and a sputtering target
TWI434421B (zh) A display device, a manufacturing method thereof, and a sputtering target
JP4117001B2 (ja) 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
TWI356498B (zh)
US8044399B2 (en) Display device
US7952123B2 (en) Thin film transistor substrate and display device
JP2009010052A (ja) 表示装置の製造方法
WO2010053135A1 (ja) 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
JP2010262991A (ja) 現像液耐性に優れた表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
JP2008124499A (ja) 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
JP2009282514A (ja) 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
JP5357515B2 (ja) 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
JP2010134458A (ja) 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
TW200914971A (en) Display device and sputtering target

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees