KR20160024914A - 기판 처리 장치 및 반도체 장치의 제조 방법 - Google Patents

기판 처리 장치 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20160024914A
KR20160024914A KR1020167000861A KR20167000861A KR20160024914A KR 20160024914 A KR20160024914 A KR 20160024914A KR 1020167000861 A KR1020167000861 A KR 1020167000861A KR 20167000861 A KR20167000861 A KR 20167000861A KR 20160024914 A KR20160024914 A KR 20160024914A
Authority
KR
South Korea
Prior art keywords
film
etching
gas
substrate
temperature
Prior art date
Application number
KR1020167000861A
Other languages
English (en)
Inventor
야스토시 츠보타
유이치 와다
켄지 카메다
신 히야마
Original Assignee
가부시키가이샤 히다치 고쿠사이 덴키
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히다치 고쿠사이 덴키 filed Critical 가부시키가이샤 히다치 고쿠사이 덴키
Publication of KR20160024914A publication Critical patent/KR20160024914A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32816—Pressure
    • H01J37/32834—Exhausting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H01L27/10852—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3343—Problems associated with etching
    • H01J2237/3345—Problems associated with etching anisotropy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3343—Problems associated with etching
    • H01J2237/3346—Selectivity
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 기판의 면내에서 높은 선택성을 가지는 에칭을 실현한다.
상기 과제를 해결하기 위해서 적어도 실리콘을 함유하는 제1 막과 상기 제1 막보다 실리콘 함유율이 적은 제2 막이 형성된 기판이 재치되는 재치부; 상기 재치부가 설치된 처리 용기; 상기 기판에 에칭 가스를 공급하는 가스 공급계; 상기 에칭 가스를 상기 기판과 접촉하는 동안, 상기 제2 막의 에칭 속도보다 상기 제1 막의 에칭 속도가 높아지도록 상기 기판의 온도를 제어하는 온도 제어부; 및 상기 처리 용기 내의 분위기를 배기하는 배기계;를 포함하는 기판 처리 장치를 제공한다.

Description

기판 처리 장치 및 반도체 장치의 제조 방법{SUBSTRATE TREATMENT DEVICE AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은 드라이 에칭에 관련된 기판 처리 장치 및 반도체 장치의 제조 방법에 관한 것이다.
반도체 장치에서 고집적화를 더 도모하기 위해서 패턴의 미세화가 진행되고 있다. 미세 패턴을 실현하기 위해 희생막 형성 공정이나 에칭 공정을 이용한 다양한 방법이 검토되고 있다. 이들 공정을 활용하는 것에 의해 극히 미세한 홈[溝]이나 기둥을 포함하는 패턴을 형성하는 것이 가능하다.
에칭 방법으로서 웨트 에칭이나 플라즈마 드라이 에칭이 있다. 드라이 에칭은 예컨대 특허문헌 1에 개시되어 있다.
1. 일본 특개 2011-44493호 공보
고품질의 미세 패턴을 형성할 때는, 인접하는 패턴 사이의 거리나 패턴의 강도, 패턴의 균일성 등을 고려할 필요가 있다. 이들을 실현하기 위해서 기판의 면내(面內)에서 높은 선택성을 가지는 에칭 방법이 요구되고 있다.
상기 과제를 해결하기 위해서 적어도 실리콘을 함유하는 제1 막과 상기 제1 막보다 실리콘 함유율이 적은 제2 막이 형성된 기판이 재치되는 재치부; 상기 재치부가 설치된 처리 용기; 상기 기판에 에칭 가스를 공급하는 가스 공급계; 상기 에칭 가스를 상기 기판과 접촉하는 동안, 상기 제2 막의 에칭 속도보다 상기 제1 막의 에칭 속도가 높아지도록 상기 기판의 온도를 제어하는 온도 제어부; 및 상기 처리 용기 내의 분위기를 배기하는 배기계;를 포함하는 기판 처리 장치를 제공한다.
또한 적어도 실리콘을 함유하는 제1 막과 상기 제1 막보다 실리콘 함유율이 적은 제2 막을 포함하는 기판을 처리실에 반입하는 공정; 상기 기판에 에칭 가스를 공급하고, 상기 에칭 가스가 상기 기판과 접촉하는 동안, 상기 제2 막의 에칭 속도보다 상기 제1 막의 에칭 속도가 높아지도록 상기 기판의 온도를 제어하면서 상기 처리실 내의 분위기를 배기하는 공정; 및 상기 기판을 처리실로부터 반출하는 공정;을 포함하는 반도체 장치의 제조 방법을 제공한다.
이에 따르면 높은 선택성을 가지는 에칭을 실현할 수 있어 고품질의 미세 패턴을 형성하는 것이 가능하다.
도 1은 본 발명의 바람직한 실시 형태에 따른 기판 처리 장치를 설명하기 위한 개략 횡단면도(橫斷面圖).
도 2는 본 발명의 바람직한 실시 형태에 따른 기판 처리 장치를 설명하기 위한 개략 종단면도(縱斷面圖).
도 3은 본 발명의 바람직한 실시 형태에 따른 기판 처리 장치가 포함하는 처리 유닛을 설명하기 위한 종단면도.
도 4는 본 발명의 바람직한 실시 형태에 따른 처리 유닛이 포함하는 서셉터의 종단면도.
도 5는 본 발명의 바람직한 실시 형태에 따른 컨트롤러를 설명하기 위한 구조도.
도 6은 본 발명의 바람직한 실시 형태에 따른 기판 처리 장치가 처리하는 디바이스의 구조를 설명하기 위한 종단면도.
도 7은 본 발명의 바람직한 실시 형태에 따른 처리 플로우를 설명하는 도면.
도 8은 본 발명의 바람직한 실시 형태에 따른 기판 처리 장치가 처리하는 디바이스의 구조를 설명하기 위한 종단면도.
도 9는 본 발명의 바람직한 실시 형태에 따른 기판 처리 장치가 처리하는 디바이스의 구조를 설명하기 위한 종단면도.
다음으로 본 발명의 바람직한 실시 형태를 도면을 참조하여 설명한다. 본 발명은 예컨대 반도체 제조 장치에서 이용되는 기판 처리 방법에도 관한 것이다. 특히 반응성 가스를 기판의 표면에 공급하여 에칭 처리를 수행하는 기판 처리 방법에도 관한 것이다.
(제1 실시 형태)(기판 처리 장치)
본 발명의 바람직한 실시 형태에서 반도체 제조 장치나 기판 처리 장치로서 이용되는 에칭 장치에 의해 반도체 장치의 제조 방법 및 기판 처리 방법이 실현된다. 도 1은 본 발명의 바람직한 실시 형태에 따른 에칭 장치를 설명하기 위한 개략 횡단면도이며, 도 2는 본 발명의 바람직한 실시 형태에 따른 에칭 장치를 설명하기 위한 개략 종단면도다. 도 1, 도 2에 도시되듯이 에칭 장치(10)는 EFEM(100, Equipment Front End Module)과, 로드록 챔버부(200)와, 트랜스퍼 모듈부(300)와, 에칭 처리가 이루어지는 처리실로서 이용되는 프로세스 챔버부(400)를 구비한다.
EFEM(100)은 FOUP(110, 120)(Front Opening Unified Pod) 및 각각의 FOUP로부터 로드록 챔버에 웨이퍼를 반송하는 제1 반송부인 대기 반송 로봇(130)을 구비한다. FOUP에는 25매의 기판으로서 웨이퍼가 탑재되어, 대기 반송 로봇(130)의 암(arm)부가 FOUP으로부터 5매씩 웨이퍼를 발출한다.
로드록 챔버부(200)는 로드록 챔버(250, 260)와, FOUP로부터 반송된 웨이퍼(600)를 로드록 챔버(250, 260) 내에서 각각 보지(保持)하는 버퍼 유닛(210, 220)을 구비한다. 버퍼 유닛(210, 220)은 보트(211, 221)와 그 하부의 인덱스 어셈블리(212, 222)를 구비한다. 보트(211, 221)와 그 하부의 인덱스 어셈블리(212, 222)는 θ축(214, 224)에 의해 동시에 회전된다.
트랜스퍼 모듈부(300)는 반송실로서 이용되는 트랜스퍼 모듈(310)을 구비하고, 전술한 로드록 챔버(250, 260)는 게이트 밸브(311, 312)를 개재하여 트랜스퍼 모듈(310)에 설치된다. 트랜스퍼 모듈(310)에는 제2 반송부로서 이용되는 진공 암 로봇 유닛(320)이 설치된다.
프로세스 챔버부(400)는 처리 유닛(410, 420)을 구비한다. 처리 유닛(410, 420)은 게이트 밸브(313, 314)를 개재하여 트랜스퍼 모듈(310)에 설치된다.
처리 유닛(410, 420)은 후술하는 웨이퍼(600)를 재치하는 서셉터 테이블(411, 421)을 구비한다. 서셉터 테이블(411, 421)을 각각 관통하여 리프터 핀(413, 423)이 설치된다. 리프터 핀(413, 423)은 Z축(412, 422)의 방향으로 각각 상하(上下)한다. 또한 가스 버퍼 공간(430, 440)을 포함한다.
후술하는 바와 같이 가스 버퍼 공간(430, 440)은 공간을 형성하는 벽(431, 441)을 각각 구비한다. 가스 버퍼 공간(430, 440)의 상부에는 가스 공급공이 각각 설치된다.
또한 각 구성에 전기적으로 접속되는 컨트롤러(500)를 포함한다. 컨트롤러(500)는 각 구성의 동작을 제어한다.
이상과 같이 구성된 에칭 장치(10)에서 FOUP(110, 120)로부터 로드록 챔버(250, 260)에 웨이퍼(600)가 반송된다. 이때 우선 도 2에 도시되듯이 대기 반송 로봇(130)이 FOUP의 포드에 트위저를 격납하고, 5매의 웨이퍼를 트위저 상에 재치한다. 이때 취출(取出)하는 웨이퍼의 높이 방향의 위치에 맞춰서 대기 반송 로봇(130)의 트위저 및 암이 상하한다.
웨이퍼를 트위저에 재치한 후, 대기 반송 로봇(130)이 θ축(131) 방향으로 회전되어 버퍼 유닛(210, 220)의 보트(211, 221)에 웨이퍼를 탑재한다. 이때 보트(211, 221)의 Z축(230) 방향의 동작에 의해 보트(211, 221)는 대기 반송 로봇(130)으로부터 25매의 웨이퍼(600)를 수취한다. 25매의 웨이퍼를 수취한 후, 보트(211, 221)의 최하층에 있는 웨이퍼가 트랜스퍼 모듈부(300)의 높이 위치에 맞도록 보트(211, 221)를 Z축(230) 방향으로 동작시킨다.
로드록 챔버(250, 260)에서는 로드록 챔버(250, 260) 내에 버퍼 유닛(210, 220)에 의해 보지되는 웨이퍼(600)를 진공 암 로봇 유닛(320)의 핑거(321)에 탑재한다. θ축(325) 방향으로 진공 암 로봇 유닛(320)을 회전하고, 또한 Y축(326) 방향으로 핑거를 연장하여 처리 유닛(410, 420) 내의 서셉터 테이블(411, 421) 상에 이재(移載)한다.
여기서 웨이퍼(600)를 핑거(321)로부터 서셉터 테이블(411, 421)에 이재할 때의 에칭 장치(10)의 동작을 설명한다.
진공 암 로봇 유닛(320)의 핑거(321)와 리프터 핀(413, 423)의 협동에 의해 웨이퍼(600)가 서셉터 테이블(411, 421) 상에 이재된다. 또한 반대의 동작에 의해 처리가 종료된 웨이퍼(600)를 서셉터 테이블(411, 421)로부터 진공 암 로봇 유닛(320)에 의해 로드록 챔버(250, 260) 내의 버퍼 유닛(210, 220)으로 이재한다.
이상과 같이 구성된 에칭 장치(10)에서 로드록 챔버(250, 260)에 웨이퍼(600)가 반송되고, 로드록 챔버(250, 260) 내가 진공 흡입(진공치환)되고, 로드록 챔버(250, 260)로부터 트랜스퍼 모듈(310)을 경과하여 웨이퍼(600)가 처리 유닛(410, 420)에 반송되고, 처리 유닛(410, 420)에서 웨이퍼(600)로부터 에칭 대상물의 제거가 이루어지고(제거 공정), 에칭 대상물의 제거가 이루어진 웨이퍼(600)가 트랜스퍼 모듈(310)을 경과하여 다시 로드록 챔버(250, 260)에 반송된다.
(기판 처리 장치에서의 처리 유닛)
도 3은 처리 유닛(410)의 상세를 도시한 도면이며, 이하에 설명한다. 또한 전술한 처리 유닛(420)은 처리 유닛(410)과 마찬가지의 구성이다.
처리 유닛(410)은 반도체 기판이나 반도체 소자에 에칭을 수행하는 처리 유닛이다. 처리 유닛(410)은 도 3에 도시되듯이 가스 버퍼실(430), 반도체 기판 등의 웨이퍼(600)를 수용하는 처리실(445)을 구비한다. 예컨대 가대(架臺)로서의 수평한 베이스 플레이트(448)의 상부에 가스 버퍼실(430)을 배치하고, 베이스 플레이트(448)의 하부에 처리실(445)을 배치하여 구성된다.
가스 버퍼실(430)에는 가스 도입구(433)로부터 반응 가스가 공급된다. 가스 버퍼실(430)의 벽(431)은 고순도의 석영 유리나 세라믹스로 통 형상으로 형성된 이른바 챔버다. 벽(431)은 축(軸)선이 수직이 되도록 배치되고, 탑 플레이트(454)와, 탑 플레이트(454)와는 다른 방향에 설치된 처리실(445)에 의해 상하단이 기밀하게 봉지된다. 탑 플레이트(454)는 벽(431) 및 외측 쉴드(432)의 상단에 지지된다.
탑 플레이트(454)는 벽(431)의 일단을 폐색하는 덮개부(454a)와, 덮개부(454a)를 지지하는 지지부(454b)에 의해 구성된다.
덮개부(454a)의 거의 중앙에는 가스 도입구(433)가 설치된다. 벽(431)의 선단과 플랜지 부분 및 지지부(454b)의 사이에는 O링(453)이 설치되어, 가스 버퍼실(430)을 기밀하게 폐색하도록 구성한다.
벽(431)의 하방(下方)의 처리실(445)의 저면(底面)에는 복수(예컨대 4개)의 지주(461)에 의해 지지되는 기판 재치부로서의 서셉터(459)가 설치된다. 서셉터(459)에는 서셉터 테이블(411)와, 서셉터(459)의 내부에 설치되고 서셉터 상의 웨이퍼를 가열하는 기판 가열부로서의 히터(463)와, 후술하는 냉각제 유로(464)가 구비된다.
서셉터(459)의 하방에는 배기판(465)이 배설(配設)된다. 배기판(465)은 가이드 샤프트(467)를 개재하여 저판(469)에 지지되고, 저판(469)은 처리실(445)의 하면(下面)에 기밀하게 설치된다. 승강판(471)이 가이드 샤프트(467)를 가이드로서 승강 가능하게 움직이도록 설치된다. 승강판(471)은 적어도 3개의 리프터 핀(413)을 지지한다.
도 3에 도시되듯이 리프터 핀(413)은 서셉터(459)의 서셉터 테이블(411)을 관통한다. 그리고 리프터 핀(413)의 정상(頂上)에는 웨이퍼(600)를 지지하는 지지부(414)가 설치된다. 지지부(414)는 서셉터(459)의 중심 방향으로 연출(延出)한다. 리프터 핀(413)의 승강에 의해 웨이퍼(600)를 서셉터 테이블(411)에 재치하거나 또는 서셉터 테이블(411)로부터 들어올릴 수 있다.
저판(469)을 경유하여 승강 구동부(490)(驅動部)의 승강 샤프트(473)가 승강판(471)에 연결된다. 승강 구동부가 승강 샤프트(473)를 승강시키는 것에 의해 승강판(471)과 리프터 핀(413)을 개재하여 지지부(414)가 승강된다. 또한 도 3에서는 지지부(414)가 설치된 상태의 리프터 핀(413)이 도시된다.
서셉터(459)와 배기판(465) 사이에 배플 링(458)이 설치된다. 배플 링(458), 서셉터(459), 배기판(465)에 의해 제1 배기실(474)이 형성된다. 원통 형상의 배플 링(458)에는 통기공(通氣孔)이 다수 균일하게 설치된다. 따라서 제1 배기실(474)은 처리실(445)과 구분되고 또한 통기공을 통해서 처리실(445)과 연통(連通)한다.
배기판(465)에 배기 연통공(475)이 설치된다. 배기 연통공(475)에 의해 제1 배기실(474)과 제2 배기실(476)이 연통된다. 제2 배기실(476)에는 중력 방향으로 연장된 배기관(480)이 연통되고, 배기관(480)에는 상류부터 압력 조정 밸브(479), 배기 펌프(481)가 설치된다. 서셉터(459)의 하방이며 또한 중력 방향으로 배기관(480)을 설치하는 것에 의해, 공급된 가스는 처리실(445)에 잔류하지 않고 배기된다. 따라서 담당자에 의한 메인터넌스 시에 가스의 접촉에 의한 위험도를 저감할 수 있다. 가스 배기부는 배기관(480), 압력 조정 밸브(479)를 적어도 포함한다. 배기 펌프(481)를 가스 배기부에 포함시켜도 좋다.
벽(431)의 상부의 탑 플레이트(454)에는 제1 가스 공급 유닛(482)과 제2 가스 공급 유닛(483)이 접속된다. 제1 가스 공급 유닛(482)(제1 가스 공급부)은 가스 도입구(433)에 접속되는 가스 공급관(482a), 가스 공급관(482a)에 접속되는 불활성 가스 공급관(482e)을 포함한다. 가스 공급관(482a)의 상류에는 제1 가스 가스원(482b)이 접속된다. 가스 공급관(482a)에는 상류부터 매스 플로우 컨트롤러(482c), 개폐 밸브(482d)가 설치된다. 가스 공급관(482e)의 상류에는 불활성 가스 가스원(482f)이 접속된다. 불활성 가스 공급관(482e)에는 상류부터 매스 플로우 컨트롤러(482g), 개폐 밸브(482h)가 설치된다.
매스 플로우 컨트롤러(482c), 개폐 밸브(482d)를 제어하는 것에 의해 제1 가스의 유량을 제어한다. 또한 매스 플로우 컨트롤러(482g), 개폐 밸브(482h)를 제어하는 것에 의해 불활성 가스의 유량을 제어한다. 불활성 가스는 가스 공급관(482a)의 잔류 가스를 퍼지하는 퍼지 가스로서 또한 가스 공급관(482a)에 공급되는 제1 가스의 캐리어 가스로서 이용된다.
가스 공급 유닛(482)은 가스 공급관(482a), 매스 플로우 컨트롤러(482c), 개폐 밸브(482d)를 적어도 포함한다. 또한 제1 가스 공급 유닛(482)에는 퍼지 가스 공급관(482e), 매스 플로우 컨트롤러(482g), 개폐 밸브(482h)를 포함시켜도 좋다. 또한 제1 가스 가스원(482b), 불활성 가스 가스원(482f)을 포함시켜도 좋다.
제1 가스로서 예컨대 3불화염소(ClF3),2불화크세논(XeF2),3불화브롬(BrF3),5불화브롬(BrF5),7불화요오드(IF7),5불화요오드(IF5)중 어느 하나의 가스가 이용된다.
제2 가스 공급 유닛(483)은 벽(431)의 상부의 탑 플레이트(454)에서 가스 공급 유닛(482)과 인접하도록 접속된다. 가스 공급 유닛(483)(제2 가스 공급부)은 가스 도입구(433)에 접속되는 가스 공급관(483a)을 포함한다. 가스 공급관(483a)의 상류에는 제2 가스 가스원(483b)이 접속된다. 가스 공급관(483a)에는 상류부터 매스 플로우 컨트롤러(483c), 개폐 밸브(483d)가 설치된다.
매스 플로우 컨트롤러(483c), 개폐 밸브(483d)를 제어하는 것에 의해 가스의 유량을 제어한다. 제2 가스 공급 유닛(483)은 가스 공급관(483a), 매스 플로우 컨트롤러(483c), 개폐 밸브(483d)를 적어도 포함한다. 또한 제2 가스 공급 유닛(483)에 가스원(483b)을 포함시켜도 좋다.
제2 가스로서 예컨대 질소(N2)등의 불활성 가스가 이용된다. 이 불활성 가스는 제1 가스의 희석 가스로서 또는 처리실 내의 잔류 가스의 퍼지 가스로서 이용된다.
본 실시 형태에서는 제1 가스 공급 유닛과 제2 가스 공급 유닛의 공급공을 공통의 가스 도입구(433)로 했지만 이에 한정되지 않고, 가스 공급부에 각각 대응한 가스 공급공을 설치해도 좋다.
매스 플로우 컨트롤러(482c, 483c), 압력 조정 밸브(479)를 제어하여 가스의 공급량이나 처리실(445)로부터의 가스 배기량을 조정하는 것에 의해 처리실(445) 내의 압력이나 공급되는 가스의 분압이 조정된다.
가스 버퍼실(430) 내에는 판부(484a)(板部) 및 판부(484a)에 복수 설치된 공부(484b)(孔部)를 포함하는 다공성의 샤워 플레이트(484)가 설치된다. 가스 공급공(343)으로부터 공급된 가스는 샤워 플레이트(484)의 판부(484a)에 충돌하고 공부(484b)를 개재하여 웨이퍼(600)의 표면에 공급된다. 이와 같이 하여 공급된 가스는 샤워 플레이트(484)에 의해 균일하게 분산되어 웨이퍼(600) 상에 공급된다.
각 구성은 전기적으로 컨트롤러(500)에 접속되고 제어된다. 예컨대 컨트롤러(500)는 매스 플로우 컨트롤러(482c, 483c), 개폐 밸브(482d, 483d), 압력 조정 밸브(479), 승강 구동부(490) 등을 제어한다. 또한 후술하는 히터 제어부(485), 냉각제 유량 제어부(486)를 제어한다.
도 4는 서셉터(459)의 상세 설명도다. 서셉터 테이블(411)에는 히터(463) 및 냉각제 유로(464)가 내포된다. 히터(463) 및 서셉터 냉각제 유로(464)는 서셉터 테이블(411) 내에 설치되고, 서셉터(459) 상에 재치되는 웨이퍼(600)의 온도를 제어한다.
히터(463)는 히터 전력 공급선(487)을 개재하여 히터 제어부(485)에 접속된다. 히터(463)의 근방에는 서셉터(459)나 서셉터 상에 재치되는 웨이퍼(600)의 온도를 검출하기 위한 온도 검출부(488)가 설치된다. 온도 검출부(488)는 컨트롤러(500)에 전기적으로 접속되고, 온도 검출부(488)로 검출된 온도 데이터는 컨트롤러(500)에 입력된다. 컨트롤러(500)는 검출된 온도 데이터에 기초하여 히터 온도 제어부(485)에 히터(463)로 공급하는 전력량을 제어하도록 지시하여 웨이퍼(600)가 원하는 온도가 되도록 히터(463)를 제어한다.
서셉터 냉각제 유로(464)는 외부 냉각제 유로(489)를 개재하여 냉각제원이나 그 유량을 제어하는 구성을 포함한 냉각제 유량 제어 유닛(491)이 접속된다. 서셉터 냉각제 유로(464)나 외부 냉각제 유로(489)에서는 화살표(489c) 방향으로 냉각제가 흐른다. 냉각제 유량 제어 유닛(491)의 상류에는 서셉터 냉각제 유로(464)를 흐른 냉각제의 온도를 검출하는 냉각제 온도 검출부(492)가 설치된다. 냉각제 온도 검출부(492)는 컨트롤러(500)와 전기적으로 접속되고, 냉각제 온도 검출부(492)로 검출된 온도 데이터는 컨트롤러(500)에 입력된다. 컨트롤러(500)는 검출된 온도 데이터에 기초하여 웨이퍼(600)가 원하는 온도가 되도록 냉각제 유량 제어부(486)에 냉각제 유량을 제어하도록 지시하여 냉각제의 유량을 제어한다.
또한 본 실시 형태에서는 히터 온도 제어부(485) 및 냉각제 유량 제어부(486)를 컨트롤러(500)와 다른 구성으로서 설명했지만 이에 한정되지 않고, 컨트롤러(500)가 히터 온도 제어부(488) 및 냉각제 유량 제어부(486)를 겸해도 좋다. 냉각제 유량 제어부(486), 히터 온도 제어부(488)를 온도 제어부라고 부른다. 또한 온도 제어부로서 히터(463), 냉각제 유로(464)를 포함시켜도 좋다. 또한 냉각제 공급 유닛(491), 외부 냉각제 유로(489), 냉각제 온도 검출부(492), 히터 전력 공급선(487)을 온도 제어부에 포함시켜도 좋다. 또한 히터(463), 냉각제 유로(464)를 온도 조정 기구라고 부른다. 전술한 바와 같이 온도 제어부와 온도 조정 기구에 의해 웨이퍼 온도가 제어된다.
계속해서 컨트롤러(500)의 구체적 구성에 대하여 설명한다. 도 5에 도시되듯이 제어부(제어 수단)인 컨트롤러(500)는 CPU(500a)(Central Processing Unit), RAM(500b)(RandomAccess Memory), 기억 장치(500c), I/O 포트(500d)를 구비한 컴퓨터로서 구성된다. RAM(500b), 기억 장치(500c), I/O 포트(500d)는 내부 버스(500e)를 개재하여 CPU(500a)와 데이터 교환 가능하도록 구성된다. 컨트롤러(500)에는 예컨대 터치패널 등으로서 구성된 입력 장치(501)가 접속된다.
기억 장치(500c)는 예컨대 플래시 메모리, HDD(Hard Disk Drive) 등으로 구성된다. 기억 장치(500c) 내에는 기판 처리 장치의 동작을 제어하는 제어 프로그램이나, 후술하는 기판 처리의 순서나 조건 등이 기재된 프로세스 레시피 등이 판독 가능하도록 격납된다. 또한 에칭 가스의 종류마다 처리 조건이 기억된다. 여기서 처리 조건이란, 웨이퍼나 서셉터의 온도대, 처리실의 압력, 가스의 분압, 가스 공급량, 냉각제 유량, 처리 시간 등 기판을 처리할 때의 조건을 말한다.
또한 프로세스 레시피는 후술하는 기판 처리 공정의 각 순서를 컨트롤러(500)에 실행시켜 소정의 결과를 얻을 수 있도록 조합된 것이며, 프로그램으로서 기능한다. 이하 이 프로세스 레시피나 제어 프로그램 등을 총칭하여 단순히 프로그램이라고도 부른다. 또한 본 명세서에서 프로그램이라는 단어를 이용한 경우는 프로세스 레시피 단체(單體)만을 포함하는 경우, 제어 프로그램 단체만을 포함하는 경우 또는 그 양방(兩方)을 포함하는 경우가 있다. 또한 RAM(500b)는 CPU(500a)에 의해 판독된 프로그램이나 데이터 등이 일시적으로 보지되는 메모리 영역(work area)으로서 구성된다.
I/O 포트(500d)는 전술한 승강 구동부(490), 히터 온도 제어부(485), APC밸브(479), 매스 플로우 컨트롤러(477,483),개폐 밸브(478,484),배기 펌프(481), 대기 반송 로봇(130), 게이트 밸브(313, 314), 진공 암 로봇 유닛(320), 냉각제 유량 제어부(486) 등에 접속된다.
CPU(500a)는 기억 장치(500c)로부터 제어 프로그램을 판독하여 실행하는 것과 함께, 입출력 장치(501)로부터의 조작 커맨드의 입력 등에 따라 기억 장치(500c)로부터 프로세스 레시피를 판독하도록 구성된다. 그리고 CPU(500a)는 판독한 프로세스 레시피의 내용을 따르도록 승강 구동부(490)에 의한 리프터 핀(413)의 상하 동작, 기판 가열 기구(463)에 의한 웨이퍼(600)의 가열 동작, APC밸브(479)에 의한 압력 조정 동작, 매스 플로우 컨트롤러(482c,482g,483c)와 개폐 밸브(482d,482h,483d)에 의한 처리 가스의 유량 조정 동작 등을 제어하도록 구성된다.
또한 컨트롤러(500)는 전용의 컴퓨터로서 구성되는 경우에 한정되지 않고, 범용의 컴퓨터로서 구성되어도 좋다. 예컨대 전술한 프로그램을 격납한 외부 기억 장치(123)[예컨대 자기(磁氣) 테이프, 플렉시블 디스크나 하드 디스크 등의 자기 디스크, CD나 DVD등의 광(光) 디스크, MO 등의 광자기 디스크, USB메모리(USB Flash Drive)이나 메모리 카드 등의 반도체 메모리]를 준비하고, 이러한 외부 기억 장치(123)를 이용하여 범용의 컴퓨터에 프로그램을 인스톨하는 것 등에 의해 본 실시 형태에 따른 컨트롤러(500)를 구성할 수 있다. 또한 컴퓨터에 프로그램을 공급하기 위한 수단은 외부 기억 장치(123)를 개재하여 공급하는 경우에 한정되지 않는다. 예컨대 인터넷이나 전용 회선 등의 통신 수단을 이용하여 외부 기억 장치(123)를 개재하지 않고 프로그램을 공급해도 좋다. 또한 기억 장치(500c)나 외부 기억 장치(123)은 컴퓨터 판독 가능한 기록 매체로서 구성된다. 이하 이들을 총칭하여 단순히 기록 매체라고도 부른다. 또한 본 명세서에서 기록 매체라는 단어를 이용한 경우는 기억 장치(500c) 단체만을 포함하는 경우, 외부 기억 장치(123) 단체만을 포함하는 경우 또는 그 양방을 포함하는 경우가 있다.
(기판 처리 방법)
계속해서 본 발명의 기판 처리 장치를 이용한 기판 처리의 일 예에 대하여 도 6 및 도 7을 이용하여 이하에 설명한다. 기판 처리 장치의 각(各) 부(部)의 동작은 컨트롤러(500)에 의해 제어된다.
(처리 웨이퍼의 설명)
본 실시 형태에서 처리되는 웨이퍼(600)에 형성된 막에 대하여 도 6A 및 도 6B를 이용하여 설명한다. 도 6은 반도체 메모리의 일종인 DRAM(DynamicRandam Access Memory)을 작성하는 일 공정에서 형성된 디바이스 구조를 설명하는 도면이다. 도 6의 (A)는 본 실시 형태의 에칭 처리를 수행하기 전의 디바이스 구조이며, 도 6의 (B)는 본 실시 형태의 에칭 처리를 수행한 후의 디바이스 구조다. 본 실시 형태의 에칭 처리에서는 후술하는 희생막인 실리콘(Si)을 함유한 제3 층(606)을 제거한다. 제3 층(606)은 실리콘을 주성분으로 한 막이다.
웨이퍼(600)에는 게이트 전극과, 금속을 주성분으로 한 커패시터 하부 전극과, 커패시터 하부 전극을 형성할 때에 사용한 희생 막 등이 형성된다. 커패시터 하부 전극을 형성하는 금속을 주성분으로 한 막은 희생막보다 실리콘 함유율이 적은 막이다. 본 실시 형태에서는 희생막의 제거 공정(에칭 프로세스)이 수행된다. 실리콘 함유율이란 막의 조성비에서의 실리콘의 비율을 말한다.
이하 본 발명의 에칭 프로세스에 대하여 구체적으로 설명한다. 웨이퍼(600) 상에는 게이트 전극(601)이 복수 형성되고, 각각의 게이트 전극(601) 하방의 좌우에는 소스/드레인이 형성된다. 소스/드레인 중 어느 하나에는 커패시터 하부 전극(602)에 접속되는 플러그(603)가 전기적으로 접속된다. 커패시터 하부 전극(602)은 통 형상의 기둥으로 구성되고, 후술하는 공정에서 형성되는 유전막의 면적이 증가하기 때문에 내주를 도려낸 원주 형상으로 구성된다. 커패시터 하부 전극(602)의 재료로서 예컨대 질화티타늄(TiN)이 이용된다.
게이트 전극(601), 플러그(603) 및 도시되지 않는 비트 라인 전극이 내포된 제1 층(604)은 전극 사이를 절연하는 절연막 등으로 형성된다. 제1 층(604)의 상방(上方)에는 에칭 스토퍼 막인 제2 층(605)이 형성된다. 제2 층(605)의 상방이며 커패시터 하부 전극의 주위에는 희생막인 실리콘(Si)을 주성분으로 한 제3 층(606)이 형성된다. 희생막을 에칭한 후, 하부 전극(602)의 내주 및 에칭에 의해 노출된 외주에 유전막이 형성된다.
종래 제3 층(606)은 웨트 에칭으로 제거되었다. 하지만 최근의 미세화에 따른 패턴의 강도 부족에 의해 웨트 에칭을 수행할 때, 에칭 용액의 압력에 의해 패턴이 도괴(倒壞)하는 경우가 있었다. 따라서 미세화 패턴에서의 에칭 프로세스에서는 패턴을 도괴시키지 않는 것이 요구된다.
(기판 처리 방법)
본 실시 형태에서는 미세화 패턴을 도괴시키지 않기 위해서 에칭 가스를 이용한다. 이하 도 7을 이용하여 에칭 방법을 설명한다.
〔초기 냉각제 유량 제어 공정(S102)〕
냉각제 공급부(486)는 냉각제 유량 제어 유닛(491)을 제어하여 미리 설정된 액량과 액체 온도로 조정된 냉각제를 외부 냉각제 유로(489a), 냉각제 유로(464), 냉각제 유로(489b) 사이를 화살표(489c)의 방향으로 순환시킨다.
〔초기 히터 온도 조정 공정(S104)〕
히터 온도 제어부(485)는 미리 설정된 초기 전력을 히터(463)에 공급하여 원하는 온도가 되도록 히터(463)를 발열시킨다.
〔서셉터 온도 검출 공정(S106)〕
초기 냉각제 유량 제어 공정(S102) 및 초기 히터 온도 조정 공정(S104) 후, 온도 검출부(488)는 서셉터(459)의 온도를 검출한다. 검출된 서셉터 온도의 정보는 컨트롤러(500)에 입력된다.
〔서셉터 온도 판정 공정(S108)〕
컨트롤러(500)는 검출된 온도 데이터가 미리 정해진 온도 범위라고 판정된 경우, 즉 「Yes」인 경우, 다음 기판 재치 공정(S202)으로 이행한다.
검출된 온도 데이터가 미리 정해진 온도 범위와 다른 정보인 경우, 즉 「No」인 경우, 미리 정해진 온도가 될 때까지 초기 냉각제 유량 제어 공정(S102) 및 초기 히터 온도 조정 공정(S104)과, 그 후의 서셉터 온도 검출 공정을 반복한다.
공정(S102 내지 S108)은 웨이퍼를 처리하기 전의 준비 단계이며, 여기서는 공정(S102 내지 S108)을 초기 공정이라고 부른다.
〔웨이퍼 재치 공정(S202)〕
서셉터 온도가 미리 정해진 온도 범위가 되면, 진공 암 로봇(320)의 핑거(321)가 처리실(445)에 웨이퍼(600)를 반송한다. 구체적으로 웨이퍼(600)를 탑재한 핑거(321)가 처리실(445)에 진입하고, 핑거(321)는 상승된 리프터 핀(413)에 웨이퍼(600)를 재치한다. 리프터 핀(413)의 선단(先端)은 서셉터 테이블(411)로부터 떠있는 상태로 유지된다. 웨이퍼(600)는 리프터 핀(413) 상에, 즉 서셉터 테이블(411)로부터 떠있는 상태에서 수도(受渡)된다.
〔에칭 가스 공급/웨이퍼 처리 공정(S204)〕
웨이퍼(600)가 재치되면, 웨이퍼(600)는 온도 제어부에 의해 후술하는 소정의 온도 범위로 가열되고 유지된다. 여기서 소정의 온도 범위란 에칭 가스가 외부로부터의 강력한 에너지를 얻지 않아도 높은 선택성을 유지할 수 있는 온도 범위를 말한다. 예컨대 2불화크세논의 경우 실온(20℃ 정도) 이상 130℃ 사이이며, 7불화요오드의 경우 30℃ 이상 100℃ 이하다. 이때 온도의 하한은 예컨대 온도의 제어성이나 가스가 액화되지 않는 온도를 고려하여 결정한다.
여기서 외부에서의 강력한 에너지란 예컨대 에칭 가스에 인가되는 고주파 전력을 말한다. 고주파 전력을 인가하면 가스가 플라즈마 상태가 되고, 그에 따라 에칭 처리를 수행하는 경우를 생각해볼 수 있다. 그런데 플라즈마 상태의 가스로 에칭을 수행한 경우, 웨이퍼에 플라즈마 유기(誘起) 데미지가 발생할 수 있어, 회로의 품질 열화로 이어진다. 플라즈마 유기 데미지란 예컨대 차징 데미지나 이온에 의한 데미지 등이다.
그래서 플라즈마 유기 데미지에 의해 품질 열화를 일으키는 막을 포함하는 기판에 대해서 논 플라즈마 상태의 가스로 높은 선택성의 에칭이 가능해지도록 온도 폭을 원하는 온도로 제어한다. 플라즈마 유기 데미지에 의해 품질 열화를 일으키는 막이란 예컨대 금속으로 구성되는 회로나 전극을 말한다.
또한 「높은 선택성」이란 예컨대 실리콘을 주성분으로 한 제1 막(이하 실리콘막)의 에칭비를 제1 막보다 실리콘 함유율이 적은 막(예컨대 금속을 주성분으로 한 막)인 제2 막보다 높게 하는 것을 말한다. 구체적으로는 제2 막의 에칭 속도보다 실리콘막의 에칭 속도를 높게 하는 것을 말한다. 보다 바람직하게는 제2 막을 에칭하지 않고 실리콘막을 에칭하는 것을 말한다. 이와 같이 하는 것에 의해 높은 애스펙트비인 커패시터 하부 전극을 포함하는 웨이퍼에서도 잔재(殘渣)없는 에칭이 가능해진다.
다음으로 가스 공급 유닛(483)을 제어하여 희석 가스로서의 질소 가스를 처리실(445) 내에 공급한다. 이와 병행하여 가스 공급 유닛(482)을 제어하여 가스 도입구(433)로부터 처리실(445) 내에 에칭 가스를 공급한다. 즉 에칭 가스를 기판에 공급한다. 에칭 가스로서 예컨대 3불화염소(ClF3),2불화크세논(XeF2),3불화브롬(BrF3),5불화브롬(BrF5),7불화요오드(IF7),5불화요오드(IF5)중 어느 하나가 이용된다. 공급된 에칭 가스는 샤워 플레이트(484)의 판부(484a)에 충돌하고, 공부(484b)를 개재하여 확산된 상태에서 웨이퍼(600)에 공급된다. 확산되는 것에 의해 균일하게 웨이퍼(600) 상에 가스가 공급되기 때문에 웨이퍼 면내[본 실시예에서는 제3 막(306)]를 균일하게 에칭하는 것이 가능해진다.
각 가스 공급 유닛은 0.1slm 내지 10slm 중 소정의 가스 유량으로 설정된다. 예컨대 3slm로 설정된다. 처리실의 압력은 예컨대 1Pa 내지 1,300Pa 중 소정의 압력으로 설정된다. 예컨대 100Pa로 설정된다.
또한 상기 에칭 가스는 실리콘막과 접촉하여 반응하면 발열하는 성질을 가진다. 발생한 반응열은 열전도에 의해 금속막이나 기판에 전도되고, 그 결과 금속막의 특성 열화나 기판의 변형이 발생할 것으로 생각된다. 또한 웨이퍼(600)의 온도가 소정의 온도 범위에서 벗어나 에칭 가스가 높은 선택성을 잃어버리는 경우를 생각해볼 수 있다.
에칭 가스의 농도와 에칭 레이트는 비례 관계에 있고 또한 에칭 레이트와 반응 열량은 비례 관계에 있기 때문에, 에칭 가스의 농도를 높게 하여 에칭 레이트를 상승시키는 경우, 상기 현상이 더욱 현저해진다.
그래서 에칭 가스와 함께 희석 가스를 처리실(445)에 공급하는 것에 의해 에칭 가스의 농도를 엷게 하여 반응열에 의한 과도한 온도 상승을 억제한다. 희석 가스의 공급량은 예컨대 에칭 가스의 공급량보다 많게 한다.
또한 여기에서는 희석 가스와 에칭 가스의 공급을 거의 동시에 시작했지만 이에 한정되지 않고, 보다 바람직하게는 희석 가스를 공급한 후에 에칭 가스를 공급하는 것이 좋다. 이 실시예는 예컨대 할로겐과 같이 희석 가스보다 무거운 물질을 포함하고 또한 외부로부터의 강력한 에너지를 얻지 않고 에칭 가능한 에칭 가스인 경우에 유리하다. 예컨대 할로겐을 포함하는 가스와 희석 가스를 동시에 공급한 경우, 희석 가스보다 먼저 할로겐을 포함하는 가스가 기판 상에 도달한다. 즉 농도가 높은 에칭 가스가 희석 가스보다 먼저 기판의 윗부분에 도달한다. 이 경우 신속하게 에칭되기 때문에 급격하게 온도가 상승하여 에칭은 높은 선택성을 잃을 것으로 생각된다. 그것을 방지하기 위해서 희석 가스를 공급한 후에 에칭 가스를 공급하는 것이 바람직하다.
보다 바람직하게는 희석 가스 분위기로 처리실이 채워진 상태에서 처리실의 압력이 안정된 후 에칭 가스를 공급한다. 이는 희석 가스량이 에칭 가스량에 대하여 충분히 많은 경우이며, 예컨대 에칭의 깊이를 제어하는 프로세스 등에 유효하다. 압력이 안정된 상태에서 에칭을 수행하기 때문에 에칭 레이트를 안정시킬 수 있다. 그 결과 에칭의 깊이를 제어하기 쉬워진다.
또한 본 실시 형태에서는 에칭 가스가 웨이퍼와 접촉하는 동안, 웨이퍼(600)를 원하는 온도 범위로 유지하는 것에 의해, 높은 에칭 레이트의 유지, 기판을 구성하는 막의 특성 열화의 방지, 기판의 변형의 방지, 높은 선택성의 유지 중 어느 하나 또는 그들 중 어느 하나의 조합을 동시에 달성한다.
〔웨이퍼 온도 검출 공정(S206)〕
전술과 같이, 에칭 가스가 웨이퍼(600)와 접촉하는 동안, 반응열에 의해 웨이퍼(600)가 가열된다. 여기서는 반응열에 의해 가열된 웨이퍼(600)의 온도를 온도 검출부(488)가 검출한다.
〔웨이퍼 온도 판정 공정(S208)〕
웨이퍼 온도 검출 공정(S206)에서 검출된 온도 데이터는 컨트롤러(500)에 입력된다. 컨트롤러(500)는 온도 데이터가 원하는 온도의 범위인지에 대한 여부를 판정한다. 원하는 온도 범위인 경우, 즉 「Yes」인 경우, 공정(S214)의 히터 제어·냉각제 유량 제어 유지 공정으로 이행한다. 검출된 온도 데이터가 원하는 온도의 범위가 아닌 경우, 즉 「No」인 경우 웨이퍼 온도가 원하는 온도가 되도록 온도 제어부를 조정하는 공정(S210, S212)으로 이행한다.
〔히터 온도 조정 공정(S210)〕
웨이퍼 온도 판정 공정(S208)에서 웨이퍼 온도가 소정의 온도 범위가 아니라고 판정되면, 히터 온도 제어부(468)은 히터(463)로의 전력 공급량을 제어한다. 본 실시 형태의 경우, 반응열에 의해 웨이퍼(600)의 온도가 소정의 온도 범위의 상한값보다 높은 온도로 상승하기 때문에 원하는 온도로 유지하기 위해서 히터(463)의 온도를 하강시킨다.
〔냉각제 유량 조정 공정(S212)〕
웨이퍼의 온도가 소정의 온도 범위가 아니라고 판정되면, 냉각제 유량 제어부(486)는 냉각제의 유량이나 온도를 제어한다. 본 실시 형태의 경우, 반응열에 의해 웨이퍼(600)의 온도가 소정의 온도 범위의 상한값보다 높은 온도로 상승하기 때문에 원하는 온도로 유지하기 위해서 냉각제의 유량을 증가 또는 온도를 저하시킨다. 이와 같이 하는 것에 의해 웨이퍼(600)의 냉각 효율을 높인다.
히터 온도 조정 공정(S210)이나 냉각제 유량 조정 공정(S212)과 같이 히터(463)와 냉각제 유량을 제어하는 것에 의해 웨이퍼(600)가 소정의 온도 범위가 되도록 조정한다. 조정 후, 웨이퍼 온도 검출 공정(S206)으로 이행하여 소정의 온도 범위로 될 때까지 반복한다.
또한 본 실시 형태에서는 히터 온도 조정 공정(S210) 후에 냉각제 유량 조정 공정(S212)을 실시하지만 이에 한정되지 않는다. 예컨대 웨이퍼 온도 판정 공정 후에 냉각제 유량 조정 공정을 수행하고, 그 후 히터 온도 조정 공정을 실시해도 좋다. 또는 웨이퍼 온도 판정 공정(S208) 후에 냉각제 유량 조정 공정(S210)과 히터 온도 조정 공정(S212)을 병행하여 실시해도 좋다.
또한 본 실시 형태에서는 웨이퍼(600)의 온도를 하강시키기 위해서 히터(463)의 온도를 하강시켜 냉각제의 유량을 증가시키도록 제어했지만, 이에 한정되지 않고, 히터(463)의 제어와 냉각제 유량의 제어의 협동에 의해 결과적으로 웨이퍼(600)의 온도가 저하되도록 제어하면 좋다.
또한 웨이퍼(600)의 온도가 원하는 온도 폭의 하한값보다 낮아진 경우, 히터(463)의 제어와 냉각제 유량의 제어의 협동에 의해 결과적으로 웨이퍼(600)의 온도가 상승되도록 제어하면 좋다.
〔히터 제어·냉각제 유량 제어 유지 공정(S214)〕
웨이퍼 온도 판정 공정(S208)에서 웨이퍼 온도가 소정의 온도 범위라고 판정되면, 그것을 유지하기 위해서 히터의 제어와 냉각제 유량의 제어를 유지하여 웨이퍼(600)의 온도를 유지한다.
〔처리 시간 판정 공정(S216)〕
처리 시간이 소정 시간 경과했는지에 대한 여부를 판정한다. 소정 시간을 경과했다고 판정되면, 즉 「Yes」인 경우, 공정(S218)으로 이행한다. 소정 시간을 경과하지 않았다고 판정되면, 즉 「No」인 경우, 웨이퍼 처리를 계속해서 수행한다.
〔가스 공급 정지 공정(S218)〕
처리 시간 판정 공정(S216)에서 소정 시간 경과했다고 판정되면, 웨이퍼(600)의 에칭 처리가 종료했다고 판정하고, 가스 공급 유닛(482)을 제어하여 에칭 가스의 공급을 정지한다. 에칭 가스의 공급을 정지한 후, 에칭 가스가 처리실에 잔류하지 않도록 가스 공급 유닛(482)의 퍼지 가스 공급계를 제어하여 가스 공급관(482a)의 잔류 가스를 배출하는 것과 함께 가스 공급 유닛(483)을 제어하여 불활성 가스를 반응실(445) 내에 공급하여, 처리실의 분위기를 배기한다.
〔웨이퍼 반출 공정(S220)〕
가스 공급을 정지한 후, 웨이퍼(600)를 재치한 반대의 순서로 웨이퍼를 처리실(445)로부터 반출한다.
웨이퍼 재치 공정(S202) 내지 웨이퍼 반출 공정(S220)을 기판 처리 공정이라고 부른다.
이상의 처리에 의해 얻어지는 대표적인 효과는 다음과 같다. (1) 패턴에 대한 압력이 웨트 에칭에 이용하는 약액보다 낮은 에칭 가스를 사용하기 때문에 미세 패턴 형성 시에 패턴의 도괴를 방지할 수 있다. (2) 에칭이 높은 선택성을 실현하는 온도로 유지하기 때문에 애스펙트비가 높은 미세 패턴에서도 다른 막에 악영향을 미치지 않고 처리할 수 있다. (3) 실리콘막과 금속막을 포함하는 기판에 대해서도 금속막의 특성을 열화시키지 않고 실리콘막을 제거하는 것이 가능해진다. (4) 논 플라즈마 상태의 가스로 에칭 처리하기 때문에 플라즈마 유기 데미지를 방지할 수 있다.
(제2 실시 형태)
계속해서 제2 실시 형태를 설명한다. 제2 실시 형태는 도 8에 도시된 디바이스를 에칭 처리하는 점에서 제1 실시 형태와 다르다. 이하 제1 실시 형태와의 차이점을 중심으로 제2 실시 형태를 설명한다.
도 8은 본 실시 형태에서의 에칭 대상 디바이스의 구조를 설명하는 설명도다. 도 8의 (A)는 도 8의 (B)의 β-β선에서의 디바이스 구조의 단면도다. 도 8의 (B)는 도 8의 (A)를 화살표α의 시선으로부터, 즉 상부에서 본 도면이다. 도 8의 (C)는 본 실시 형태의 에칭 처리를 수행한 후의 디바이스 구조다. 본 실시 형태의 에칭 처리에서는 후술하는 바와 같이 희생막인 실리콘(Si)을 함유한 제3 층(606)을 제거한다. 제3 층(606)은 실리콘을 주성분으로 한 막이다.
웨이퍼(600)에는 게이트 전극과, 금속을 주성분으로 한 커패시터 하부 전극과, 커패시터 하부 전극을 형성할 때에 사용한 희생막, 전극 지지막 등이 형성된다. 커패시터 하부 전극을 형성하는 금속을 주성분으로 한 막, 전극 지지막은 희생막보다 실리콘 함유율이 적은 막이다. 본 실시 형태에서는 희생막의 제거 공정(에칭 프로세스)이 수행된다.
이하 본 발명의 에칭 공정에 대하여 구체적으로 설명한다. 웨이퍼(600) 상에는 게이트 전극(601)이 복수 형성되고, 각각의 게이트 전극(601) 하부의 좌우에는 소스/드레인이 형성된다. 소스/드레인 중 어느 하나에는 커패시터 하부 전극(602)에 접속되는 플러그(603)가 전기적으로 접속된다. 커패시터 하부 전극(602)은 통 형상의 기둥으로 구성되고, 후술하는 공정에서 형성되는 유전막의 면적이 증가하기 때문에 내주를 도려낸 원주 형상으로 구성된다. 커패시터 하부 전극(602)이 재료로서 예컨대 TiN(질화티타늄)이 이용된다.
게이트 전극(601)과 플러그(603)가 내포된 제1 층(604)은 전극 사이를 절연하는 절연막 등으로 형성된다. 제1 층(604)의 상방에는 에칭 스토퍼 막인 제2 층(605)이 형성된다. 제2 층(605)의 상방이며 커패시터 하부 전극의 주위에는 희생막인 Si를 주성분으로 한 제3 층(606)이 형성된다. 희생막을 에칭한 후, 하부 전극(602)의 내주 및 에칭에 의해 노출된 외주에 유전막이 형성된다.
하부 커패시터 전극(602) 사이에는 커패시터 하부 전극(602)의 측면을 지지하는 전극 지지막(801)이 형성된다. 전극 지지막(801)은 제3 층(606)의 상면을 피복하도록 설치되고, 희생막(606)을 제거할 때의 커패시터 하부 전극(602)으로의 구조적 부하를 분산시킨다.
전극 지지막(801)은 커패시터 하부 전극(602) 사이를 연결하는 판부(801a)와 판부(801a)에 설치된 공부(801b)를 포함한다. 공부(801b)는 판부(801a) 의 하방에 에칭 가스를 공급하는 도입공이다. 이와 같이 하여 커패시터 하부 전극(602)의 도괴를 방지하는 보조 구조를 형성한다.
희생막(606)을 에칭할 때, 웨트 에칭과 플라즈마 에칭을 생각해볼 수 있지만, 각각 다음과 같은 문제가 발생한다. 웨트 에칭의 경우, 공부(801b)에 용액을 흘려서 에칭한 후 그 용액을 제거할 때의 건조 공정에서 약액의 점성이나 표면 장력에 의해 커패시터 하부 전극(602)이 도괴된다.
한편 플라즈마 에칭의 경우, 액티브 상태의 플라즈마를 희생막(606)의 저부까지 도달시킬 필요가 있어 웨이퍼(600)를 재치하는 서셉터에 플라즈마를 인입(引入)하는 전극이 필요해진다. 전극에 의해 인입된 에칭 가스는 이방성(異方性) 에칭을 수행한다. 그렇기 때문에 판부(801a)의 직하(802)(直下)에 플라즈마가 회입(回入)되지 않는 문제가 있다. 따라서 판부(801a)의 직하(802)에 희생막인 제3 층(606)이 잔존한다.
그래서 본 실시 형태에서는 선택성이 높은 에칭 가스를 이용하여 처리를 수행한다. 에칭 가스로서 예컨대 3불화염소(ClF3),2불화크세논(XeF2),3불화브롬(BrF3),5불화브롬(BrF5),7불화요오드(IF7),5불화요오드(IF5)중 어느 하나가 이용된다.
본 실시 형태에서도 실시 형태 1과 마찬가지로 웨이퍼(600)의 온도를 소정의 범위 내가 되도록 온도 제어부를 제어한다. 공부(801b)로부터 공급된 에칭 가스는 판부(801a)의 직하(802)에 가스가 회입되어 직하(802)의 희생막을 제거한다.
이와 같이 에칭 가스를 소정의 온도 범위로 처리하는 것에 의해 패턴의 도괴를 방지하면서 전극(602)이나 판부(801a)를 에칭하지 않고 희생막(606)을 잔재없이 에칭 처리하는 것이 가능해진다.
이상의 처리에 의해 얻어지는 대표적인 효과는 다음과 같다. (1) 패턴의 도괴를 방지하는 보조 구조의 막을 포함하는 기판에 대해서 보조 구조의 직하의 막을 잔재없이 제거하는 것이 가능해진다.
(제3 실시 형태)
계속해서 제3 실시 형태를 설명한다. 제3 실시 형태는 에칭 대상막의 측단면적이 깊이에 따라 다른 경우의 막을 포함하는 디바이스의 에칭 처리에 관한 것이라는 점에서 제1 실시예와 다르다. 이하 제1 실시 형태와의 차이점을 중심으로 제3 실시 형태를 설명한다.
제3 실시 형태에서 처리되는 디바이스는 에칭 대상막인 실리콘을 함유한 제1 막과 제1 막보다 실리콘 함유율이 적은 제2 막을 포함한다. 또한 에칭 대상막인 제1 막의 측(側)단면적은 웨이퍼에 인접할수록 커진다. 에칭 대상물의 양이 늘어나면 반응열도 증가하기 때문에 측단면적이 증가한 개소(箇所)까지 에칭 처리가 진행하면 급격하게 웨이퍼(600)의 온도가 상승한다. 제1 막은 실리콘을 주성분으로 한 막이다.
이러한 경우, 급격하게 온도가 상승하는 것에 의해 웨이퍼 온도가 소정의 온도 범위 외로 되어, 에칭이 높은 선택성을 잃어버릴 우려가 있다. 그래서 급격한 온도 상승에 추종하여 웨이퍼 온도를 소정의 온도 범위 내로 할 필요가 있다.
본 실시 형태에서는 웨이퍼 온도 검출 공정(S206)에서 검출된 웨이퍼 온도가 웨이퍼 온도 판정 공정(S208)에서 소정의 온도 범위 외라고 판단되면, 다음 이유에 의해 히터(463)를 우선하여 제어한다.
본 실시 형태에서는 웨이퍼 온도를 제어하는 구성으로서 히터(463)와 냉각제 유로(464)가 존재한다. 냉각제 유로(464)에 흐르는 냉각제는 냉각제 유량 제어부(486)의 제어에 의해 제어된다. 예컨대 웨이퍼 온도가 높다고 판단되면 냉각제의 유량을 많게 하고 웨이퍼 온도가 낮다고 판단되면 냉각제의 유량을 적게 하도록 제어된다. 이와 같이 외부 냉각제 유로(489)를 순환할 때에 냉각된 냉각제의 유량을 제어하는 것에 의해 웨이퍼 온도를 조정한다.
한편 히터(463)는 예컨대 저항 가열로 구성되고, 공급되는 전력에 의해 온도를 조정하는 것이 가능하다. 따라서 온도를 급격하게 변화시킬 때는 냉각제 유로에 흐르는 냉각제의 유량 또는 온도를 제어할 뿐만 아니라 온도 변화의 추종 능력이 높은 히터에 의한 제어를 조합하는 것이 바람직하다. 그래서 본 실시 형태에서는 급격한 온도 상승에 대응하기 위해서 히터를 우선하여 제어한다.
또한 본 실시 형태에서는 선택성이 높은 에칭 가스를 이용하여 처리를 한다. 에칭 가스로서 예컨대 3불화염소(ClF3),2불화크세논(XeF2),3불화브롬(BrF3),5불화브롬(BrF5),7불화요오드(IF7),5불화요오드(IF5)중 어느 하나가 이용된다.
이상의 처리에 의해 얻어지는 대표적인 효과는 다음과 같다. (1) 에칭 대상막의 측단면적이 깊이에 따라 다른 경우의 막을 포함하는 디바이스에서도 높은 선택성을 유지할 수 있다.
(제4 실시 형태)
계속해서 제4 실시 형태를 설명한다. 제4 실시 형태는 도 9에 도시된 디바이스를 에칭하는 점에서 제1 실시 형태와 다르다. 도 9의 디바이스는 레지스트를 제거할 때의 로딩 이펙트에 따라 실리콘 하드 마스크의 높이가 달라진다. 이하 제1 실시 형태와의 차이점을 중심으로 제4 실시 형태를 설명한다.
도 9는 본 실시 형태에서의 에칭 대상 디바이스의 구조를 설명하는 설명도다. 도 9의 (A)는 디바이스 구조의 단면도다. 도 9의 (B)는 도 9의 (A)의 부호(906)를 하드 마스크로서 보조막(904)을 에칭한 후의 도면이다. 도 9의 (C)는 본 실시 형태의 에칭 처리를 수행한 후의 디바이스 구조다. 본 실시 형태의 에칭 처리에서는 후술하는 바와 같이 하드 마스크(906)를 제거한다.
이하 구체적으로 설명한다. 웨이퍼(600)에는 하드 마스크로서 이용되는 제1 막이나 에칭 스토퍼 막으로서 사용되는 제2 막 등이 형성된다. 하드 마스크로서 이용되는 제1 막은 실리콘을 함유하고, 그것을 주성분으로서 구성된다. 에칭 스토퍼 막으로서 사용되는 제2 막은 하드 마스크로서 사용되는 제1 막보다 실리콘 함유율이 적은 막이다. 본 실시 형태에서는 하드 마스크의 제거 공정(에칭 프로세스)이 수행된다. 이하 본 실시 형태에서의 에칭 공정에 대하여 설명한다.
도 9는 본 실시 형태에서의 에칭 대상 디바이스의 설명도이며, 디바이스 구조의 단면도다. 여기서는 수직형 트랜지스터의 형성을 예로 들어 설명한다. 도 9의 (A)의 웨이퍼(600)에는 수직형 필러(901) 주위의 하방에 설치된 서라운드 게이트(902)와 상방에 설치된 스페이서(903)가 형성된다. 미세화된 수직형 필러(901)는 강도가 약하기 때문에 그 도괴를 방지하기 위해서 보조막(904)이 필러 사이에 매립된다. 스페이서(903)의 상부 주위에는 수직형 필러(901)사이의 홈을 에칭 프로세스에 의해 형성할 때에 사용된 제1 하드 마스크 패턴(905)이 형성된다.
제1 하드 마스크 패턴(905) 상에는 실리콘을 주성분으로 한 막인 제2 하드 마스크 패턴(906)이 형성된다. 스페이서(902)이나 제1 하드 마스크(905)의 실리콘 함유율은 제2 하드 마스크 패턴(906)의 실리콘 함유율보다 적게 구성된다. 보조막(904)은 제2 하드 마스크 패턴(906)을 마스크로서 에칭 처리되어, 도 9B와 같이 수직형 필러(901)가 도괴되지 않고 홈(907)이 형성된다. 그 후, 제2 하드 마스크 패턴(906)을 본 실시 형태의 에칭 처리에서 제거한다.
여기서 하드 마스크 패턴(906)은 하드 마스크 패턴(906) 상에 형성되고 마스크로서 이용된 레지스트 막을 제거할 때, 로딩 이펙트에 따라 높이에 편차가 발생한다. 로딩 이펙트는 웨이퍼의 패턴 조밀(粗密)에 의해 막 제거의 속도가 다른 현상이며, 패턴이 엉성한 상태에서는 레지스트 제거의 속도가 빠르고, 패턴이 촘촘한 경우에는 레지스트 제거의 속도가 늦다. 그렇기 때문에 레지스트를 제거할 때의 에칭 가스의 영향에 의해 하드 마스크의 높이가 달라진다. 또는 하드 마스크 패턴(906)을 퇴적할 때에 하지(下地)의 영향에 의한 성막 속도의 차이에 의해 하드 마스크의 높이가 달라진다.
본 실시 형태에서는 패턴이 엉성한 부분의 하드 마스크(906a)와 패턴이 촘촘한 부분의 하드 마스크(906b)를 포함한다. 하드 마스크(906a)는 하드 마스크(906b)보다 높이 구성된다.
하드 마스크(906)를 에칭할 때, 웨트 에칭과 플라즈마 에칭을 고려해볼 수 있지만, 각각 에칭 레이트가 균일하기 때문에 다음과 같은 문제가 발생한다. 첫째, 하드 마스크(906a)를 잔재없이 제거하기 위한 에칭 시간으로 설정한 경우, 하드 마스크(906a)와 하드 마스크(906b)는 잔재없이 에칭되지만, 하드 마스크(906b) 하방의 에칭 스토퍼 막(901)도 크게 에칭되는 문제가 발생한다.
둘째, 하드 마스크(906b)를 잔재없이 제거하기 위한 에칭 시간에 설정한 경우, 하드 마스크(906b)는 잔재없이 에칭되지만, 하드 마스크(906a)의 일부는 에칭되지 않는 문제가 발생한다.
그래서 본 실시 형태에서는 선택성이 높은 에칭 가스를 이용하여 처리를 수행한다. 에칭 가스로서 예컨대 3불화염소(ClF3),2불화크세논(XeF2),3불화브롬(BrF3),5불화브롬(BrF5),7불화요오드(IF7),5불화요오드(IF5)중 어느 하나가 이용된다.
본 실시 형태에서도 실시 형태 1과 마찬가지로 웨이퍼(600)의 온도를 소정의 범위 내로 하도록 온도 제어부를 제어한다.
웨이퍼(600)의 상방으로부터 공급된 에칭 가스는 하드 마스크(906a), 하드 마스크(906b)에 공급되고, 에칭 가스와 하드 마스크(906)가 반응하여 에칭 처리가 시작된다.
에칭 가스는 높은 선택성을 가지기 때문에 하드 마스크(906a)가 에칭되는 시간 에칭 가스를 웨이퍼(600)에 공급해도 하드 마스크(906b)가 에칭될 뿐, 제1 하드 마스크(905)이나 스페이서(902)는 에칭되지 않는다.
이상의 처리에 의해 얻어지는 대표적인 효과는 다음과 같다. (1) 로딩 이펙트 등에 의해 에칭 대상물의 높이가 달라져도 다른 디바이스 구조에 영향을 미치지 않고 에칭 처리를 수행할 수 있다.
<다른 실시 형태>
이상, 실시 형태를 구체적으로 설명했지만, 전술한 실시 형태에 한정되지 않고 그 요지를 일탈하지 않는 범위에서 갖가지 변경이 가능하다.
상기 실시 형태에서는 에칭 프로세스를 예로 들어 설명했지만, 이에 한정되지 않고, 대상의 막을 선택하여 제거하는 프로세스라면 좋다. 예컨대 애싱 프로세스나, 에칭 프로세스의 잔재 제거 프로세스 등의 프로세스에 이용해도 좋다.
또한 상기 실시 형태에서는 논 플라즈마 상태의 가스로 처리하는 것이 기재되지만, 플라즈마 유기 데미지에 의해 품질이 열화되지 않는 막이라면 플라즈마 상태의 가스로 처리해도 좋다. 이 경우 온도 제어부는 플라즈마 상태의 가스로 높은 선택성을 유지 가능한 온도로 제어한다.
또한 본 실시 형태에서는 매엽(枚葉) 장치를 예로 들어 설명했지만, 예컨대 기판을 중첩한 종형(縱型) 장치이어도 좋다. 이 경우 처리실 외에 설치된 히터 등을 온도 제어부가 제어하는 것에 의해 웨이퍼 온도를 제어한다.
또한 본 실시 형태에서는 히터 및 냉각제 공급로를 이용하여 웨이퍼 온도를 조정했지만, 이에 한정되지 않고, 온도의 미(微)조정이 필요 없는 프로세스라면 냉각제를 이용하지 않고 추종성이 높은 히터로 온도를 조정해도 좋다.
또한 본 실시 형태에서는 히터 및 냉각제 공급로를 이용하여 웨이퍼 온도를 조정했지만, 이에 한정되지 않고, 액화 온도가 실온보다 낮은 온도의 에칭 가스라면 히터를 이용하지 않고 냉각제로 온도를 조정해도 좋다. 또한 순환시키는 액체 온도를 조정하는 것에 의해 냉각과 가열의 양방의 기능을 가진 온도 제어 기구로 해도 좋다.
또한 본 실시 형태에서는 실리콘막보다 에칭 속도가 느린 막으로서 예컨대 금속막인 질화티타늄(TiN)을 예로 들어 설명했지만 이에 한정되지 않고, 산화실리콘(SiO2),질화실리콘(Si3N4),어모퍼스·카본(a-C) 중 어느 하나 또는 그 조합으로 구성되는 구조물이라면 좋다.
이하 본 발명의 바람직한 형태에 대하여 부기(附記)한다.
<부기1>
적어도 실리콘을 함유하는 제1 막과 상기 제1 막보다 실리콘 함유율이 적은 제2 막이 형성된 기판이 재치되는 재치부;
상기 재치부가 설치된 처리 용기;
상기 기판에 에칭 가스를 공급하는 가스 공급계;
상기 에칭 가스가 상기 기판과 접촉하는 동안, 상기 제2 막의 에칭 속도보다 상기 제1 막의 에칭 속도가 높아지도록 상기 기판의 온도를 제어하는 온도 제어부; 및
상기 처리 용기 내의 분위기를 배기하는 배기계;
를 포함하는 기판 처리 장치.
<부기2>
상기 온도 제어부는 상기 재치부에 설치된 히터를 포함하고,
상기 온도 제어부는 상기 히터의 온도를 제어하여 상기 기판의 온도를 제어하는 부기1에 기재된 기판 처리 장치.
<부기3>
상기 온도 제어부는 상기 재치부 내에 냉각제가 공급되는 냉각제 유로를 포함하고,
상기 온도 제어부는 상기 냉각제 유로에 흐르는 냉각제의 유량을 제어하는 부기1에 기재된 기판 처리 장치.
<부기4>
상기 가스 공급계는 상기 에칭 가스를 공급하는 제1 가스 공급계와, 불활성 가스를 공급하는 제2 가스 공급계를 포함하고,
가스를 공급할 때, 상기 불활성 가스의 공급을 시작하고, 그 후 상기 불활성 가스가 상기 기판의 주위에 존재하는 상태에서 상기 에칭 가스를 공급하도록 제1 가스 공급계 및 제2 가스 공급계를 제어하는 부기1에 기재된 기판 처리 장치.
<부기5>
적어도 실리콘을 함유하는 제1 막과 상기 제1 막보다 실리콘 함유율이 적은 제2 막이 형성된 기판이 재치되는 재치부;
상기 재치부가 설치된 처리 용기;
에칭 가스를 공급하는 가스 공급계;
상기 재치부의 내부에 설치된 히터;
상기 에칭 가스가 상기 기판과 접촉하는 동안, 상기 제2 막의 에칭 속도보다 상기 제1 막의 에칭 속도가 높아지도록 상기 히터의 온도를 제어하는 온도 제어부; 및
상기 처리 용기 내의 분위기를 배기하는 배기계;
를 포함하는 기판 처리 장치.
<부기6>
상기 제2 막은 금속막인 부기5에 기재된 기판 처리 장치.
<부기7>
상기 재치부에는 냉매가 공급되는 냉각 기구가 설치되고,
상기 온도 제어부는 상기 히터의 온도를 제어하는 것과 함께 상기 냉각제의 공급을 제어하는 부기5에 기재된 기판 처리 장치.
<부기8>
상기 가스 공급계는 상기 에칭 가스를 공급하는 제1 가스 공급계와, 불활성 가스를 공급하는 제2 가스 공급계를 포함하고,
가스를 공급할 때, 상기 불활성 가스의 공급을 시작하고, 그 후 상기 에칭 가스를 공급하도록 제1 가스 공급계 및 제2 가스 공급계를 제어하는 부기5에 기재된 기판 처리 장치.
<부기9>
적어도 실리콘을 함유하는 제1 막과 상기 제1 막보다 실리콘 함유율이 적은 제2 막이 형성된 기판이 재치되는 재치부;
상기 재치부가 설치된 처리 용기;
에칭 가스를 기판에 공급하는 가스 공급계;
상기 재치부의 내부에 설치된 히터;
상기 에칭 가스가 상기 기판과 접촉하는 동안, 상기 제2 막의 에칭 속도보다 상기 제1 막의 에칭 속도가 높아지도록 상기 히터의 온도를 제어하는 온도 제어부; 및
상기 처리 용기 내의 분위기를 배기하는 배기계;
를 포함하는 기판 처리 장치.
<부기10>
적어도 실리콘을 함유하는 제1 막과 상기 제1 막보다 실리콘 함유율이 적은 제2 막을 포함하는 기판을 처리실에 반입하는 공정;
에칭 가스를 기판에 공급하고, 상기 에칭 가스가 상기 기판과 접촉하는 동안, 상기 제2 막의 에칭 속도보다 상기 제1 막의 에칭 속도가 높아지도록 상기 기판의 온도를 제어하면서 상기 처리실 내의 분위기를 배기하는 공정; 및
상기 기판을 처리실로부터 반출하는 공정;
을 포함하는 반도체 장치의 제조 방법.
<부기11>
적어도 실리콘을 함유하는 제1 막과 상기 제1 막보다 실리콘 함유율이 적은 제2 막을 포함하는 기판을 처리실에 반입하는 공정;
에칭 가스를 기판에 공급하고, 상기 에칭 가스가 상기 기판과 접촉하는 동안, 상기 제2 막의 에칭 속도보다 상기 제1 막의 에칭 속도가 높아지도록 상기 기판의 온도를 제어하면서 상기 처리실 내의 분위기를 배기하는 공정; 및
상기 기판을 처리실로부터 반출하는 공정;
을 포함하는 반도체 장치의 제조 방법.
<부기12>
적어도 실리콘을 함유하는 희생막과 상기 희생막 사이에 설치된 복수의 기둥 형상의 금속막과 상기 기둥의 사이이며 상기 희생 막 상에 설치된 서포트 막을 포함하는 기판을 처리실에 반입하는 공정;
에칭 가스를 기판에 공급하고, 상기 에칭 가스가 상기 기판과 접촉하는 동안, 상기 금속막의 에칭 속도보다 상기 희생막의 에칭 속도가 높아지도록 상기 기판의 온도를 제어하면서 상기 처리실 내의 분위기를 배기하는 공정; 및
상기 서포트 막의 하방에 형성된 희생막을 에칭한 후, 상기 기판을 처리실로부터 반출하는 공정;
을 포함하는 반도체 장치의 제조 방법.
<부기13>
적어도 실리콘을 함유하는 제1 막과 상기 제1 막보다 실리콘 함유율이 적은 제2 막을 포함하는 기판을 처리실에 반입하고, 에칭 가스를 기판에 공급하고, 상기 에칭 가스가 상기 기판과 접촉하는 동안, 상기 제2 막의 에칭 속도보다 상기 제1 막의 에칭 속도가 높아지도록 상기 기판의 온도를 제어하면서 상기 처리실 내의 분위기를 배기하고, 상기 기판을 처리실로부터 반출하도록 제어하는 프로그램.
500: 컨트롤러 410: 처리 유닛
411: 서셉터 테이블 413: 리프터 핀
430: 가스 버퍼 공간 445: 처리실
480: 배기관 482: 제1 가스 공급 유닛
483: 제2 가스 공급 유닛 600: 웨이퍼
601: 게이트 전극 602: 커패시터 하부 전극
606: 희생막

Claims (5)

  1. 적어도 실리콘을 함유하는 제1 막과 상기 제1 막보다 실리콘 함유율이 적은 제2 막이 형성된 기판이 재치되는 재치부;
    상기 재치부가 설치된 처리 용기;
    상기 기판에 에칭 가스를 공급하는 가스 공급계;
    상기 에칭 가스가 상기 기판과 접촉하는 동안, 상기 제2 막의 에칭 속도보다 상기 제1 막의 에칭 속도가 높아지도록 상기 기판의 온도를 제어하는 온도 제어부; 및
    상기 처리 용기 내의 분위기를 배기하는 배기계;
    를 포함하는 기판 처리 장치.
  2. 제1항에 있어서,
    상기 온도 제어부는 상기 재치부에 설치된 히터를 포함하고,
    상기 온도 제어부는 상기 히터의 온도를 제어하여 상기 기판의 온도를 제어하는 기판 처리 장치.
  3. 제1항에 있어서,
    상기 가스 공급계는 상기 에칭 가스를 공급하는 제1 가스 공급계와, 불활성 가스를 공급하는 제2 가스 공급계를 포함하고,
    가스를 공급할 때, 상기 불활성 가스의 공급을 시작하고, 그 후 상기 불활성 가스가 상기 기판의 주위에 존재하는 상태에서 상기 에칭 가스를 공급하도록 제1 가스 공급계 및 제2 가스 공급계를 제어하는 기판 처리 장치.
  4. 적어도 실리콘을 함유하는 제1 막과 상기 제1 막보다 실리콘 함유율이 적은 제2 막을 포함하는 기판을 처리실에 반입하는 공정;
    상기 기판에 에칭 가스를 공급하고, 상기 에칭 가스가 상기 기판과 접촉하는 동안, 상기 제2 막의 에칭 속도보다 상기 제1 막의 에칭 속도가 높아지도록 상기 기판의 온도를 제어하면서 상기 처리실 내의 분위기를 배기하는 공정; 및
    상기 기판을 처리실로부터 반출하는 공정;
    을 포함하는 반도체 장치의 제조 방법.
  5. 적어도 실리콘을 함유하는 희생막과, 상기 희생막 사이에 설치된 기둥 형상의 금속막을 포함하는 기판을 처리실에 반입하는 공정;
    상기 기판에 에칭 가스를 공급하고, 상기 에칭 가스가 상기 기판과 접촉하는 동안, 상기 금속막의 에칭 속도보다 상기 희생막의 에칭 속도가 높아지도록 상기 기판의 온도를 제어하면서 상기 처리실 내의 분위기를 배기하는 공정; 및
    상기 기판을 처리실로부터 반출하는 공정;
    을 포함하는 반도체 장치의 제조 방법.
KR1020167000861A 2013-07-26 2013-07-26 기판 처리 장치 및 반도체 장치의 제조 방법 KR20160024914A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/070342 WO2015011829A1 (ja) 2013-07-26 2013-07-26 基板処理装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
KR20160024914A true KR20160024914A (ko) 2016-03-07

Family

ID=52392907

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167000861A KR20160024914A (ko) 2013-07-26 2013-07-26 기판 처리 장치 및 반도체 장치의 제조 방법

Country Status (4)

Country Link
US (1) US20160211151A1 (ko)
JP (1) JPWO2015011829A1 (ko)
KR (1) KR20160024914A (ko)
WO (1) WO2015011829A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6611652B2 (ja) 2016-03-30 2019-11-27 東京エレクトロン株式会社 基板処理装置の管理方法、及び基板処理システム
CN113950735A (zh) * 2019-07-18 2022-01-18 东京毅力科创株式会社 具有可控金属蚀刻选择性的气相蚀刻

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011044493A (ja) 2009-08-19 2011-03-03 Hitachi Kokusai Electric Inc 半導体装置の製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0732148B2 (ja) * 1985-12-19 1995-04-10 日本電気株式会社 反応性スパツタエツチング方法
JPH02295116A (ja) * 1989-05-10 1990-12-06 Mitsubishi Electric Corp 半導体製造装置
US5683547A (en) * 1990-11-21 1997-11-04 Hitachi, Ltd. Processing method and apparatus using focused energy beam
JPH04352328A (ja) * 1991-05-29 1992-12-07 Seiko Epson Corp 半導体のガスエッチング方法
US5888906A (en) * 1996-09-16 1999-03-30 Micron Technology, Inc. Plasmaless dry contact cleaning method using interhalogen compounds
JPH10144655A (ja) * 1996-11-06 1998-05-29 Sony Corp ドライエッチング処理方法及びドライエッチング装置
JP2002343770A (ja) * 2001-05-16 2002-11-29 Seiko Epson Corp エッチング方法、エッチング装置及び半導体装置の製造方法
JP2003174016A (ja) * 2001-12-07 2003-06-20 Tokyo Electron Ltd 真空処理装置
FR2842388B1 (fr) * 2002-07-11 2004-09-24 Cit Alcatel Procede et dispositif pour la gravure de substrat par plasma inductif a tres forte puissance
JP2005085879A (ja) * 2003-09-05 2005-03-31 Hitachi Ltd ウエハ処理装置
US20050230350A1 (en) * 2004-02-26 2005-10-20 Applied Materials, Inc. In-situ dry clean chamber for front end of line fabrication
JP2006228835A (ja) * 2005-02-15 2006-08-31 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2006295146A (ja) * 2005-03-18 2006-10-26 Canon Inc 位置決め装置、露光装置及びデバイス製造方法
JP5260861B2 (ja) * 2006-11-29 2013-08-14 東京エレクトロン株式会社 キャパシタ電極の製造方法と製造システムおよび記録媒体
JP2008210849A (ja) * 2007-02-23 2008-09-11 Elpida Memory Inc 半導体装置の製造方法
US8600543B2 (en) * 2008-11-10 2013-12-03 Kelk Ltd. Apparatus and method for controlling temperature of semiconductor wafers
JP6056136B2 (ja) * 2011-09-07 2017-01-11 セントラル硝子株式会社 ドライエッチング方法
US9023734B2 (en) * 2012-09-18 2015-05-05 Applied Materials, Inc. Radical-component oxide etch

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011044493A (ja) 2009-08-19 2011-03-03 Hitachi Kokusai Electric Inc 半導体装置の製造方法

Also Published As

Publication number Publication date
JPWO2015011829A1 (ja) 2017-03-02
US20160211151A1 (en) 2016-07-21
WO2015011829A1 (ja) 2015-01-29

Similar Documents

Publication Publication Date Title
WO2015115002A1 (ja) 微細パターンの形成方法、半導体装置の製造方法、基板処理装置及び記録媒体
US20160218012A1 (en) Method of forming fine pattern, method of manufacturing semiconductor device, substrate processing apparatus and recording medium
TWI555058B (zh) 雙負載閘配置之減弱及剝離處理腔室
US8679985B2 (en) Dry etching method for silicon nitride film
KR101432327B1 (ko) 가스 처리 장치, 및 가스 처리 방법, 그리고 기억 매체
TWI458010B (zh) Etching method, etching system and recording medium
US10153172B2 (en) Etching method and recording medium
KR101867194B1 (ko) 에칭 장치, 에칭 방법 및 기판 적재 기구
US10854463B2 (en) Etching method and method for manufacturing DRAM capacitor
JP5809144B2 (ja) 基板処理方法および基板処理装置
US20160155630A1 (en) Substrate processing apparatus, method for manufacturing semiconductor device, and recording medium
KR101836591B1 (ko) 에칭 방법
US8124536B2 (en) Manufacturing method of capacitor electrode, manufacturing system of capacitor electrode, and storage medium
US9466507B2 (en) Etching method, and recording medium
JP6782140B2 (ja) エッチング方法及びエッチング装置
WO2017022086A1 (ja) 半導体装置の製造方法、エッチング方法、及び基板処理装置並びに記録媒体
US11557486B2 (en) Etching method, damage layer removal method, and storage medium
KR20160024914A (ko) 기판 처리 장치 및 반도체 장치의 제조 방법
KR101389187B1 (ko) 에칭 방법, 에칭 시스템 및 에칭 장치
JP5105866B2 (ja) キャパシタ電極の製造方法、エッチング方法およびエッチングシステム、ならびに記憶媒体
KR20190043181A (ko) 기판 처리 장치 및 기판 처리 방법
WO2016157317A1 (ja) 基板処理装置、半導体装置の製造方法および記録媒体
KR101150268B1 (ko) 열처리 장치 및 처리 시스템
KR102608729B1 (ko) 에칭 방법 및 에칭 장치
US11548804B2 (en) Method and apparatus for processing oxygen-containing workpiece

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal