KR20150135275A

KR20150135275A - 파워 모듈

Info

Publication number: KR20150135275A
Application number: KR1020157025745A
Authority: KR
Inventors: 도요 오하시; 요시유키 나가토모
Original assignee: 미쓰비시 마테리알 가부시키가이샤
Priority date: 2013-03-29
Filing date: 2014-03-25
Publication date: 2015-12-02
Also published as: US20160276302A1; CN104995731B; EP2980843A1; JP2014209608A; JP6369085B2; WO2014157178A1; US9953944B2; TW201517225A; TWI626720B; EP2980843A4; KR102154373B1; CN104995731A; EP2980843B1

Abstract

본 발명은, 절연층의 일방의 면에 회로층 (12) 이 배치 형성된 파워 모듈용 기판과, 상기 회로층 (12) 상에 접합된 반도체 소자 (3) 를 구비한 파워 모듈로서, 상기 회로층 (12) 중 상기 반도체 소자 (3) 와의 접합면에는, 구리 또는 구리 합금으로 이루어지는 구리층이 형성되고, 상기 회로층 (12) 과 상기 반도체 소자 (3) 사이에는, 땜납재를 사용하여 형성된 땜납층 (20) 이 형성되고, 상기 땜납층 (20) 중 상기 회로층 (12) 과의 계면에는, 주성분으로서 Sn 을 함유함과 함께, Ni 를 0.5 mass％ 이상 10 mass％ 이하, Cu 를 30 mass％ 이상 40 mass％ 이하 함유하는 합금층 (21) 이 형성되고, 상기 계면에 있어서의 상기 합금층 (21) 의 피복률이 85 ％ 이상이다.

Description

파워 모듈{POWER MODULE}

이 발명은, 구리 또는 구리 합금으로 이루어지는 구리층이 형성된 회로층과, 반도체 소자를 땜납재를 사용하여 접합시킨 파워 모듈에 관한 것이다.

본원은, 2013년 3월 29일에 일본에 출원된 일본 특허출원 2013-070823호에 대해 우선권을 주장하고, 그 내용을 여기에 원용한다.

상기 서술한 파워 모듈은, 예를 들어, 특허문헌 1, 2 에 나타내는 바와 같이, 절연 기판의 일방의 면에 회로층이 되는 금속판이 접합되어 이루어지는 파워 모듈용 기판과, 회로층 상에 탑재되는 파워 소자 (반도체 소자) 를 구비하고 있다.

또, 파워 모듈용 기판의 타방의 면측에는, 파워 소자 (반도체 소자) 로부터의 열을 방산시키기 위하여, 방열판이나 냉각기 등의 히트 싱크가 배치 형성되는 경우가 있다. 이 때, 절연 기판과 방열판이나 냉각기 등의 히트 싱크의 열팽창 계수에서 기인하는 열응력을 완화시키기 위하여, 파워 모듈용 기판에 있어서는, 절연 기판의 타방의 면에 금속층이 되는 금속판이 접합되고, 이 금속층과 상기 서술한 방열판이나 냉각기 등의 히트 싱크가 접합되는 구성으로 되어 있다.

상기 서술한 파워 모듈에 있어서는, 회로층과 파워 소자 (반도체 소자) 는, 땜납재를 개재하여 접합된다.

여기서, 회로층이 알루미늄 또는 알루미늄 합금으로 구성되어 있는 경우에는, 예를 들어 특허문헌 3 에 개시되어 있는 바와 같이, 회로층의 표면에 전해 도금 등에 의해 Ni 도금막을 형성하고, 이 Ni 도금막 상에 땜납재를 배치 형성하여 반도체 소자를 접합시킬 필요가 있었다.

또, 회로층이 구리 또는 구리 합금으로 구성되어 있는 경우에 있어서도, 회로층의 표면에 Ni 도금막을 형성하고, 이 Ni 도금막 상에 땜납재를 배치 형성하여 반도체 소자를 접합시키고 있었다.

일본 공개특허공보 2002-076551호 일본 공개특허공보 2008-227336호 일본 공개특허공보 2004-172378호

그런데, 특허문헌 3 에 기재된 알루미늄 또는 알루미늄 합금으로 이루어지는 회로층의 표면에 Ni 도금막을 형성하고, 반도체 소자를 땜납 접합시킨 파워 모듈에 대해 파워 사이클의 부하를 가하면, 땜납에 크랙이 발생하고, 열저항이 상승할 우려가 있었다.

또, 구리 또는 구리 합금으로 이루어지는 회로층의 표면에 반도체 소자를 땜납 접합시킨 파워 모듈에 있어서도, 파워 사이클의 부하를 가하면, 땜납에 크랙이 발생하고, 열저항이 상승할 우려가 있었다.

최근에는, 상기 서술한 파워 모듈 등에 있어서는, 풍력 발전 또는 전기 자동차나 전기 차량 등을 제어하기 위하여, 추가적인 대전력 제어용 파워 소자가 탑재되는 점에서, 종래보다도 더 파워 사이클에 대한 신뢰성을 더욱 향상시킬 필요가 있다.

이 발명은, 상기 서술한 사정을 감안하여 이루어진 것으로서, 파워 사이클을 부하한 경우여도, 땜납층에 파괴가 발생하는 것을 억제할 수 있어, 신뢰성이 높은 파워 모듈을 제공하는 것을 목적으로 한다.

본 발명자들이 예의 검토한 결과, 구리 또는 구리 합금으로 이루어지는 회로층의 표면에 반도체 소자를 땜납 접합시킨 파워 모듈에 대해 파워 사이클 부하를 가한 경우, 회로층과 땜납층의 계면에 크랙이 발생하면, 이 크랙이 땜납층 내부로 진전되어, 조기에 땜납층이 파괴되는 것이 확인되었다. 또, 땜납층과 회로층의 계면에 있어서, Ni, Cu 를 함유하는 합금층이 형성된 영역에서는, 상기 서술한 크랙의 발생이 억제되고 있는 것이 판명되었다.

본 발명은, 상기 서술한 지견에 기초하여 이루어진 것으로서, 본 발명의 일 양태의 파워 모듈은, 절연층의 일방의 면에 회로층이 배치 형성된 파워 모듈용 기판과, 상기 회로층 상에 접합된 반도체 소자를 구비한 파워 모듈로서, 상기 회로층 중 상기 반도체 소자와의 접합면에는, 구리 또는 구리 합금으로 이루어지는 구리층이 형성되고, 상기 회로층과 상기 반도체 소자 사이에는, 땜납재를 사용하여 형성된 땜납층이 형성되고, 상기 땜납층 중 상기 회로층과의 계면에는, 주성분으로서 Sn 을 함유함과 함께, Ni 를 0.5 mass％ 이상 10 mass％ 이하, Cu 를 30 mass％ 이상 40 mass％ 이하 함유하는 합금층이 형성되고, 상기 계면에 있어서의 상기 합금층의 피복률이 85 ％ 이상인 것을 특징으로 한다.

이 구성의 파워 모듈에 의하면, 반도체 소자와의 접합면에 구리층이 형성된 상기 회로층과 상기 반도체 소자 사이에 형성된 땜납층 중 상기 회로층 (구리층) 과의 계면에, 주성분으로서 Sn 을 함유함과 함께, Ni 를 0.5 mass％ 이상 10 mass％ 이하, Cu 를 30 mass％ 이상 40 mass％ 이하 함유하는 합금층이 형성되어 있고, 상기 계면에 있어서의 상기 합금층의 피복률이 85 ％ 이상으로 되어 있으므로, 회로층 (구리층) 과 땜납층의 계면에 있어서 크랙이 발생하는 것을 억제할 수 있어, 신뢰성이 높은 파워 모듈을 얻을 수 있다. 즉, 땜납층과 회로층 (구리층) 의 계면의 85 ％ 이상이 상기 합금층으로 피복됨으로써, 땜납층의 파괴가 되는 크랙의 발생을 충분히 억제하는 것이 가능해진다. 또한, 상기 서술한 작용 효과를 확실하게 발휘하기 위해서는, 상기 계면에 있어서의 상기 합금층의 피복률은 90 ％ 이상으로 하는 것이 바람직하고, 가장 바람직한 것은 100 ％ 로 하는 것이다.

여기서, 합금층에 있어서의 Ni 의 함유량이 0.5 mass％ 미만인 경우, 합금층이 열적으로 불안정해져, 땜납층의 파괴의 기점이 될 우려가 있다. 한편, 합금층에 있어서의 Ni 의 함유량이 10 mass％ 를 초과한 경우, Ni₃Sn₄ 등의 열적으로 불안정한 금속간 화합물이 생성되어, 땜납층의 파괴의 기점이 될 우려가 있다.

또, 합금층에 있어서의 Cu 의 함유량이 30 mass％ 미만인 경우, 합금층이 충분히 형성되지 않고, 열적으로 불안정해져, 땜납층의 파괴의 기점이 될 우려가 있다. 한편, 합금층에 있어서의 Cu 의 함유량이 40 mass％ 를 초과한 경우, 합금층 자체가 땜납층의 파괴의 기점이 될 우려가 있다.

이상의 점에서, 합금층에 있어서의 Ni 의 함유량을 0.5 mass％ 이상 10 mass％ 이하, Cu 의 함유량을 30 mass％ 이상 40 mass％ 이하로 규정하고 있다.

또, 파워 사이클 시험에 있어서, 통전 시간 5 초, 온도차 80 ℃ 의 조건의 파워 사이클을 10만 회 부하했을 때의 열저항 상승률이 10 ％ 미만인 것이 바람직하다.

이 경우, 파워 사이클을 반복하여 부하한 경우여도, 땜납층이 조기에 파괴되는 경우가 없어, 파워 사이클에 대한 신뢰성의 향상을 도모할 수 있다. 또한, 상기 서술한 파워 사이클 시험은, 가장 땜납층에 부하가 가해지는 조건인 점에서, 이 조건 하에서 파워 사이클을 10만 회 부하했을 때의 열저항 상승률이 10 ％ 미만으로 되어 있으면, 통상적인 사용에 있어서, 충분한 신뢰성을 얻을 수 있다.

또한, 상기 합금층의 두께가 2 ㎛ 이상 20 ㎛ 이하의 범위 내인 것이 바람직하다.

이 경우, 피복된 지점에 있어서의 상기 합금층의 두께가 2 ㎛ 이상으로 되어 있으므로, 땜납층과 회로층 (구리층) 의 계면이 충분히 강화되게 되어, 계면에 있어서의 크랙의 발생을 확실하게 억제할 수 있다. 한편, 상기 합금층의 두께가 20 ㎛ 이하로 되어 있으므로, 합금층에 있어서의 균열의 발생을 억제할 수 있다. 따라서, 땜납층의 파괴를 확실하게 억제할 수 있어, 신뢰성이 우수한 파워 모듈을 얻을 수 있다.

또, 상기 합금층은, (Cu, Ni)₆Sn₅ 로 이루어지는 금속간 화합물을 갖고 있는 것이 바람직하다.

이 경우, (Cu, Ni)₆Sn₅ 로 이루어지는 금속간 화합물을 가짐으로써, 땜납층과 회로층 (구리층) 의 계면을 충분히 강화하는 것이 가능해져, 계면에 있어서의 크랙의 발생을 확실하게 억제할 수 있고, 파워 사이클 부하시의 땜납층의 파괴를 확실하게 억제하는 것이 가능해진다.

본 발명에 의하면, 파워 사이클을 부하시킨 경우여도, 조기에 땜납층에 파괴가 발생하는 것을 억제할 수 있어, 신뢰성이 높은 파워 모듈을 제공할 수 있다.

도 1 은 본 발명의 제 1 실시형태인 파워 모듈의 개략 설명도이다.
도 2 는 도 1 에 있어서의 회로층과 반도체 소자의 접합 부분의 확대 설명도이다.
도 3 은 도 1 의 파워 모듈의 제조 방법을 나타내는 플로도이다.
도 4 는 도 3 에 나타내는 파워 모듈의 제조 방법에 있어서의 반도체 소자 접합 공정의 설명도이다.
도 5 는 본 발명의 제 2 실시형태인 파워 모듈의 개략 설명도이다.
도 6 은 도 5 에 있어서의 구리층과 알루미늄층의 접합 계면의 확대 설명도이다.
도 7 은 Cu 와 Al 의 2 원 상태도이다.
도 8 은 도 5 에 있어서의 회로층 (구리층) 과 반도체 소자의 접합 부분의 확대 설명도이다.
도 9 는 도 5 의 파워 모듈의 제조 방법을 나타내는 플로도이다.
도 10 은 파워 모듈에 있어서의 땜납층의 SEM 관찰 결과 및 EPMA 원소 맵핑 결과이다.

이하에, 본 발명의 실시형태인 파워 모듈에 대해, 첨부한 도면을 참조하여 설명한다.

(제 1 실시형태)

도 1 에 본 발명의 제 1 실시형태인 파워 모듈 (1) 을 나타낸다. 이 파워 모듈 (1) 은, 절연 기판 (절연층) (11) 의 일방의 면에 회로층 (12) 이 배치 형성된 파워 모듈용 기판 (10) 과, 회로층 (12) 상 (도 1 에 있어서 상면) 에 탑재된 반도체 소자 (3) 를 구비하고 있다. 또한, 본 실시형태의 파워 모듈 (1) 에서는, 절연 기판 (11) 의 타방의 면측 (도 1 에 있어서 하면) 에 히트 싱크 (41) 가 접합되어 있다.

파워 모듈용 기판 (10) 은, 절연층을 구성하는 절연 기판 (11) 과, 이 절연 기판 (11) 의 일방의 면 (도 1 에 있어서 상면) 에 배치 형성된 회로층 (12) 과, 절연 기판 (11) 의 타방의 면 (도 1 에 있어서 하면) 에 배치 형성된 금속층 (13) 을 구비하고 있다.

절연 기판 (11) 은, 회로층 (12) 과 금속층 (13) 사이의 전기적 접속을 방지하는 것으로서, 예를 들어 AlN (질화알루미늄), Si₃N₄ (질화규소), Al₂O₃ (알루미나) 등의 절연성이 높은 세라믹스로 구성되고, 본 실시형태에서는 절연성이 높은 AlN (질화알루미늄) 으로 구성되어 있다. 또, 절연 기판 (11) 의 두께는, 예를 들어 0.2 ㎜ 이상 1.5 ㎜ 이하의 범위 내로 설정되어 있고, 본 실시형태에서는 0.635 ㎜ 로 설정되어 있다.

회로층 (12) 은, 절연 기판 (11) 의 일방의 면에, 도전성을 갖는 금속판이 접합됨으로써 형성되어 있다. 본 실시형태에 있어서는, 회로층 (12) 은, 무산소동의 압연판으로 이루어지는 구리판이 절연 기판 (11) 에 접합됨으로써 형성되어 있다.

본 실시형태에 있어서는, 회로층 (12) 전체가, 반도체 소자 (3) 와의 접합면에 형성된 구리 또는 구리 합금으로 이루어지는 구리층에 상당한다. 여기서, 회로층 (12) 의 두께 (구리판의 두께) 는 0.1 ㎜ 이상 1.0 ㎜ 이하의 범위 내로 설정되어 있는 것이 바람직하다.

금속층 (13) 은, 절연 기판 (11) 의 타방의 면에, 금속판이 접합됨으로써 형성되어 있다. 본 실시형태에 있어서는, 금속층 (13) 은, 순도가 99.99 mass％ 이상의 알루미늄 (이른바 4N 알루미늄) 의 압연판으로 이루어지는 알루미늄판이 절연 기판 (11) 에 접합됨으로써 형성되어 있다. 여기서, 금속층 (13) (알루미늄판) 의 두께는 0.6 ㎜ 이상 3.0 ㎜ 이하의 범위 내로 설정되어 있는 것이 바람직하다.

히트 싱크 (41) 는, 상기 서술한 파워 모듈용 기판 (10) 을 냉각시키기 위한 것으로서, 파워 모듈용 기판 (10) 과 접합되는 천판부 (42) 와, 냉각 매체 (예를 들어 냉각수) 를 유통시키기 위한 유로 (43) 를 구비하고 있다. 이 히트 싱크 (41) (천판부 (42)) 는, 열전도성이 양호한 재질로 구성되는 것이 바람직하고, 본 실시형태에 있어서는, A6063 (알루미늄 합금) 으로 구성되어 있다.

반도체 소자 (3) 는, Si 등의 반도체 재료로 구성되어 있고, 도 2 에 나타내는 바와 같이, 회로층 (12) 과의 접합면에는, Ni, Au 등으로 이루어지는 표면 처리막 (3a) 이 형성되어 있다.

그리고, 본 실시형태인 파워 모듈 (1) 에 있어서는, 회로층 (12) 과 반도체 소자 (3) 가 땜납 접합되어 있고, 회로층 (12) 과 반도체 소자 (3) 사이에 땜납층 (20) 이 형성되어 있다. 또한, 본 실시형태에 있어서는, 땜납층 (20) 의 두께 (t1) 는, 50 ㎛ 이상 200 ㎛ 이하의 범위 내로 되어 있다.

이 땜납층 (20) 은, 도 4 에 나타내는 바와 같이, Sn-Cu-Ni 계의 땜납재 (30) 에 의해 형성되어 있고, 본 실시형태에서는, Sn-0.1 ∼ 4 mass％ Cu-0.01 ∼ 1 mass％ Ni 의 땜납재 (30) 가 사용되고 있다.

여기서, 도 2 에 나타내는 바와 같이, 회로층 (12) 의 표면에는 금속간 화합물층 (26) 이 형성되어 있고, 이 금속간 화합물층 (26) 위에 땜납층 (20) 이 적층 배치되어 있다. 여기서, 금속간 화합물층 (26) 은, Cu 와 Sn 의 금속간 화합물 (Cu₃Sn) 로 되어 있다. 또, 금속간 화합물층 (26) 의 두께 (t2) 는 0.8 ㎛ 이하로 되어 있다.

그리고, 땜납층 (20) 중 회로층 (12) 과의 계면에는, 주성분으로서 Sn 을 함유함과 함께, Ni 를 0.5 mass％ 이상 10 mass％ 이하, Cu 를 30 mass％ 이상 40 mass％ 이하 함유하는 조성으로 이루어지는 합금층 (21) 이 형성되어 있다. 이 합금층 (21) 의 두께 (t3) 는, 2 ㎛ 이상 20 ㎛ 이하의 범위 내로 되어 있다.

여기서, 본 실시형태에서는, 합금층 (21) 은 (Cu, Ni)₆Sn₅ 로 이루어지는 금속간 화합물 (21a) 을 갖고 있다.

그리고, 본 실시형태인 파워 모듈 (1) 에 있어서는, 회로층 (12) 과 땜납층 (20) 의 계면에 있어서의 합금층 (21) 의 피복률이 85 ％ 이상으로 되어 있다. 또한, 본 실시형태에서는, 도 2 에 나타내는 바와 같이, 합금층 (21) 이 형성되어 있지 않은 영역에 있어서는 금속간 화합물층 (26) 도 형성되어 있지 않다.

여기서, 계면에 있어서의 합금층 (21) 의 피복률은, 도 2 에 나타내는 바와 같이, 회로층 (12) 및 땜납층 (20) 의 단면 관찰을 실시한 경우에 있어서, 관찰된 계면 전체의 길이 (L) 에 대한 합금층 (21) 으로 피복된 계면 길이 (L_C) (＝ L_C1 ＋ L_C2) 의 비율 L_C/L 로 된다.

또, 본 실시형태인 파워 모듈 (1) 에 있어서는, 파워 사이클 시험에 있어서, 통전 시간 5 초, 온도차 80 ℃ 의 조건의 파워 사이클을 10만 회 부하했을 때의 열저항 상승률이 10 ％ 미만이 되도록 구성되어 있다.

상세히 서술하면, 반도체 소자 (3) 로서 IGBT 소자를 회로층 (12) 에 납땜함과 함께, 알루미늄 합금으로 이루어지는 접속 배선을 본딩한다. 그리고, IGBT 소자로의 통전을, 통전 (ON) 에서 소자 표면 온도 140 ℃, 비통전 (OFF) 에서 소자 표면 온도 60 ℃ 가 되는 1 사이클을 10 초마다 반복하도록 하여 조정하고, 이 파워 사이클을 10만 회 반복한 후에 있어서의 열저항 상승률이 10 ％ 미만이 되도록 구성되어 있다.

이하에, 본 실시형태인 파워 모듈의 제조 방법에 대해, 도 3 및 도 4 를 사용하여 설명한다.

먼저, 회로층 (12) 이 되는 구리판과 절연 기판 (11) 을 접합시킨다 (회로층 형성 공정 S01). 여기서, 절연 기판 (11) 과 회로층 (12) 이 되는 구리판의 접합은, 예를 들어 소위 활성 금속 납 (蠟) 땜법에 의해 실시할 수 있다. 본 실시형태에서는, Ag-27.4 질량％ Cu-2.0 질량％ Ti 로 이루어지는 활성 납재 (蠟材) 를 사용하고 있다.

절연 기판 (11) 의 일방의 면에 활성 납재를 개재하여 회로층 (12) 이 되는 구리판을 적층하고, 절연 기판 (11), 구리판을 적층 방향으로 예를 들어 1 ㎏f/㎠ 이상 35 ㎏f/㎠ 이하 (9.8 × 10⁴ ㎩ 이상 343 × 10⁴ ㎩ 이하) 의 범위에서 가압한 상태에서 가열로 내에 장입하여 가열하고, 회로층 (12) 이 되는 구리판과 절연 기판 (11) 을 접합시킨다. 여기서, 가열 온도는 예를 들어 850 ℃, 가열 시간은 예를 들어 10 분으로 되어 있다.

다음으로, 절연 기판 (11) 의 타방의 면측에 금속층 (13) 이 되는 알루미늄판을 접합시킨다 (금속층 형성 공정 S02). 절연 기판 (11) 과 알루미늄판을, 납재를 개재하여 적층하고, 납땜에 의해 절연 기판 (11) 과 알루미늄판을 접합시킨다. 이 때, 납재로는, 예를 들어, 두께 20 ∼ 110 ㎛ 의 Al-Si 계 납재박을 사용할 수 있고, 납땜 온도는 예를 들어 600 ∼ 620 ℃ 로 하는 것이 바람직하다.

이로써, 파워 모듈용 기판 (10) 이 제조된다.

다음으로, 금속층 (13) 의 타방의 면측에, 히트 싱크 (41) 를 접합시킨다 (히트 싱크 접합 공정 S03). 금속층 (13) 과 히트 싱크 (41) 의 천판부 (42) 를, 납재를 개재하여 적층하고, 납땜에 의해 금속층 (13) 과 히트 싱크 (41) 를 접합시킨다.

이 때, 납재로는, 예를 들어, 두께 20 ∼ 110 ㎛ 의 Al-Si 계 납재박을 사용할 수 있고, 납땜 온도는 예를 들어 590 ℃ ∼ 610 ℃ 로 하는 것이 바람직하다.

그리고, 회로층 (12) 위에 반도체 소자 (3) 를 접합시킨다 (반도체 소자 접합 공정 S04). 이 반도체 소자 접합 공정 S04 에 있어서는, 도 3 에 나타내는 바와 같이, 회로층 표면 세정 공정 S41, Ni 도금막 형성 공정 S42, 적층 공정 S43, 땜납 접합 공정 S44 를 갖고 있다.

회로층 표면 세정 공정 S41 에 있어서는, 먼저, 회로층 (12) 의 표면을 알칼리 세정한다. 알칼리 세정의 세정액으로는, 예를 들어 5 질량％ 수산화나트륨 수용액 등을 사용할 수 있다. 그 후, 순수로 수세 후, 산세정을 실시한다. 산세정의 세정액으로는 과산화수소수와 황산의 혼합액 등을 사용할 수 있다. 그 후, 순수로 수세한다.

다음으로, 도 4 에 나타내는 바와 같이, 회로층 (12) 의 표면에, 두께 0.2 ㎛ 정도의 얇은 Ni 도금막 (31) 을 형성한다 (Ni 도금막 형성 공정 S42).

그리고, 이 Ni 도금막 (31) 위에, Sn-0.1 ∼ 4 mass％ Cu-0.01 ∼ 1 mass％ Ni 의 땜납재 (30) 를 개재하여 반도체 소자 (3) 를 적층한다 (적층 공정 S43).

반도체 소자 (3) 를 적층한 상태에서, 환원로 내에 장입하고, 회로층 (12) 과 반도체 소자 (3) 를 땜납 접합시킨다 (땜납 접합 공정 S44). 이 때, 환원로 내는 예를 들어 수소 1 ∼ 10 vol％ 의 환원 분위기로 되고, 가열 온도가 예를 들어 280 ∼ 330 ℃, 유지 시간이 예를 들어 0.5 ∼ 2 분으로 되어 있다. 또, 실온까지의 냉각 속도는, 예를 들어 평균 2 ∼ 3 ℃/s 의 범위 내로 설정되어 있다.

이로써, 회로층 (12) 과 반도체 소자 (3) 사이에 땜납층 (20) 이 형성되어, 본 실시형태인 파워 모듈 (1) 이 제출 (製出) 된다.

이 때, 회로층 (12) 의 표면에 형성된 Ni 도금막 (31) 중의 Ni 는, 땜납재 (30) 측으로 확산되고, Ni 도금막 (31) 은 소실되게 된다.

또, 회로층 (12) 의 Cu 가 땜납재 (30) 측으로 확산됨으로써, 땜납층 (20) 중 회로층 (12) 과의 계면에, 합금층 (21) 이 형성된다. 또, 합금층 (21) 이 주성분으로서 Sn 을 함유함과 함께, Ni 를 0.5 mass％ 이상 10 mass％ 이하, Cu 를 30 mass％ 이상 40 mass％ 이하 함유하는 조성으로 된다.

그리고, 회로층 (12) 과 땜납층 (20) 의 계면에 있어서의 합금층 (21) 의 피복률이 85 ％ 이상이 된다.

이상과 같은 구성으로 된 본 실시형태인 파워 모듈 (1) 에 있어서는, 땜납층 (20) 중 회로층 (12) 과의 계면에, 주성분으로서 Sn 을 함유함과 함께, Ni 를 0.5 mass％ 이상 10 mass％ 이하, Cu 를 30 mass％ 이상 40 mass％ 이하 함유하는 합금층 (21) 이 형성되어 있고, 이 계면에 있어서의 합금층 (21) 의 피복률이 85 ％ 이상으로 되어 있으므로, 회로층 (12) 과 땜납층 (20) 의 계면에 있어서 크랙이 발생하는 것을 억제할 수 있어, 신뢰성이 높은 파워 모듈 (1) 을 얻을 수 있다.

또, 합금층 (21) 이, Ni 를 0.5 mass％ 이상 10 mass％ 이하의 범위 내에서 함유하고 있기 때문에, 합금층 (21) 이 열적으로 안정적인 금속간 화합물로 구성되게 되어, 땜납층 (20) 이 파괴되는 것을 확실하게 억제하는 것이 가능해진다.

또한, 합금층 (21) 이, Cu 를 30 mass％ 이상 40 mass％ 이하의 범위 내에서 함유하고 있기 때문에, 계면에 있어서의 합금층 (21) 의 피복률을 85 ％ 이상으로 할 수 있음과 함께, 합금층 (21) 자체가 파괴의 기점이 되는 것을 억제할 수 있다.

또, 본 실시형태인 파워 모듈 (1) 에 있어서는, 파워 사이클 시험을, 통전 시간 5 초, 온도차 80 ℃ 의 조건에서 실시한 경우에 있어서, 열저항 상승률이 10 ％ 를 초과할 때까지의 사이클 횟수가 10만 회 이상이 되도록 구성되어 있기 때문에, 파워 사이클 부하시에 있어서도, 땜납층 (20) 을 파괴하는 경우가 없어, 신뢰성의 향상을 도모할 수 있다.

또한, 본 실시형태인 파워 모듈 (1) 에 있어서는, 피복된 지점에 있어서의 합금층 (21) 의 두께가 2 ㎛ 이상 20 ㎛ 이하의 범위 내로 되어 있으므로, 땜납층 (20) 과 회로층 (12) 의 계면이 충분히 강화되게 되어, 계면에 있어서의 크랙의 발생을 확실하게 억제할 수 있음과 함께, 합금층 (21) 의 내부에 있어서 균열이 발생하는 것을 억제할 수 있다. 따라서, 땜납층 (20) 의 파괴를 확실하게 억제할 수 있어, 신뢰성이 우수한 파워 모듈 (1) 을 얻을 수 있다.

또, 본 실시형태인 파워 모듈 (1) 에 있어서는, 합금층 (21) 이 (Cu, Ni)₆Sn₅ 로 이루어지는 금속간 화합물 (21a) 을 갖고 있고, 이 합금층 (21) 과 회로층 (12) 사이에, Cu₃Sn 으로 이루어지는 금속간 화합물층 (26) 이 형성되어 있기 때문에, 땜납층 (20) 과 회로층 (12) 의 계면을 충분히 강화시키는 것이 가능해진다. 따라서, 계면에 있어서의 크랙의 발생을 확실하게 억제할 수 있고, 파워 사이클 부하시의 땜납층 (20) 의 파괴를 확실하게 억제하는 것이 가능해진다.

또한, 본 실시형태에 있어서는, 회로층 (12) 의 표면에, 두께 0.2 ㎛ 이하의 얇은 Ni 도금막 (31) 을 형성하고 있기 때문에, 반도체 소자 (3) 를 땜납 접합시켰 때에, Ni 도금막 (31) 이 잔존하는 경우가 없고, 또한, 회로층 (12) 의 Cu 가 땜납재 (30) 측으로 확산되는 것이 억제되지 않는다. 따라서, 땜납층 (20) 중 회로층 (12) 과의 계면에 합금층 (21) 을 형성할 수 있고, 땜납층 (20) 과 회로층 (12) 의 계면에 있어서의 합금층 (21) 의 피복률을 확실하게 85 ％ 이상으로 하는 것이 가능해진다.

(제 2 실시형태)

다음으로, 본 발명의 제 2 실시형태인 파워 모듈에 대해, 첨부한 도면을 참조하여 설명한다. 또한, 제 1 실시형태와 동일한 부재에는 동일한 부호를 붙여 상세한 설명을 생략한다.

도 5 에, 본 발명의 제 2 실시형태인 파워 모듈 (101) 을 나타낸다. 이 파워 모듈 (101) 은, 절연 기판 (절연층) (11) 의 일방의 면에 회로층 (112) 이 형성된 파워 모듈용 기판 (110) 과, 회로층 (112) 상 (도 5 에 있어서 상면) 에 탑재된 반도체 소자 (3) 를 구비하고 있다.

파워 모듈용 기판 (110) 은, 절연층을 구성하는 절연 기판 (11) 과, 이 절연 기판 (11) 의 일방의 면 (도 5 에 있어서 상면) 에 배치 형성된 회로층 (112) 과, 절연 기판 (11) 의 타방의 면 (도 5 에 있어서 하면) 에 배치 형성된 금속층 (13) 을 구비하고 있다.

회로층 (112) 은, 도 5 에 나타내는 바와 같이, 절연 기판 (11) 의 일방의 면에 형성된 알루미늄층 (112A) 과, 이 알루미늄층 (112A) 의 일방의 면측에 적층된 구리층 (112B) 을 구비하고 있다.

여기서, 본 실시형태에서는, 알루미늄층 (112A) 는, 순도 99.99 mass％ 이상의 알루미늄의 압연판을 접합시킴으로써 형성되어 있다. 또, 구리층 (112B) 은, 무산소동의 압연판으로 이루어지는 구리판이 알루미늄층 (112A) 의 일방의 면측에 고상 확산 접합됨으로써 형성되어 있다.

이 회로층 (112) 의 일방의 면 (도 5 에 있어서 상면) 이, 반도체 소자 (3) 가 접합되는 접합면으로 되어 있다. 여기서, 회로층 (112) 의 두께는 예를 들어 0.25 ㎜ 이상 6.0 ㎜ 이하의 범위 내로 설정되어 있는 것이 바람직하다. 또, 알루미늄층 (112A) (알루미늄판) 의 두께는 예를 들어 0.2 ㎜ 이상 3 ㎜ 이하의 범위 내로 설정되고, 구리층 (112B) 의 두께는 예를 들어 50 ㎛ 이상 3.0 ㎜ 이하의 범위 내로 설정되어 있는 것이 바람직하다.

여기서, 알루미늄층 (112A) 과 구리층 (112B) 의 계면에는, 도 6 에 나타내는 바와 같이, 확산층 (115) 이 형성되어 있다.

확산층 (115) 은, 알루미늄층 (112A) 의 Al 원자와, 구리층 (112B) 의 Cu 원자가 상호 확산됨으로써 형성되는 것이다. 이 확산층 (115) 에 있어서는, 알루미늄층 (112A) 으로부터 구리층 (112B) 을 향함에 따라, 점차 알루미늄 원자의 농도가 낮아지고, 또한 구리 원자의 농도가 높아지는 농도 구배를 갖고 있다.

이 확산층 (115) 은, 도 6 에 나타내는 바와 같이, Al 과 Cu 로 이루어지는 금속간 화합물로 구성되어 있고, 본 실시형태에서는, 복수의 금속간 화합물이 접합 계면을 따라 적층된 구조로 되어 있다. 여기서, 이 확산층 (115) 의 두께는, 1 ㎛ 이상 80 ㎛ 이하의 범위 내, 바람직하게는, 5 ㎛ 이상 80 ㎛ 이하의 범위 내로 설정되어 있다.

본 실시형태에서는, 도 6 에 나타내는 바와 같이, 알루미늄층 (112A) 측으로부터 구리층 (112B) 측을 향하여 순서대로, 알루미늄층 (112A) 과 구리층 (112B) 의 접합 계면을 따라, θ 상 (116), η₂ 상 (117) 이 적층되고, 또한 ζ₂ 상 (118a), δ 상 (118b), 및 γ₂ 상 (118c) 중 적어도 1 개의 상이 적층되어 구성되어 있다 (도 7 의 상태도 참조).

또, 본 실시형태에서는, 구리층 (112B) 과 확산층 (115) 의 계면을 따라, 산화물 (119) 이 ζ₂ 상 (118a), δ 상 (118b), 또는 γ₂ 상 (118c) 중 적어도 1 개의 상으로 이루어지는 층의 내부에 층상으로 분산되어 있다. 또한, 이 산화물 (119) 은, 알루미나 (Al₂O₃) 등의 알루미늄 산화물로 되어 있다.

그리고, 본 실시형태인 파워 모듈 (101) 에 있어서는, 회로층 (112) (구리층 (112B)) 과 반도체 소자 (3) 가 땜납 접합되어 있고, 회로층 (112) (구리층 (112B)) 과 반도체 소자 (3) 사이에 땜납층 (20) 이 형성되어 있다. 또한, 본 실시형태에 있어서는, 땜납층 (20) 의 두께 (t1) 는, 50 ㎛ 이상 200 ㎛ 이하의 범위 내로 되어 있다.

이 땜납층 (20) 은, 제 1 실시형태와 마찬가지로, Sn-Cu-Ni 계의 땜납재에 의해 형성되어 있고, 본 실시형태에서는, Sn-0.1 ∼ 4 mass％ Cu-0.01 ∼ 1 mass％ Ni 의 땜납재가 사용되고 있다.

여기서, 도 8 에 나타내는 바와 같이, 회로층 (112) (구리층 (112B)) 의 표면에는 금속간 화합물층 (26) 이 형성되어 있고, 이 금속간 화합물층 (26) 위에 땜납층 (20) 이 적층 배치되어 있다. 이 금속간 화합물층 (26) 은, Cu 와 Sn 의 금속간 화합물 (Cu₃Sn) 로 되어 있다. 또한, 금속간 화합물층 (26) 의 두께 (t2) 는 0.8 ㎛ 이하로 되어 있다.

땜납층 (20) 중 회로층 (112) (구리층 (112B)) 과의 계면에는, 주성분으로서 Sn 을 함유함과 함께, Ni 를 0.5 mass％ 이상 10 mass％ 이하, Cu 를 30 mass％ 이상 40 mass％ 이하 함유하는 조성으로 이루어지는 합금층 (21) 이 형성되어 있고, 이 합금층 (21) 의 두께 (t3) 가 2 ㎛ 이상 20 ㎛ 이하의 범위 내로 되어 있다.

그리고, 본 실시형태인 파워 모듈 (101) 에 있어서는, 회로층 (112) (구리층 (112B)) 과 땜납층 (20) 의 계면에 있어서의 합금층 (21) 의 피복률이 85 ％ 이상으로 되어 있다. 또한, 본 실시형태에서는, 도 8 에 나타내는 바와 같이, 합금층 (21) 이 형성되어 있지 않은 영역에 있어서는 금속간 화합물층 (26) 도 형성되어 있지 않다.

여기서, 계면에 있어서의 합금층 (21) 의 피복률은, 도 8 에 나타내는 바와 같이, 회로층 (112) (구리층 (112B)) 및 땜납층 (20) 의 단면 관찰을 실시한 경우에 있어서, 관찰된 계면 전체의 길이 (L) 에 대한 합금층 (21) 으로 피복된 계면 길이 (L_C) (＝ L_C1 ＋ L_C2) 의 비율 L_C/L 로 된다.

또, 본 실시형태인 파워 모듈 (101) 에 있어서는, 파워 사이클 시험에 있어서, 통전 시간 5 초, 온도차 80 ℃ 의 조건의 파워 사이클을 10만 회 부하했을 때의 열저항 상승률이 10 ％ 미만이 되도록 구성되어 있다.

이하에, 본 실시형태인 파워 모듈 (101) 의 제조 방법에 대해, 도 9 의 플로도를 사용하여 설명한다.

먼저, 절연 기판 (11) 의 일방의 면 및 타방의 면에 알루미늄판을 접합시켜, 알루미늄층 (112A) 및 금속층 (13) 을 형성한다 (알루미늄층 및 금속층 형성 공정 S101).

절연 기판 (11) 과 알루미늄판을, 납재를 개재하여 적층하고, 납땜에 의해 절연 기판 (11) 과 알루미늄판을 접합시킨다. 이 때, 납재로는, 예를 들어, 두께 20 ∼ 110 ㎛ 의 Al-Si 계 납재박을 사용할 수 있고, 납땜 온도는 600 ∼ 620 ℃ 로 하는 것이 바람직하다.

다음으로, 알루미늄층 (112A) 의 일방의 면에 구리판을 접합시켜 구리층 (112B) 을 형성한다 (구리층 형성 공정 S102).

알루미늄층 (112A) 위에 구리판을 적층하고, 이들을 적층 방향으로 가압 (예를 들어 압력 3 ∼ 35 ㎏f/㎠ 의 범위에서 가압) 한 상태에서 진공 가열로 내에 장입하여 가열함으로써, 알루미늄층 (112A) 과 구리판을 고상 확산 접합시킨다. 여기서, 구리층 형성 공정 S102 에 있어서, 가열 온도는 예를 들어 400 ℃ 이상 548 ℃ 이하, 가열 시간은 예를 들어 15 분 이상 270 분 이하로 되어 있다. 또한, 알루미늄층 (112A) 과 구리판의 고상 확산 접합을 실시하는 경우에는, 가열 온도를, Al 과 Cu 의 공정 (共晶) 온도 (548.8 ℃) 보다 5 ℃ 낮은 온도 내지 공정 온도 미만의 온도 범위로 하는 것이 바람직하다.

이 구리층 형성 공정 S102 에 의해, 절연 기판 (11) 의 일방의 면에 알루미늄층 (112A) 과 구리층 (112B) 으로 이루어지는 회로층 (112) 이 형성된다.

그리고, 회로층 (112) (구리층 (112B)) 위에 반도체 소자 (3) 를 접합시킨다 (반도체 소자 접합 공정 S104). 이 반도체 소자 접합 공정 S104 에 있어서는, 도 9 에 나타내는 바와 같이, 회로층 표면 세정 공정 S141, Ni 도금막 형성 공정 S142, 적층 공정 S143, 땜납 접합 공정 S144 를 갖고 있다.

회로층 표면 세정 공정 S141 에 있어서는, 먼저, 회로층 (112) (구리층 (112B)) 의 표면을 알칼리 세정한다. 알칼리 세정의 세정액으로는, 예를 들어 5 질량％ 수산화나트륨 수용액 등을 사용할 수 있다. 그 후, 순수로 수세 후, 산세정을 실시한다. 산세정의 세정액으로는 과산화수소수와 황산의 혼합액 등을 사용할 수 있다. 그 후, 순수로 수세한다.

다음으로, 회로층 (112) (구리층 (112B)) 의 표면에, 두께 0.2 ㎛ 정도의 얇은 Ni 도금막을 형성한다 (Ni 도금막 형성 공정 S142).

그리고, 이 Ni 도금막 위에, Sn-0.1 ∼ 4 mass％ Cu-0.01 ∼ 1 mass％ Ni 의 땜납재를 개재하여 반도체 소자 (3) 를 적층한다 (적층 공정 S143).

반도체 소자 (3) 를 적층한 상태에서, 환원로 내에 장입하고, 회로층 (112) (구리층 (112B)) 과 반도체 소자 (3) 를 땜납 접합시킨다 (땜납 접합 공정 S144). 이 때, 환원로 내는 예를 들어 수소 1 ∼ 10 vol％ 의 환원 분위기로 되고, 가열 온도가 예를 들어 280 ∼ 330 ℃, 유지 시간이 예를 들어 0.5 ∼ 2 분으로 되어 있다. 또, 실온까지의 냉각 속도는, 예를 들어 평균 2 ∼ 3 ℃/s 의 범위 내로 설정되어 있다.

이로써, 회로층 (112) (구리층 (112B)) 과 반도체 소자 (3) 사이에 땜납층 (20) 이 형성되어, 본 실시형태인 파워 모듈 (101) 이 제출된다.

이 때, 회로층 (112) (구리층 (112B)) 의 표면에 형성된 Ni 도금막 중의 Ni 는, 땜납재측으로 확산되고, Ni 도금막은 소실되게 된다.

또, 회로층 (112) (구리층 (112B)) 의 Cu 가, 땜납재측으로 확산됨으로써, 땜납층 (20) 중 회로층 (112) (구리층 (112B)) 과의 계면에 합금층 (21) 이 형성된다. 또한, 합금층 (21) 이 주성분으로서 Sn 을 함유함과 함께, Ni 를 0.5 mass％ 이상 10 mass％ 이하, Cu 를 30 mass％ 이상 40 mass％ 이하 함유하는 조성으로 된다.

그리고, 회로층 (112) (구리층 (112B)) 과 땜납층 (20) 의 계면에 있어서의 합금층 (21) 의 피복률이 85 ％ 이상이 된다.

이상과 같은 구성으로 된 본 실시형태인 파워 모듈 (101) 에 있어서는, 제 1 실시형태와 동일한 작용 효과를 발휘하는 것이 가능해진다.

또, 본 실시형태에서는, 회로층 (112) 이 구리층 (112B) 을 갖고 있으므로, 반도체 소자 (3) 로부터 발생하는 열을 구리층 (112B) 에서 면방향으로 확산시킬 수 있어, 파워 모듈용 기판 (110) 측으로 효율적으로 열을 전달할 수 있다.

또한, 절연 기판 (11) 의 일방의 면에, 비교적 변형 저항이 작은 알루미늄층 (112A) 이 형성되어 있기 때문에, 히트 사이클 부하시에 발생하는 열응력을 이 알루미늄층 (112A) 에 의해 흡수시킬 수 있어, 절연 기판 (11) 의 균열을 억제할 수 있다.

또, 회로층 (112) 의 일방의 면측에 비교적 변형 저항이 큰 구리 또는 구리 합금으로 이루어지는 구리층 (112B) 이 형성되어 있기 때문에, 파워 사이클 부하시에, 회로층 (112) 의 변형을 억제할 수 있어, 파워 사이클에 대한 높은 신뢰성을 얻는 것이 가능해진다.

또, 본 실시형태에 있어서는, 알루미늄층 (112A) 과 구리층 (112B) 이 고상 확산 접합되어 있고, 이 고상 확산 접합시의 온도가 400 ℃ 이상으로 되어 있으므로, Al 원자와 Cu 원자의 확산이 촉진되어, 단시간에 충분히 고상 확산시킬 수 있다. 또, 고상 확산 접합시킬 때의 온도가 548 ℃ 이하로 되어 있으므로, Al 과 Cu 의 액상이 발생하는 경우가 없고, 알루미늄층 (112A) 과 구리층 (112B) 의 접합 계면에 혹이 발생하거나 두께가 변동하거나 하는 것을 억제할 수 있다.

또한, 상기 서술한 고상 확산 접합의 가열 온도를, Al 과 Cu 의 공정 온도 (548.8 ℃) 보다 5 ℃ 낮은 온도 내지 공정 온도 미만의 범위로 한 경우에는, Al 과 Cu 의 화합물이 필요 이상으로 형성되는 것을 억제할 수 있음과 함께, 고상 확산 접합시의 확산 속도가 확보되어, 비교적 단시간에 고상 확산 접합시킬 수 있다.

이상, 본 발명의 실시형태에 대해 설명했는데, 본 발명은 이것에 한정되지는 않으며, 그 발명의 기술적 사상을 일탈하지 않는 범위에서 적절히 변경 가능하다.

예를 들어, 본 실시형태에서는, 금속층을 순도 99.99 mass％ 이상의 4N 알루미늄으로 구성한 것으로 하여 설명했지만, 이것에 한정되지는 않으며, 다른 알루미늄 또는 알루미늄 합금으로 구성되어 있어도 되고, 구리 또는 구리 합금으로 구성되어 있어도 된다.

또, 본 실시형태에서는, 회로층이 되는 금속판으로서 무산소동의 압연판을 예로 들어 설명했지만, 이것에 한정되지는 않으며, 그 밖의 구리 또는 구리 합금으로 구성되어 있어도 된다. 또한, 회로층 중 반도체 소자와의 접합면이 구리 또는 구리 합금으로 구성되어 있으면 된다.

또, 절연층으로서 AlN 으로 이루어지는 절연 기판을 사용한 것으로 하여 설명했지만, 이것에 한정되지는 않으며, Al₂O₃, Si₃N₄ 등으로 이루어지는 절연 기판을 사용해도 된다.

또, 절연 기판과 회로층이 되는 구리판을 활성 금속 납땜법에 의해 접합하는 것으로 하여 설명했지만, 이것에 한정되지는 않으며, DBC 법, 주조법 등에 의해 접합한 것이어도 된다.

또한, 절연 기판과 금속층이 되는 알루미늄판을 납땜에 의해 접합하는 것으로 하여 설명했지만, 이것에 한정되지는 않으며, 과도 액상 접합법 (Transient Liquid Phase Bonding), 금속 페이스트법, 주조법 등을 적용해도 된다.

또, 땜납재의 조성은, 본 실시형태에 한정되지는 않으며, 땜납 접합 후에 형성되는 합금층의 조성이, 주성분으로서 Sn 을 함유함과 함께, Ni 를 0.5 mass％ 이상 10 mass％ 이하, Cu 를 30 mass％ 이상 40 mass％ 이하 함유하는 것이면 된다.

또한, 도 1 에 나타내는 히트 싱크를 배치 형성하는 것으로 하여 설명했지만, 이것에 한정되지는 않으며, 히트 싱크를 배치 형성하고 있지 않아도 되고, 도 1 에 나타내는 구조 이외의 히트 싱크 (예를 들어, 방열판, 방열핀이 형성된 방열판 등) 여도 된다.

또, 제 2 실시형태에 있어서, 알루미늄층의 일방의 면에 구리판을 고상 확산 접합시킴으로써, 회로층의 접합면에 구리층을 형성한 것으로 설명했지만, 이것에 한정되지는 않으며, 구리층의 형성 방법에 제한은 없다.

예를 들어, 알루미늄층의 일방의 면에 도금법에 의해 구리층을 형성해도 된다. 또한, 두께 5 ㎛ 내지 50 ㎛ 정도인 구리층을 형성하는 경우에는 도금법을 적용하는 것이 바람직하다. 두께가 50 ㎛ 내지 3 ㎜ 정도의 구리층을 형성하는 경우에는 고상 확산 접합을 적용하는 것이 바람직하다.

실시예 1

이하에, 본 발명의 효과를 확인하기 위하여 실시한 확인 실험의 결과에 대해, 표 1 을 참조하여 설명한다.

상기 서술한 실시형태에 기재된 파워 모듈을 준비하였다. 절연 기판은 AlN 으로 구성되고, 27 ㎜ × 17 ㎜, 두께 0.6 ㎜ 인 것을 사용하였다. 또, 회로층은 무산소동으로 구성되고, 25 ㎜ × 15 ㎜, 두께 0.3 ㎜ 인 것을 사용하였다. 금속층은, 4N 알루미늄으로 구성되고, 25 ㎜ × 15 ㎜, 두께 0.6 ㎜ 인 것을 사용하였다. 반도체 소자는, IGBT 소자로 하고, 13 ㎜ × 10 ㎜, 두께 0.25 ㎜ 인 것을 사용하였다. 히트 싱크로는, 40.0 ㎜ × 40.0 ㎜, 두께 2.5 ㎜ 의 알루미늄판 (A6063) 을 사용하였다.

여기서, 본 발명예 1 ∼ 7 및 비교예 2 ∼ 5 에 있어서는, 회로층의 표면을 이하와 같이 세정하였다. 먼저, 회로층의 표면을 알칼리 세정하였다. 또한, 알칼리 세정액으로서 5 질량％ 수산화나트륨 수용액을 사용하였다. 순수로 수세한 후, 회로층의 표면을 산세정하였다. 또한, 산세정액으로서, 35 질량％ 의 과산화수소수와, 98 질량％ 의 황산과, 에칭액의 안정화제로서 우에무라 공업 주식회사 제조 「애디티브 MGE-9」를 체적비로 5 : 3 : 3 이 되도록 혼합한 세정액을 사용하였다. 그 후, 순수로 수세하였다.

또한, 비교예 1 에 있어서는 회로층의 세정을 실시하지 않았다.

그리고, 본 발명예 7 에 있어서는, 회로층의 표면에, Ni 도금막을 형성하고, 땜납재를 사용하여 반도체 소자를 접합하였다. 이 때, 땜납재의 조성을 표 1 에 나타내는 바와 같이 변경함으로써, 땜납 접합 후의 합금층의 조성, 합금층의 두께 등을 조정하고, 본 발명예 1 ∼ 7 및 비교예 1 ∼ 5 가 되는 여러 가지 파워 모듈을 제작하였다. 본 발명예 1 ∼ 6 및 비교예 1 ∼ 5 에 대해서는 회로층의 표면에 Ni 도금막을 형성하지 않았다.

또한, 땜납 접합 조건은, 납땜 온도, 납땜 유지 시간에 대해서는 표 1 에 기재된 조건으로 하고, 수소 3 vol％ 환원 분위기, 실온까지의 평균 냉각 속도를 2.5 ℃/s 로 하였다.

(피복률)

상기 서술한 바와 같이 하여 얻어진 파워 모듈에 있어서, 땜납층 중 회로층과의 계면에 형성된 합금층의 피복률을 측정하였다. 반도체 소자와 회로층의 단면을, 주사형 전자 현미경 (FEI 제조 QUANTA FEG450) 을 사용하여 관찰하고, 관찰된 계면 전체의 길이 (L) 에 대한 합금층에 의해 피복된 계면 길이 (L_C) 의 비율 (L_C/L) 을 산출하였다. 본 실시예에서는 150 ㎛ × 100 ㎛ 의 시야에서, 시야수가 10 시야인 단면 관찰을 실시하고, 1 회의 관찰마다, 관찰된 계면 전체의 길이 (L) 에 대한 합금층에 의해 피복된 계면 길이 (L_C) 의 비율 (L_C/L) 을 산출하였다. 그리고, 각 시야에서 산출된 상기 비율 (L_C/L) 의 평균치를 합금층의 피복률로 하였다.

또, 상기 서술한 단면 관찰에 있어서, 도 10 에 나타내는 바와 같이, Ni, Cu 의 원소 맵핑을 실시하고, 이들 원소가 중복하여 존재하고 있는 부분을 합금층으로 하였다.

(합금층의 조성)

또, 땜납층 중 회로층과의 계면에 형성된 합금층의 성분 분석을, EPMA 분석 에 의해 실시하였다. 본 실시예에서는, EPMA 분석 장치 (니혼 전자 주식회사 제조 JXA-8530F) 를 사용하여, 가속 전압 : 15 ㎸, 스폿 직경 : 1 ㎛ 이하, 배율 : 250 배로, 합금층의 평균 조성을 분석하였다.

(합금층 두께)

또한, 땜납층 중 회로층과의 계면에 형성된 합금층의 두께를 측정하였다. 상기 서술한 EPMA 장치를 사용하여 EPMA 맵핑을 얻고, 회로층과의 계면에 연속적으로 형성된 (Cu, Ni)₆Sn₅ 로 이루어지는 금속간 화합물을 갖는 합금층의 면적을 측정하고, 그 면적을 맵핑폭의 치수로 제산함으로써 구하였다. 또한, 회로층과의 계면에 형성된 합금층 중, 회로층과의 계면으로부터 두께 방향으로 연속적으로 형성되어 있지 않은 영역을 포함하지 않고, 합금층의 면적을 측정하였다. 또, Cu₃Sn 으로 이루어지는 금속간 화합물층은, 합금층에 비하여 매우 얇은 점에서, 회로층 표면으로부터의 두께를, 합금층의 두께로서 측정하였다.

(파워 사이클 시험)

IGBT 소자에 대한 통전을, 통전 (ON) 에서 소자 표면 온도 140 ℃, 비통전 (OFF) 에서 소자 표면 온도 60 ℃ 가 되는 1 사이클을 10 초마다 반복하도록 하여 조정하고, 이 파워 사이클을 10만 회 반복하였다. 그리고, 초기 상태로부터의 열저항의 상승률을 평가하였다. 또한, 본 발명예 1 ∼ 7 에 있어서는, 전부 열저항 상승률이 10 ％ 미만으로 되어 있다.

(파워 사이클 수명)

IGBT 소자에 대한 통전을, 통전 (ON) 에서 소자 표면 온도 140 ℃, 비통전 (OFF) 에서 소자 표면 온도 60 ℃ 가 되는 1 사이클을 10 초마다 반복하도록 하여 조정하고, 이 파워 사이클을 반복하였다. 그리고, 초기 상태로부터의 열저항의 상승률이 10 ％ 이상이 된 사이클 횟수 (파워 사이클 수명) 를 평가하였다.

(열저항 측정)

열저항으로서, 과도 열저항을 열저항 테스터 (TESEC 사 제조 4324-KT) 를 사용하여 측정하였다. 인가 전력 : 100 W, 인가 시간 : 100 ms 로 하고, 전력 인가 전후의 게이트-이미터 간의 전압차를 측정함으로써, 열저항을 구하였다. 측정은 상기 서술한 파워 사이클 시험시에 있어서, 1만 사이클마다 실시하였다.

회로층의 표면을 세정하지 않은 비교예 1 에 있어서는, 합금층의 피복률이 85 ％ 미만이고, 파워 사이클 수명이 70000 회로 짧았다. 땜납층과 회로층의 계면에서 크랙이 발생하고, 이 크랙을 기점으로 하여 땜납 파괴가 조기에 발생했기 때문인 것으로 추측된다.

또, Ni 의 함유량이 본 발명의 범위로부터 벗어난 비교예 2, 3 에 있어서는, 파워 사이클 수명이 70000 회 및 80000 회로 짧았다. 이것은, 합금층이 열적으로 불안정해졌기 때문인 것으로 추측된다.

또한, Cu 의 함유량이 30 mass％ 미만으로 된 비교예 4 에 있어서는, 파워 사이클 수명이 80000 회로 짧았다. 이것은, 합금층에 있어서 Cu 가 부족하기 때문에, 합금층이 열적으로 불안정해져 크랙이 발생한 것으로 추측된다.

또, Cu 의 함유량이 40 mass％ 를 초과한 비교예 5 에 있어서는, 파워 사이클 수명이 80000 회로 짧았다. 이것은, 합금층이 두꺼워져 크랙이 발생했기 때문인 것으로 추측된다.

이에 반하여, 본 발명예 1 ∼ 7 에 있어서는, 합금층의 조성이 본 발명의 범위 내로 됨과 함께 합금층의 피복률이 85 ％ 이상으로 되어 있고, 파워 사이클 수명이 110000 회 이상으로 되어 있다. 합금층에 의해 회로층과 땜납층의 계면에 있어서의 크랙이 억제되어 있고, 이 크랙을 기점으로 한 땜납층의 파괴가 억제되었기 때문인 것으로 추측된다.

이상과 같이, 본 발명예에 의하면, 파워 사이클 특성이 우수한 파워 모듈이 얻어지는 것이 확인되었다.

실시예 2

다음으로, 제 2 실시형태에 기재된 바와 같이, 회로층을 알루미늄층과 구리층으로 구성한 파워 모듈을 준비하였다.

절연 기판은, AlN 으로 구성되고, 27 ㎜ × 17 ㎜, 두께 0.6 ㎜ 인 것을 사용하였다. 금속층은, 4N 알루미늄으로 구성되고, 25 ㎜ × 15 ㎜, 두께 0.6 ㎜ 인 것을 사용하였다. 반도체 소자는, IGBT 소자로 하고, 13 ㎜ × 10 ㎜, 두께 0.25 ㎜ 인 것을 사용하였다. 히트 싱크로는, 40.0 ㎜ × 40.0 ㎜, 두께 2.5 ㎜ 의 알루미늄판 (A6063) 을 사용하였다.

회로층 중 알루미늄층은, 4N 알루미늄으로 구성되고, 25 ㎜ × 15 ㎜, 두께 0.6 ㎜ 인 것을 사용하였다. 그리고, 구리층은, 표 2 에 나타내는 바와 같이, 도금, 고상 확산 접합에 의해 형성하였다.

도금의 경우, 알루미늄층의 표면에 진케이트 처리를 실시한 후, 전해 도금으로 표 2 에 나타내는 두께의 구리층을 형성하였다.

고상 확산 접합의 경우, 표 2 에 나타내는 두께의 구리판을 준비하고, 제 2 실시형태에서 예시한 조건으로 알루미늄층의 표면에 구리판을 고상 확산 접합시켰다.

다음으로, 회로층 (구리층) 의 표면을 실시예 1 과 동일한 방법으로 세정하였다.

그리고, 회로층 (구리층) 의 표면에 IGBT 소자를 땜납 접합시켰다. 땜납 접합 조건은, 납땜 온도, 납땜 유지 시간에 대해서는 표 2 에 기재된 조건으로 하고, 수소 3 vol％ 환원 분위기, 실온까지의 평균 냉각 속도를 2.5 ℃/s 로 하였다. 땜납재로서, Ni 를 0.08 mass％, Cu 를 1.0 mass％, 잔부가 Sn 및 불가피 불순물로 이루어지는 조성의 것을 사용하였다.

이상과 같이 하여, 본 발명예 11 ∼ 16 이 되는 여러 가지 파워 모듈을 제작하였다.

그리고, 실시예 1 과 동일한 방법에 의해, 합금층의 조성, 피복률, 합금층 두께, 파워 사이클 수명을 평가하였다. 평가 결과를 표 2 에 나타낸다.

표 2 에 나타내는 바와 같이, 본 발명예 11 ∼ 16 에 있어서는, 모두 파워 사이클 수명이 110000 회 이상으로 되어 있고, 땜납층의 파괴가 억제되고 있는 것이 확인된다. 알루미늄층 위에 각종 두께의 구리층을 형성하여 회로층을 구성한 경우여도, 실시예 1 과 마찬가지로, 파워 사이클 특성을 향상시킬 수 있는 것이 확인되었다.

또, 구리층의 두께가 5 ㎛ 이상이면, 구리층 중의 Cu 가 전부 땜납측으로 확산되는 경우가 없어, 구리층이 잔존하는 것이 확인되었다. 또한, 구리층의 두께가 3 ㎜ 이하이면, 파워 사이클 수명이 10만 회 이상으로 되는 것이 확인되었다.

산업상 이용가능성

본 발명에 의하면, 파워 사이클을 부하한 경우여도, 조기에 땜납층에 파괴가 발생하는 것을 억제할 수 있어, 신뢰성이 높은 파워 모듈을 제공할 수 있다. 따라서, 본 발명은 산업상 이용 가능하다.

1 : 파워 모듈, 3 : 반도체 소자,
10 : 파워 모듈용 기판, 11 : 절연 기판 (절연층),
12 : 회로층, 13 : 금속층,
20 : 땜납층, 21 : 합금층,
21a : 금속간 화합물, 26 : 금속간 화합물층,
30 : 땜납재, 31 : Ni 도금막,
101 : 파워 모듈, 112 : 회로층,
112A : 알루미늄층, 112B : 구리층

Claims

절연층의 일방의 면에 회로층이 배치 형성된 파워 모듈용 기판과, 상기 회로층 상에 접합된 반도체 소자를 구비한 파워 모듈로서,
상기 회로층 중 상기 반도체 소자와의 접합면에는, 구리 또는 구리 합금으로 이루어지는 구리층이 형성되고,
상기 회로층과 상기 반도체 소자 사이에는, 땜납재를 사용하여 형성된 땜납층이 형성되고,
상기 땜납층 중 상기 회로층과의 계면에는, 주성분으로서 Sn 을 함유함과 함께, Ni 를 0.5 mass％ 이상 10 mass％ 이하, Cu 를 30 mass％ 이상 40 mass％ 이하 함유하는 합금층이 형성되고,
상기 계면에 있어서의 상기 합금층의 피복률이 85 ％ 이상인, 파워 모듈.
제 1 항에 있어서,
파워 사이클 시험에 있어서, 통전 시간 5 초, 온도차 80 ℃ 의 조건의 파워 사이클을 10만 회 부하했을 때의 열저항 상승률이 10 ％ 미만인, 파워 모듈.
제 1 항 또는 제 2 항에 있어서,
상기 합금층의 두께가 2 ㎛ 이상 20 ㎛ 이하의 범위 내인, 파워 모듈.
제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
상기 합금층은, (Cu, Ni)₆Sn₅ 로 이루어지는 금속간 화합물을 갖고 있는, 파워 모듈.