JP7310482B2 - 接合構造及び液相拡散接合方法 - Google Patents
接合構造及び液相拡散接合方法 Download PDFInfo
- Publication number
- JP7310482B2 JP7310482B2 JP2019170666A JP2019170666A JP7310482B2 JP 7310482 B2 JP7310482 B2 JP 7310482B2 JP 2019170666 A JP2019170666 A JP 2019170666A JP 2019170666 A JP2019170666 A JP 2019170666A JP 7310482 B2 JP7310482 B2 JP 7310482B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- semiconductor chip
- wiring
- layer
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Die Bonding (AREA)
Description
図1に示すように、接合構造10は、Cu配線22と半導体チップ30との間に接合層40が形成されている。接合層40は、Cu配線22側のCu3Snの金属間化合物層41と、半導体チップ30側の(Cu,Ni)6Sn5の金属間化合物層42との2層構造をなしている。つまり、2層構造をなす金属間化合物(IMC)層のうちのCu配線22側の層41はCuリッチな金属間化合物層であり、半導体チップ30側の層42はSnリッチな金属間化合物層である。
図2に示すように、Cu配線22と半導体チップ30とを接合するための液相拡散接合(TLP)方法である。
このように、Cu配線22と半導体チップ30との間にCu配線22側から半導体チップ30側に向かって順にNi薄膜50、Sn薄膜51、Ni薄膜53、Cu薄膜52を挟んだ状態において、接合炉に入れる。そして、H2還元雰囲気で、300℃以上、例えば350℃の温度雰囲気下で、例えば5分間、Cu配線22と半導体チップ30とを接合する。
接合層にNiを拡散させ、クラックの発生原因と推定される温度変化時に相変態を生じるCu6Sn5を、相変態が生じずに安定した(Cu,Ni)6Sn5に変化させる。
図5に示すように、接合部の断面でのFE-EPMAによるNiの元素マッピング像において、2層構造をなす金属間化合物(IMC)層のうちの半導体チップ30側の層42である(Cu,Ni)6Sn5の所にはNiが取り込められているので、層42はNiリッチな金属間化合物層であることが分かる。
特に、接合層40に、Cu3Snの金属間化合物層41と(Cu,Ni)6Sn5の金属間化合物層42が生成され、Cu3Snと(Cu,Ni)6Sn5の融点は各々、676℃、415℃と高融点であり、高温接合を可能にする。また、通常のはんだの場合には接合時に溶融しなければならず融点以上に昇温する必要があるが、液相拡散接合(TLP)の場合には接合時に融点以上の高温に昇温する必要は無く、Snの融点232~400℃程度の低温で液相拡散が生じ接合が可能となる。
(1)Cu配線22と半導体チップ30との間に接合層40が形成された接合構造10として、接合層40は、Cu配線22側のCu3Snの金属間化合物層41と、半導体チップ30側の(Cu,Ni)6Sn5の金属間化合物層42との2層構造をなす。よって、接合層が、Cu配線側のCu3Snの金属間化合物層と、半導体チップ側のCu6Sn5の金属間化合物層との2層構造をなす場合に比べて、Cu6Sn5の相変態に伴う体積変化に起因したクラックの発生を抑制することができる。
○ 図12に示すように、Cu配線22と半導体チップ30とを接合するための液相拡散接合方法として、Cu配線22と半導体チップ30との間に、Cu配線22側から半導体チップ30側に向かって順にNi薄膜60、Sn薄膜61、Cu薄膜62を挟んだ状態において、Snの融点以上の温度雰囲気下で、Cu配線22と半導体チップ30とを接合するようにしてもよい。
図13において、半導体チップ30の裏面電極31の表面にCu薄膜71が形成されるとともにCu薄膜71の表面にNi薄膜72が形成されており、上層のNi薄膜72は拡散がしにくく薄膜状態で残存し易い。その結果、下層のCu薄膜71は残存した上層のNi薄膜72がバリア層となり、Cu薄膜71からのCuの拡散が抑制されてしまう可能性がある。この場合には、Sn薄膜70内のCuが不足し、IMCであるCu6Sn5のCu3Snへの変換が十分に進まず、多く残存してしまい、また、残ったCu6Sn5についてNiの拡散によって(Cu,Ni)6Sn5への変換がしきれずにクラック発生の原因となってしまう可能性がある。
○ Snの膜厚を5μmと例示したが、これに限定されない。例えば、3μm、4μm、或いは6μmであってもよい。
○ 裏面電極(Ti/Ni/Ag)31は、少なくともTi層を含むものとすることが望ましい。
Claims (10)
- Cu配線と半導体チップとの間に接合層が形成された接合構造であって、
前記接合層は、前記Cu配線側のCu3Snの金属間化合物層と、前記半導体チップ側の(Cu,Ni)6Sn5の金属間化合物層との2層構造をなすことを特徴とする接合構造。 - Cu配線と半導体チップとの間に接合層が形成された接合構造であって、
前記接合層は、(Cu,Ni)6Sn5の金属間化合物層からなる1層構造であることを特徴とする接合構造。 - Cu配線と半導体チップとの間に接合層が形成された接合構造であって、
前記接合層は、(Cu,Ni)6Sn5とCu6Sn5とが混在した金属間化合物層からなる1層構造であることを特徴とする接合構造。 - Cu配線と半導体チップとを接合するための液相拡散接合方法であって、
前記Cu配線と前記半導体チップとの間に、Cu配線側から半導体チップ側に向かって順にNi薄膜、Sn薄膜、Ni薄膜、厚さ0.5μm~1.0μmのCu薄膜を挟んだ状態において、Snの融点以上の温度雰囲気下で、前記Cu配線と前記半導体チップとを接合することを特徴とする液相拡散接合方法。 - Cu配線と半導体チップとを接合するための液相拡散接合方法であって、
前記Cu配線と前記半導体チップとの間に、Cu配線側から半導体チップ側に向かって順にNi薄膜、Sn薄膜、厚さ0.5μm~1.0μmのCu薄膜を挟んだ状態において、Snの融点以上の温度雰囲気下で、前記Cu配線と前記半導体チップとを接合することを特徴とする液相拡散接合方法。 - Cu配線と半導体チップとを接合するための液相拡散接合方法であって、
前記Cu配線と前記半導体チップとの間に、Cu配線側から半導体チップ側に向かって順にSn薄膜、Ni薄膜、Cu薄膜を挟んだ状態において、Snの融点以上の温度雰囲気下で、前記Cu配線と前記半導体チップとを接合することを特徴とする液相拡散接合方法。 - Cu配線と半導体チップとを接合するための液相拡散接合方法であって、
前記Cu配線と前記半導体チップとの間に、Cu配線側から半導体チップ側に向かって順にSn薄膜、Cu薄膜、Ni薄膜を挟んだ状態において、Snの融点以上の温度雰囲気下で、前記Cu配線と前記半導体チップとを接合することを特徴とする液相拡散接合方法。 - 請求項7に記載の液相拡散接合方法において、
前記Cu配線上にSn薄膜が成膜されるとともに、前記半導体チップ上に順にNi薄膜、Cu薄膜が成膜されており、前記Sn薄膜の上に前記Cu薄膜が配置されることにより前記Cu配線と前記半導体チップとの間に、Cu配線側から半導体チップ側に向かって順にSn薄膜、Cu薄膜、Ni薄膜を挟んだ状態にすることを特徴とする液相拡散接合方法。 - Cu配線と半導体チップとを接合するための液相拡散接合方法であって、
前記Cu配線と前記半導体チップとの間に、Cu配線側から半導体チップ側に向かって順にNi薄膜、Sn薄膜、Cu薄膜、Ni薄膜を挟んだ状態において、Snの融点以上の温度雰囲気下で、前記Cu配線と前記半導体チップとを接合することを特徴とする液相拡散接合方法。 - 請求項9に記載の液相拡散接合方法において、
前記Cu配線上に順にNi薄膜、Sn薄膜が成膜されるとともに、前記半導体チップ上に順にNi薄膜、Cu薄膜が成膜されており、前記Sn薄膜の上に前記Cu薄膜が配置されることにより前記Cu配線と前記半導体チップとの間に、Cu配線側から半導体チップ側に向かって順にNi薄膜、Sn薄膜、Cu薄膜、Ni薄膜を挟んだ状態にすることを特徴とする液相拡散接合方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019047481 | 2019-03-14 | ||
JP2019047481 | 2019-03-14 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020155761A JP2020155761A (ja) | 2020-09-24 |
JP7310482B2 true JP7310482B2 (ja) | 2023-07-19 |
Family
ID=72559797
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019170666A Active JP7310482B2 (ja) | 2019-03-14 | 2019-09-19 | 接合構造及び液相拡散接合方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7310482B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2022244395A1 (ja) | 2021-05-18 | 2022-11-24 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014209608A (ja) | 2013-03-29 | 2014-11-06 | 三菱マテリアル株式会社 | パワーモジュール |
JP2015230900A (ja) | 2014-06-03 | 2015-12-21 | 三菱マテリアル株式会社 | パワーモジュール |
WO2016027593A1 (ja) | 2014-08-22 | 2016-02-25 | 株式会社 豊田自動織機 | 接合構造、接合材、及び接合方法 |
JP2018098265A (ja) | 2016-12-08 | 2018-06-21 | パナソニックIpマネジメント株式会社 | 実装構造体 |
-
2019
- 2019-09-19 JP JP2019170666A patent/JP7310482B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014209608A (ja) | 2013-03-29 | 2014-11-06 | 三菱マテリアル株式会社 | パワーモジュール |
JP2015230900A (ja) | 2014-06-03 | 2015-12-21 | 三菱マテリアル株式会社 | パワーモジュール |
WO2016027593A1 (ja) | 2014-08-22 | 2016-02-25 | 株式会社 豊田自動織機 | 接合構造、接合材、及び接合方法 |
JP2018098265A (ja) | 2016-12-08 | 2018-06-21 | パナソニックIpマネジメント株式会社 | 実装構造体 |
Also Published As
Publication number | Publication date |
---|---|
JP2020155761A (ja) | 2020-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6380539B2 (ja) | 接合構造、接合材、及び接合方法 | |
US8742600B2 (en) | Dual-phase intermetallic interconnection structure and method of fabricating the same | |
US20130043594A1 (en) | Method for manufacturing semiconductor device and semiconductor device | |
TWI627686B (zh) | 半導體裝置及半導體裝置的製造方法 | |
CN109755208B (zh) | 一种接合材料、半导体装置及其制造方法 | |
JP2007110001A (ja) | 半導体装置 | |
US20090108421A1 (en) | Apparatus and method configured to lower thermal stresses | |
JP2009147111A (ja) | 接合材、その製造方法および半導体装置 | |
JP7310482B2 (ja) | 接合構造及び液相拡散接合方法 | |
US11712760B2 (en) | Layered bonding material, semiconductor package, and power module | |
JP2009129983A (ja) | 接合体及びその製造方法、並びにパワー半導体モジュール及びその製造方法 | |
TW201501257A (zh) | 半導體元件,半導體封裝結構及其製造方法 | |
JP5723225B2 (ja) | 接合構造体 | |
JP4703492B2 (ja) | 鉛フリーはんだ材料 | |
JP4917375B2 (ja) | パワー半導体モジュールの製造方法 | |
JP6885274B2 (ja) | 接合構造 | |
JP5355586B2 (ja) | 接合構造体の接合方法 | |
JP2005236019A (ja) | 半導体装置の製造方法 | |
JP2008034514A (ja) | 半導体装置 | |
JP6931869B2 (ja) | 半導体装置 | |
JP5927567B2 (ja) | 半導体素子の接合構造体と製造方法 | |
JP2015123485A (ja) | 接合方法および電力用半導体装置 | |
WO2022244395A1 (ja) | 半導体装置 | |
JP7267522B1 (ja) | 接合部材および半導体装置 | |
TWI476883B (zh) | 焊料、接點結構及接點結構的製作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211214 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230324 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230606 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230619 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7310482 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |