KR20150113176A - 실리콘의 드라이 에칭 방법 - Google Patents

실리콘의 드라이 에칭 방법 Download PDF

Info

Publication number
KR20150113176A
KR20150113176A KR1020157023791A KR20157023791A KR20150113176A KR 20150113176 A KR20150113176 A KR 20150113176A KR 1020157023791 A KR1020157023791 A KR 1020157023791A KR 20157023791 A KR20157023791 A KR 20157023791A KR 20150113176 A KR20150113176 A KR 20150113176A
Authority
KR
South Korea
Prior art keywords
etching
gas
pressure
iodine
silicon layer
Prior art date
Application number
KR1020157023791A
Other languages
English (en)
Inventor
아키오우 기쿠치
이사무 모리
마사노리 와타리
Original Assignee
샌트랄 글래스 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샌트랄 글래스 컴퍼니 리미티드 filed Critical 샌트랄 글래스 컴퍼니 리미티드
Publication of KR20150113176A publication Critical patent/KR20150113176A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01009—Fluorine [F]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01053—Iodine [I]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)

Abstract

본 발명의 드라이 에칭 방법은, 처리실 내에서 처리 대상물의 실리콘층을 에칭하는 드라이 에칭 방법으로서, 공급원으로부터 칠불화요오드를 포함하는 에칭 가스를, 공급 압력이 66kPa∼0.5MPa인 압력 범위에서 공급하고, 당해 압력 범위로 유지된 에칭 가스를 상기 공급 압력보다 낮은 압력으로 감압된 처리실에 도입하여, 상기 실리콘층을 에칭하는 것을 특징으로 한다. 당해 드라이 에칭 방법에서는, 온화한 압력 조건에서 에칭 가스를 단열 팽창시켜 실리콘을 에칭하기 때문에, 장치에의 부담이나 장치 비용의 증가의 우려가 없고, 또한, 에칭량의 면내 분포 균일성이 양호해진다.

Description

실리콘의 드라이 에칭 방법{SILICON DRY ETCHING METHOD}
본 발명은, 칠불화요오드를 이용한 실리콘의 드라이 에칭 방법에 관한 것이다.
실리콘 화합물은 반도체 분야에 있어서 중요하고 불가결한 재료이다. 예를 들면, 반도체 소자의 게이트 절연막으로서의 실리콘 산화막, 박막 트랜지스터로서의 아몰퍼스 실리콘막 및 질화실리콘막 등, 또, MEMS 등의 삼차원 구조 소자에 사용되는 폴리실리콘 재료, 저소비전력의 트랜지스터 등 용도의 탄화규소(SiC) 등에 폭넓은 분야에 있어서 사용되고 있다. 특히, DRAM이나 플래시 메모리에 포함되는 트랜지스터 등으로 대표되는 반도체 소자는 해마다 고집적화가 진행되어, 실리콘 반도체 디바이스가 주목되고 있다.
통상, 반도체 제조 공정에 있어서 실리콘 등의 실리콘 화합물은 소정의 형상으로 가공되거나 최종 공정 등 소정의 공정에서 제거된다. 이와 같은 실리콘 화합물의 가공이나 제거를 행하는 경우, 종래부터 드라이 에칭이 널리 이용되어 왔다. 또한, 실리콘 화합물의 드라이 에칭에 있어서, 에칭의 미세화 및 고정밀도가 요구되고 있고, 에칭할 때에 있어서 웨이퍼의 대형화가 진행되고 있는 것이나 형성하는 패턴이 미세화되고 있기 때문에 면내 균일성이나 에칭 선택비가 중요한 요소로 되어 있고, 또한 높은 생산성을 얻기 위해 에칭 속도의 향상이 요구되고 있다.
종래에 실리콘의 에칭에는 플라즈마를 이용한 드라이 에칭이 널리 이용되어 왔다. 사용하는 에칭 가스로서는, SF6(육불화황)이나 C4F8(퍼플루오로시클로부탄) 등의 불소계의 화합물이 일반적이었으나, 이러한 에칭 가스는 온난화 계수가 수천 내지 수만으로 매우 커 지구온난화의 한 원인으로서 문제시되게 되었다. 또, 지구온난화 계수가 비교적 낮고, 실리콘과의 반응성이 높은 점으로부터 에칭제로서 불소계의 할로겐간 화합물을 실리콘의 에칭에 사용하는 것이 유효함이 알려져 있다.
예를 들면, 특허문헌 1에는, 할로겐간 화합물의 하나인 불화요오드를 포함하는 에칭 가스를 이용하여, 실리콘 기판을 이방성 플라즈마 에칭하는 방법이 개시되어 있다. 그러나, 종래의 플라즈마를 이용한 에칭 방법에서는, 플라즈마에 의한 시료에의 전기적인 데미지가 커, 복잡한 형상의 반도체 소자에 형성된 실리콘을 에칭하는 경우, 유전체 등의 내(耐)에칭부분에도 손상을 주는 경우가 있어 우려되고 있다.
이와 같은 문제점을 해결하는 하나의 방법으로서, 플라즈마 여기(勵起) 등의 조작을 필요로 하지 않는, 소위 플라즈마리스에 의한 실리콘 화합물의 에칭 방법이 검토되고 있다. 예를 들면, 특허문헌 2에는, 가스 공급관 압력(1차압)과 챔버 내 압력(2차압)의 차압을 이용하여 에칭 가스를 급격히 단열 팽창시켜 형성한 반응성 가스 클러스터를 시료 표면에 분출하고, 플라즈마리스로 시료에의 전기적 또한 자외광에 의한 데미지를 주지 않고 시료 표면을 가공하는 방법이 개시되어 있다.
또한, 특허문헌 3에는, BrF3, ClF3, XeF2 등의 불소계의 할로겐간 화합물을 이용하여 실리콘층을 플라즈마리스로 에칭하는 방법이 제안되어 있고, 이러한 할로겐간 화합물에 질소나 아르곤 등의 희석가스를 첨가함으로써, 금속이나 금속 실리콘에 대한 실리콘층의 에칭 선택비를 향상시키는 것에 대하여 기재되어 있다.
또한, 특허문헌 4에는, 칠불화요오드(이하, 단순히 IF7이라 부르는 경우가 있다)의 제조 방법이 개시되어 있고, 칠불화요오드는 에칭 가스로서 사용 가능함이 기재되어 있다. 또, 특허문헌 5에는, 불소계의 할로겐간 화합물을 산화물, 반도체 재료의 에칭에 사용하는 것이 기재되어 있으나, 실제로 칠불화요오드를 에칭용으로 사용하여, 에칭 조건 등을 상세하게 검토한 보고예는 보이지 않는다.
일본국 공개특허 특개2008-177209호 공보 국제공개특허 2010/021265호 미국 등록특허 6290864호 명세서 일본국 공개특허 특개2009-23896호 공보 일본국 공개특허 특개평3-293726호 공보
특허문헌 2에 기재된 에칭 방법은, 에칭에 제공하는 반응성 가스인 할로겐간 화합물(ClF3 등)에, 저비등점의 가스(아르곤이나 네온 등의 희가스)를 첨가함으로써 높은 압력 상태로 하여도 혼합 가스의 액화가 일어나지 않도록 하고 있다. 즉, 반응성 가스에 액화하기 어려운 저비등점의 가스를 첨가함으로써, 공급하는 가스를 액화시키지 않고 높은 압력 상태로 하는 것을 특징으로 하고 있다. 그 결과, 고압 상태의 공급 가스를 감압 상태의 챔버에 공급했을 때에 급격히 단열 팽창시키는 것을 가능하게 하고 있고, 플라즈마를 발생시키지 않기 때문에 시료에 전기적 또한 자외광에 의한 데미지를 주지 않고 에칭을 행할 수 있다.
그러나, 특허문헌 2에 기재된 에칭 방법에서는, 공급하는 에칭 가스에 비등점이 낮은 가스를 첨가하고 있기 때문에, 단열 팽창시키기 위하여 공급 가스에 높은 압력을 걸어야만 한다. 예를 들면, 특허문헌 2에 기재된 바와 같은 방법에서 에칭 가스로서 ClF3을 사용하는 경우, ClF3:6vol%와 Ar:94vol%의 혼합 가스의 경우에는 0.3MPaG 이상 1.0MPaG 이하의 압력이다. 또, 가스를 고압 상태로 하기 위해서는 가스 공급관의 선단(先端)의 노즐을 특수한 형상으로 가공할 필요가 있고, 노즐의 특별 주문 가공은 비용 증가로 연결되기 때문에 바람직하지 않다. 그 때문에, 특허문헌 2와 같은 종래의 단열 팽창에 의한 방법에서는, 장치에 부하가 걸리기 쉬운 것이나 장치 비용이 들기 쉬운 것, 또, 압력을 가하고 있었더라도, 충분한 압력이 가해지고 있지 않은 경우에 단열 팽창을 시킬 수 없어, 에칭 가스가 기판에 균일하게 도달하지 않아, 에칭량에 불균일이 생기고, 면내 분포의 균일성이 얻어지지 않는다는 문제점이 있었다.
본 발명은, 상기의 문제점을 감안하여 이루어진 것으로서, 단열 팽창을 이용한 실리콘의 에칭 방법에 있어서, 에칭 가스의 공급 압력이, 종래의 방법에 비하여 온화한 조건으로 장치에의 부담이나 장치 비용의 증가의 우려가 없고, 또한, 에칭량의 면내 분포 균일성이 양호한 실리콘의 드라이 에칭 방법을 제공하는 것을 목적으로 한다.
본 발명자들은, 상기의 과제를 해결하기 위해 예의 검토한 결과, 에칭에 제공하는 가스의 성분으로서 칠불화요오드를 특정하고, 칠불화요오드가 가지는 특이한 화학적 성질의 하나인 승화성에 착안하여, 칠불화요오드를 포함하는 에칭 가스를 이용하면, 고압 상태에서의 액화 방지를 위해 첨가하는 불활성 가스 등의 첨가 가스를 가할 필요없고, 장치에의 부하가 적은 온화한 낮은 압력 조건하에서 용이하게 단열 팽창시키는 것이 가능함을 발견하여, 본 발명에 이르렀다.
즉, 본 발명은, 처리실 내에서 처리 대상물의 실리콘층을 에칭하는 드라이 에칭 방법으로서, 공급원으로부터 칠불화요오드를 포함하는 에칭 가스를, 공급 압력이 66kPa∼0.5MPa인 압력 범위에서 공급하고, 당해 압력 범위로 유지된 에칭 가스를 상기 공급 압력보다 낮은 압력으로 감압된 처리실에 도입하여, 상기 실리콘층을 에칭하는 것을 특징으로 하는 드라이 에칭 방법이다.
상기의 구성에 의해, 공급 압력보다 낮은 압력으로 감압된 처리실 내에서 에칭 가스를 단열 팽창시켜 에칭 가스를 실리콘층의 표면에 흡착시킬 수 있다.
또한, 본 발명에 있어서, 에칭 가스가, 적어도 50체적% 이상의 칠불화요오드를 포함하도록 하는 것이 바람직하다. 또한, 에칭 가스가, 실질적으로 칠불화요오드 이외의 성분을 포함하지 않도록 하는 것이 특히 바람직하다.
또한, 본 발명에 있어서, 공급 압력(Ps)과 처리실 내의 압력(Pn)의 비율(Ps/Pn)이 20 이상 1×109 이하인 것이 바람직하고, 또한, 50 이상 1×107 이하인 것이 바람직하다. 상기의 비율로 함으로써 장치에의 부담을 고려하여 보다 효과적으로 단열 팽창시킬 수 있다.
또한, 본 발명에 있어서, 처리 대상물의 온도가 -40℃∼150℃인 것이 바람직하다.
또한, 본 발명에 있어서, 처리 대상물이, 적어도 실리콘층과 내에칭부재를 포함하고, 에칭 가스에 의해 상기 실리콘층을 선택적으로 에칭하도록 해도 된다. 내에칭부재는, SiO2, SiN, TiN으로부터 선택되는 적어도 하나 이상의 재료로 이루어지는 것이 바람직하다.
본 발명에 의하면, 칠불화요오드를 포함하는 에칭 가스를 이용하기 때문에, 종래의 방법보다 온화한 압력 조건에서 에칭 가스를 단열 팽창시킬 수 있다. 따라서, 가스의 공급 압력을 높은 압력 조건으로 할 필요가 없어 장치에 대한 부하나 노즐 개량 등의 장치 비용의 증가를 우려하지 않고, 온화한 압력 조건에서, 처리 대상물의 실리콘층을 높은 면내 분포 균일성으로 에칭할 수 있다.
도 1은, 실시예 및 비교예에서 이용한 에칭 장치의 개략도이다.
도 2는, 에칭량의 면내 분포를 나타내는 그래프 1이다.
도 3은, 에칭량의 면내 분포를 나타내는 그래프 2이다.
도 4는, 칠불화요오드의 체적 비율과 에칭 속도의 관계를 나타내는 그래프이다.
도 5는, 실시예 및 비교예에서 이용한 에칭 시료의 단면 모식도이다.
본 발명의 드라이 에칭 방법은, 봄베 등의 공급원으로부터 칠불화요오드를 포함하는 에칭 가스를 소정의 공급 압력으로 공급관을 통해 공급하고, 또한, 소정의 공급 압력으로 설정된 에칭 가스를 에칭 가스의 공급 압력보다 낮은 압력으로감압된 처리실에 도입하여, 처리실 내에서 에칭 가스를 급격히 단열 팽창시키고, 에칭 가스를 처리 대상물의 실리콘층의 표면에 흡착시키는 것을 특징으로 하고 있다. 또한, 본 발명의 드라이 에칭 방법은, 플라즈마 여기를 필요로 하지 않는 플라즈마리스 에칭이다.
처리실 내에서 에칭 가스를 단열 팽창시키면 단열 팽창의 작용에 의해, 에칭 가스 중의 칠불화요오드가 에칭되는 처리 대상물의 실리콘층의 표면에 흡착하고, 또한 에칭 가스의 성분이 응축하여 액화한다. 이로 인해 에칭이 진행되어도 기판 등의 처리 대상물의 전면(全面)에 걸쳐 에칭되는 표면 상의 농도가 균일하게 유지되고 면내에서의 에칭 속도의 차가 억제되어 에칭량의 면내 불균일을 억제할 수 있다. 특히, 에칭 가스 성분으로서, 칠불화요오드를 에칭 가스로서 사용함으로써, 가스의 공급 압력을 온화한 압력 조건(공급 가스압이 100kPa 정도)에서 용이하게 단열 팽창시키는 것을 특징으로 하고 있다. 이것은 칠불화요오드가 가지는 독자의 화학적 성질인 승화성에 기인하고 있는 것이라 생각할 수 있다.
이하, 본 발명의 칠불화요오드를 이용한 드라이 에칭 방법에 대하여 상세하게 설명한다.
본 발명에 있어서 사용하는 칠불화요오드는, 공업적 규모로 제조되고 있고 구입하여 사용할 수 있어, 특별히 제한되는 것이 아니다. 또, 칠불화요오드는, 종래에 공지된 제조 방법으로 입수할 수 있는, 예를 들면, 본 출원인의 출원에 관련된 일본국 공개특허 특개2009-23896호에 개시되어 있는 제조 방법 등으로 제조하여 입수할 수 있다.
본 발명에 있어서, 첨가 가스는 필수적인 요건이 아니고 칠불화요오드는 단독으로도 사용할 수 있으나, 본 발명의 효과를 손상하지 않는 범주에 있어서, 적절히 필요에 따라 다른 첨가 가스를 가하여도 된다. 통상, 칠불화요오드는 에칭 가스 중에 있어서, 적어도 50체적% 이상, 바람직하게는 80체적% 이상 포함된다. 특히, 높은 면내 균일성과 에칭 속도를 양립하기 위해서는, 실질적으로 칠불화요오드가 100체적%, 즉, 실질적으로 칠불화요오드 이외의 성분을 포함하지 않도록 하는 것이 보다 바람직하다.
또한, 「실질적으로 칠불화요오드 이외의 성분을 포함하지 않는다」란, 에칭에 제공하는 칠불화요오드 이외의 성분을 별도 첨가하지 않는 것을 의미하고, 일반적인 칠불화요오드의 제조 공정 등에서 혼입하는 원료에 유래하는 미량 성분의 오불화요오드, 불소, 불화수소 등은 포함되어 있어도 된다.
칠불화요오드 이외에 에칭 가스 중에 첨가하는 가스로서는, 에칭의 성능을 조정하기 위해, 필요에 따라, 산화성 가스나 불활성 가스를 가하여도 된다. 통상, 첨가 가스가 가해지는 경우, 칠불화요오드의 함유율은 1∼100체적%의 범위가 되도록 적절히 조정된다.
산화성 가스로서는 O2, O3, CO2, COCl2, COF2, N2O, NO, NO2 등의 산소 함유 가스, F2, NF3, Cl2, Br2, I2, YFn(Y=Cl, Br, I, 1≤n≤5) 등의 할로겐 가스가 예시된다. 이들 중, O2, COF2, F2, NF3, Cl2가 바람직하다. 또한, 산화성 가스의 첨가량은 사용하는 에칭 장치의 성능, 형상 및 에칭 조건에 의존하여 적절히 조정된다.
기존의 실리콘의 에칭 가스로서 주로 이용되어 온 ClF3과 본 발명의 칠불화요오드의 성질에서 현저하게 다른 점으로서, 칠불화요오드는 승화성을 가지기 때문에 기화하기 쉬운 것을 들 수 있다. 칠불화요오드는 승화성을 가지고 있기 때문에, 공급관을 통해 공급할 때, 액화하지 않고 에칭 가스를 용이하게 단열 팽창시킬 수 있다. 또, 칠불화요오드는, 기존의 실리콘의 에칭 가스와 비교하여, 그 화학적 성질로부터 실리콘을 에칭하여 가공할 때의 마스크 재료 등 내에칭부재와의 선택비가 매우 우수함이 발견되었다(상세는 후술에서 설명).
본 발명의 드라이 에칭 방법의 처리 대상물이 되는 것은, 반도체 소자 등의 구조체에 실리콘층을 가지는 것이라면 특별히 제한되는 것은 아니나, 적어도 실리콘층과 실질적으로 칠불화요오드와 반응하지 않는 내에칭부재를 포함하는 반도체 소자 등의 구조체가 적합하다. 또, 실리콘 단독으로 이루어지는 처리 대상물에도 적용 가능하고, 실리콘 기판의 표면 가공에도 이용할 수 있어, 예를 들면, 실리콘 기판에의 트렌치나 홀 형성에도 사용할 수 있다.
실리콘층으로서는 반도체 소자 형성에 사용되는 실리콘층이 적합하고, 예를 들면, 아몰퍼스 실리콘막, 폴리실리콘막, 단결정 실리콘막 등을 들 수 있다. 또, 내에칭부재는, 실리콘층을 소정의 형상으로 가공하기 위한 마스크로 이용하는 경우나, 처리 대상물의 실리콘층을 제거하여, 내에칭부재 자신을 삼차원 구조 등 소정의 형태로 형성하고, 내에칭부재를 반도체 소자의 구조체로서 이용하는 경우를 들 수 있다.
내에칭부재를 마스크로서 이용하는 경우, 실리콘층의 표면에 소정 형상으로 패터닝된 마스크를 이용하여, 에칭 가스를 이용하여 실리콘층을 선택적으로 에칭하는 방법을 적용할 수 있다. 마스크에 이용하는 재료는, 실질적으로 칠불화요오드와 반응하지 않는 재료라면 특별히 제한되지 않으나, 예를 들면, SiO2, SiOC, SiON, SiN, TiN, TiO2, 포토레지스트, 탄소계 재료, 또, Ru, Cu, Ni, Co, Hf, Zf 및 그들의 산화물 등의 금속 재료를 들 수 있다. 그 중에서도, SiO2, SiN, TiN 등의 재료가 특히 바람직하다(실시예 참조).
또한, 마찬가지로, 내에칭부재 자신을 반도체 소자의 구조체로서 이용하는 경우, 내에칭부재의 재질은, 실질적으로 칠불화요오드와 반응하지 않는 재료가 이용되고, SiO2, SiN, TiN으로부터 선택되는 적어도 하나 이상의 재료를 적합하게 사용할 수 있다.
이하, 적어도 실리콘층과 실질적으로 칠불화요오드와 반응하지 않는 내에칭부재를 포함하는 반도체 소자 등의 실리콘층을 선택적으로 에칭할 때의, 칠불화요오드와 내에칭부재의 반응성에 대하여 설명한다.
실시예에 나타내는 바와 같이, 칠불화요오드를 에칭 가스로서 사용한 경우, SiN, TiN 등의 마스크를 사용하여 실리콘의 에칭을 행한 경우, ClF3이나 XeF2 등의 기존의 가스와 달리, 실리콘 에칭 속도의 마스크 선택비가 매우 우수함이 발견되었다. 칠불화요오드 및 반응 후에 생성되는 낮은 차원의 불화요오드 화합물(예를 들면, IF5)은 ClF3이나 XeF2와 비교하여 결합 에너지가 높다(하기의 표 1 참조). 반응 기구는 분명하지 않으나, IF7은 결합 에너지가 높아 화합물로서 안정적이기 때문에, ClF3이나 XeF2와 비교하여 마스크 재료와의 반응성이 낮기 때문에 마스크 재료에 대한 반응성이 낮다. 또, 칠불화요오드는 단열 팽창에 의해 실리콘층 표면에 흡착하여 액화하기 때문에, 에칭 속도가 높다. 따라서, 에칭 선택비가 높다고 추찰된다. 또한, 표 1의 출전은 J. C. BAILAR JR., COMREHENSIVE INORGANIC CHEMISTRY, II, PERGAMON PRESS Ltd, 1973, p1491-p1496이다.
Figure pct00001
다음에, 본 발명의 드라이 에칭의 반응 조건에 대하여 설명한다.
챔버 등의 처리실 내에서 에칭 가스를 단열 팽창시키기 위해서, 에칭 가스를 소정의 공급 압력으로 유지하여 공급한다. 에칭 가스의 공급 압력은, 통상 66kPa 이상 0.5MPa이고, 나아가서는 101kPa 이상 300kPa 이하인 것이 바람직하다. 66kPa보다 낮으면 충분히 에칭 가스를 단열 팽창시킬 수 없게 되기 때문에 바람직하지 않고, 또, 0.5MPa보다 높은 압력의 경우, 장치에 대한 부담 등의 관점에서 이 이상의 압력은 가할 필요가 없다.
또한, 에칭 처리의 프로세스 압력은, 에칭 가스 중의 칠불화요오드는, 통상 1Pa 이상 3kPa 이하이고, 나아가서는 5Pa 이상 1.5kPa 이하인 것이 보다 높은 기판 면내 균일성을 얻는 위해서는 특히 바람직하다.
에칭 가스를 도입하기 전의 챔버 내의 압력은 진공 펌프 등에 의해 감압하여 에칭 가스를 단열 팽창시키는 정도의 압력 범위라면 제한은 없으나, 10-5Pa 이상∼10kPa 이하의 범위이고, 통상 1Pa 이상 1.5kPa 이하에서 행하면 된다.
단열 팽창을 효과적으로 행하기 위해서는, 공급 압력(1차압)과 챔버 내 압력(2차압)의 차를 소정의 범위로 하는 것이 특히 바람직하다. 구체적으로는, 에칭 가스의 공급 압력(Ps)과 처리실 내의 압력(Pn)의 비율(Ps/Pn)이, 통상 20 이상 1000000000(1.0×109) 이하에서 행하여지고, 장치에의 부담을 고려하여 보다 효과적으로 단열 팽창시키기 위해서는, 50 이상 10000000(1.0×107) 이하가 바람직하며, 나아가서는 50 이상 10000(1.0×104) 이하인 것이 특히 바람직하다. 상술한 범위는 종래의 단열 팽창에 의한 에칭 방법과 비교하여 1차압과 2차압의 차가 극히 작아, 온화한 압력 조건에서 에칭할 수 있음을 나타내고 있다.
에칭 가스를 처리 대상물의 실리콘층에 접촉시켜, 실리콘층에의 흡착 과정을 거친 에칭을 우세하게 하기 위해 실리콘 기판 온도는, 통상 -40℃ 이상 150℃ 이하이고, 또한, -10℃ 이상 80℃ 이하인 것이 에칭 속도에 관하여 보다 높은 면내 균일성을 얻는 관점에서 특히 바람직하다(실시예 참조).
에칭 시간은 특별히 제한되는 것은 아니나, 반도체 소자 제조 프로세스의 효율을 고려하면 60분 이내인 것이 바람직하다. 여기에서, 에칭 시간이란, 에칭 처리가 행하여지는 내부에 기판이 설치되어 있는 프로세스 챔버의 내부에 에칭 가스를 도입하고, 그 후, 에칭 처리를 끝내기 위하여 당해 프로세스 챔버 내의 에칭 가스를 진공 펌프 등에 의해 배기할 때까지의 시간을 가리킨다.
본 발명의 드라이 에칭 방법은, 도 1에 나타내어지는 바와 같은 반도체 제조 공정에 사용되는 일반적인 에칭 장치에 적용할 수 있고, 특별히 사용되는 에칭 장치의 구성이 한정되는 것이 아니다. 예를 들면, 공급하는 에칭 가스를 단열 팽창시키기 위한 특수한 형상의 가스 분출부를 설치할 필요가 없어, 통상의 가스 공급관을 이용할 수 있다. 또, 가스 공급관과 처리실에 배치하는 반도체 소자 등의 피처리물의 위치 관계도, 단열 팽창시킨 에칭 가스를 피처리물에 접촉시킬 수 있으면 특별히 제한은 없다.
또한, 본 발명의 방법을 이용하여 에칭을 행하는 처리실로서는, 사용하는 불소계 가스에 대한 내성이 있어, 소정의 압력으로 감압할 수 있는 것이라면 한정되는 것이 아니나, 통상 반도체의 에칭 장치에 구비된 일반적인 챔버 등이 적용된다. 또, 칠불화요오드를 소정의 압력으로 유지하여 공급하는 공급관이나 그 밖의 배관 등도 불소계 가스에 대한 내성이 있는 것이라면 특별히 한정되는 것이 아니고 일반적인 것을 사용할 수 있다.
(실시예)
이하, 실시예에 의해 본 발명을 상세하게 설명하겠으나, 본 발명은 이러한 실시예에 한정되는 것이 아니다.
먼저, 에칭 장치의 구성에 대하여 설명한다. 도 1에 본 발명의 실시예 및 비교예에 사용한 에칭 장치의 개략도를 나타낸다.
반응 챔버(1)에는 시료(7)를 지지하기 위한 스테이지(5)가 구비되어 있다. 시료(7)는, 6인치의 실리콘 기판 상에 실리콘 산화막(20㎚)이 형성되고, 그 위에 폴리실리콘막(30㎛)이 더 형성된 것을 사용하였다. 스테이지(5)에는 스테이지의 온도를 조정 가능한 스테이지 온도 조정기(6)가 구비되어 있다. 반응 챔버(1)에는 가스 도입을 위한 가스 배관(41) 및 가스 배기를 위한 가스 배관(42)이 접속되어 있다.
에칭 가스 공급계(21), 희석 가스 공급계(23)는 각각 밸브(31), 밸브(32)를 개재하여 가스 배관(41)에 접속되어 있다. 진공 펌프(8)는 가스 배기를 위해, 밸브(33)를 개재하여 가스 배관(42)에 접속되어 있다. 반응 챔버(1) 내부의 압력은 반응 챔버(1) 부설의 압력계(도면 중 생략)의 지시값을 기초로, 밸브(33)에 의해 제어된다.
다음에, 에칭 장치의 조작 방법에 대하여 설명한다. 스테이지(5) 상에 시료(7)를 설치하고, 반응 챔버(1) 및 가스 배관(41, 42)을 1.5kPa까지 진공 치환 후, 스테이지(5)의 온도를 소정값으로 설정한다. 스테이지(5)의 온도가 소정값에 도달한 것을 확인 후, 밸브(31, 32, 33)를 개방하고, 에칭 가스 공급계(21)의 압력을 소정 압력으로 하여, 가스 배관(41)으로부터 에칭 가스를 반응 챔버(1)에 도입한다. 이때의 에칭 가스의 총유량을 100sccm으로 하였다. 또한, 희석 가스의 공급이 필요한 경우, 필요에 따라 희석 가스 공급계(23)로부터 소정 유량의 가스가 공급된다.
에칭 가스를 도입하고 나서 소정 시간(에칭 시간, 2분) 경과 후, 에칭 가스의 도입을 정지하고, 반응 챔버(1) 내부를 진공 치환 후, 시료(7)를 꺼내어 면내 분포 균일성과 에칭 속도의 측정을 행하였다.
상기의 폴리실리콘막 부착 실리콘 기판(시료(7))을 이용하여 에칭 전의 폴리실리콘막의 막 두께와 에칭 후의 폴리실리콘막의 막 두께를 각각 복수 지점 측정하고, 각 측정 지점에 있어서의 에칭량(에칭막과 에칭 후의 막 두께 차)을 구하였다. 각 측정 지점의 에칭량의 평균과 에칭 시간으로부터 에칭 속도를 산출하고, 그것을 바탕으로 에칭량의 면내 분포를 평가하였다.
또한, 에칭량의 면내 분포란, 폴리실리콘막 부착 실리콘 기판(시료(7))에 대하여 측정된 에칭량 중, 에칭량의 최대값을 Max, 에칭량의 최소값을 Min, 에칭량의 평균값을 Ave라 하였을 때에,
계산식(1):(Max-Min)/2Ave×100···(1)
로 나타내어지는 값이고(단위：%), 그 값이 클수록 에칭량의 불균일이 큰 것을 나타내고 있다.
표 2에 실시예 및 비교예에 있어서의 각 에칭 조건과 면내 분포 평가, 에칭 속도의 결과에 대하여 나타낸다. 또, 에칭량의 면내 분포의 관계를 도 2, 3에 나타낸다. 칠불화요오드의 체적 비율과 에칭 속도의 관계를 도 4에 나타낸다.
[실시예 1-1]
에칭 가스로서, 실질적으로 칠불화요오드 이외의 성분을 포함하지 않는 것(IF7, 체적 100%, 희석 가스 없음)을 사용하여 시료의 에칭 시험을 행하였다. 에칭 조건으로서는, 에칭 가스의 공급 압력을 100Pa, 챔버 내의 에칭 프로세스 압력을 1kPa, 에칭 가스의 총 유량을 100sccm, 실리콘 기판 온도를 30℃로 하였다. 그 결과, 에칭 후의 시료의 면내 분포는 1∼6%로 에칭량의 면내 균일성은 양호하였다. 또, 에칭 속도는 12㎛/min으로 양호하였다. 또한, [실시예1-1]에 있어서, 공급 압력(Ps)과 챔버의 처리실 내 압력(Pn)의 비율(Ps/Pn)은 66이다.
[실시예 1-2]
에칭 가스로서, 칠불화요오드를 80체적%(Ar가스, 20체적%)로 한 것 이외에는 실시예 1과 동일한 조건에서 에칭 시험을 행하였다. 그 결과, 실시예 1과 마찬가지로, 에칭 후의 시료의 면내 분포는 1∼6%로 에칭량의 면내 균일성은 양호하였다. 또, 에칭 속도는 11㎛/min으로 양호하였다.
[실시예 1-3]
에칭 가스로서, 칠불화요오드를 50체적%(Ar가스, 50체적%)로 한 것 이외에는 실시예 1과 동일한 조건에서 에칭 시험을 행하였다. 그 결과, 실시예 1과 마찬가지로, 에칭 후의 시료의 면내 분포는 1∼8%로 실시예 1, 2에 약간 뒤떨어지지만 에칭량의 면내 균일성은 대체로 양호하였다. 또, 에칭 속도는 5㎛/min으로 비교적 양호하였다.
[실시예 1-4]
에칭 가스로서, 칠불화요오드를 10체적%(N2가스, 90체적%)로 한 것 이외에는 실시예 1과 동일한 조건에서 에칭 시험을 행하였다. 그 결과, 실시예 1과 마찬가지로, 에칭 후의 시료의 면내 분포는 1∼11%로 실시예 1, 2에 약간 뒤떨어지지만 에칭량의 면내 균일성은 대체로 양호하였다. 또, 에칭 속도는 5㎛/min으로 비교적 양호하였다.
[실시예 1-5]
실리콘 기판 온도를 -30℃로 하는 것 이외에는 실시예 1-1과 동일한 조건에서 에칭 시험을 행하였다. 그 결과, 에칭 후의 시료의 면내 분포는 1∼8%로 실시예 1-1, 1-2에 약간 뒤떨어지지만 에칭량의 면내 균일성은 대체로 양호하였으나, 에칭 속도는 5㎛/min으로 실시예 1과 비교하여 낮았다.
[실시예 1-6]
실리콘 기판 온도를 110℃로 하는 것 이외에는 실시예 1-1과 동일한 조건에서 에칭 시험을 행하였다. 그 결과, 에칭 속도는 14㎛/min으로 실시예 1-1과 동등한 값이었으나, 에칭 후의 시료의 면내 분포는 1∼11%로 실시예 1-1과 비교하여 불균일이 보였다.
[비교예 1-1]
에칭 가스를 충분히 단열 팽창시킬 수 없는 조건(공급 압력 20Pa)으로 한 것 이외에는 실시예 1-1과 동일한 조건에서 에칭 시험을 행하였다. 그 결과, 에칭 속도는 12㎛/min으로 양호하였으나, 에칭 후의 시료의 면내 분포는 11∼25%이고 면내의 에칭량의 불균일이 컸다. 또한, [비교예 1-1]에 있어서, 공급 압력(Ps)과 챔버의 처리실 내 압력(Pn)의 비율(Ps/Pn)은 13이다.
[비교예 1-2]
종래부터 실리콘층의 에칭에 사용되어 온 기존의 ClF3(삼불화염소)을 이용한 것 이외에는 실시예 1-1과 동일한 조건에서 에칭 시험을 행하였다. 그 결과, 에칭 속도는 12㎛/min으로 양호하였으나, 에칭 후의 시료의 면내 분포는 17∼28%로 면내의 에칭량의 불균일이 컸다.
표 2의 [실시예 1-1]∼[실시예 1-6]의 결과로부터, 칠불화요오드를 포함하는 에칭 가스를 이용하여 에칭을 행하면 100Pa 정도의 장치에 부하가 걸리지 않는 온화한 압력 조건하에서 용이하게 에칭 가스를 단열 팽창시켜 실리콘층의 에칭이 가능한 것을 알았다. 또, [실시예 1-1]∼[실시예 1-4]의 결과로부터, 에칭 가스 중의 칠불화요오드의 체적 비율이 많을수록 양호한 에칭 속도와 에칭량의 면내 균일성을 얻을 수 있음을 알았다.
[비교예 1-1]의 결과로부터, 공급 압력이 20kPa의 조건에서는 단열 팽창시킬 수 없어 양호한 면내 분포를 얻을 수 없었다. 또, [비교예 1-2]와 같은 종래 사용되어 온 에칭 가스(ClF3)에서는 온화한 압력 조건하에서는 면내 분포에 불균일이 많았다. 이것은 충분히 단열 팽창시킬 수 없었기 때문이라고 생각할 수 있다.
Figure pct00002
본 발명의 드라이 에칭 방법을 실리콘층의 형상 가공에 사용하여, 시료의 실리콘층을 에칭한 실험례를 나타낸다. 시료로서, 실리콘 기판 상에 실리콘 산화막(20㎚)을 형성하고, 그 위에 폴리실리콘막(3㎛)을 더 형성하여, 그 폴리실리콘막의 표면에 에칭 마스크로서 마스크 재료를 50㎚ 형성한 시료를 이용하였다. 시료의 단면 모식도를 도 5에 나타낸다. 도 5에 있어서, (a)는 실시예, 비교예에서 이용한 에칭 시료의 단면 모식도를 나타내고, (b)는 에칭 후의 단면 모식도를 나타낸다. 또한, 마스크 재료로서는 SiO2, SiN, TiN을 사용하였다.
도 5의 시료를 이용하여 에칭 시험을 행하고, 실리콘층의 에칭 속도, 마스크 재료에 대한 실리콘 에칭 속도와의 선택비(편의상 선택비라 하는 경우가 있다)를 평가하였다. 그 결과를 표3에 나타낸다. 또한, 비교예로서, 종래 에칭 가스로서 주로 사용되어 온 다양한 불소계 가스를 사용하여 평가하였다.
[실시예 2-1]
[실시예 1-1]에서 사용한 도 1의 에칭 장치를 이용하여, 도 5의 마스크를 형성한 시료의 에칭 시험을 행하였다. 에칭 가스로서는, 100체적%의 칠불화요오드를 사용하였다. 에칭 조건으로서, 에칭 프로세스의 압력은 200Pa로 하는 것 이외에는 [실시예 1-1]과 동일한 조건에서 에칭 시험을 행하였다. 그 결과, 에칭 가스로서 칠불화요오드를 사용하면, SiN, TiN, SiO2에 대하여 실리콘층 에칭의 선택비가 우수함을 알았다. 또, 마스크 개구부 주변의 가공 형상을 관찰한 바, 마스크 재료의 숄더 로스(shoulder loss)가 없고, 형성된 측벽 형상도 양호하였다. 또한, 마스크 재료로서 SiO2를 사용한 경우, IF7, XeF2, ClF3, BrF5, IF5, F2 각각을 이용한 경우, 어느 가스에 있어서도 마스크 재료인 SiO2는 에칭되어 있지 않았다.
[비교예 2-1]∼[비교예 2-5]
사용하는 에칭 가스로서 XeF2, ClF3, BrF5, IF5, F2로 하고, 각각의 에칭 프로세스 압력(Pa)을 순서대로 30, 50, 150, 90, 200으로 하는 것 이외에는 [실시예 2-1]과 동일한 조건에서 에칭 시험을 행하였다. 또한, 사용한 가스는 어느 것도 희석 가스 등에 의한 희석은 행하지 않고 시험을 행하였다. 그 결과, XeF2는 SiN, TiN의 어느 것에 대하여 선택비가 양호하지 않았다. ClF3, BrF5는 TiN에 대하여 선택비는 양호하였으나 SiN에 대해서는 양호하지 않았다. 또한, IF5, F2는 XeF2, ClF3, BrF5에 비하여 양호한 결과를 나타내나, [실시예 2-1]에서 사용한 IF7과 비교하면 선택비는 뒤떨어지는 것이었다.
[실시예 2-1]과 [비교예 2-1]∼[비교예 2-5]의 결과로부터, 본 발명의 칠불화요오드는 종래 사용되어 온 기존의 불소계의 에칭에 비하여, SiN, TiN의 어느 것에 대해서도 선택비가 양호하고, 실리콘층을 에칭할 때에 에칭 가스로서 사용할 때의 마스크 등의 재료 선택의 자유도가 높음을 알 수 있었다.
Figure pct00003
(산업상의 이용 가능성)
본 발명은, 반도체 제조에 있어서의 실리콘층의 에칭에 의한 미세 가공에 유용하다.

Claims (7)

  1. 처리실 내에서 처리 대상물의 실리콘층을 에칭하는 드라이 에칭 방법으로서, 공급원으로부터 칠불화요오드를 포함하는 에칭 가스를, 공급 압력이 66kPa∼0.5MPa인 압력 범위에서 공급하고, 당해 압력 범위로 유지된 에칭 가스를 상기 공급 압력보다 낮은 압력으로 감압된 처리실에 도입하여, 상기 실리콘층을 에칭하는 것을 특징으로 하는, 드라이 에칭 방법.
  2. 제 1 항에 있어서,
    에칭 가스가, 적어도 50체적% 이상의 칠불화요오드를 포함하는, 드라이 에칭 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    에칭 가스가, 실질적으로 칠불화요오드 이외의 성분을 포함하지 않는, 드라이 에칭 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    공급 압력(Ps)과 처리실 내의 압력(Pn)의 비율(Ps/Pn)이, 20 이상 1×109 이하인, 드라이 에칭 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    처리 대상물의 온도가 -40℃∼150℃인, 드라이 에칭 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    처리 대상물이, 적어도 실리콘층과 내에칭부재를 포함하고, 에칭 가스에 의해 상기 실리콘층을 선택적으로 에칭하는, 드라이 에칭 방법.
  7. 제 6 항에 있어서,
    내에칭부재가, SiO2, SiN, TiN으로부터 선택되는 적어도 하나 이상의 재료 로 이루어지는, 드라이 에칭 방법.
KR1020157023791A 2013-02-01 2014-01-24 실리콘의 드라이 에칭 방법 KR20150113176A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013018215A JP6032033B2 (ja) 2013-02-01 2013-02-01 シリコンのドライエッチング方法
JPJP-P-2013-018215 2013-02-01
PCT/JP2014/051452 WO2014119474A1 (ja) 2013-02-01 2014-01-24 シリコンのドライエッチング方法

Publications (1)

Publication Number Publication Date
KR20150113176A true KR20150113176A (ko) 2015-10-07

Family

ID=51262188

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157023791A KR20150113176A (ko) 2013-02-01 2014-01-24 실리콘의 드라이 에칭 방법

Country Status (6)

Country Link
US (1) US9524877B2 (ko)
JP (1) JP6032033B2 (ko)
KR (1) KR20150113176A (ko)
CN (1) CN104969333B (ko)
TW (1) TWI525699B (ko)
WO (1) WO2014119474A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6210039B2 (ja) 2014-09-24 2017-10-11 セントラル硝子株式会社 付着物の除去方法及びドライエッチング方法
JP6544215B2 (ja) * 2015-01-23 2019-07-17 セントラル硝子株式会社 ドライエッチング方法
US20180130761A1 (en) * 2016-11-09 2018-05-10 Samsung Electro-Mechanics Co., Ltd. Semiconductor package, manufacturing method thereof, and electronic element module using the same
EP3726567A4 (en) * 2017-12-15 2021-08-25 Tokyo Electron Limited PLASMA ETCHING METHOD AND PLASMA ETCHING DEVICE
JP6981267B2 (ja) * 2018-01-17 2021-12-15 東京エレクトロン株式会社 エッチング方法及びエッチング装置
US11447697B2 (en) 2018-03-29 2022-09-20 Central Glass Company, Limited Substrate processing gas, storage container, and substrate processing method
US11322350B2 (en) * 2019-08-23 2022-05-03 Tokyo Electron Limited Non-plasma etch of titanium-containing material layers with tunable selectivity to alternate metals and dielectrics
KR20220028071A (ko) * 2019-10-25 2022-03-08 쇼와 덴코 가부시키가이샤 질화규소의 에칭 방법 및 반도체 소자의 제조 방법
JPWO2021241143A1 (ko) 2020-05-29 2021-12-02

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2746448B2 (ja) 1990-02-07 1998-05-06 セントラル硝子株式会社 混合ガス組成物
JP3007032B2 (ja) * 1996-03-15 2000-02-07 セントラル硝子株式会社 タングステン及びタングステン化合物成膜装置のガスクリーニング方法
US6949202B1 (en) 1999-10-26 2005-09-27 Reflectivity, Inc Apparatus and method for flow of process gas in an ultra-clean environment
US6290864B1 (en) 1999-10-26 2001-09-18 Reflectivity, Inc. Fluoride gas etching of silicon with improved selectivity
US6581612B1 (en) * 2001-04-17 2003-06-24 Applied Materials Inc. Chamber cleaning with fluorides of iodine
US7192875B1 (en) * 2004-10-29 2007-03-20 Lam Research Corporation Processes for treating morphologically-modified silicon electrode surfaces using gas-phase interhalogens
DE102005004877A1 (de) * 2005-02-03 2006-08-10 Robert Bosch Gmbh Mikromechanisches Bauelement und entsprechendes Herstellungsverfahren
JP2008117209A (ja) 2006-11-06 2008-05-22 Toshiba Corp 料金収受処理システム
JP4693823B2 (ja) 2007-06-18 2011-06-01 セントラル硝子株式会社 七フッ化ヨウ素の製造法
US8461051B2 (en) 2008-08-18 2013-06-11 Iwatani Corporation Cluster jet processing method, semiconductor element, microelectromechanical element, and optical component

Also Published As

Publication number Publication date
US20160005612A1 (en) 2016-01-07
US9524877B2 (en) 2016-12-20
TW201442111A (zh) 2014-11-01
JP2014150169A (ja) 2014-08-21
CN104969333B (zh) 2017-11-10
JP6032033B2 (ja) 2016-11-24
TWI525699B (zh) 2016-03-11
CN104969333A (zh) 2015-10-07
WO2014119474A1 (ja) 2014-08-07

Similar Documents

Publication Publication Date Title
KR20150113176A (ko) 실리콘의 드라이 에칭 방법
JP7026237B2 (ja) ３Ｄ ＮＡＮＤデバイスアプリケーションのための非プラズマ乾式処理によるＳｉＯ２に対するＳｉＮ選択的エッチング
TWI579892B (zh) 用以形成具有多膜層的間隔壁之蝕刻方法
CA1235630A (en) Etching techniques
KR102494959B1 (ko) 플라즈마 에칭 방법
TWI631618B (zh) Dry etching method, dry etchant, and method of manufacturing semiconductor device
TWI648429B (zh) 矽化合物用蝕刻氣體組成物及蝕刻方法
US11658037B2 (en) Method of atomic layer etching of oxide
WO2017159511A1 (ja) プラズマエッチング方法
KR20210139395A (ko) 금속 제거 방법, 드라이 에칭 방법, 및 반도체 소자의 제조 방법
CN107424923A (zh) 一种自限制精确刻蚀硅的方法
TWI833930B (zh) 乾式蝕刻方法及半導體裝置之製造方法
Oh et al. NF3/NH3 dry cleaning mechanism inspired by chemical and physical surface modification of Si, SiO2, and Si3N4
US10937659B2 (en) Method of anisotropically etching adjacent lines with multi-color selectivity
TWI838915B (zh) 使用含矽氫氟烴之蝕刻方法
TWI749422B (zh) 鹵氟化物之蝕刻方法、半導體之製造方法
WO2022085520A1 (ja) エッチング方法及び半導体素子の製造方法
TWI815331B (zh) 蝕刻氣體及其製造方法、蝕刻方法以及半導體元件之製造方法
US20150064927A1 (en) Surface planarization method of thin film and preparing method of array substrate
JP2016025132A (ja) プラズマエッチング方法
JP2015056578A (ja) 半導体装置の製造方法
CN105244254A (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application