KR20210139395A - 금속 제거 방법, 드라이 에칭 방법, 및 반도체 소자의 제조 방법 - Google Patents

금속 제거 방법, 드라이 에칭 방법, 및 반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR20210139395A
KR20210139395A KR1020217033503A KR20217033503A KR20210139395A KR 20210139395 A KR20210139395 A KR 20210139395A KR 1020217033503 A KR1020217033503 A KR 1020217033503A KR 20217033503 A KR20217033503 A KR 20217033503A KR 20210139395 A KR20210139395 A KR 20210139395A
Authority
KR
South Korea
Prior art keywords
metal
reaction
gas
fluorine
metal removal
Prior art date
Application number
KR1020217033503A
Other languages
English (en)
Inventor
카즈마 마츠이
Original Assignee
쇼와 덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쇼와 덴코 가부시키가이샤 filed Critical 쇼와 덴코 가부시키가이샤
Publication of KR20210139395A publication Critical patent/KR20210139395A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/12—Gaseous compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32138—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only pre- or post-treatments, e.g. anti-corrosion processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

저비용으로 실시가능한 금속 제거 방법을 제공한다. 금속 제거 방법은 불소 함유 할로겐간 화합물을 함유하는 처리 가스와 금속 원소를 함유하는 금속 함유 재료를 접촉시켜서, 불소 함유 할로겐간 화합물과 금속 원소의 반응 생성물인 금속 불화물을 생성시키는 반응 공정과, 불활성 가스 분위기 하 또는 진공 환경 하에서 금속 불화물을 가열해서 휘발시키는 휘발 공정을 구비한다. 금속 원소는, 철, 코발트, 니켈, 셀렌, 몰리브덴, 로듐, 팔라듐, 텅스텐, 레늄, 이리듐, 및 백금으로 이루어지는 군으로부터 선택되는 적어도 1종이다.

Description

금속 제거 방법, 드라이 에칭 방법, 및 반도체 소자의 제조 방법
본 발명은 금속 제거 방법, 드라이 에칭 방법, 및 반도체 소자의 제조 방법에 관한 것이다.
불휘발성 메모리 소자 등의 반도체 소자를 구성하는 자성 재료나 배선 재료로서, 철(Fe), 코발트(Co), 니켈(Ni), 셀렌(Se), 몰리브덴(Mo), 로듐(Rh), 팔라듐(Pd), 텅스텐(W), 레늄(Re), 이리듐(Ir), 백금(Pt) 등의 전이금속 원소가 사용되는 경우가 있다. 반도체 소자의 제조 공정에 있어서, 기판 상의 금속 박막을 에칭해서 배선을 형성할 때에는 스퍼터법이나 웨트 에칭법이 사용되는 경우가 있다.
일본 특허 공개 공보 2004년 제228487호
그러나, 스퍼터법이나 웨트 에칭법에서는 반도체 소자의 본래 에칭되지 않아야 하는 부분까지도 에칭되어서 반도체 소자의 특성이 소실되어 버릴 우려가 있었다.
또한, 특허문헌 1에는 플라즈마에서 여기시킨 에칭 가스를 이용하여 기판 상의 금속 박막을 드라이 에칭하는 방법이 개시되어 있지만, 플라즈마를 사용하는 에칭법은 고비용이라고 하는 문제가 있었다.
본 발명은 저비용으로 실시가능한 금속 제거 방법, 드라이 에칭 방법, 및 반도체 소자의 제조 방법을 제공하는 것을 과제로 한다.
상기 과제를 해결하기 위해, 본 발명의 일 형태는 이하의 [1]∼[9]와 같다.
[1] 불소 함유 할로겐간 화합물을 함유하는 처리 가스와 금속 원소를 함유하는 금속 함유 재료를 접촉시켜서, 상기 불소 함유 할로겐간 화합물과 상기 금속 원소의 반응 생성물인 금속 불화물을 생성시키는 반응 공정과,
불활성 가스 분위기 하 또는 진공 환경 하에서 상기 금속 불화물을 가열해서 휘발시키는 휘발 공정을 구비하고,
상기 금속 원소가 철, 코발트, 니켈, 셀렌, 몰리브덴, 로듐, 팔라듐, 텅스텐, 레늄, 이리듐, 및 백금으로 이루어지는 군으로부터 선택되는 적어도 1종인 금속 제거 방법.
[2] [1]에 있어서,
상기 불소 함유 할로겐간 화합물이 일불화염소, 일불화브롬, 삼불화염소, 오불화염소, 오불화브롬, 및 칠불화요오드로 이루어지는 군으로부터 선택되는 적어도 1종인 금속 제거 방법.
[3] [1] 또는 [2]에 있어서,
상기 처리 가스가 질소 가스, 헬륨, 네온, 아르곤, 크립톤, 및 크세논으로 이루어지는 군으로부터 선택되는 적어도 1종의 불활성 가스를 함유하는 금속 제거 방법.
[4] [1] 내지 [3] 중 어느 하나에 있어서,
상기 반응 공정에 있어서의 상기 불소 함유 할로겐간 화합물과 상기 금속 원소의 반응 온도가 0℃ 이상 100℃ 이하인 금속 제거 방법.
[5] [1] 내지 [4] 중 어느 한 항에 있어서,
상기 휘발 공정에 있어서의 상기 금속 불화물의 가열 온도가 상기 반응 공정에 있어서의 상기 불소 함유 할로겐간 화합물과 상기 금속 원소의 반응 온도보다 고온인 금속 제거 방법.
[6] [5]에 있어서,
상기 휘발 공정에 있어서의 상기 금속 불화물의 가열 온도가 50℃ 이상 400℃ 이하인 금속 제거 방법.
[7] [1] 내지 [6] 중 어느 하나에 있어서,
상기 반응 공정에 있어서, 규소산화물 및 규소질화물 중 적어도 한쪽을 함유하는 규소 함유 재료와 상기 금속 함유 재료에 상기 처리 가스를 접촉시키는 금속 제거 방법.
[8] [1] 내지 [7] 중 어느 하나에 기재된 금속 제거 방법을 이용하는 드라이 에칭 방법.
[9] 철, 코발트, 니켈, 셀렌, 몰리브덴, 로듐, 팔라듐, 텅스텐, 레늄, 이리듐, 및 백금으로 이루어지는 군으로부터 선택되는 적어도 1종의 금속 원소를 함유하는 금속 함유층을 갖는 반도체 기판으로부터, 제 8 항에 기재된 드라이 에칭 방법에 의해 상기 금속 함유층의 적어도 일부분을 제거하는 드라이 에칭 공정을 구비하는 반도체 소자의 제조 방법.
본 발명에 의하면, 금속의 제거나 드라이 에칭을 저비용으로 실시할 수 있다.
도 1은 실시예, 비교예, 및 참고예에 있어서 사용한 반응 장치의 구조를 나타내는 개략도이다.
도 2는 실시예 등에서 사용한 시료를 설명하는 도면이다.
본 발명의 일 실시형태에 대해서 이하에 설명한다. 또한, 본 실시형태는 본 발명의 일례를 나타낸 것이며, 본 발명은 본 실시형태에 한정되는 것은 아니다. 또한, 본 실시형태에는 각종 변경 또는 개량을 추가하는 것이 가능하며, 그와 같은 변경 또는 개량을 추가한 형태도 본 발명에 포함될 수 있다.
본 발명자는 상기 과제를 해결하기 위해 각종 검토한 결과, W나 Ir 등의 금속 원소에 불소 함유 할로겐간 화합물을 접촉시켜서, 상기 금속 원소와 불소 함유 할로겐간 화합물의 반응 생성물인 금속 불화물을 생성시킨 후에, 감압 등의 환경 하에서 가열해서 금속 불화물을 휘발시킴으로써, 금속 원소를 함유하는 금속 함유 재료를 제거할 수 있는 것을 발견하고, 본 발명을 완성하기에 이르렀다.
즉, 본 발명의 일 실시형태에 의한 금속 제거 방법은 불소 함유 할로겐간 화합물을 함유하는 처리 가스와 금속 원소를 함유하는 금속 함유 재료를 접촉시켜서, 불소 함유 할로겐간 화합물과 금속 원소의 반응 생성물인 금속 불화물을 생성시키는 반응 공정과, 불활성 가스 분위기 하 또는 진공 환경 하에서 금속 불화물을 가열해서 휘발시키는 휘발 공정을 구비하고 있다. 그리고, 금속 함유 재료가 함유하는 금속 원소는 철, 코발트, 니켈, 셀렌, 몰리브덴, 로듐, 팔라듐, 텅스텐, 레늄, 이리듐, 및 백금으로 이루어지는 군으로부터 선택되는 적어도 1종이다. 본 실시형태의 금속 제거 방법에 있어서는 반응 공정과 휘발 공정을 교대로 반복하여 행함으로써 금속의 제거를 행해도 좋다. 또는, 반응 공정과 휘발 공정을 동시에 행해도 좋다.
반응 공정에 있어서, 처리 가스 중의 불소 함유 할로겐간 화합물(예를 들면, BrF5)은 금속 함유 재료가 함유하는 금속 원소와 반응하고, 불소 함유 할로겐 함유 금속 착체(예를 들면, [BrF4][MF6]. 단, M은 금속 원소이다)라고 추측되는 금속 불화물이 생성되기 때문에 금속 함유 재료에는 현저한 질량 증가가 발생된다. 이러한 금속 불화물은 금속 원소의 단체, 산화물, 질화물 등과 비교해서 증기압이 높기 때문에, 휘발 공정에 있어서의 가열에 의해 휘발하여 제거된다.
본 실시형태의 금속 제거 방법에 의하면, 불소 함유 할로겐간 화합물을 플라즈마 등의 여기 상태로 할 필요는 없으므로, 금속의 제거를 저비용으로 실시할 수있음과 아울러, 본 실시형태의 금속 제거 방법이나 후술하는 본 실시형태의 드라이 에칭 방법에서 사용되는 반응 용기, 배관 등에 부식이 생기기 어렵다.
또한, 본 실시형태의 금속 제거 방법에 의하면, 철, 코발트, 니켈, 셀렌, 몰리브덴, 로듐, 팔라듐, 텅스텐, 레늄, 이리듐, 및 백금과 같은 안정한 금속이어도 용이하게 제거하는 것이 가능하다.
또한, 본 실시형태의 금속 제거 방법을 이용하면, 부재나 장치로부터 금속 부착물을 제거해서 세정을 행할 수 있다. 예를 들면, Ir, W 등의 상기 금속 원소가 관여하는 반응을 행하는 챔버(예를 들면, 반도체 제조 장치를 구성하는 챔버)의 내면에 상기 금속 원소를 함유하는 금속 부착물이 부착되어 있는 경우에, 챔버 내에서 본 실시형태의 금속 제거 방법을 실시하면, 챔버의 내면에 부착된 금속 부착물을 저비용으로 제거(클리닝)할 수 있다. 예를 들면, 반도체 제조 장치를 구성하는 챔버이면, 상기 금속 원소를 함유하는 금속 함유 재료를 반도체 기판 상에 성막해서 금속 함유층을 형성하는 공정의 후공정, 또는 금속 함유층을 에칭하는 공정의 후공정으로서 상기 클리닝을 행하면 좋다.
또한, 본 실시형태의 금속 제거 방법을 이용해서 드라이 에칭을 행할 수 있다. 즉, 본 발명의 다른 실시형태에 의한 드라이 에칭 방법은 상기 금속 제거 방법을 이용하여 금속의 에칭을 행하는 드라이 에칭 방법이다. 본 실시형태의 드라이 에칭 방법은 플라즈마를 사용할 필요가 없기 때문에 에칭을 저비용으로 실시할 수있다.
또한, 본 실시형태의 드라이 에칭 방법을 이용해서 반도체 소자를 제조할 수 있다. 즉, 본 발명의 또 다른 실시형태에 의한 반도체 소자의 제조 방법은 철, 코발트, 니켈, 셀렌, 몰리브덴, 로듐, 팔라듐, 텅스텐, 레늄, 이리듐, 및 백금으로 이루어지는 군으로부터 선택되는 적어도 1종의 금속 원소를 함유하는 금속 함유층을 갖는 반도체 기판으로부터, 상기 드라이 에칭 방법에 의해 금속 함유층의 적어도 일부분을 제거하는 드라이 에칭 공정을 구비한다.
반도체 기판 상에 상기 금속 함유층을 형성하고, 그 금속 함유층 상에 소정의 패턴을 갖는 마스크를 형성한 후에, 상기 드라이 에칭 방법에 의해 에칭을 행하면, 금속 함유층의 일부를 반도체 기판으로부터 제거하고, 상기 패턴을 금속 함유층에 전사하고, 반도체 기판 상에 배선 등을 형성할 수 있다.
본 실시형태의 반도체 소자의 제조 방법에 의하면, 플라즈마를 사용할 필요가 없기 때문에 반도체 소자를 저비용으로 제조할 수 있다. 또한, 웨트 에칭법을 채용한 경우에는 반도체 소자의 본래 에칭되지 않아야 하는 부분까지도 에칭되어서 반도체 소자의 특성이 소실되어 버릴 우려가 있다고 하는 문제가 있지만, 본 실시형태의 반도체 소자의 제조 방법에 있어서는 드라이 에칭 방법에 의해 금속 함유층을 제거하므로 상기 문제가 발생되기 어렵다.
이하에, 본 실시형태의 금속 제거 방법에 대해서 더욱 상세하게 설명한다.
금속 원소를 함유하는 금속 함유 재료는 상기 각 금속 원소의 단체 금속이어도 좋고, 상기 각 금속 원소의 화합물(예를 들면, 금속 산화물, 금속 질화물, 금속할로겐화물, 금속염)이어도 좋고, 상기 각 금속 원소 중 2종 이상의 금속 원소의 합금이어도 좋다.
또한, 금속 원소를 함유하는 금속 함유 재료는 상기 단체 금속, 화합물, 합금만으로 이루어져 있어도 좋고, 다른 성분을 함유하고 있어도 좋다. 즉, 상기 단체 금속, 화합물, 합금 중 적어도 1개와 다른 성분으로 이루어지는 혼합물이어도 좋다. 이 혼합물의 예로서는 상기 각 금속 원소와 다른 종류의 금속 원소의 합금이나, 상기 단체 금속, 화합물, 합금 중 적어도 1개와 다른 성분으로 이루어지는 조성물이 예시된다. 이 혼합물에 있어서, 상기 단체 금속, 화합물, 합금의 조성비는 30질량% 이상인 것이 바람직하고, 50질량% 이상인 것이 보다 바람직하다.
금속 원소를 함유하는 금속 함유 재료의 형상은 특별히 한정되는 것은 아니지만, 박막상, 박상, 분말상, 괴상이어도 좋다.
불소 함유 할로겐간 화합물의 종류는 특별히 한정되는 것은 아니지만, 일불화 염소(ClF), 일불화브롬(BrF), 삼불화염소(ClF3), 삼불화요오드(IF3), 오불화염소(ClF5), 오불화브롬(BrF5), 및 칠불화요오드(IF7)로 이루어지는 군으로부터 선택되는 적어도 1종을 사용할 수 있다. 상기 불소 함유 할로겐간 화합물 중에서는 5불화브롬, 7불화요오드가 보다 바람직하다.
반응 공정에 있어서의 불소 함유 할로겐간 화합물과 금속 원소의 반응 온도는 처리 가스에 함유되는 불소 함유 할로겐간 화합물이 기체상으로 존재할 수 있는 온도(불소 함유 할로겐간 화합물의 비점 이상의 온도)일 필요가 있다. 그리고, 반응 공정에 있어서의 불소 함유 할로겐간 화합물과 금속 원소의 반응 온도는 0℃ 이상 100℃ 이하인 것이 바람직하고, 10℃ 이상 80℃ 이하인 것이 보다 바람직하고, 15℃ 이상 50℃ 이하인 것이 더욱 바람직하다.
반응 온도가 상기 범위 내이면, 불소 함유 할로겐간 화합물과 상기 금속 원소의 반응의 반응 속도가 충분히 커지기 쉬운 것에 추가하여, 불소 함유 할로겐간 화합물과 상기 금속 원소 이외의 것(예를 들면, 본래 반응되지 않아야 하는 것)과의 반응이 발생되기 어렵다.
불소 가스를 사용하면, 불소 가스와 금속 원소의 반응에 의해 휘발성이 높은 금속 불화물을 생성시켜서 제거하는 것도 가능하지만, 플라즈마를 사용하지 않는 경우에는 불소 가스와 상기 금속 원소를 반응시키기 위해서 150℃ 이상의 고온이 필요해진다. 이러한 고온 조건 하에서는 불소 가스가 규소, 규소산화물 등(상기 「본래 반응되지 않아야 하는 것」에 상당함)과 반응할 우려가 있기 때문에, 본 실시형태의 금속 제거 방법이나 드라이 에칭 방법을 반도체 소자의 제조 프로세스에 적용하는 것이 곤란해진다.
반응 공정에 있어서 사용하는 처리 가스는 불소 함유 할로겐간 화합물만으로 형성되어 있어도 좋지만, 다른 종류의 가스를 함유하는 혼합 가스여도 좋다. 처리 가스가 혼합 가스인 경우, 처리 가스 중의 불소 함유 할로겐간 화합물의 농도는 충분한 반응 속도를 얻기 위해서는 1체적% 이상인 것이 바람직하고, 5체적% 이상인 것이 보다 바람직하고, 10체적% 이상인 것이 더욱 바람직하다.
처리 가스가 혼합 가스인 경우에 사용하는 다른 종류의 가스로서는 질소 가스(N2), 헬륨(He), 네온(Ne), 아르곤(Ar), 크립톤(Kr), 및 크세논(Xe)으로 이루어지는 군으로부터 선택되는 적어도 1종의 불활성 가스를 사용할 수 있다. 처리 가스 중의 불활성 가스의 농도는, 예를 들면 0체적% 이상 90체적% 이하의 범위로 할 수 있다.
반응 공정에 있어서의 분위기 압력은 특별히 한정되는 것은 아니지만, 예를 들면 0.1kPa 이상 101.3kPa 이하로 할 수 있다. 처리 가스의 유량은 반응 용기의 크기나 반응 용기 내를 감압하는 진공 배기 장치의 능력에 따라 분위기 압력이 일정하게 유지되는 범위에서 적절히 결정하면 좋다.
휘발 공정은 불활성 가스 분위기 하 또는 진공 환경 하에서 상기 금속 불화물을 가열함으로써 실시된다.
휘발 공정에 있어서의 금속 불화물의 가열 온도는 금속 불화물을 신속하게 휘발시키기 때문에 반응 공정에 있어서의 불소 함유 할로겐간 화합물과 금속 원소의 반응 온도보다 고온으로 하는 것이 바람직하다. 예를 들면, 휘발 공정에 있어서의 금속 불화물의 가열 온도를 반응 공정에 있어서의 불소 함유 할로겐간 화합물과 금속 원소의 반응 온도보다 5℃ 이상 높게 하는 것이 바람직하고, 10℃ 이상 높게하는 것이 보다 바람직하고, 20℃ 이상 높게 하는 것이 더욱 바람직하다.
휘발 공정에 있어서의 금속 불화물의 가열 온도는 금속 불화물을 휘발시킬 수 있으면 특별히 한정되는 것은 아니지만 40℃ 이상 500℃ 이하인 것이 바람직하고, 45℃ 이상 400℃ 이하인 것이 보다 바람직하고, 50℃ 이상 400℃ 이하인 것이 더욱 바람직하고, 50℃ 이상 350℃ 이하인 것이 보다 한층 바람직하다.
휘발 공정에 있어서의 금속 불화물의 가열 온도가 상기 범위 내이면, 금속 불화물의 휘발 속도가 충분히 커지기 쉬운 것에 추가하여, 금속 불화물의 휘발에 요하는 시간 및 에너지가 과대해지기 어렵다.
불활성 가스로서는, 예를 들면 질소 가스, 헬륨, 네온, 아르곤, 크립톤, 및 크세논으로 이루어지는 군으로부터 선택되는 적어도 1종을 사용할 수 있다. 불활성 가스 분위기는 0.1kPa 이상 101.3kPa 이하의 압력으로 불활성 가스를 유통시킨 분위기인 것이 바람직하다. 또한, 휘발 공정에 있어서의 진공 환경은 0.1Pa 이상 100Pa 이하로 감압된 환경인 것이 바람직하다.
또한, BrF5를 비롯한 불소 함유 할로겐간 화합물은 100℃ 이하의 온도 하나 비여기 상태에서는 규소산화물, 규소질화물과 거의 반응하지 않는다. 그 때문에, 규소산화물 및 규소질화물 중 적어도 한쪽을 함유하는 규소 함유 재료와, 상기 금속 원소를 함유하는 금속 함유 재료의 양쪽에 대하여, 반응 공정에 있어서 처리 가스를 접촉시킨 경우에는 규소산화물 및 규소질화물 중 적어도 한쪽을 함유하는 규소 함유 재료는 거의 제거되지 않고, 상기 금속 원소를 함유하는 금속 함유 재료가 선택적으로 제거된다.
따라서, 상기 금속 원소를 함유하는 금속 함유층과, 규소산화물 및 규소질화물 중 적어도 한쪽을 함유하는 규소 함유층을 갖는 반도체 기판에 대하여, 본 실시형태의 금속 제거 방법을 사용하는 드라이 에칭을 실시하면, 규소 함유층은 거의 에칭되지 않고, 금속 함유층의 적어도 일부를 에칭하여 반도체 소자를 제조할 수 있다.
실시예
이하에, 실시예, 비교예, 및 참고예를 나타내어 본 발명을 보다 상세하게 설명한다. 우선, 실시예, 비교예, 및 참고예에 있어서 사용하는 반응 장치(1)의 구조를 도 1을 참조하면서 설명한다.
도 1의 반응 장치(1)는 반응이 실시되는 챔버(3)를 구비하고 있으며, 이 챔버(3) 내에는 시료(7)를 적재하는 스테이지(5)가 설치되어 있다. 또한, 챔버(3)는 챔버(3) 내에 처리 가스(이하, 처리 가스 중에서 금속과 반응하는 가스를 「에칭 가스」라고 기재하는 경우도 있음)를 도입하는 가스 도입구(11)와, 챔버(3) 내로부터 처리 가스나 금속 불화물을 배출하는 가스 배출구(13)와, 챔버(3) 내를 감압하는 감압 장치(도시하지 않음)와, 챔버(3) 내의 압력을 측정하는 압력계(15)를 구비하고 있다.
또한, 스테이지(5)는 가열 장치로서의 기능을 갖고 있으며, 스테이지(5) 상의 시료(7)를 소망의 온도로 가열할 수 있게 되어 있다. 또한, 반응 장치(1)는 챔버(3)의 외벽을 가열하는 가열 장치(도시하지 않음)도 구비하고 있으며, 챔버(3) 내를 소망의 온도로 제어할 수 있게 되어 있다.
스테이지(5) 상에 시료(7)를 적재하고, 스테이지(5) 및 상기 가열 장치 중 적어도 한쪽에 의한 가열과, 가스 도입구(11)로부터의 챔버(3) 내로의 처리 가스의 도입을 행하면, 시료(7)에 처리 가스가 소정의 온도 조건 하에서 접촉하여 시료(7)의 금속과 처리 가스가 반응한다. 그 후, 상기 반응에서 생성된 금속 불화물을 휘발시키기 위해서, 챔버(3) 내를 소정의 온도로 다시 설정하고, 금속 불화물을 포함하는 가스를 가스 배출구(13)로부터 챔버(3) 바깥으로 배출해서 제거한다. 금속 불화물의 제거 동안은 항시 처리 가스를 가스 도입구(11)로부터 챔버(3) 내로 유입하고, 가스 배출구(13)를 개방하여 처리 가스나 금속 불화물을 포함하는 가스를 챔버(3) 바깥으로 배출해도 좋다.
이 반응 장치(1)를 사용하고, 상기 처리 가스를 에칭 가스로서 사용하여, 금속의 드라이 에칭을 행할 수 있다. 반응 장치(1)를 사용한 금속의 드라이 에칭에 의해, 규소 함유 재료를 갖는 반도체 기판 상의 금속 박막(금속 함유층)을 에칭해서 배선을 형성할 수 있으므로, 반응 장치(1)를 반도체 소자의 제조에 사용할 수 있다.
이어서, 반응 장치(1)를 사용해서 행한 실시예, 비교예, 및 참고예의 금속 제거 처리에 대해서 설명한다.
〔실시예 1-1〕
시료(7)인 Ir 분말(FURUYA METAL CO., LTD.제, 평균 입자지름 0.3㎛, 순도 99.9%)을 스테이지(5) 상에 적재하고, 스테이지(5)에 의해 시료(7)를 30℃로 가열했다. 처리 가스인 BrF5를 가스 도입구(11)로부터 내용적 2500㎤의 챔버(3) 내에 도입하면서 가스 배출구(13)로부터 챔버(3) 바깥으로 배출함으로써 챔버(3) 내에 처리 가스를 유통시켰다(반응 공정). 처리 가스는 유량 100sccm으로 10분간 유통시켰다. 챔버(3) 내의 압력은 101kPa로 했다. 여기서, sccm은 0℃, 1기압의 조건에서 규격화한 1분간당의 체적 유량(㎤)이다.
처리 가스의 유통이 종료된 후, 챔버(3) 내를 감압해서 압력을 100Pa 이하로 하고, 스테이지(5)에 의해 시료(7)를 100℃로 가열했다(휘발 공정). 시료(7)의 가열을 30분간 행한 후에, 챔버(3) 내를 질소 가스로 치환해서 시료(7)를 인출하고, 시료(7)의 질량을 측정했다. 그리고, 이하의 식에 의해 시료(7)의 질량 감소율을 산출했다. 결과를 표 1에 나타낸다.
질량 감소율(%)=(〔금속 제거 처리 전의 시료(7)의 질량〕-〔금속 제거 처리 후의 시료(7)의 질량〕)/〔금속 제거 처리 전의 시료(7)의 질량〕
또한, Ir 분말 등의 분말의 평균 입자지름은 HORIBA, Ltd.제의 레이저 회절/산란식 입자지름 분포 측정 장치 Partica LA-960에 의해서 체적 기준으로 구했다.
Figure pct00001
〔실시예 1-2〕
에칭 가스를 IF7이라고 한 점 이외에는 실시예 1-1과 마찬가지로 해서 금속 제거 처리를 행하고, 질량 감소율을 산출했다. 결과를 표 1에 나타낸다.
〔실시예 1-3〕
반응 공정의 반응 온도를 0℃로 하고, 챔버(3)의 압력을 10-2MPa로 한 점 이 외에는 실시예 1-1과 마찬가지로 해서 금속 제거 처리를 행하고, 질량 감소율을 산출했다. 결과를 표 1에 나타낸다.
〔실시예 1-4〕
반응 공정의 반응 온도를 0℃로 한 점 이외에는 실시예 1-2와 마찬가지로 해서 금속 제거 처리를 행하고, 질량 감소율을 산출했다. 결과를 표 1에 나타낸다.
〔실시예 1-5〕
에칭 가스 및 유량을 BrF5/Ar=50sccm/50sccm으로 한 점 이외에는 실시예 1-1과 마찬가지로 해서 금속 제거 처리를 행하고, 질량 감소율을 산출했다. 결과를 표 1에 나타낸다.
〔실시예 1-6〕
에칭 가스 및 유량을 BrF5/He=50sccm/50sccm으로 한 점 이외에는 실시예 1-1과 마찬가지로 해서 금속 제거 처리를 행하고, 질량 감소율을 산출했다. 결과를 표 1에 나타낸다.
〔실시예 1-7〕
에칭 가스 및 유량을 BrF5/N2=50sccm/50sccm으로 한 점 이외에는 실시예 1-1과 마찬가지로 해서 금속 제거 처리를 행하고, 질량 감소율을 산출했다. 결과를 표 1에 나타낸다.
〔실시예 1-8〕
에칭 가스 및 유량을 BrF5/N2=30sccm/70sccm으로 한 점 이외에는 실시예 1-1과 마찬가지로 해서 금속 제거 처리를 행하고, 질량 감소율을 산출했다. 결과를 표 1에 나타낸다.
〔실시예 1-9〕
에칭 가스 및 유량을 IF7/Ar=50sccm/50sccm으로 한 점 이외에는 실시예 1-1과 마찬가지로 해서 금속 제거 처리를 행하고, 질량 감소율을 산출했다. 결과를 표 1에 나타낸다.
〔실시예 1-10〕
에칭 가스 및 유량을 IF7/He=50sccm/50sccm으로 한 점 이외에는 실시예 1-1과 마찬가지로 해서 금속 제거 처리를 행하고, 질량 감소율을 산출했다. 결과를 표 1에 나타낸다.
〔실시예 1-11〕
에칭 가스 및 유량을 IF7/N2=50sccm/50sccm으로 한 점 이외에는 실시예 1-1과 마찬가지로 해서 금속 제거 처리를 행하고, 질량 감소율을 산출했다. 결과를 표 1에 나타낸다.
〔실시예 1-12〕
에칭 가스 및 유량을 IF7/N2=30sccm/70sccm으로 한 점 이외에는 실시예 1-1과 마찬가지로 해서 금속 제거 처리를 행하고, 질량 감소율을 산출했다. 결과를 표 1에 나타낸다.
〔비교예 1-1〕
에칭 가스를 F2로 한 점 이외에는 실시예 1-1과 마찬가지로 해서 금속 제거 처리를 행하고, 질량 감소율을 산출했다. 결과를 표 1에 나타낸다.
〔비교예 1-2〕
휘발 공정을 실시하지 않고, 반응 공정의 종료 후에 챔버(3) 내를 질소 가스로 치환해서 시료(7)를 인출하고, 시료(7)의 질량을 측정한 점 이외에는 실시예 1-1과 마찬가지로 해서 금속 제거 처리를 행하고, 질량 감소율을 산출했다. 결과를 표 1에 나타낸다.
〔실시예 2-1〕, 〔실시예 2-2〕, 및 〔비교예 2-1〕
시료(7)로서 W분말(The Nilaco Corporation제, 평균 입자지름 3㎛, 순도 99.9%)을 사용하고, 표 1에 나타내는 조건에서 처리를 행했다. 결과를 표 1에 나타낸다.
〔실시예 3-1〕, 〔실시예 3-2〕, 및 〔비교예 3-1〕
시료(7)로서 Se분말(NACALAI TESQUE, INC.제, 평균 입자지름 10㎛, 순도 99.9%)을 사용하고, 표 1에 나타내는 조건에서 처리를 행했다. 결과를 표 1에 나타낸다.
〔실시예 4-1〕, 〔실시예 4-2〕, 및 〔비교예 4-1〕
시료(7)로서 Mo분말(A.L.M.T. Corp.제, 평균 입자지름 6㎛, 순도 99.9%)을 사용하고, 표 1에 나타내는 조건에서 처리를 행했다. 결과를 표 1에 나타낸다.
〔실시예 5-1〕, 〔실시예 5-2〕, 및 〔비교예 5-1〕
시료(7)로서 Rh분말(JAPAN PURE CHEMICAL CO., LTD.제, 평균 입자지름 30㎛, 순도 99.9 %)을 사용하고, 표 1에 나타내는 조건에서 처리를 행했다. 결과를 표 1에 나타낸다.
〔실시예 6-1〕, 〔실시예 6-2〕, 및 〔비교예 6-1〕
시료(7)로서 Pd분말(Aida chemical Industries Co., Ltd.제, 평균 입자지름 8㎛, 순도 99.9%)을 사용하고, 표 1에 나타내는 조건에서 처리를 행했다. 결과를 표 1에 나타낸다.
〔실시예 7-1〕, 〔실시예 7-2〕, 및 〔비교예 7-1〕
시료(7)로서 Re분말(New Metals and Chemicals Corporation, Ltd.제, 평균 입자지름 20㎛, 순도 99.9%)을 사용하고, 표 1에 나타내는 조건에서 처리를 행했다. 결과를 표 1에 나타낸다.
〔실시예 8-1〕, 〔실시예 8-2〕, 및 〔비교예 8-1〕
시료(7)로서 Pt분말(The Nilaco Corporation제, 평균 입자지름 5㎛, 순도 99.9%)을 사용하고, 표 1에 나타내는 조건에서 처리를 행했다. 결과를 표 1에 나타낸다.
〔실시예 9-1〕, 〔실시예 9-2〕, 및 〔비교예 9-1〕
시료(7)로서 Fe분말(The Nilaco Corporation제, 평균 입자지름 70㎛, 순도 99%)을 사용하고, 표 1에 나타내는 조건에서 처리를 행했다. 결과를 표 1에 나타낸다.
〔실시예 10-1〕, 〔실시예 10-2〕, 및 〔비교예 10-1〕
시료(7)로서 Co분말(Merck사제, 평균 입자지름 2㎛, 순도 99.8%)을 사용하고, 표 1에 나타내는 조건에서 처리를 행했다. 결과를 표 1에 나타낸다.
〔실시예 11-1〕, 〔실시예 11-2〕, 및 〔비교예 11-1〕
시료(7)로서 Ni분말(The Nilaco Corporation제, 평균 입자지름 50㎛, 순도 99.9%)을 사용하고, 표 1에 나타내는 조건에서 처리를 행했다. 결과를 표 1에 나타낸다.
〔비교예 12〕
에칭 가스로서 SF6, NF3, SiF4, CF4, CHF3, 또는 이것들에 각각 NH3을 혼합한 것을 사용한 점 이외에는 실시예 1-1과 마찬가지로 해서 금속 제거 처리를 행했다. 어느 것의 에칭 가스를 사용한 경우라도 질량의 감소는 보이지 않았다. 또한, 반응 공정의 온도 조건을 30℃로부터 100℃ 또는 0℃로 변경해서 처리를 행한 경우나, 휘발 공정의 온도 조건을 100℃로부터 50℃ 또는 350℃로 변경한 경우라도, Ir 분말의 질량의 감소는 보이지 않았다. 이들 결과는 시료(7)로서 Ir 분말을 사용한 경우뿐만 아니라, W, Se, Mo, Rh, Pd, Re, Pt, Fe, Co, Ni의 분말을 사용한 경우라도 모두 마찬가지였다.
〔참고예 1-1〕, 〔참고예 1-2〕, 〔참고예 1-3〕, 및 〔참고예 1-4〕
시료(7)로서 SiO2분말(Marutou CO., LTD.제, 평균 입자지름 50㎛, 순도 99.9%)을 사용하고, 표 1에 나타내는 조건에서 처리를 행했다. 결과를 표 1에 나타낸다.
〔참고예 2-1〕, 〔참고예 2-2〕, 〔참고예 2-3〕, 및 〔참고예 2-4〕
시료(7)로서 Si3N4분말(Ube Industries, Ltd.제, 평균 입자지름 50㎛, 순도 99.9%)을 사용하고, 표 1에 나타내는 조건에서 처리를 행했다. 결과를 표 1에 나타낸다.
실시예 1-1, 1-2, 1-3, 및 1-4로부터 알 수 있는 바와 같이, 반응 공정에 있어서 에칭 가스로서 BrF5 또는 IF7을 사용하고, 0℃ 또는 30℃에서 반응을 행하고, 휘발 공정에 있어서 진공 환경 하에서 100℃로 가열함으로써 Ir의 에칭이 가능했다.
한편, 비교예 1-1로부터 알 수 있는 바와 같이, 반응 공정에 있어서 에칭 가스로서 F2를 사용한 경우에는 Ir의 에칭은 진행하지 않았다. 또한, 비교예 1-2로부터 알 수 있는 바와 같이, 에칭 가스로서 BrF5를 사용해도 휘발 공정을 실시하지 않고 반응 공정만 실시한 경우에는 Ir을 에칭할 수 없어 시료(7)의 질량이 증가했다.
또한, 실시예 1-5에서 실시예 1-12까지의 결과로부터 알 수 있는 바와 같이, 반응 공정에 있어서 BrF5 또는 IF7에 불활성 가스를 혼합한 처리 가스를 사용한 경우라도, Ir의 에칭이 가능했다.
실시예 2-1, 2-2, 4-1, 4-2, 5-1, 5-2, 7-1, 7-2, 8-1, 8-2로부터 알 수 있는 바와 같이, 반응 공정에 있어서 에칭 가스로서 BrF5 또는 IF7을 사용해서 30℃에서 반응을 행하고, 휘발 공정에 있어서 진공 환경 하에서 100℃로 가열함으로써, W, Mo, Rh, Re, Pt의 에칭이 가능했다.
한편, 비교예 2-1, 4-1, 5-1, 7-1, 8-1로부터 알 수 있는 바와 같이, 반응 공정에 있어서 에칭 가스로서 F2를 사용한 경우에는 W, Mo, Rh, Re, Pt의 에칭은 진행하지 않았다.
실시예 3-1, 3-2로부터 알 수 있는 바와 같이, 반응 공정에 있어서 에칭 가스로서 BrF5 또는 IF7을 사용해서 30℃에서 반응을 행하고, 휘발 공정에 있어서 진공 환경 하에서 50℃로 가열함으로써 Se의 에칭이 가능했다.
한편, 비교예 3-1로부터 알 수 있는 바와 같이, 반응 공정에 있어서 에칭 가스로서 F2를 사용한 경우에는 Se의 에칭은 진행되지 않았다.
실시예 6-1, 6-2로부터 알 수 있는 바와 같이, 반응 공정에 있어서 에칭 가스로서 BrF5 또는 IF7을 사용해서 30℃에서 반응을 행하고, 휘발 공정에 있어서 진공 환경 하에서 350℃로 가열함으로써 Pd의 에칭이 가능했다.
한편, 비교예 6-1로부터 알 수 있는 바와 같이, 반응 공정에 있어서 에칭 가스로서 F2를 사용한 경우에는 Pd의 에칭은 진행되지 않았다.
실시예 9-1, 9-2, 10-1, 10-2, 11-1, 11-2로부터 알 수 있는 바와 같이, 반응 공정에 있어서 에칭 가스로서 BrF5 또는 IF7을 사용해서 100℃에서 반응을 행하고, 휘발 공정에 있어서 진공 환경 하에서 350℃로 가열함으로써 Fe, Co, Ni의 에칭이 가능했다.
한편, 비교예 9-1, 10-1, 11-1로부터 알 수 있는 바와 같이, 반응 공정에 있어서 에칭 가스로서 F2를 사용한 경우에는 Fe, Co, Ni의 에칭은 진행하지 않았다.
또한, 참고예 1-1, 1-2, 2-1, 2-2로부터 알 수 있는 바와 같이, 반응 공정에 있어서 에칭 가스로서 BrF5 또는 IF7을 사용해서 30℃에서 반응을 행한 경우에는 SiO2 및 Si3N4의 에칭은 진행하지 않았다.
또한, 참고예 1-3, 1-4, 2-3, 2-4로부터 알 수 있는 바와 같이, 반응 공정에 있어서 에칭 가스로서 BrF5 또는 IF7을 사용해서 100℃에서 반응을 행한 경우라도 SiO2 및 Si3N4의 에칭은 약간밖에 진행되지 않았다.
이것으로부터, 상기 각 실시예의 금속 제거 처리를 실시하면, SiO2나 Si3N4를 에칭하지 않고, Fe, Co, Ni, Se, Mo, Rh, Pd, W, Re, Ir, Pt를 선택적으로 에칭하는 것이 가능한 것을 알 수 있다.
〔실시예 12-1〕, 〔실시예 12-2〕, 및 〔비교예 13〕
도 1의 반응 장치(1)를 사용하여, 실시예 12-1, 실시예 12-2, 및 비교예 13의 시료(7)에 대하여 금속 제거 처리, 즉 에칭을 행했다. 실시예 12-1, 실시예 12-2, 및 비교예 13에 있어서 사용한 시료(7)에 대해서 도 2를 참조하면서 설명한다.
1변 2인치인 정사각형 형상의 규소 기판(21) 상에 막두께 1㎛의 텅스텐막(22)을 성막한 것(KST World Corp.제)을 준비하고, 그 텅스텐(22) 상에 치수 1인치×2인치의 직사각형 형상의 이산화규소 기판(23)을 그리스(DAIKIN INDUSTRIES, Ltd.제의 DEMNUM 그리스 L-200)를 사용해서 접착하고, 이것을 시료(7)라고 했다. 이산화규소 기판(23)은 도 2에 나타내는 바와 같이 텅스텐막(22)의 대략 절반의 부분을 덮도록 접착했다. 또한, 텅스텐막(22)이 제거 대상, 즉 에칭 대상이며, 이산화규소 기판(23)은 레지스트로서 사용하고 있다.
이 시료(7)를 사용하여 표 2에 나타낸 조건에서 에칭을 행했다. 또한, 표 2에서 나타낸 조건 이외에는 실시예 1-5와 마찬가지이다. 에칭이 종료되면 챔버를 개방해서 시료(7)를 인출하고, 인출한 시료(7)로부터 이산화규소 기판(23)을 분리하고, 접착면을 에탄올로 세정해서 그리스를 제거했다. 그리고, KEYENCE CORPORATION제의 원자간력 현미경 VN-8010을 사용하여, 이산화규소 기판(23)으로 덮여져 있어 에칭되어 있지 않는 텅스텐막(22)의 커버면(22a)과, 이산화규소 기판(23)으로 덮여져 있지 않아 에칭된 텅스텐막(22)의 에칭면(22b)의 단차의 크기를 측정했다. 측정된 단차의 크기(㎚)를 에칭 시간(min)으로 나눔으로써 텅스텐의 에칭 속도(㎚/min)를 산출했다. 결과를 표 2에 나타낸다.
또한, 원자간력 현미경에 의한 단차의 크기의 측정 조건은 이하와 같다.
측정 압력: 대기압(101.3kPa)
측정 온도: 28℃
측정 분위기: 대기 중
주사 범위: 폭 80.0㎛, 높이 20.0㎛, 각도 0°
Figure pct00002
실시예 12-1 및 실시예 12-2로부터, 제거 대상, 즉 에칭 대상이 막인 경우라도, 에칭은 문제없이 진행되는 것을 알 수 있다. 한편, 비교예 13으로부터, 에칭 가스로서 불소 가스를 사용한 경우에는 에칭이 거의 진행되지 않는 것을 알 수 있다.
1: 반응 장치 3: 챔버
5: 스테이지 7: 시료
11: 가스 도입구 13: 가스 배출구
15: 압력계 21: 규소 기판
22: 텅스텐막 23: 이산화규소 기판

Claims (9)

  1. 불소 함유 할로겐간 화합물을 함유하는 처리 가스와 금속 원소를 함유하는 금속 함유 재료를 접촉시켜서, 상기 불소 함유 할로겐간 화합물과 상기 금속 원소의 반응 생성물인 금속 불화물을 생성시키는 반응 공정과,
    불활성 가스 분위기 하 또는 진공 환경 하에서 상기 금속 불화물을 가열해서 휘발시키는 휘발 공정을 구비하고,
    상기 금속 원소가 철, 코발트, 니켈, 셀렌, 몰리브덴, 로듐, 팔라듐, 텅스텐, 레늄, 이리듐, 및 백금으로 이루어지는 군으로부터 선택되는 적어도 1종인 금속 제거 방법.
  2. 제 1 항에 있어서,
    상기 불소 함유 할로겐간 화합물이 일불화염소, 일불화브롬, 삼불화염소, 오불화염소, 오불화브롬, 및 칠불화요오드로 이루어지는 군으로부터 선택되는 적어도 1종인 금속 제거 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 처리 가스가 질소 가스, 헬륨, 네온, 아르곤, 크립톤, 및 크세논으로 이루어지는 군으로부터 선택되는 적어도 1종의 불활성 가스를 함유하는 금속 제거 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 반응 공정에 있어서의 상기 불소 함유 할로겐간 화합물과 상기 금속 원소의 반응 온도가 0℃ 이상 100℃ 이하인 금속 제거 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 휘발 공정에 있어서의 상기 금속 불화물의 가열 온도가 상기 반응 공정에 있어서의 상기 불소 함유 할로겐간 화합물과 상기 금속 원소의 반응 온도보다 고온인 금속 제거 방법.
  6. 제 5 항에 있어서,
    상기 휘발 공정에 있어서의 상기 금속 불화물의 가열 온도가 50℃ 이상 400℃ 이하인 금속 제거 방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 반응 공정에 있어서 규소산화물 및 규소질화물 중 적어도 한쪽을 함유하는 규소 함유 재료와 상기 금속 함유 재료에 상기 처리 가스를 접촉시키는 금속 제거 방법.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 기재된 금속 제거 방법을 이용하는 드라이 에칭 방법.
  9. 철, 코발트, 니켈, 셀렌, 몰리브덴, 로듐, 팔라듐, 텅스텐, 레늄, 이리듐, 및 백금으로 이루어지는 군으로부터 선택되는 적어도 1종의 금속 원소를 함유하는 금속 함유층을 갖는 반도체 기판으로부터, 제 8 항에 기재된 드라이 에칭 방법에 의해 상기 금속 함유층의 적어도 일부분을 제거하는 드라이 에칭 공정을 구비하는 반도체 소자의 제조 방법.

KR1020217033503A 2019-05-15 2020-04-17 금속 제거 방법, 드라이 에칭 방법, 및 반도체 소자의 제조 방법 KR20210139395A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2019-092401 2019-05-15
JP2019092401 2019-05-15
PCT/JP2020/016929 WO2020230522A1 (ja) 2019-05-15 2020-04-17 金属除去方法、ドライエッチング方法、及び半導体素子の製造方法

Publications (1)

Publication Number Publication Date
KR20210139395A true KR20210139395A (ko) 2021-11-22

Family

ID=73288954

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217033503A KR20210139395A (ko) 2019-05-15 2020-04-17 금속 제거 방법, 드라이 에칭 방법, 및 반도체 소자의 제조 방법

Country Status (9)

Country Link
US (1) US20220325418A1 (ko)
EP (1) EP3971322A4 (ko)
JP (1) JP7396355B2 (ko)
KR (1) KR20210139395A (ko)
CN (1) CN113728126A (ko)
IL (1) IL287669A (ko)
SG (1) SG11202111745YA (ko)
TW (1) TWI793417B (ko)
WO (1) WO2020230522A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220050175A (ko) * 2019-11-19 2022-04-22 쇼와 덴코 가부시키가이샤 부착물 제거 방법 및 성막 방법
US11955430B2 (en) * 2021-03-31 2024-04-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing semiconductor device and semiconductor devices
CN117461117A (zh) * 2021-06-09 2024-01-26 株式会社力森诺科 干式蚀刻方法、半导体元件的制造方法以及清洁方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100228487B1 (ko) 1997-06-26 1999-11-01 윤종용 페이저기능 내장 셋탑박스 및 그 제어방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2720966B2 (ja) * 1987-07-13 1998-03-04 セントラル硝子株式会社 薄膜を付着した部品の再生利用方法
GB2322235B (en) * 1995-10-19 2000-09-27 Massachusetts Inst Technology Metals removal process
JP2004228487A (ja) * 2003-01-27 2004-08-12 Matsushita Electric Ind Co Ltd ドライエッチング方法
US20060016783A1 (en) * 2004-07-22 2006-01-26 Dingjun Wu Process for titanium nitride removal
SG171606A1 (en) * 2006-04-26 2011-06-29 Advanced Tech Materials Cleaning of semiconductor processing systems
US9972504B2 (en) * 2015-08-07 2018-05-15 Lam Research Corporation Atomic layer etching of tungsten for enhanced tungsten deposition fill
US10096487B2 (en) * 2015-08-19 2018-10-09 Lam Research Corporation Atomic layer etching of tungsten and other metals
JP6777851B2 (ja) * 2015-09-15 2020-10-28 セントラル硝子株式会社 ドライエッチング方法、半導体素子の製造方法及びチャンバークリーニング方法
US10648087B2 (en) * 2015-11-10 2020-05-12 L'Air Liquide, SociétéAnonyme pour l'Exploitation et l'Etude des Procédés Georges Claude Etching reactants and plasma-free etching processes using the same
CN110050331B (zh) * 2016-12-09 2023-07-25 Asm Ip 控股有限公司 热原子层蚀刻工艺
JP7053991B2 (ja) * 2017-03-28 2022-04-13 セントラル硝子株式会社 ドライエッチング方法、半導体素子の製造方法及びチャンバークリーニング方法
JP6772117B2 (ja) * 2017-08-23 2020-10-21 株式会社日立ハイテク エッチング方法およびエッチング装置
US11715643B2 (en) * 2019-07-18 2023-08-01 Tokyo Electron Limited Gas phase etch with controllable etch selectivity of metals

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100228487B1 (ko) 1997-06-26 1999-11-01 윤종용 페이저기능 내장 셋탑박스 및 그 제어방법

Also Published As

Publication number Publication date
IL287669A (en) 2021-12-01
EP3971322A1 (en) 2022-03-23
JPWO2020230522A1 (ko) 2020-11-19
SG11202111745YA (en) 2021-11-29
WO2020230522A1 (ja) 2020-11-19
TWI793417B (zh) 2023-02-21
US20220325418A1 (en) 2022-10-13
JP7396355B2 (ja) 2023-12-12
CN113728126A (zh) 2021-11-30
EP3971322A4 (en) 2022-07-27
TW202105500A (zh) 2021-02-01

Similar Documents

Publication Publication Date Title
JP7053991B2 (ja) ドライエッチング方法、半導体素子の製造方法及びチャンバークリーニング方法
KR20210139395A (ko) 금속 제거 방법, 드라이 에칭 방법, 및 반도체 소자의 제조 방법
US4498953A (en) Etching techniques
EP1788120A1 (en) Removal of titanium nitride with xenon difluoride
TWI612573B (zh) 乾蝕刻方法、半導體元件之製造方法以及腔室清潔方法
TWI475611B (zh) 選擇性蝕刻及二氟化氙的形成
WO2007094087A1 (ja) ドライエッチング方法、微細構造形成方法、モールド及びその製造方法
CN111742392A (zh) 抑制了氧化铝的损伤的组合物及使用了其的半导体基板的制造方法
JP7445150B2 (ja) ドライエッチング方法及び半導体デバイスの製造方法
JP3894747B2 (ja) 非クロロフルオロカーボンであるフッ素化学物質を用いて異方性プラズマエッチングを行う方法
EP4113582A1 (en) Dry etching method, production method for semiconductor element, and cleaning method
JP2004266077A (ja) Ｃｖｄチャンバーのクリーニング方法およびそれに用いるクリーニングガス
WO2021241143A1 (ja) ドライエッチング方法、半導体素子の製造方法、及びクリーニング方法
EP4099365A1 (en) Etching method
TW202407760A (zh) 蝕刻方法
KR20240018464A (ko) 드라이 에칭 방법, 반도체 소자의 제조 방법, 및 클리닝 방법
CN115699266A (zh) 等离子体蚀刻方法和半导体元件的制造方法
JPH04349625A (ja) エッチング方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X601 Decision of rejection after re-examination