KR20150109459A - 필름 프레임 웨이퍼 어플리케이션들을 위한 에칭 챔버 쉴드 링을 사용한 레이저 및 플라즈마 에칭 웨이퍼 다이싱 - Google Patents

필름 프레임 웨이퍼 어플리케이션들을 위한 에칭 챔버 쉴드 링을 사용한 레이저 및 플라즈마 에칭 웨이퍼 다이싱 Download PDF

Info

Publication number
KR20150109459A
KR20150109459A KR1020157022732A KR20157022732A KR20150109459A KR 20150109459 A KR20150109459 A KR 20150109459A KR 1020157022732 A KR1020157022732 A KR 1020157022732A KR 20157022732 A KR20157022732 A KR 20157022732A KR 20150109459 A KR20150109459 A KR 20150109459A
Authority
KR
South Korea
Prior art keywords
semiconductor wafer
integrated circuits
dicing
film frame
wafer
Prior art date
Application number
KR1020157022732A
Other languages
English (en)
Other versions
KR102199301B1 (ko
Inventor
웨이-셩 레이
사라브지트 싱흐
지브코 디네브
아파르나 아이어
브래드 이튼
아제이 쿠마르
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20150109459A publication Critical patent/KR20150109459A/ko
Application granted granted Critical
Publication of KR102199301B1 publication Critical patent/KR102199301B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • B23K26/364—Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
    • B23K26/367—
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • B23K26/402—Removing material taking account of the properties of the material involved involving non-metallic material, e.g. isolators
    • B23K26/409—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/16—Composite materials, e.g. fibre reinforced
    • B23K2103/166—Multilayered materials
    • B23K2103/172—Multilayered materials wherein at least one of the layers is non-metallic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Plasma & Fusion (AREA)
  • Optics & Photonics (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

레이저 및 플라즈마 에칭 웨이퍼 다이싱이 개시되며, 여기서, 마스크가 형성되어, 웨이퍼 상에 형성된 IC들을 커버할뿐만 아니라, 임의의 범프들이 IC들에 대한 인터페이스를 제공한다. 반도체 웨이퍼는 접착 필름에 의해 필름 프레임에 커플링된다. 갭들을 갖는 패터닝된 마스크를 제공하기 위해, 마스크는 레이저 스크라이빙에 의해 패터닝된다. 레이저 스크라이빙은, IC들이 형성된 얇은 필름 층들 아래의, 반도체 웨이퍼의 영역들을 노출시킨다. 웨이퍼 엣지 너머에 안착되어서(sit) 프레임을 커버하도록 구성된 챔버 쉴드 링을 이용하여, 용인 가능한 낮은 온도로 필름 프레임이 유지되는 동안, 반도체 웨이퍼는 패터닝된 마스크의 갭들을 통해 플라즈마 에칭된다. 쉴드 링은, 예를 들어, 프레임 상의 웨이퍼의 이송을 용이하게 하기 위해, 리프터 핀들 상에서 상승 및 하강될 수 있다.

Description

필름 프레임 웨이퍼 어플리케이션들을 위한 에칭 챔버 쉴드 링을 사용한 레이저 및 플라즈마 에칭 웨이퍼 다이싱{LASER AND PLASMA ETCH WAFER DICING WITH ETCH CHAMBER SHIELD RING FOR FILM FRAME WAFER APPLICATIONS}
[0001] 본 출원은, 2013년 1월 25일에 출원된, 미국 가 특허 출원 제 61/757,031 호의 정규 출원이고, 상기 출원의 우선권을 주장하며, 모든 목적들을 위해 상기 출원의 전체 내용은 인용에 의해 포함된다.
[0002] 본 발명의 실시예들은 반도체 프로세싱 분야에 관한 것이고 그리고, 특히, 반도체 웨이퍼들을 다이싱(dicing)하는 방법들에 관한 것이며, 각각의 웨이퍼는 복수의 집적 회로들을 상부에 갖는다.
[0003] 반도체 웨이퍼 프로세싱에서, 집적 회로들은 실리콘 또는 다른 반도체 재료로 이루어진 웨이퍼(또한 기판이라고 지칭됨) 상에 형성된다. 일반적으로, 반도체성, 전도성 또는 절연성의 다양한 재료들의 층들이 집적 회로들을 형성하기 위해 사용된다. 이러한 재료들은, 집적 회로들을 형성하기 위해 다양한 주지의(well-known) 프로세스들을 사용하여 증착되고 에칭된다. 다이스(dice)로서 알려져있는, 집적 회로들을 포함하는 많은 수의 개별적인 영역들을 형성하기 위해, 각각의 웨이퍼가 프로세싱된다.
[0004] 집적 회로 형성 프로세스 이후에, 웨이퍼는, 패키징을 위해 또는 더 큰 회로들 내에서의 패키징되지 않은(unpackaged) 형태의 사용을 위해 개별적인 다이(die)를 서로로부터 분리하도록 "다이싱된다(diced)". 웨이퍼 다이싱을 위해 사용되는 2개의 주요 기술들은 스크라이빙(scribing) 및 쏘잉(sawing)이다. 스크라이빙의 경우, 다이아몬드 선단형 스크라이브(diamond tipped scribe)가, 미리-형성된 스크라이브 라인들을 따라 웨이퍼 표면을 가로질러서 이동된다. 이러한 스크라이브 라인들은 다이스 사이의 공간들을 따라서 연장한다. 이러한 공간들은 일반적으로 "스트리트들(streets)"로서 지칭된다. 다이아몬드 스크라이브는 스트리트들을 따라서 웨이퍼 표면 내에 얕은 스크래치들(scratches)을 형성한다. 예컨대, 롤러를 사용하여 압력을 가할 때, 웨이퍼는 스크라이브 라인들을 따라서 분리된다. 웨이퍼 내의 파괴(breaks)는 웨이퍼 기판의 결정 격자 구조를 따른다. 스크라이빙은 두께가 약 10 mils(수천분의 1인치)(thousandths of an inch) 또는 그 미만인 웨이퍼들에 대해서 사용될 수 있다. 더 두꺼운 웨이퍼들에 대해서는, 쏘잉이 다이싱을 위한 현재의 바람직한 방법이다.
[0005] 쏘잉의 경우, 높은 분당 회전수들로 회전하는 다이아몬드 선단형 톱(saw)이 웨이퍼 표면과 접촉하고 그리고 스트리트들을 따라서 웨이퍼를 쏘잉한다. 웨이퍼는 필름 프레임에 걸쳐서 연신된(stretched) 접착 필름(adhesive film)과 같은 지지 부재 상에 장착되며, 그리고 톱은 수직 및 수평 스트리트들 모두에 대해서 반복적으로 적용된다. 스크라이빙 또는 쏘잉에 대한 하나의 문제는, 다이스의 절단된 엣지들을 따라서 칩들(chips) 및 가우지들(gouges)이 형성될 수 있다는 것이다. 또한, 균열들(cracks)이 형성될 수 있고, 다이스의 엣지들로부터 기판 내로 전파(propagate)될 수 있고 그리고 집적 회로를 불능이 되게 할 수 있다. 칩핑(chipping) 및 균열은 특히 스크라이빙에 대해 문제가 되는데, 왜냐하면 정사각형 또는 직사각형 다이의 단지 하나의 측(side) 만이 결정 구조의 방향으로 스크라이빙될 수 있기 때문이다. 결과적으로, 다이의 다른 측의 클리빙(cleaving)은 들쭉날쭉한(jagged) 분리 라인을 초래한다. 칩핑 및 균열 때문에, 집적 회로들에 대한 손상을 방지하기 위해서는 웨이퍼 상의 다이스 사이에 부가적인 간격이 요구되고, 예를 들어, 칩들 및 균열들은 실제 집적 회로들로부터 거리를 두고 유지된다. 간격 요건들의 결과로서, 표준 크기의 웨이퍼 상에 그렇게 많은 다이스가 형성될 수 없으며 그리고, 간격 요건들이 아니라면 회로망(circuitry)을 위해 사용될 수 있는 웨이퍼 부지(real estate)가 낭비된다. 톱의 사용은 반도체 웨이퍼 상의 부지의 낭비를 악화시킨다. 톱의 블레이드(blade)는 두께가 대략 15 미크론이다. 따라서, 톱에 의해 만들어진 컷팅 주위의 균열 및 다른 손상이 집적 회로들을 손상시키지 않도록 보장하기 위해, 각각의 다이스의 회로망이 대개 300 내지 500 미크론 만큼 분리되어야 한다. 또한, 컷팅 후에, 쏘잉 프로세스로부터 초래된 입자들 및 다른 오염물질들을 제거하기 위해, 각각의 다이는 충분한(substantial) 세정을 필요로 한다.
[0006] 플라즈마 다이싱이 또한 사용되어 왔지만, 또한 한계들을 가질 수 있다. 예를 들어, 플라즈마 다이싱의 실시를 방해하는 하나의 한계는 비용일 수 있다. 레지스트를 패터닝하기 위한 표준 리소그래피 동작은 실시 비용을 터무니없이 높일 수 있다. 플라즈마 다이싱의 실시를 방해하는 것이 가능한 다른 한계는, 스트리트들을 따라서 다이싱함에 있어서 일반적으로 만나게 되는(encountered) 금속들(예를 들어, 구리)의 플라즈마 프로세싱이 생산 문제들 또는 처리량(throughput) 한계들을 생성할 수 있다는 것이다.
[0007] 복수의 집적 회로들(IC들)을 포함하는 반도체 웨이퍼 또는 기판을 다이싱하기 위한 방법들, 장치들, 및 시스템들이 본원에서 설명된다.
[0008] 일 실시예에서, 복수의 집적 회로들을 포함하는 반도체 웨이퍼를 다이싱하는 방법은, 반도체 웨이퍼를 필름 프레임에 커플링시키는 단계 및 반도체 웨이퍼 위에 마스크를 형성하는 단계를 수반한다. 마스크는 집적 회로들을 커버하고 보호한다. 방법은, 집적 회로들 사이의 반도체 웨이퍼의 영역들을 노출시키는 갭들을 갖는 패터닝된 마스크를 제공하기 위해, 레이저 스크라이빙 프로세스로 마스크를 패터닝하는 단계를 수반한다. 방법은 필름 프레임에 커플링된 반도체 웨이퍼를 플라즈마 에칭 챔버로 이송하는 단계, 및 반도체 웨이퍼의 어떠한 부분도 챔버 쉴드 링으로 커버하지 않으면서 필름 프레임을 챔버 쉴드 링으로 커버하는 단계를 수반한다. 방법은, 반도체 웨이퍼가 필름 프레임에 커플링되어 있는 동안, 싱귤레이팅된 집적 회로들을 형성하기 위해, 패터닝된 마스크의 갭들을 통해 반도체 웨이퍼를 플라즈마 에칭하는 단계를 추가로 수반한다.
[0009] 일 실시예에 따르면, 복수의 집적 회로들(IC들)을 포함하는 기판을 다이싱하는 방법은 기판을 필름 프레임에 커플링하는 단계 및 IC들을 커버하고 보호하는 마스크를 기판 위에 형성하는 단계를 수반한다. 방법은 IC들 사이의 기판의 영역들을 노출시키는 갭들을 갖는 패터닝된 마스크를 제공하기 위해, 레이저 스크라이빙 프로세스로 마스크를 패터닝하는 단계를 수반한다. 방법은, IC들을 싱귤레이팅하기 위해, 패터닝된 마스크의 갭들 내의 기판의 전체 두께를 레이저 스크라이빙 프로세스로 삭마하는(ablating) 단계를 수반한다. 방법은 필름 프레임에 커플링된 기판을 플라즈마 에칭 챔버로 이송하는 단계, 및 기판의 어떠한 부분도 챔버 쉴드 링으로 커버하지 않으면서 필름 프레임을 챔버 쉴드 링으로 커버하는 단계를 수반한다. 방법은, 레이저 스크라이빙 프로세스에 의해, 노출된 기판 표면들을 플라즈마 에칭하는 단계를 추가로 수반한다.
[0010] 일 실시예에서, 복수의 집적 회로들을 포함하는 반도체 웨이퍼를 다이싱하는 방법은, 반도체 웨이퍼를 필름 프레임에 커플링시키는 단계 및 반도체 웨이퍼 위에 마스크를 형성하는 단계를 수반한다. 마스크는 집적 회로들을 커버하고 보호한다. 방법은 반도체 웨이퍼를 플라즈마 챔버의 온도 제어된 척 표면 위에 배치하는 단계 및 필름 프레임을 온도 제어된 척 표면 주위에 배치된 온도 제어된 환형 링의 정상부 표면 위에 배치하는 단계를 수반한다. 방법은 반도체 웨이퍼의 어떠한 부분도 챔버 쉴드 링으로 커버하지 않으면서 필름 프레임을 챔버 쉴드 링으로 커버하는 단계를 수반한다. 방법은 반도체 웨이퍼가 필름 프레임에 커플링되어 있는 동안 반도체 웨이퍼를 플라즈마 에칭하는 단계를 추가로 수반한다.
[0011] 일 실시예에서, 복수의 집적 회로들(IC들)을 포함하는 반도체 웨이퍼를 다이싱하기 위한 시스템은, IC들 사이의 반도체 웨이퍼의 영역들을 노출시키는 트렌치를 형성하기 위해, 반도체 웨이퍼 위에 배치된 마스크를 패터닝하기 위한 레이저 스크라이브 모듈을 포함한다. 시스템은 또한, 싱귤레이팅된 IC들을 형성하기 위해, 패터닝된 마스크의 갭들을 통해 반도체 웨이퍼를 플라즈마 에칭하도록, 레이저 스크라이브 모듈에 커플링된 플라즈마 에칭 챔버를 포함한다. 플라즈마 에칭 챔버는, 에칭 프로세스 동안, 반도체 웨이퍼가 필름 프레임에 커플링되어 있는 동안 반도체 웨이퍼를 지지하기 위한 온도 제어된 척, 및 반도체 웨이퍼의 어떠한 부분도 커버하지 않으면서 필름 프레임을 커버하도록 구성된 챔버 쉴드 링을 포함한다.
[0012] 본 발명의 실시예들은, 첨부된 도면들의 도들에서 예로써 예시되며 제한하는 것은 아니다.
[0013] 도 1은 본 발명의 일 실시예에 따른, 복수의 집적 회로들을 포함하는 반도체 웨이퍼를 다이싱하는 방법에서의 동작들을 나타내는 흐름도이다.
[0014] 도 2a는 본 발명의 실시예들에 따른, 도 1의 동작(101)에 상응하는, 반도체 웨이퍼를 다이싱하는 방법의 수행 동안의 복수의 집적 회로들을 포함하는 반도체 웨이퍼의 단면도를 예시한다.
[0015] 도 2b는 본 발명의 실시예들에 따른, 도 1의 동작(104)에 상응하는, 반도체 웨이퍼를 다이싱하는 방법의 수행 동안의 복수의 집적 회로들을 포함하는 반도체 웨이퍼의 단면도를 예시한다.
[0016] 도 2c는 본 발명의 실시예들에 따른, 도 1의 동작(106)에 상응하는, 반도체 웨이퍼를 다이싱하는 방법의 수행 동안의 복수의 집적 회로들을 포함하는 반도체 웨이퍼의 단면도를 예시한다.
[0017] 도 3은 본 발명의 실시예들에 따른, 반도체 웨이퍼 또는 기판의 스트리트 영역에 존재할 수 있는 재료들의 스택(stack)의 단면도를 예시한다.
[0018] 도 4a, 4b, 4c, 4d 및 4e는 본 발명의 실시예들에 따른, 반도체 웨이퍼를 다이싱하는 방법에서의 다양한 동작들의 단면도들을 예시한다.
[0019] 도 5는 본 발명의 실시예들에 따른, 웨이퍼들 또는 기판들의 레이저 및 플라즈마 다이싱을 위한 툴 레이아웃(tool layout)의 블록도를 도시한다.
[0020] 도 6은 일 실시예에 따른, 챔버 쉴드 링을 포함하는 에칭 챔버의 개략도를 예시한다.
[0021] 반도체 웨이퍼들을 다이싱하는 방법들이 설명되며, 각각의 웨이퍼는 그 위에 복수의 집적 회로들을 갖는다. 이하의 설명에서, 본 발명의 실시예들의 완전한 이해를 제공하기 위해, 온도 제어 하드웨어 및 기술들을 이용한, 레이저 및 플라즈마 에칭 웨이퍼 다이싱 접근법들과 같은 많은 구체적인 상세사항들이 기술된다. 본 발명의 실시예들이 이러한 구체적인 상세사항들이 없이도 실행될 수 있다는 것이 당업자에게 명백할 것이다. 다른 경우들에서, 본 발명의 실시예들을 불필요하게 모호하게 하지 않도록, 집적 회로 제조와 같은, 주지의 양상들에 대해서는 상세하게 설명하지 않는다. 또한, 도면들에 도시된 다양한 실시예들은 예시적인 표현들이고 반드시 실척으로 도시된 것은 아님이 이해되어야 한다.
[0022] 초기(initial) 레이저 스크라이브 및 후속 플라즈마 에칭을 포함하는 하이브리드 웨이퍼 또는 기판 다이싱 프로세스가 다이 싱귤레이션을 위해 실시될 수 있다. 레이저 스크라이브 프로세스를 사용하여, 마스크 층, 유기 및 무기 유전체 층들, 및 디바이스 층들을 깨끗하게(cleanly) 제거할 수 있다. 이후, 웨이퍼 또는 기판 반도체의 노출 시에, 또는 반도체 기판의 전체 두께를 관통하는 삭마(ablating) 이후에, 레이저 스크라이브 프로세스가 종료될 수 있다. 이후, 다이싱 프로세스의 플라즈마 에칭 부분은, 칩들/다이스를 싱귤레이팅하기 위해, 벌크 단결정 실리콘을 관통하는 것과 같이, 반도체 기판의 남아있는 벌크 두께를 관통하여 에칭하는 데에 채용되거나, 또는 다이 강도를 개선하기 위해 레이저 삭마에 의해 손상된 반도체를 제거하는 데에 채용될 수 있다.
[0023] 하이브리드 웨이퍼 또는 기판 다이싱 프로세스에서, 다이싱될 웨이퍼는 일반적으로, 접착 필름(예를 들어, UV-제거(release) 다이싱 테이프)에 의해 테이프 필름 프레임 상에 장착된다. 테이프 필름 프레임은 종래의 픽-앤-플레이스(pick-and-place) 장비에 순응적인(amenable) 유형일 수 있고, 또한, 하이브리드 다이싱 프로세스 동안 플라즈마 에칭 챔버 내부에서의 로봇식 핸들링 및 클램핑에 순응적인 유형일 수 있다. 전형적으로, 필름 프레임은 스테인리스 스틸과 같은 금속으로 만들어지는데, 이는, 고리(annulas)를 형성하기 위해 스탬핑되었다.
[0024] 일 실시예에서, 프레임 상에 장착된 반도체 웨이퍼는, 기판의 플라즈마 에칭 동안 테이프 필름 프레임을 커버하도록 치수가 정해진 유전체 쉴드 링을 포함하는 플라즈마 에칭 챔버에서 에칭된다. 그러한 플라즈마 에칭 동안, 프레임은, 쉴드 링에 의해 커버될 때, 고밀도 에칭 플라즈마에 의한 가열을 덜 겪는 것으로 밝혀졌다. 프레임과 기판의 열 팽창 계수들이 상당히 다를 수 있기 때문에, 프레임을 더 낮은 온도로 유지하는 것은, 에칭 프로세스 동안 기판에서의 응력을 유리하게 감소시킨다. 또한, 기판 반도체가 상대적으로 두꺼운 경우(예를 들어, 100㎛ 초과), 필름 프레임의 플라즈마 가열이 프레임 온도를 130℃까지, 또는 그 초과로 상승시킨다는 것이 밝혀졌다. 그러한 고온들에서, 테이프 필름(예를 들어, 폴리머(polymeric) 재료들 및 유기 접착제들)이 증발되어 접착 실패들(adhesive failures)을 야기한다. 이러한 고온들은 또한, 대부분의 마스크 재료들이 교차 결합(crosslink)하도록 야기하거나, 또는 그렇지 않으면 분해되고 증발되도록 야기하여, 웨이퍼 상에 배치된 에칭된 피쳐들 및 디바이스 구조들 내로 오염물들이 재증착되기 쉽도록 한다. 그러나 쉴드 링이 존재할 때, 프레임의 최대 온도는, 심지어 두꺼운 웨이퍼와 관련된 긴 플라즈마 에칭 시간들 동안에도, 100℃를 초과하지 않는 것으로 밝혀졌고, 그러한 온도는 안전하게, 많은 마스크 재료들, 및 기판을 프레임에 장착하기 위해 채용된 테이프 필름들의 임계 온도 미만이다.
[0025] 일 실시예에서, 챔버 쉴드 링은, 프레임을 완전히 커버하기 위해, 테이프 필름 프레임의 내측 직경(I.D.)보다 더 작지만 기판의 외측 직경(O.D.)보다는 더 큰, 내측 직경을 갖는 환형이 되도록 치수가 정해진다. 쉴드 링 I.D.는, 심지어 에칭 챔버 내에서 그리고/또는 프레임 중앙에 대해서 살짝 오정렬되었을 때에도, 웨이퍼의 어떠한 부분과도 접촉하는 것을 피하고 그리고/또는 에칭의 어떠한 부분도 마스킹하는 것을 피하기 위해, 기판 O.D.보다 유리하게 더 크다.
[0026] 일 실시예에서, 플라즈마 에칭 챔버는 챔버 쉴드 링을 포함하도록 구성된다. 챔버 쉴드 링은, 에칭 프로세스 동안 웨이퍼 및 프레임이 상부에 배치되는 척에 이동 가능하게 부착될(affixed) 수 있다. 일 실시예에서, 챔버 쉴드 링은, 로봇식 재료 이송 동안 웨이퍼-온-프레임의 통과를 허용하고, 쉴드 링과 프레임 사이에 플라즈마가 유지되지 않도록 프로세싱 동안 쉴드 링이 프레임에 충분히 가깝게 배치될 수 있게 하기 위해, 쉴드 링을 상승 및 하강시키는 복수의 리프터 핀들 상에 배치된다.
[0027] 일 실시예에서, 상기 접근법에 대한 적합한 웨이퍼 두께는 25 미크론(㎛) 내지 800㎛ 중 임의의 두께이거나 더 두껍다. IC 메모리 칩들에 대해, 메모리 용량이 증가함에 따라, 멀티칩 기능들 및 지속적인 패키징 소형화는 극도로 얇은(ultra thin) 웨이퍼 다이싱을 요구할 수 있다. 논리 디바이스 칩들/프로세서들에 대해, 주요한 난제들(challenges)은 IC 성능 증가들 및, 저 k 재료들 및 다른 재료들의 채택에 있다. 충분한 칩 무결성(integrity)을 보장하기 위해, 이러한 어플리케이션들에 대해 대략 100 미크론 내지 760 미크론 범위의 웨이퍼 두께들이 사용된다. 프로세서 칩 설계자들/제작자들은 웨이퍼 스트리트들 내에 정렬 패턴들(alignment patterns) 뿐 아니라 테스트 엘리먼트 그룹들(TEGs 또는 테스트 패턴들)을 배치할 수 있다. 그러므로, 인접한 칩들을 분리시키고 오직 테스트 패턴들만 제거하기 위해서, 적어도, 웨이퍼의 상부 표면에서, 대략적으로 50 미크론 내지 100 미크론 범위의 커프 폭(kerf width)이 요구될 수 있다. 주요 주안점(major focus)은, 박리가 없고(delamination-free) 효율적인 다이싱 프로세스들을 달성하는 것이다.
[0028] 본원에서 설명되는 실시예들은, 대략적으로 100 미크론 내지 500 미크론 범위의 두께, 더 특정하게는, 대략적으로 100 미크론 내지 600 미크론 범위의 두께, 및 웨이퍼 전방 표면 상에서 측정되는, 대략적으로 50 미크론 내지 200 미크론 범위, 더 특정하게는, 대략적으로 50 미크론 내지 100 미크론 범위의 허용가능한 다이싱 커프 폭(예를 들어, 레이저/톱 하이브리드 프로세스에서, 웨이퍼의 후방측으로부터 측정되는 상응하는 전형적인 커프 폭은 대략적으로 30-50 미크론임)을 가지는, IC 웨이퍼들, 특히, 프로세서 칩들을 갖는 IC 웨이퍼들의 다이싱 어플리케이션들을 처리할 수 있다. 하나 또는 그 초과의 실시예들은, 상기 설명한 바와 같이 웨이퍼들을 다이싱하기 위한, 하이브리드 레이저 스크라이빙 플러스 플라즈마 에칭 접근법에 관한 것이다.
[0029] 도 1은 본 발명의 일 실시예에 따른, 복수의 집적 회로들을 포함하는 반도체 웨이퍼를 다이싱하는 방법(100)에서의 동작들을 예시한다. 도 2a-2c가, 방법(100)의 수행 동안의, 복수의 집적 회로들을 포함하는 반도체 웨이퍼의 단면도들을 예시하는 반면, 도 4a-4e는 방법(100)이 수행될 때, 플라즈마 에칭 동안의, 테이프 필름 프레임에 대한 반도체 웨이퍼의 부착 및 분리(detachment) 및 프레임의 커버링의 단면도들을 예시한다.
[0030] 방법(100)의 동작(101), 및 상응하는 도 2a를 참조하면, 반도체 웨이퍼 또는 기판(204) 위에 마스크(202)가 형성된다. 웨이퍼 또는 기판(204)은, 캐리어 필름의 적어도 하나의 측 상에 배치된 접착제를 갖는 접착 필름(214) 위에 배치된다. 도 4a-4e와 관련하여 더 상세하게 설명되는 바와 같이, 접착 필름(214)은 필름 프레임(도 2a-2c에 도시되지 않음) 상에 추가로 배치된다. 도 4a에 도시된 바와 같이, 마스크(202)에 대해 설명되는 재료들 중 임의의 재료일 수 있는 마스크(410)가, 예를 들어, 레지스트 또는 다른 재료를 스핀 코팅하는 것에 의해, 반도체 웨이퍼(400)의 활성 측(402) 상에 배치된다. 도 4a에서 비-컨포멀(non-conformal)한, 평탄화된(planarized) 마스크(예를 들어, 범프 위의 마스크(410)의 두께가 밸리(valley)에서의 마스크(410)의 두께 미만임)로서 도시되었지만, 대안적인 실시예에서, 마스크(410)는 컨포멀한 마스크이다. 컨포멀한 마스크 실시예들은 유리하게, 플라즈마 에칭 다이싱 동작의 지속 기간을 견디기에 충분한, 지형(topography)(예를 들어, 20㎛ 범프들) 위의 마스크(410)의 두께를 보장한다. 컨포멀한 마스크의 형성은, 예를 들어, CVD에 의한 것일 수 있거나, 또는 당업계에 공지된 임의의 다른 프로세스에 의한 것일 수 있다.
[0031] 반도체 웨이퍼(400)의 재료 특성들의 두께에 따라, 마스크(410)는 웨이퍼(400)를 필름 프레임에 부착하기 전에 또는 그 이후에 적용될 수 있다. 도 1a 및 도 4a에 예시된 예시적인 실시예에서, 마스크는 반도체 웨이퍼(400)를 필름 프레임에 부착하기 전에 적용된다. 그러한 특정 실시예들에서, 웨이퍼(400)는 50㎛ 초과의 두께를 갖고, 매우 유리한 실시예들에서는 100 내지 150㎛이다. 대안적인 실시예들에서, 마스크(410)는 반도체 웨이퍼(400)를 필름 프레임에 부착한 이후에 적용된다. 그러한 특정 실시예들에서, 웨이퍼(400)는 500㎛ 미만의 두께를 갖는다.
[0032] 도 2a에 도시된 바와 같이, 마스크(202)는 반도체 웨이퍼(204)의 표면 상에 형성되는 집적 회로들(206)(IC들)을 커버하고 보호하며, 또한, 반도체 웨이퍼(204)의 표면으로부터 10-20㎛ 위로 튀어나오거나 돌출하는 범프들을 보호한다. 마스크(202)는 또한, 집적 회로들(206) 중 인접한 회로들 사이에 형성된 개재하는(intervening) 스트리트들(207)을 커버한다.
[0033] 본 발명의 일 실시예에 따르면, 마스크들(202 및 410)을 형성하는 것은, 이에 제한되는 것은 아니지만, 포토-레지스트 층 또는 I-라인 패터닝 층 또는 수용성 층과 같은 층을 형성하는 것을 포함한다. 예를 들어, 포토-레지스트 층과 같은 폴리머 층은, 다른 방식으로 리소그래피 프로세스에서 사용하기에 적합한 재료로 이루어질 수 있다. 일 실시예에서, 포토-레지스트 층은, 제한되는 것은 아니지만, 248 나노미터(nm) 레지스트, 193 nm 레지스트, 157 nm 레지스트, 극자외선(extreme ultra-violet; EUV) 레지스트, 또는 감광제(sensitizer)를 갖는 페놀 수지 매트릭스(phenolic resin matrix)와 같은 포지티브(positive) 포토-레지스트 재료로 이루어진다. 다른 실시예에서, 포토-레지스트 층은 네거티브(negative) 포토-레지스트 재료로 이루어진다.
[0034] 수용성 실시예들에서, 수용성 층은 다층 마스크 스택의 단지 제 1(바닥) 층이거나, 마스크의 유일한 층이다. 포토레지스트, 실리콘 이산화물과 같은 무기 유전체 하드마스크들, 또는 실세스퀴옥산(silsesquioxanes)과 같은 다른 더 종래의 마스킹 재료들과 달리, 수용성 층을 포함하는 마스크는, 아래에 놓인 패시베이션 층 및/또는 범프에 손상을 주지 않고 쉽게 제거될 수 있다. 수용성 층이 마스크인 경우, 수용성 층은, 종래의 스크라이빙 프로세스 동안 활용되는 단순한 오염 보호 층 그 이상이고, 그리고 대신에, 스트리트들의 후속하는 플라즈마 에칭 동안에 보호를 제공한다. 이로써, 일 실시예에서, 수용성 층은 후속하는 플라즈마 에칭 프로세스를 견디기에 충분한 두께로 이루어지며, 심지어, 에천트 플라즈마에 노출된 경우, 손상되거나, 산화되거나, 또는 그렇지 않으면 오염될 수 있는, 구리인 범프도 보호한다. 다른 실시예에서, 범프는 플라즈마 에칭 동안 노출될 수 있다. 수용성 층의 최소 두께는 후속하는 플라즈마 에칭(예를 들어, 도 1의 동작(106))에 의해 달성되는 선택성에 따른다. 플라즈마 에칭 선택성은 적어도, 수용성 층의 재료/조성 및 채용된 에칭 프로세스 양쪽 모두에 의존한다. 일반적으로, 활용된 플라즈마가 상대적으로 낮은 이온 충격(bombardment) 에너지를 갖는 경우, 마스크 재료에 대한 에칭 선택성이 개선되어, 더 얇은 수용성 층을 허용한다.
[0035] 일 실시예에서, 수용성 재료는 수용성 폴리머를 포함한다. 그러한 많은 폴리머들은, 세탁 및 쇼핑 백들, 그린 패키징, 등과 같은 어플리케이션들을 위해 상업적으로 이용 가능하다. 그러나, 본 발명을 위한 수용성 재료의 선택은, 최대 필름 두께, 에칭 저항, 열 안정성, 재료를 기판에 적용하고 제거하는 방법(mechanics), 및 미세오염에 대한 엄격한 요구들에 의해 복잡하다. 스트리트에서, 수용성 층의 최대 두께(Tmax)는, 삭마에 의해 마스킹을 통해 패터닝하는 레이저의 능력에 의해 제한된다. 수용성 층은, 스트리트 패턴이 형성되지 않을, 스트리트(도 2a의 207)의 엣지들 및/또는 IC들(425, 426)(도 4a) 위에서 훨씬 더 두꺼울 수 있다. 이로써, Tmax는 일반적으로, 레이저 파장과 연관된 광 변환 효율에 따른다. Tmax는 스트리트 피쳐 지형과 연관되기 때문에, 스트리트 폭, 및 수용성 층을 적용하는 방법은 원하는 Tmax를 달성하도록 선택될 수 있다. 특정 실시예들에서, 수용성 층은, 20㎛ 미만, 유리하게는 10㎛ 미만인 두께(Tmax)를 갖고, 더 두꺼운 마스크는 다수의 레이저 패스들을 필요로 한다.
[0036] 일 실시예에서, 수용성 층은, 재료의 온도가 상승될 수 있는 경우, 후속하는 플라즈마 에칭 프로세스 동안 과도한 교차 결합을 피하기 위해(예를 들어, 기판 반도체의 화학적 에칭 레이트를 개선하기 위해), 적어도 60℃까지 열적으로 안정적이고, 바람직하게는 100℃에서 안정적이며, 이상적으로 120℃까지 안정적이다. 일반적으로, 과도한 교차 결합은 재료의 용해도에 불리하게 영향을 주며, 마스크 층의 에칭-후(post-etch) 제거를 더 어렵게 만든다. 실시예에 따라, 수용성 층(202, 410)은, IC 패시베이션 층 및 범프(예를 들어, 도 4a의 412)를 커버하기 위해 기판 위에 습식(wet) 적용되거나, 또는 건식(dry) 필름 라미네이트(laminate)로서 적용된다. 양쪽(either) 적용 모드에 대해, 예시적인 재료들은: 폴리(비닐 알콜), 폴리(아크릴산), 폴리(메타크릴산), 폴리(아크릴아미드), 또는 폴리(에틸렌 산화물) 중 적어도 하나를 포함하고, 많은 다른 수용성 재료들이 또한, 특히 건식 필름 라미네이트로서, 쉽게 이용 가능하다. 라미네이션(lamination)을 위한 건식 필름들은 수용성 재료만 포함할 수 있거나, 또한 수용성이거나 아닐 수 있는 접착 층을 더 포함할 수 있다. 특정 실시예에서, 건식 필름은, UV 노출 시에 감소된 접착 본드 강도를 갖는 UV 민감성 접착 층을 포함한다. 그러한 UV 노출은 후속하는 플라즈마 스트리트 에칭 동안 발생할 수 있다.
[0037] 실험적으로, 폴리(비닐 알콜)(PVA)는, 예시적인 이방성 실리콘 플라즈마 에칭 프로세스(예를 들어, 대략 1:20 PVA:실리콘)에 대해 1㎛/min 내지 1.5㎛/min의 에칭 레이트를 갖는 것으로 밝혀졌고, 플라즈마 에칭의 등방성 특성을 개선하는 조건들에 대해서는 더욱 더 낮은 에칭 레이트를 갖는 것으로 밝혀졌다. 다른 예시적인 재료들은 유사한 에칭 성능을 제공할 수 있다. 이로써, IC의 정상부 범프 표면 위의 최소 두께는, 요구되는 플라즈마 에칭에 의해 결정될 수 있으며, 이는, 삭마 측벽으로부터 측정된 바와 같은, 레이저 스크라이브 깊이의 두께뿐만 아니라 스크라이브 손상 층의 두께에 따른다. 펨토초 레이저가 채용된 예시적인 실시예에서, 수용성 층은 10㎛ 미만, 유리하게는 5㎛ 미만의 최소 두께를 가지며, 이는, 삭마 손상을 제거하기 위해 플라즈마 에칭 프로세스로 기판의 적어도 1-3㎛를 제거하기에 충분한 마진(margin)을 제공한다. 더 두꺼운 기판을 싱귤레이팅하기 위해 플라즈마 에칭이 채용되는 경우, 부가적인 마스크 두께가 제공될 수 있다.
[0038] 일 실시예에서, 반도체 웨이퍼 또는 기판들(204(도 2a-2c) 및 400(도 4a-4e))은, 제조 프로세스를 견디기에 적합하고 그리고 반도체 프로세싱 층들이 상부에 적절하게 배치될 수 있는 재료로 이루어진다. 예를 들어, 일 실시예에서, 반도체 웨이퍼 또는 기판(204)은, 제한되는 것은 아니지만, 결정(crystalline) 실리콘, 게르마늄, 또는 실리콘/게르마늄과 같은, Ⅳ 족-기반의 재료로 이루어진다. 구체적인 실시예에서, 반도체 웨이퍼(204)를 제공하는 것은 단결정(monocrystalline) 실리콘 기판을 제공하는 것을 포함한다. 특정 실시예에서, 단결정 실리콘 기판은 불순물 원자들로 도핑된다. 다른 실시예에서, 반도체 웨이퍼 또는 기판(204)은, 예를 들어, 발광 다이오드들(LED들)의 제조에 사용되는 GaN과 같은 Ⅲ-Ⅴ 재료 또는 Ⅲ-N으로 이루어진다.
[0039] 도 2a를 참조하면, 반도체 웨이퍼 또는 기판(204) 내에 또는 그 상부에, 집적 회로들(206)의 일부로서, 반도체 디바이스들의 어레이가 배치된다. 그러한 반도체 디바이스들의 예들에는, 제한되는 것은 아니지만, 실리콘 기판 내에 제조되고 그리고 유전체 층 내에 인케이싱되는(encased) 메모리 디바이스들 또는 상보형 금속-산화물-반도체(CMOS) 트랜지스터들이 포함된다. 복수의 금속 인터커넥트들(interconnects)이 디바이스들 또는 트랜지스터들 위에, 그리고 주위의 유전체 층들 내에 형성될 수 있으며, 그리고 집적 회로들(206)을 형성하기 위해 디바이스들 또는 트랜지스터들을 전기적으로 결합시키는 데에 사용될 수 있다. 전도성 범프들 및 패시베이션 층들이 인터커넥트 층들 위에 형성될 수 있다. 스트리트들(207)을 구성하는 재료들은, 집적 회로들(206)을 형성하는 데에 사용되는 그러한 재료들과 유사하거나 동일할 수 있다. 예를 들어, 스트리트들(207)은 유전체 재료들, 반도체 재료들, 및 메탈라이제이션(metallization)의 층들로 이루어질 수 있다. 일 실시예에서, 스트리트들(207) 중 하나 또는 그 초과는 집적 회로들(206)의 실제 디바이스들과 유사한 테스트 디바이스들을 포함한다.
[0040] 도 1로 돌아가서, 방법(100)은, 동작(102)에서 접착 필름으로 반도체 웨이퍼를 필름 프레임에 커플링하는 단계로 진행한다. 일 실시예에서, 도 2a-2c의 UV-경화 가능 접착 필름(214) 및 도 4a-4h의 UV-경화 가능 접착 필름(406)은, 적어도 제 1 접착 층 아래에 배치된 캐리어 필름을 포함하는 다이싱 테이프이다(양면(double-sided) 실시예들의 경우, 제 2 접착 층이 캐리어 필름의 반대 측에 존재할 수 있다). 일 실시예에서, 접착제는, UV 광에 대한 노출 시에 약화되는(즉, 제거되는(release)) 접착 특성을 갖는, 재료 또는 재료들로 이루어진다. 그러한 일 실시예에서, 캐리어 필름은 폴리염화 비닐로 이루어지고, 하나 또는 둘의 접착 층들은 아크릴-계 접착 층들이다.
[0041] 일 실시예에서, 도 4b에 도시된 바와 같이, 웨이퍼를 접착 필름에 커플링하는 단계는 하나의 접착 층(404A)을 필름 프레임(408)에 접촉시키는 단계를 수반한다. 예시된 실시예에서, 예를 들어, 종래의 웨이퍼 테이프 어플리케이터(applicator)를 이용하여, UV-경화 가능 접착 필름이 필름 프레임(408)에 먼저 적용되고, 그런 후에 제 2 접착 측(404B)이 반도체 웨이퍼(400)에 접촉한다(도 4b). 필름 프레임(408)이 웨이퍼보다 더 크기 때문에(예를 들어, 300mm 직경 웨이퍼에 대해 ~380mm), 웨이퍼(400)는, 노출된 접착제에 접촉하기 전에, 테이핑된 필름 프레임(408)에 대해 정렬될 수 있다. 대안적인 실시예에서, UV-경화 가능 접착 필름은, 제 2 접착 측이 필름 프레임(408)에 접촉하기 전에, 예를 들어, 종래의 웨이퍼 테이프 어플리케이터를 이용하여, 반도체 웨이퍼(400)에 먼저 적용된다. 그러한 실시예들에 대해서, 양면 UV-경화 가능 테이프의 제 1 측은 (전면(402) 반대쪽의) 웨이퍼 배면에 적용되고, 그런 후에, 테이핑된 웨이퍼는 테이핑되지 않은 필름 프레임과 정렬되어 필름 프레임과 접촉하게 된다.
[0042] 도 4c에 도시된 바와 같이, 접착 필름(406)이 접착제(404A)에 의해서 필름 프레임(408)의 일 측에 적용된 상태에서, 반도체 기판(400)은 마스크(410)가 노출된 채로 다른 접착 층(404B)에 부착된다. 반도체 웨이퍼(400)가 매우 깨지기 쉬운 경우에 접착제를 캐리어 기판에 먼저 적용하는 것이 유리하지만, 대안적인 실시예들에서, 양면 접착 필름(406)(예를 들어, 접착 층(404B))은 또한, 웨이퍼(400)에 먼저 적용될 수 있고, 그런 다음에 접착 필름의 다른 측(예를 들어 접착 층(404A))이 필름 프레임(408)에 적용될 수 있다.
[0043] 도 1로 돌아가서, 반도체 웨이퍼가 캐리어 상에 장착된 상태로, 방법(100)은 레이저 스크라이빙 동작(104)으로 진행한다. 도 2b는, 집적 회로들(206) 사이의 반도체 웨이퍼 또는 기판(204)의 영역들을 노출시키는 갭들(210)을 갖는 패터닝된 마스크(208)를 제공하기 위해 레이저 스크라이빙 프로세스를 사용하여 패터닝되는 마스크(202)의 근거리(near field) 단면도를 제공한다. 도 4d는, 웨이퍼(400)가 접착 필름(406)에 의해 필름 프레임(408)에 부착되어 있는 동안 갭들(412)을 형성하는 레이저 스크라이브 프로세스의 원거리(far field) 단면도를 제공한다.
[0044] 도 2b를 참조하면, 레이저 스크라이빙 프로세스는 일반적으로, 집적 회로들(206) 사이에 존재하는 스트리트들(207)의 재료를 제거하기 위한 것이다. 본 발명의 일 실시예에 따르면, 레이저 스크라이빙 프로세스에 의해 마스크(202)를 패터닝하는 것은 집적 회로들(206) 사이의 반도체 웨이퍼(204)의 영역들 내로 부분적으로 트렌치들(212)을 형성하는 것을 포함한다. 일 실시예에서, 레이저 스크라이빙 프로세스에 의해 마스크(202)를 패터닝하는 것은, 펨토초 범위의 펄스 폭을 갖는 레이저를 사용하는 것을 포함한다. 구체적으로, 가시 스펙트럼 또는 자외선(UV) 또는 적외선(IR) 범위들의 파장(3개 다 합쳐서(totaling) 광대역 광학 스펙트럼)을 갖는 레이저를 사용하여, 펨토초-기반의 레이저(즉, 대략적으로 펨토초(10-15 초)의 펄스 폭을 갖는 레이저)를 제공할 수 있다. 일 실시예에서, 삭마는 파장 의존적이 아니거나 또는 본질적으로 파장 의존적이 아니며, 그에 따라 복합(complex) 필름들, 예를 들어 마스크(202)의 필름들, 스트리트들(207), 및 가능하게는, 반도체 웨이퍼 또는 기판(204)의 일부에 대해 적합하다.
[0045] 펄스 폭과 같은 레이저 파라미터들의 선택이, 깨끗한(clean) 레이저 스크라이브 컷들(laser scribe cuts)을 달성하기 위해 칩핑, 미세균열들(microcracks) 및 박리(delamination)를 최소화하는 성공적인 레이저 스크라이빙 및 다이싱 프로세스를 전개시키는 데에 있어서 중요할 수 있다. 레이저 스크라이브 컷이 깨끗할수록, 최종의 다이 싱귤레이션을 위해 수행될 수 있는 에칭 프로세스가 더 원활해진다(smoother). 반도체 디바이스 웨이퍼들에서는, 전형적으로, 상이한 재료 타입들(예를 들어, 전도체들, 절연체들, 반도체들) 및 두께들의 많은 기능 층들이 상부에 배치된다. 그러한 재료들은, 제한되는 것은 아니지만, 폴리머들과 같은 유기 재료들, 금속들, 또는 실리콘 이산화물 및 실리콘 질화물과 같은 무기 유전체들을 포함할 수 있다.
[0046] 웨이퍼 또는 기판 상에 배치된 개별적인 집적 회로들 사이의 스트리트는 집적 회로들 자체와 유사한 또는 동일한 층들을 포함할 수 있다. 예를 들어, 도 3은 본 발명의 일 실시예에 따른, 반도체 웨이퍼 또는 기판의 스트리트 영역에서 사용될 수 있는 재료들의 스택의 횡단면도를 도시한다. 도 3을 참조하면, 스트리트 영역(300)은, 도시된 상대적인 두께들을 갖는, 실리콘 기판의 상단부 부분(top portion)(302), 제 1 실리콘 이산화물 층(304), 제 1 에칭 중지 층(306), (예를 들어, 실리콘 이산화물에 대한 4.0의 유전 상수보다 작은 유전 상수를 갖는) 제 1 저 K 유전체 층(308), 제 2 에칭 중지 층(310), 제 2 저 K 유전체 층(312), 제 3 에칭 중지 층(314), USG(undoped silica glass) 층(316), 제 2 실리콘 이산화물 층(318), 및 포토-레지스트의 층(320)을 포함한다. 구리 메탈라이제이션(322)이 제 1 및 제 3 에칭 중지 층들(306 및 314) 사이에 그리고 제 2 에칭 중지 층(310)을 통해서 배치된다. 구체적인 실시예에서, 제 1, 제 2, 및 제 3 에칭 중지 층들(306, 310, 및 314)은 실리콘 질화물로 이루어지는 한편, 저 K 유전체 층들(308 및 312)은 탄소-도핑된 실리콘 산화물 재료로 이루어진다.
[0047] 통상적인 레이저 조사(irradiation)(예를 들어, 나노초-기반의 또는 피코초-기반의 레이저 조사) 하에서, 스트리트(300)의 재료들은 광학적 흡수 및 삭마 메커니즘들의 측면에서 상당히(quite) 상이하게 작용할(behave) 수 있다. 예를 들어, 실리콘 이산화물과 같은 유전체 층들은, 정상 조건들 하에서, 상업적으로 사용가능한 모든 레이저 파장들에 대해 본질적으로 투명하다. 대조적으로, 금속들, 유기물들(organics)(예를 들어, 저 K 재료들) 및 실리콘은, 특히 나노초-기반의 또는 피코초-기반의 레이저 조사에 응답하여, 광자들을 매우 용이하게 결합시킬 수 있다. 그러나, 일 실시예에서, 펨토초-기반 레이저 프로세스는, 저 K 재료의 층 및 구리의 층을 삭마하기에 앞서서 실리콘 이산화물의 층을 삭마함으로써, 실리콘 이산화물의 층, 저 K 재료의 층, 및 구리의 층을 패터닝하는 데에 사용된다. 구체적인 실시예에서, 마스크, 스트리트, 및 실리콘 기판의 부분을 제거하기 위해, 대략 400펨토초와 동일하거나 그 미만인 펄스들이 펨토초-기반 레이저 조사 프로세스에 사용된다.
[0048] 본 발명의 일 실시예에 따르면, 적합한 펨토초-기반의 레이저 프로세스들은, 다양한 재료들에서 비선형적인 상호작용들을 일반적으로 일으키는 높은 피크 강도(방사조도(irradiance))를 특징으로 한다. 그러한 일 실시예에서, 펨토초 레이저 소스들은 대략 10 펨토초 내지 500 펨토초 범위, 하지만 바람직하게는 100 펨토초 내지 400 펨토초 범위의 펄스 폭을 갖는다. 일 실시예에서, 펨토초 레이저 소스들은 대략 1570 나노미터 내지 200 나노미터 범위, 하지만 바람직하게는 540 나노미터 내지 250 나노미터 범위의 파장을 갖는다. 일 실시예에서, 레이저 및 상응하는 광학 시스템은, 대략 3 미크론 내지 15 미크론 범위, 하지만 바람직하게는 대략 5 미크론 내지 10 미크론 범위의, 작업 표면(work surface)에서의 초점(focal spot)을 제공한다.
[0049] 작업 표면에서의 공간적인 빔 프로파일은 단일 모드(가우시안(Gaussian))일 수 있거나, 또는 성형된(shaped) 톱-햇 프로파일(top-hat profile)을 가질 수 있다. 일 실시예에서, 레이저 소스는 대략 200kHz 내지 10MHz 범위, 하지만 바람직하게는 대략 500kHz 내지 5MHz의 범위의 펄스 반복 레이트를 갖는다. 일 실시예에서, 레이저 소스는 대략 0.5 μJ 내지 100 μJ 범위, 하지만 바람직하게는 대략 1 μJ 내지 5 μJ 범위의 펄스 에너지를 작업 표면에 전달한다. 일 실시예에서, 레이저 스크라이빙 프로세스는, 대략 500 mm/sec 내지 5 m/sec 범위, 하지만 바람직하게는 대략 600 mm/sec 내지 2 m/sec 범위의 속도로 작업물(work piece) 표면을 따라서 진행된다(run).
[0050] 스크라이빙 프로세스는 오직 단일 패스로만 진행되거나 또는 다중 패스들로 진행될 수 있지만, 일 실시예에서는, 바람직하게는 오직 1-2 패스들로만 진행될 수 있다. 일 실시예에서, 작업물 내의 스크라이빙 깊이는 대략 5 미크론 내지 50 미크론 범위의 깊이, 바람직하게는 대략 10 미크론 내지 20 미크론 범위의 깊이이다. 레이저는, 주어진 펄스 반복 레이트로 단일 펄스들의 트레인(train of single pulses)으로, 또는 펄스 버스트들의 트레인(train of pulse bursts)으로 적용될 수 있다. 일 실시예에서, 발생되는 레이저 빔의 커프 폭은 대략 2 미크론 내지 15 미크론 범위이지만, 실리콘 웨이퍼 스크라이빙/다이싱에서, 디바이스/실리콘 인터페이스에서 측정되는 바와 같이, 바람직하게는 대략 6 미크론 내지 10 미크론의 범위이다.
[0051] 무기 유전체들(예를 들어, 실리콘 이산화물)의 이온화(ionization)를 달성하기 위해 그리고 무기 유전체들의 직접적인 삭마 이전에 하부층(underlayer) 손상에 의해 야기되는 박리 및 칩핑을 최소화하기 위해, 예를 들어 충분히 높은 레이저 강도를 제공하는 것과 같이, 이득들 및 장점들을 갖는 레이저 파라미터들이 선택될 수 있다. 또한, 파라미터들은, 정밀하게 제어되는 삭마 폭(예를 들어, 커프 폭) 및 깊이를 가지고 산업적인 어플리케이션들에 대해 의미있는(meaningful) 프로세스 처리량을 제공하도록 선택될 수 있다. 상기 설명한 바와 같이, 피코초-기반의 그리고 나노초-기반의 레이저 삭마 프로세스들과 비교하여, 펨토초-기반의 레이저가 그러한 장점들을 제공하는 데에 있어서 훨씬 더 적합하다. 하지만, 심지어 펨토초-기반의 레이저 삭마의 스펙트럼 내에서도, 특정 파장들이 다른 파장들보다 더 양호한 성능을 제공할 수 있다. 예를 들어, 일 실시예에서, UV 범위 내의 또는 그에 더 근접한 파장을 갖는 펨토초-기반의 레이저 프로세스가, IR 범위 내의 또는 그에 더 근접한 파장을 갖는 펨토초-기반의 레이저 프로세스보다 더 깨끗한 삭마 프로세스를 제공한다. 그러한 구체적인 실시예에서, 반도체 웨이퍼 또는 기판 스크라이빙에 적합한 펨토초-기반의 레이저 프로세스는 대략 540 나노미터와 같은 또는 그 미만의 파장을 갖는 레이저에 기초한다. 그러한 특정 실시예에서, 대략 540 나노미터와 같은 또는 그 미만의 파장을 갖는, 대략 400 펨토초와 같은 또는 그 미만의 펄스들의 레이저가 사용된다. 하지만, 대안적인 실시예에서는, 이중 레이저 파장들(예를 들어, IR 레이저와 UV 레이저의 조합)이 사용된다.
[0052] 방법(100)을 계속해서 진행하면, 웨이퍼-온-프레임 조립체는 레이저 스크라이브 모듈로부터, 예를 들어 도 6에 예시된 바와 같은, 플라즈마 에칭 챔버를 포함하는 플라즈마 에칭 모듈로 이송된다. 동작(105)에서, 적어도 웨이퍼는 온도 제어된(칠링된) 척의 정상부 표면 상에 배치된다. 예시적인 실시예들에서, 온도 제어된 척 표면은 0℃ 미만으로 냉각된다. 도 4d에 예시된 바와 같이, 플라즈마 에칭 프로세스를 위해 에칭 챔버에 로딩되는 경우, 웨이퍼(400)는 접착 필름에 의해 필름 프레임에 부착되어 있으면서 척(408A) 상에 배치된다. 일 실시예에서, 필름 프레임(408)은 척(408A)보다 더 큰 직경으로 이루어지고, 따라서, 척(408A)을 둘러싸는 외측 환형 링(408B) 상에 놓인다. 그러므로, 필름 프레임(408)의 냉각은 환형 링(408B)을 통한 척(408A)으로의 열 전도를 통해서 이루어지거나, 또는, 환형 링(408B)이 또한 온도 제어되는 경우에는 환형 링(408B)으로의 직접적인 열 전도를 통해서 이루어진다. 대안적인 실시예에서, 온도 제어된 척(408A)은 웨이퍼(400)와 필름 프레임(408) 양자 모두를 추가로 지지할 정도로 충분히 크다. 예를 들어, 웨이퍼(400)가 300mm 웨이퍼이고 필름 프레임이 380-400mm의 외측 직경을 갖는 경우, 척은 400mm 또는 그 초과(예를 들어, 450-460mm)의 외측 직경을 가질 수 있다.
[0053] 도 4d에 추가적으로 예시된 바와 같이, 필름 프레임 상의 웨이퍼의 챔버 내로의 이송에 후속하여, 쉴드 링(450)이 프레임(408)에 근접하여 배치된다. 실시예들에서, 쉴드 링(450)은, 에칭 챔버 하드웨어에 통상적인 임의의 세라믹과 같은 유전체 재료(예를 들어, 산화이트륨(yttria), 알루미나, 등)이다. 실시예들에서, 쉴드 링(450)은, 실질적으로 모든 프레임(408)을 커버하고 프레임의 모든 부분들을 플라즈마 노출로부터 보호하도록, 치수가 정해지고 척(408A)에 대해 센터링된다(centered). 예시적인 실시예에서, 쉴드 링(450)은 형상이 환형이고, 웨이퍼의 외측 직경(O.D.W)보다 큰 I.D.SR을 갖는다. 예를 들어, 300mm 기판을 갖는 일 실시예에서, 쉴드 링의 I.D.는 305-375mm이다. 이러한 방식으로, 쉴드 링(450)은 에칭 프로세스 동안 기판(400)의 어떠한 부분도 마스킹하지 않는다. 쉴드 링(450)은 일반적으로, 기판(400)의 O.D.(O.D.W)와 프레임(408)의 I.D.(I.D.TF) 사이의 거리에 걸쳐서(spanning) 테이프(406)의 부분을 커버할 것이다. 추가적인 실시예들에서, 쉴드 링(450)은 프레임의 O.D.(O.D.TF)보다 더 큰 외측 직경(O.D.SR)을 갖는다. 아직 표준이 확립되지 않은 많은 프레임 구성들이 존재하지만, 예시적인 프레임들은 380-385mm의 O.D.를 갖는다. 따라서, 그러한 실시예들에 대해서, 쉴드 링(450)은 적어도 380mm의 O.D.를 갖고, 유리하게는 385mm보다 더 큰(예를 들어, 400mm) O.D.를 갖는다.
[0054] 예시적인 실시예에서, 쉴드 링은, 상승된 포지션과 하강된 포지션 사이에서 쉴드 링을 상승 및 하강시키도록 구성된 리프터 핀들의 세트에 의해, 플라즈마 에칭 챔버에 부착된다. 상승된 포지션에서, 쉴드 링(450)은, 쉴드 링(450)과 척(408A) 사이에서의, 필름 프레임(408) 상의 기판(400)의 통과를 허용한다. 하강된 포지션에서, 쉴드 링(450)은 필름 프레임(408)의 정상부 표면 위로(또는 필름 프레임(408) 위에 배치된 테이프(406)의 정상부 표면 위로) 단지 5mm 위에 있다. 하강된 포지션에서, 쉴드 링(450)은 유리하게, 필름 프레임(408)(또는 필름 프레임(408) 위에 배치된 테이프(406)의 정상부 표면)과 직접 접촉하지 않지만, 쉴드 링(450)과 프레임(408) 사이에 플라즈마가 형성되지 않는 것을 보장하도록, 충분히 근접하여(예를 들어, 플라즈마 조건들에 대한 디바이 거리(Debye length) 내에) 있다. 예시적인 실시예들에서, 하강되었을 때, 적어도 1mm의, 그러나 단지 5mm의 갭이, 쉴드 링과 프레임(408)(또는 위에 놓인 테이프(406))의 정상부 표면 사이에 존재한다. 예를 들어, 링(408B)에 내장된 리프터 핀들은 상승된(이송) 포지션과 하강된(프로세스) 포지션 사이에서 쉴드 링(450)을 상승 및 하강시킬 수 있다.
[0055] 쉴드 링이 제 위치에 있을 때(예를 들어, 하강됨), 방법(100)은, 스크라이브가 웨이퍼의 전체 두께(예를 들어, 50-75㎛ 초과의 반도체 기판 두께들)를 관통하지 않았던 경우에는 IC들을 싱귤레이팅하기 위해, 그리고/또는 삭마 경로들을 따라 발견된 열 손상된 반도체를 제거하기 위해, 반도체 웨이퍼가 플라즈마 에칭되는 플라즈마 에칭 동작(106)으로 계속된다. 도 2c에 도시된 바와 같이, 플라즈마 에칭 선단(front)은 패터닝된 마스크(208) 내의 갭들(210)을 통해 진행되어, 싱귤레이팅된 집적 회로들(206)을 형성한다. 본 발명의 일 실시예에 따르면, 반도체 웨이퍼를 에칭하는 것은, 레이저 스크라이빙 프로세스에 의해 형성된 트렌치들을 에칭함으로써, 최종적으로, 반도체 웨이퍼를 완전히 관통하여 에칭하는 것을 포함한다. 이는, 기판(204)에 대해 도 2c에 그리고 웨이퍼(400)에 대해 도 4e에 모두 도시된다. 도 2c 및 4e에 의해 예시된 예시적인 실시예들에서, 플라즈마 에칭은 접착 필름(214, 406) 상에서 각각 정지되고, 반도체 웨이퍼(400)의 개별화된 부분들(414)(예를 들어, 414A 및 414B)은 트렌치(416)에 의해 분리된다.
[0056] 구체적인 실시예에서, 에칭 프로세스 동안 반도체 웨이퍼(204)의 재료의 에칭 레이트는 분당 25 미크론보다 크다. 초고밀도(ultra-high-density) 플라즈마 소스가 다이 싱귤레이션 프로세스의 플라즈마 에칭 부분을 위해 사용될 수 있다. 그러한 플라즈마 에칭 프로세스를 수행하기에 적합한 프로세스 챔버의 예로는, 미국 캘리포니아 서니베일에 소재하는 Applied Materials로부터 입수할 수 있는 Applied Centura® SilviaTM Etch 시스템이 있다. Applied Centura® SilviaTM Etch 시스템은 용량성 및 유도성 RF 결합을 조합하는데, 이러한 조합은 자기성 증강(magnetic enhancement)에 의해 제공되는 개선들을 가지면서도, 용량성 결합 만을 가지고 가능한 것보다 이온 밀도 및 이온 에너지의 훨씬 더 독립적인 제어를 제공한다. 이러한 조합은 이온 밀도를 이온 에너지로부터 효과적으로 디커플링(decoupling)할 수 있게 하며, 그에 따라, 매우 낮은 압력들에서도, 잠재적으로 불리한(damaging) 높은 DC 바이어스 레벨들 없이 비교적 고밀도의 플라즈마들을 달성할 수 있게 한다. 다중-RF 소스 구성들은 또한, 예외적으로 넓은 프로세스 윈도우(window)를 초래한다. 하지만, 적어도 이론적으로, 예를 들어, 처리량이 가장 중요한 것은 아니라면, 실리콘을 에칭할 수 있는 임의의 플라즈마 에칭 챔버가 사용될 수 있다.
[0057] 예시적인 실시예에서, 깊은(deep) 실리콘 에칭을 사용하여, 본질적으로 정밀한 프로파일 제어 및 실질적으로 스캘럽이 없는(scallop-free) 측벽들을 유지하면서, 통상적인 실리콘 에칭 레이트들(예를 들어, 40㎛, 또는 그 초과)의 대략 40% 보다 큰 에칭 레이트로 단결정 실리콘 기판 또는 웨이퍼(204)를 에칭한다. 구체적인 실시예에서, 실리콘-관통 비아 타입 에칭 프로세스가 사용된다. 에칭 프로세스는 반응 가스(reactive gas)로부터 발생되는 플라즈마에 기초하며, 상기 반응 가스는 일반적으로 불소-계 가스, 예를 들어 NF3, SF6, SiF4, C4F8, CHF3, XeF2, 또는 비교적 빠른 에칭 레이트로 실리콘을 에칭할 수 있는 임의의 다른 반응물 가스(reactant gas)이다.
[0058] 추가적인 실시예들에서, 플라즈마 에칭 동작(106)은 스크라이빙된 트렌치들의 측벽들로부터 반도체의 두께를 제거한다. 싱귤레이팅된 다이들은, 신뢰 가능한 다이 픽 앤 플레이스 및 후속하는 조립 프로세스들을 보장하기 위해, 충분하게 높은 다이 파괴 강도들(break strengths)을 필요로 한다. 레이저 삭마 동작(104) 이후에 존재하는 거친, 손상된 측벽들은, 다이 파괴 강도를 수용할 수 없을 정도로 감소시킨다는 것이 밝혀졌다. 그러나, 펨토초 레이저에 대한 실리콘 기판의 손상 층은 3㎛ 두께 미만이고, 트렌치(212)에 의해 노출된 측벽들로부터 반도체의 비슷한(comparable) 두께를 제거하기 위해 플라즈마 에칭 동작(106)을 수행함으로써 더 높은 다이 파괴 강도가 달성될 수 있다는 것이 또한 밝혀졌다.
[0059] 프로세스 조건들에 따라, 10㎛/min의 수직 에칭 레이트들이 기대되며, 측방향(lateral) 에칭 레이트는 그러한 수직 에칭 레이트들의 50 내지 100%이다. 이로써, 에칭 시간은, 원하는 언더컷(undercut) 및/또는 기판의 남은 두께에 따라, 일반적으로 10 내지 90초 이내이다. 실시예들에서, 플라즈마 에칭 동작(106) 동안의 웨이퍼 온도는 적어도 50℃까지 상승되고, 유리하게는, 가장 높은 화학적 에칭 레이트에 대해서 플라즈마 에칭 프로세스의 적어도 부분 동안에 70℃ 내지 80℃까지 상승되지만, 마스크 재료의 광범위한(extensive) 교차 결합 및 마스크 제거에 있어서의 후속되는 어려움을 방지하기 위해, 마스크 층을 100℃ 미만의 온도로 유지하는 것이 유리하다. 100℃ 미만의 온도들에서, 마스크의 수용성이 유리하게 유지된다.
[0060] 실시예들에서, 특히 에칭 동작(106)이 기판(400)을 싱귤레이팅하는 실시예들에서, 플라즈마 에칭의 적어도 부분 동안, 배면 냉각재 가스(예를 들어, He) 압력을 20mTorr 미만으로, 그리고 더 유리하게는 5mT 미만으로 감소시키는 것이 유리하다고 밝혀졌다. 척(408A)의 표면을 통해 기판(400)의 배면으로 공급되는 가스의 양이 그러한 압력들에서 최소인 반면, 더 높은 배면 압력은, 특히 에칭 선단이 웨이퍼 두께의 최종 부분(예를 들어, 마지막 50㎛)을 통과하기 바로 직전에, 웨이퍼의 심각한 휨(bowing)을 유도한다는 것이 밝혀졌다. 그러한 휨은 하나 또는 그 초과의 다이의 파국적인 파손으로 이어질 수 있고, 그러므로 회피되어야 한다. 실시예들에서, 전체 플라즈마 에칭 동작은 20mT 미만의 배면 He 압력에서 수행되는데, 반면에 다른 실시예들에서, 배면 He 압력들은, 주어진 남아있는 최소 기판 두께에 대해 허용 가능한, 척(408A)과 기판(400) 사이의 최상의 냉각을 허용하기 위해, 에칭 지속 시간을 증가시키면서 에칭 레시피 단계들 사이에서 감소된다(예를 들어, 시간에 걸쳐 램핑 다운된다(ramped down)). 그 후, 패터닝된 마스크(410)는, 싱귤레이션 프로세스의 레이저 스크라이브 및 플라즈마 에칭 부분들 후에 그리고 접착 필름(406)의 제거 이전에 제거된다.
[0061] 플라즈마 에칭 동작(106) 이후에, 싱귤레이팅된 집적 회로들은 접착 필름에 커플링된 채로 남는다. 이로써, 패키지 조립체 하우스는, 동작(107)에서, 그것이 종래의 픽 앤 플레이스 패키징 프로세스에서 임의의 테이프 프레임을 사용한 것처럼 필름 프레임(408)을 사용할 수 있다. 그러한 일 실시예에서, 다이의 분리는, 종래의 픽-앤-플레이스 머신에 의해 개별 다이 단위로(die-basis) 이루어진다. 대안적으로, 예를 들어, 종래의 다이싱 테이프/테이프 프레임 어플리케이션에서의 다이싱 이전에 반도체의 일 측에 적용되었을 것과 같이, 종래의 보호 다이싱 테이프와 같은 보호 층이, 접착 필름(406)에 대향하는 측에 적용될 수 있다.
[0062] 단일 프로세스 툴이, 하이브리드 레이저 삭마 및 플라즈마 에칭 싱귤레이션 프로세스에서의 많은 또는 모든 동작들을 수행하도록 구성될 수 있다. 예를 들어, 도 5는 본 발명의 일 실시예에 따른, 웨이퍼들 또는 기판들의 레이저 및 플라즈마 다이싱을 위한 툴 레이아웃의 블록도를 예시한다.
[0063] 도 5를 참조하면, 프로세스 툴(500)은 팩토리 인터페이스(FI)(502)를 포함하며, 이러한 팩토리 인터페이스(FI)(502)에는 복수의 로드 록들(load locks)(504)이 커플링되어 있다. 클러스터 툴(506)이 팩토리 인터페이스(502)와 커플링된다. 클러스터 툴(506)은 플라즈마 에칭 챔버(508)를 포함한다. 레이저 스크라이브 장치(510)가 또한 팩토리 인터페이스(502)에 커플링된다. 프로세스 툴(500)의 전체적인 풋프린트는, 일 실시예에서, 도 5에 도시된 바와 같이, 대략 3500 밀리미터(3.5 미터) × 대략 3800 밀리미터(3.8 미터) 일 수 있다.
[0064] 일 실시예에서, 레이저 스크라이브 장치(510)는 레이저를 하우징한다. 그러한 일 실시예에서, 레이저는 펨토초-기반 레이저이다. 레이저는, 상기 설명한 레이저 삭마 프로세스들과 같은, 마스크의 사용을 포함하는 하이브리드 레이저 및 에칭 싱귤레이션 프로세스의 레이저 삭마 부분을 수행하기에 적합하다. 일 실시예에서, 이동가능한 스테이지가 또한, 프로세스 툴(500)에 포함되고, 상기 이동가능한 스테이지는 웨이퍼 또는 기판(또는 이의 캐리어)을 레이저에 대해서 이동시키도록 구성된다. 구체적인 실시예에서, 레이저가 또한 이동가능하다. 레이저 스크라이브 장치(510)의 전체적인 풋프린트는, 일 실시예에서, 도 5에 도시된 바와 같이, 대략 2240 밀리미터 × 대략 1270 밀리미터일 수 있다.
[0065] 일 실시예에서, 플라즈마 에칭 챔버(508)는, 복수의 집적 회로들을 싱귤레이팅하기 위해, 패터닝된 마스크 내의 갭들을 통해서 웨이퍼 또는 기판을 에칭하도록 구성된다. 그러한 일 실시예에서, 플라즈마 에칭 챔버(508)는 깊은 실리콘 에칭 프로세스를 수행하도록 구성된다. 구체적인 실시예에서, 플라즈마 에칭 챔버(508)는, 미국 캘리포니아 서니베일에 소재하는 Applied Materials로부터 입수할 수 있는 Applied Centura
Figure pct00001
SilviaTM Etch 시스템이다. 플라즈마 에칭 챔버(508)는, 단결정 실리콘 기판들 또는 웨이퍼들 상에 또는 그 내부에 하우징되는 싱귤레이팅된 집적 회로들을 생성하기 위하여 사용되는 깊은 실리콘 에칭을 위해 구체적으로 설계될 수 있다. 일 실시예에서, 고밀도 플라즈마 소스가 플라즈마 에칭 챔버(508) 내에 포함되어, 높은 실리콘 에칭 레이트들을 촉진한다. 일 실시예에서, 하나 초과의 플라즈마 에칭 챔버가 프로세스 툴(500)의 클러스터 툴(506) 부분 내에 포함되어, 싱귤레이션 또는 다이싱 프로세스의 높은 제조 처리량을 가능하게 한다.
[0066] 일 실시예에서, 플라즈마 에칭 챔버(508)는, 플라즈마 프로세스 동안 테이프 프레임 상에 배치된 상태로 웨이퍼를 클램핑하기 위해, 챔버에 대해 배치된 척을 포함한다. 팩토리 인터페이스(502)는 레이저 스크라이브 장치(510)를 갖는 외부 제조 설비와 클러스터 툴(506) 간을 인터페이싱하는 데에 적합한 대기 포트(atmospheric port)일 수 있다. 팩토리 인터페이스(502)는, 저장 유닛들(예를 들어, 전면 개방형 통합 포드들(front opening unified pods))로부터 클러스터 툴(506) 또는 레이저 스크라이브 장치(510)로 또는 양자 모두로 웨이퍼들(또는 이의 캐리어들)을 이송하기 위한 아암들 또는 블레이드들을 갖는 로봇들을 포함할 수 있다.
[0067] 클러스터 툴(506)은 싱귤레이션 방법의 기능들을 수행하기에 적합한 다른 챔버들을 포함할 수 있다. 예를 들어, 일 실시예에서, 부가적인 에칭 챔버 대신에, 증착 챔버(512)가 포함된다. 증착 챔버(512)는, 웨이퍼 또는 기판의 레이저 스크라이빙에 앞서서, 웨이퍼 또는 기판의 디바이스 층 상에서의 또는 이 디바이스 층 위에서의 마스크 증착을 위해 구성될 수 있다. 그러한 일 실시예에서, 증착 챔버(512)는 포토-레지스트 층을 증착하기에 적합하다.
[0068] 실시예들은, 테이프 필름 프레임을 커버하도록 구성된 챔버 쉴드 링을 갖는 플라즈마 에칭 챔버를 더 포함한다. 도 6은 일 실시예에 따른, 챔버 쉴드 링을 포함하는 에칭 챔버의 개략도를 예시한다.
[0069] 도 6은, 온도가 제어되는 컴포넌트를 포함하는 플라즈마 프로세싱 시스템(600)의 단면 개략도를 예시한다. 일 실시예에서, 플라즈마 프로세싱 시스템(600)은 플랫폼(500)에서 에칭 챔버(508)로서 채용된다. 플라즈마 프로세싱 시스템(600)은, 미국 캘리포니아 소재의 Applied Materials에 의해 생산되는, Applied Centura® Silvia™ Etch 시스템과 같은, 그러나 이에 제한되지는 않는, 플라즈마 에칭 챔버들을 포함하는, 당업계에 공지된 임의의 유형의 프로세싱 챔버일 수 있다.
[0070] 플라즈마 프로세싱 시스템(600)은 접지된(grounded) 챔버(605)를 포함한다. 프로세싱될 작업물(예를 들어, 기판)(400)(도 6에서 포지션들(400A 및 400B)에 있는 것으로 예시됨)은 개구부(615)를 통해 포지션(400B)에 로딩되고, 온도 제어된 척(408A)쪽으로의 아래 포지션(400A)에 배치된다. 기판의 치수는 산업계에 공지된 바와 같이 변할 수 있으며, 통상적인 실리콘 기판들은 현재 300mm 및 450mm의 직경을 갖는다. 특정 실시예들에서, 온도 제어된 척(408A)은 복수의 구역들을 포함하고, 각각의 구역은 (예를 들어, 칠러(677) 및/또는 온도 제어기(675) 및/또는 제어기(670)에 의해) 구역들 사이에서 동일하거나 상이할 수 있는 온도 설정점으로 독립적으로 제어 가능하다. 예를 들어, 온도 제어된 척(408A)은 기판(400)의 중앙에 근접한 내측 열 구역 및 기판(400)의 둘레/엣지에 근접한 외측 열 구역 양자 모두를 포함할 수 있다. 기판(400)에 부착된 필름 프레임(408)이 또한, 척(408A) 상에 배치된다. 제어기(670)는, 다양한 서브프로세서들 및 서브제어기들을 제어하기 위해 산업 현장(industrial setting)에서 사용될 수 있는 임의의 형태의 범용 데이터 프로세싱 시스템 중 하나일 수 있다. 일반적으로, 제어기(670)는, 다른 공통적인 컴포넌트들 중에서도, 메모리(673)와 통신하는 중앙 처리 유닛(CPU)(672) 및 입력/출력(I/O) 회로망(674)을 포함한다. CPU(672)에 의해 실행되는 소프트웨어 명령들은, 시스템(600)으로 하여금, 예를 들어, 기판(400)을 플라즈마 에칭 챔버(605) 내로 로딩하고, 프로세스 가스(들)를 소스들(645)로부터 도입하며, 이들을, RF 소스들(625, 626, 및 630) 중 하나 또는 그 초과의 소스들로부터의 RF 에너지의 전달을 통해 플라즈마로 에너자이징(energize)하게 한다. 본 발명의 부분들은 컴퓨터 프로그램 물건으로서 제공될 수 있고, 그러한 컴퓨터 프로그램 물건은, 명령들이 저장된 컴퓨터-판독 가능한 매체를 포함할 수 있으며, 이러한 명령들은, 에칭 시스템(600)이 도 1의 에칭 방법(100)을 수행하도록 제어하기 위하 컴퓨터(또는 다른 전자 디바이스들)를 프로그래밍하는 데에 사용될 수 있다. 컴퓨터-판독 가능한 매체는, 플로피 디스켓들, 광학 디스크들, CD-ROM들(컴팩트 디스크 판독-전용 메모리), 및 광-자기 디스크들, ROM들(판독-전용 메모리), RAM들(랜덤 액세스 메모리), EPROM들(소거 가능한 프로그래밍 가능한 판독-전용 메모리), EEPROM들(전기적으로-소거 가능한 프로그래밍 가능한 판독-전용 메모리), 자기(magnet) 또는 광학 카드들, 플래시 메모리, 또는 전자 명령들을 저장하기에 적합한 다른 공통적으로 공지된 유형의 컴퓨터-판독 가능한 저장 매체를 포함할 수 있지만, 이에 제한되는 것은 아니다. 게다가, 본 발명은 또한, 컴퓨터 프로그램 물건을 포함하는 프로그램 파일로서 다운로드될 수 있고, 그러한 프로그램 파일은, 원격 컴퓨터로부터, 요청하는 컴퓨터로 전송될 수 있다.
[0071] 에칭 시스템(600)은, (점선으로 도시된) 상승된 포지션(450B) 및 하강된 포지션(450A)으로부터 이동 가능한 챔버 쉴드 링(450)(도 6에서 포지션들(450A 및 450B)에 있는 것으로 예시됨)을 더 포함하고, 링(450)은 플라즈마 프로세싱 동안, 기판(400)의 어떠한 부분도 커버하지 않으면서 프레임(408)을 쉴딩한다. 도 6에 도시된 챔버 쉴드 링(450)은, 도 4d와 관련하여 다른 곳에서 설명된 특성들 중 하나, 일부 또는 그 전부를 가질 수 있다.
[0072] 프로세스 가스들은 가스 소스(645)로부터 질량 유동 제어기(649)를 통해 챔버(605)의 내부로 공급된다. 챔버(605)는 고용량 진공 펌프 스택(655)에 연결된 배기 밸브(651)를 통해 진공배기된다.
[0073] 플라즈마 전력이 챔버(605)에 인가될 때, 플라즈마는 기판(400) 위의 프로세싱 영역에서 형성된다. 제 1 플라즈마 바이어스 전력(625)은 플라즈마를 에너자이징하기 위해 전송 라인(628)을 통해 척(408A)(예를 들어, 캐소드)에 커플링된다. 플라즈마 바이어스 전력(625)은 전형적으로, 약 2MHz 내지 60MHz의 낮은 주파수를 갖고, 특정 실시예에서는, 13.56MHz 밴드의 주파수를 갖는다. 예시적인 실시예에서, 플라즈마 프로세싱 시스템(600)은, 이중(dual) 주파수 바이어스 전력을 제공하기 위해, 플라즈마 바이어스 전력(625)과 동일한 RF 매치(RF match; 627)에 연결된, 약 2MHz 밴드에서 동작하는 제 2 플라즈마 바이어스 전력(626)을 포함한다. 예시적인 300mm 기판에 대한 하나의 이중 주파수 바이어스 전력 실시예에서, 500W 내지 20,000W의 전체 바이어스 전력(Wb,tot)에 대해, 13.56MHz 생성기는 500W 내지 10,000W를 공급하는 반면, 2MHz 생성기는 0 내지 10,000W의 전력을 공급한다. 다른 이중 주파수 바이어스 전력 실시예에서, 100W 내지 20,000W의 전체 바이어스 전력(Wb,tot)에 대해, 60MHz 생성기는 100W 내지 8,000W를 공급하는 반면, 2MHz 생성기는 0 내지 10,000W의 전력을 공급한다.
[0074] 플라즈마 소스 전력(630)은, 플라즈마를 에너자이징하도록 고주파 소스 전력을 제공하기 위해, 매치(도시되지 않음)를 통해, 척(408A)에 대해 상대적으로 양극(anodic)일 수 있는 플라즈마 생성 엘리먼트(635)(예를 들어, 샤워헤드)에 커플링된다. 플라즈마 소스 전력(630)은 전형적으로, 플라즈마 바이어스 전력(625)보다 더 높은 주파수, 예컨대 100 내지 180MHz를 갖고, 특정 실시예에서는 162MHz 밴드의 주파수를 갖는다. 특정 실시예들에서, 정상부 소스는 100W 내지 5,000W 에서 동작한다. 소스 전력은 더 직접적으로 플라즈마 밀도에 영향을 주는 한편, 바이어스 전력은 더 직접적으로, 기판(400) 상의 바이어스 전압에 영향을 미쳐서, 기판(400)의 이온 충격을 제어한다.
[0075] 이러한 예시적인 전력 범위들은 300mm 직경을 갖는 작업물(예를 들어, 12인치 웨이퍼)의 프로세싱을 위한 것이며, 전력 수준들은, 적어도 동일한 전력 밀도들(즉, 기판의 단위 면적당 전력(watts))을 유지하기 위해, 시스템들의 이후의 세대들(subsequent generations)에 대해 규모가 조정(scale)될 것으로 기대될 수 있음을 주목한다. 예를 들어, 시스템(600)이 450mm 기판들에 대해 구성된 실시예에서, 상기 전력 범위들은 2 내지 2.5배 증가된다.
[0076] 위의 설명이 제한적인 것이 아닌 예시적인 것으로 의도된다는 것이 이해되어야 한다. 예컨대, 도면들에서의 흐름도들이 본 발명의 특정 실시예들에 의해 수행되는 동작들의 특정한 순서를 도시하지만, 그러한 순서가 필수적이지 않다는 것이 이해되어야 한다(예컨대, 대안적인 실시예들은, 상이한 순서로 동작들을 수행할 수 있고, 특정 동작들을 조합할 수 있고, 특정 동작들을 오버랩(overlap)할 수 있는 등이다). 게다가, 위의 설명을 읽고 이해할 시에, 다수의 다른 실시예들이 당업자에게 명백할 것이다. 본 발명이 특정 예시적인 실시예들을 참조하여 설명되었지만, 본 발명은 설명된 실시예들에 제한되지 않고, 첨부된 청구항들의 범위 및 사상 내에서 변형 및 변경을 가하여 실시될 수 있다는 것이 인식될 것이다. 따라서, 본 발명의 범위는, 첨부된 청구항들을 참조하여, 그러한 청구항들에 자격이 부여되는 균등물들의 전체 범위와 함께 결정되어야 한다.

Claims (15)

  1. 복수의 집적 회로들을 포함하는 반도체 웨이퍼를 다이싱하는 방법으로서,
    상기 반도체 웨이퍼를 필름 프레임에 커플링시키는 단계;
    상기 반도체 웨이퍼 위에 마스크를 형성하는 단계 ― 상기 마스크는 상기 집적 회로들을 커버하고 보호함 ―;
    상기 집적 회로들 사이의 상기 반도체 웨이퍼의 영역들을 노출시키는 갭들을 갖는 패터닝된 마스크를 제공하기 위해, 레이저 스크라이빙 프로세스로 상기 마스크를 패터닝하는 단계;
    상기 필름 프레임에 커플링된 상기 반도체 웨이퍼를 플라즈마 에칭 챔버로 이송하는 단계;
    상기 반도체 웨이퍼의 어떠한 부분도 챔버 쉴드 링으로 커버하지 않으면서 상기 필름 프레임을 상기 챔버 쉴드 링으로 커버하는 단계; 및
    상기 반도체 웨이퍼가 상기 필름 프레임에 커플링되어 있는 동안, 싱귤레이팅된(singulated) 집적 회로들을 형성하기 위해, 상기 패터닝된 마스크의 갭들을 통해 상기 반도체 웨이퍼를 플라즈마 에칭하는 단계를 포함하는,
    복수의 집적 회로들을 포함하는 반도체 웨이퍼를 다이싱하는 방법.
  2. 제 1 항에 있어서,
    상기 필름 프레임에 커플링된 상기 반도체 웨이퍼를 상기 플라즈마 에칭 챔버로 이송하는 단계는, 상기 반도체 웨이퍼를, 온도 제어된 척 표면 위에 배치하고, 상기 필름 프레임을, 상기 온도 제어된 척 표면 주위에 배치된 온도 제어된 환형 링의 정상부 표면 위에 배치하는 단계를 더 포함하는,
    복수의 집적 회로들을 포함하는 반도체 웨이퍼를 다이싱하는 방법.
  3. 제 2 항에 있어서,
    상기 온도 제어된 척 표면 및 상기 온도 제어된 환형 링의 정상부 표면을 냉각시키는 단계를 더 포함하는,
    복수의 집적 회로들을 포함하는 반도체 웨이퍼를 다이싱하는 방법.
  4. 제 2 항에 있어서,
    상기 온도 제어된 척 표면 및 상기 온도 제어된 환형 링의 정상부 표면을 냉각시키는 단계는, 상기 척 표면 및 상기 환형 링의 정상부 표면을 0℃ 미만으로 냉각시키는 단계를 포함하는,
    복수의 집적 회로들을 포함하는 반도체 웨이퍼를 다이싱하는 방법.
  5. 제 3 항에 있어서,
    상기 온도 제어된 척 표면을 냉각시키는 단계는, 상기 반도체 웨이퍼를 플라즈마 에칭하는 동안, 상기 온도 제어된 척 표면을 통해 상기 반도체 웨이퍼의 배면에 가스를 공급하는 단계를 포함하는,
    복수의 집적 회로들을 포함하는 반도체 웨이퍼를 다이싱하는 방법.
  6. 제 5 항에 있어서,
    상기 온도 제어된 척 표면을 통해 상기 가스를 공급하는 단계는, 배면 압력을 3mT 미만으로 유지하기에 충분한 유량을 제공하는 단계를 포함하는,
    복수의 집적 회로들을 포함하는 반도체 웨이퍼를 다이싱하는 방법.
  7. 제 1 항에 있어서,
    상기 필름 프레임에 커플링된 상기 반도체 웨이퍼를 상기 플라즈마 에칭 챔버로 이송하는 단계는, 상기 반도체 웨이퍼 및 상기 필름 프레임을 온도 제어된 척 표면 위에 배치하는 단계를 더 포함하는,
    복수의 집적 회로들을 포함하는 반도체 웨이퍼를 다이싱하는 방법.
  8. 제 1 항에 있어서,
    상기 쉴드 링은 상기 필름 프레임의 외측 직경보다 더 큰 외측 직경을 갖는,
    복수의 집적 회로들을 포함하는 반도체 웨이퍼를 다이싱하는 방법.
  9. 제 1 항에 있어서,
    상기 쉴드 링은, 상승된 포지션과 하강된 포지션 사이에서 상기 쉴드 링을 상승 및 하강시키도록 구성된 리프터 핀들의 세트에 의해, 상기 플라즈마 에칭 챔버에 부착되는,
    복수의 집적 회로들을 포함하는 반도체 웨이퍼를 다이싱하는 방법.
  10. 제 1 항에 있어서,
    상기 챔버 쉴드 링은 상기 필름 프레임의 정상부 표면으로부터 1 내지 5mm의 갭만큼 분리되어 있는,
    복수의 집적 회로들을 포함하는 반도체 웨이퍼를 다이싱하는 방법.
  11. 제 1 항에 있어서,
    상기 반도체 웨이퍼는 25-300㎛ 의 범위의 두께를 갖고, 직경은 300 내지 450mm인,
    복수의 집적 회로들을 포함하는 반도체 웨이퍼를 다이싱하는 방법.
  12. 복수의 집적 회로들(IC들)을 포함하는 반도체 웨이퍼를 다이싱하기 위한 시스템으로서,
    상기 IC들 사이의 상기 반도체 웨이퍼의 영역들을 노출시키는 트렌치를 형성하기 위해, 상기 반도체 웨이퍼 위에 배치된 마스크를 패터닝하기 위한 레이저 스크라이브 모듈;
    싱귤레이팅된 IC들을 형성하기 위해, 패터닝된 마스크의 갭들을 통해 상기 반도체 웨이퍼를 플라즈마 에칭하도록, 상기 레이저 스크라이브 모듈에 커플링된 플라즈마 에칭 챔버를 포함하고, 상기 플라즈마 에칭 챔버는,
    에칭 프로세스 동안, 상기 반도체 웨이퍼가 필름 프레임에 커플링되어 있는 동안 상기 반도체 웨이퍼를 지지하기 위한 온도 제어된 척; 및
    상기 반도체 웨이퍼의 어떠한 부분도 커버하지 않으면서 상기 필름 프레임을 커버하도록 구성된 챔버 쉴드 링을 포함하는,
    복수의 집적 회로들(IC들)을 포함하는 반도체 웨이퍼를 다이싱하기 위한 시스템.
  13. 제 12 항에 있어서,
    상기 플라즈마 에칭 챔버는,
    상기 온도 제어된 척 주위에 배치된 온도 제어된 환형 링을 더 포함하고,
    상기 온도 제어된 환형 링은 상기 필름 프레임을 지지하는,
    복수의 집적 회로들(IC들)을 포함하는 반도체 웨이퍼를 다이싱하기 위한 시스템.
  14. 복수의 집적 회로들을 포함하는 반도체 웨이퍼를 다이싱하는 방법으로서,
    상기 반도체 웨이퍼를 필름 프레임에 커플링시키는 단계;
    상기 반도체 웨이퍼 위에 마스크를 형성하는 단계 ― 상기 마스크는 상기 집적 회로들을 커버하고 보호함 ―;
    상기 반도체 웨이퍼를, 플라즈마 챔버의 온도 제어된 척 표면 위에 배치하고, 상기 필름 프레임을, 상기 온도 제어된 척 표면 주위에 배치된 온도 제어된 환형 링의 정상부 표면 위에 배치하는 단계;
    상기 반도체 웨이퍼의 어떠한 부분도 챔버 쉴드 링으로 커버하지 않으면서 상기 필름 프레임을 상기 챔버 쉴드 링으로 커버하는 단계; 및
    상기 반도체 웨이퍼가 상기 필름 프레임에 커플링되어 있는 동안 상기 반도체 웨이퍼를 플라즈마 에칭하는 단계를 포함하는,
    복수의 집적 회로들을 포함하는 반도체 웨이퍼를 다이싱하는 방법.
  15. 제 14 항에 있어서,
    상기 온도 제어된 척 표면 및 상기 온도 제어된 환형 링의 정상부 표면을 냉각시키는 단계를 더 포함하는,
    복수의 집적 회로들을 포함하는 반도체 웨이퍼를 다이싱하는 방법.
KR1020157022732A 2013-01-25 2014-01-22 필름 프레임 웨이퍼 어플리케이션들을 위한 에칭 챔버 쉴드 링을 사용한 레이저 및 플라즈마 에칭 웨이퍼 다이싱 KR102199301B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201361757031P 2013-01-25 2013-01-25
US61/757,031 2013-01-25
US14/158,529 2014-01-17
US14/158,529 US9236305B2 (en) 2013-01-25 2014-01-17 Wafer dicing with etch chamber shield ring for film frame wafer applications
PCT/US2014/012590 WO2014116734A1 (en) 2013-01-25 2014-01-22 Laser and plasma etch wafer dicing with etch chamber shield ring for film frame wafer applications

Publications (2)

Publication Number Publication Date
KR20150109459A true KR20150109459A (ko) 2015-10-01
KR102199301B1 KR102199301B1 (ko) 2021-01-06

Family

ID=51223377

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157022732A KR102199301B1 (ko) 2013-01-25 2014-01-22 필름 프레임 웨이퍼 어플리케이션들을 위한 에칭 챔버 쉴드 링을 사용한 레이저 및 플라즈마 에칭 웨이퍼 다이싱

Country Status (5)

Country Link
US (1) US9236305B2 (ko)
JP (1) JP6509744B2 (ko)
KR (1) KR102199301B1 (ko)
TW (1) TWI640037B (ko)
WO (1) WO2014116734A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220075145A (ko) 2020-11-28 2022-06-07 주식회사 테크네스트 웨이퍼 엣지 파티클 제거 장치

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8802545B2 (en) 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US9105705B2 (en) 2011-03-14 2015-08-11 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US20150020974A1 (en) * 2013-07-19 2015-01-22 Psk Inc. Baffle and apparatus for treating surface of baffle, and substrate treating apparatus
JP6113019B2 (ja) * 2013-08-07 2017-04-12 株式会社ディスコ ウエーハの分割方法
US20150287638A1 (en) * 2014-04-04 2015-10-08 Jungrae Park Hybrid wafer dicing approach using collimated laser scribing process and plasma etch
US9076860B1 (en) * 2014-04-04 2015-07-07 Applied Materials, Inc. Residue removal from singulated die sidewall
US8932939B1 (en) * 2014-04-14 2015-01-13 Applied Materials, Inc. Water soluble mask formation by dry film lamination
US9093518B1 (en) * 2014-06-30 2015-07-28 Applied Materials, Inc. Singulation of wafers having wafer-level underfill
US9165832B1 (en) 2014-06-30 2015-10-20 Applied Materials, Inc. Method of die singulation using laser ablation and induction of internal defects with a laser
US9117868B1 (en) * 2014-08-12 2015-08-25 Applied Materials, Inc. Bipolar electrostatic chuck for dicing tape thermal management during plasma dicing
US11195756B2 (en) * 2014-09-19 2021-12-07 Applied Materials, Inc. Proximity contact cover ring for plasma dicing
US9159624B1 (en) * 2015-01-05 2015-10-13 Applied Materials, Inc. Vacuum lamination of polymeric dry films for wafer dicing using hybrid laser scribing and plasma etch approach
CN106024682B (zh) * 2015-03-31 2020-07-21 松下知识产权经营株式会社 等离子处理装置以及等离子处理方法
GB201518756D0 (en) 2015-10-22 2015-12-09 Spts Technologies Ltd Apparatus for plasma dicing
US9691625B2 (en) * 2015-11-04 2017-06-27 Lam Research Corporation Methods and systems for plasma etching using bi-modal process gas composition responsive to plasma power level
JP6560969B2 (ja) * 2015-12-01 2019-08-14 株式会社ディスコ ウエーハの分割方法
JP6524534B2 (ja) * 2016-03-09 2019-06-05 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP6827676B2 (ja) * 2017-01-10 2021-02-10 株式会社ディスコ 半導体デバイスチップ及び半導体デバイスチップの製造方法
JP2018156973A (ja) * 2017-03-15 2018-10-04 株式会社ディスコ ウェーハの加工方法
DE102017213181A1 (de) * 2017-07-31 2019-01-31 Carl Zeiss Smt Gmbh Optische Anordnung für EUV-Strahlung mit einer Abschirmung zum Schutz vor der Ätzwirkung eines Plasmas
CN112041480A (zh) * 2018-04-10 2020-12-04 应用材料公司 解决在高温非晶碳沉积的厚膜沉积期间的自发电弧
US20200194270A1 (en) * 2018-12-13 2020-06-18 Asm Technology Singapore Pte Ltd Plasma chemical processing of wafer dies
JPWO2021059900A1 (ko) * 2019-09-27 2021-04-01
GB201917988D0 (en) * 2019-12-09 2020-01-22 Spts Technologies Ltd A semiconductor wafer dicing process
GB201918333D0 (en) 2019-12-12 2020-01-29 Spts Technologies Ltd A semiconductor wafer dicing process
TWI732576B (zh) * 2020-06-02 2021-07-01 梭特科技股份有限公司 微型機器人裝置及微晶粒排列系統

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09153483A (ja) * 1995-11-30 1997-06-10 Sony Corp レジスト・アッシング方法およびこれに用いるアッシング装置
US20050032332A1 (en) * 2003-06-10 2005-02-10 Saburo Miyamoto Method for separating semiconductor wafer from supporting member, and apparatus using the same
JP2011009351A (ja) * 2009-06-24 2011-01-13 Hitachi High-Technologies Corp プラズマ処理装置およびプラズマ処理方法
US20120322238A1 (en) * 2011-06-15 2012-12-20 Wei-Sheng Lei Laser and plasma etch wafer dicing using water-soluble die attach film
WO2012173790A2 (en) * 2011-06-15 2012-12-20 Applied Materials, Inc. Hybrid laser and plasma etch wafer dicing using substrate carrier

Family Cites Families (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4049944A (en) 1973-02-28 1977-09-20 Hughes Aircraft Company Process for fabricating small geometry semiconductive devices including integrated components
US4339528A (en) 1981-05-19 1982-07-13 Rca Corporation Etching method using a hardened PVA stencil
US4684437A (en) 1985-10-31 1987-08-04 International Business Machines Corporation Selective metal etching in metal/polymer structures
JPH0416085A (ja) 1990-05-10 1992-01-21 Tokyo Gas Co Ltd 画像記録再生装置
KR100215338B1 (ko) 1991-03-06 1999-08-16 가나이 쓰도무 반도체 장치의 제조방법
US5691794A (en) 1993-02-01 1997-11-25 Canon Kabushiki Kaisha Liquid crystal display device
US5593606A (en) 1994-07-18 1997-01-14 Electro Scientific Industries, Inc. Ultraviolet laser system and method for forming vias in multi-layered targets
EP1357584A3 (en) 1996-08-01 2005-01-12 Surface Technology Systems Plc Method of surface treatment of semiconductor substrates
US6426484B1 (en) 1996-09-10 2002-07-30 Micron Technology, Inc. Circuit and method for heating an adhesive to package or rework a semiconductor die
US5920973A (en) 1997-03-09 1999-07-13 Electro Scientific Industries, Inc. Hole forming system with multiple spindles per station
JP3230572B2 (ja) 1997-05-19 2001-11-19 日亜化学工業株式会社 窒化物系化合物半導体素子の製造方法及び半導体発光素子
US6057180A (en) 1998-06-05 2000-05-02 Electro Scientific Industries, Inc. Method of severing electrically conductive links with ultraviolet laser output
JP2001044144A (ja) 1999-08-03 2001-02-16 Tokyo Seimitsu Co Ltd 半導体チップの製造プロセス
JP2001110811A (ja) 1999-10-08 2001-04-20 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4387007B2 (ja) 1999-10-26 2009-12-16 株式会社ディスコ 半導体ウェーハの分割方法
JP2001144126A (ja) 1999-11-12 2001-05-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
JP2001148358A (ja) 1999-11-19 2001-05-29 Disco Abrasive Syst Ltd 半導体ウェーハ及び該半導体ウェーハの分割方法
US6300593B1 (en) 1999-12-07 2001-10-09 First Solar, Llc Apparatus and method for laser scribing a coated substrate
US6887804B2 (en) 2000-01-10 2005-05-03 Electro Scientific Industries, Inc. Passivation processing over a memory link
KR100850262B1 (ko) 2000-01-10 2008-08-04 일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드 초단 펄스 폭을 가진 레이저 펄스의 버스트로 메모리링크를 처리하기 위한 레이저 시스템 및 방법
WO2001074529A2 (en) 2000-03-30 2001-10-11 Electro Scientific Industries, Inc. Laser system and method for single pass micromachining of multilayer workpieces
GB2386184B (en) 2000-07-12 2004-05-26 Electro Scient Ind Inc UV laser system and method for single pulse severing of IC fuses
US6676878B2 (en) 2001-01-31 2004-01-13 Electro Scientific Industries, Inc. Laser segmented cutting
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
US6642127B2 (en) 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
JP3910843B2 (ja) 2001-12-13 2007-04-25 東京エレクトロン株式会社 半導体素子分離方法及び半導体素子分離装置
US6706998B2 (en) 2002-01-11 2004-03-16 Electro Scientific Industries, Inc. Simulated laser spot enlargement
JP4447325B2 (ja) 2002-02-25 2010-04-07 株式会社ディスコ 半導体ウェーハの分割方法
KR100451950B1 (ko) 2002-02-25 2004-10-08 삼성전자주식회사 이미지 센서 소자 웨이퍼 소잉 방법
JP2003257896A (ja) 2002-02-28 2003-09-12 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
CN1663038A (zh) 2002-04-19 2005-08-31 Xsil技术有限公司 激光加工
JP2004031526A (ja) 2002-06-24 2004-01-29 Toyoda Gosei Co Ltd ３族窒化物系化合物半導体素子の製造方法
US6582983B1 (en) 2002-07-12 2003-06-24 Keteca Singapore Singapore Method and wafer for maintaining ultra clean bonding pads on a wafer
JP4286497B2 (ja) 2002-07-17 2009-07-01 新光電気工業株式会社 半導体装置の製造方法
KR101151023B1 (ko) 2002-10-28 2012-05-30 가부시키가이샤 토쿄 세이미쯔 익스팬드방법 및 익스팬드장치
JP3908148B2 (ja) 2002-10-28 2007-04-25 シャープ株式会社 積層型半導体装置
US20040157457A1 (en) 2003-02-12 2004-08-12 Songlin Xu Methods of using polymer films to form micro-structures
JP2004273895A (ja) 2003-03-11 2004-09-30 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
US7087452B2 (en) 2003-04-22 2006-08-08 Intel Corporation Edge arrangements for integrated circuit chips
JP2004322168A (ja) 2003-04-25 2004-11-18 Disco Abrasive Syst Ltd レーザー加工装置
JP4231349B2 (ja) 2003-07-02 2009-02-25 株式会社ディスコ レーザー加工方法およびレーザー加工装置
JP4408361B2 (ja) 2003-09-26 2010-02-03 株式会社ディスコ ウエーハの分割方法
US7128806B2 (en) 2003-10-21 2006-10-31 Applied Materials, Inc. Mask etch processing apparatus
JP4471632B2 (ja) 2003-11-18 2010-06-02 株式会社ディスコ ウエーハの加工方法
JP2005203541A (ja) 2004-01-15 2005-07-28 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
US7459377B2 (en) 2004-06-08 2008-12-02 Panasonic Corporation Method for dividing substrate
US7804043B2 (en) 2004-06-15 2010-09-28 Laserfacturing Inc. Method and apparatus for dicing of thin and ultra thin semiconductor wafer using ultrafast pulse laser
US7687740B2 (en) 2004-06-18 2010-03-30 Electro Scientific Industries, Inc. Semiconductor structure processing using multiple laterally spaced laser beam spots delivering multiple blows
US7507638B2 (en) 2004-06-30 2009-03-24 Freescale Semiconductor, Inc. Ultra-thin die and method of fabricating same
JP4018088B2 (ja) 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
US7199050B2 (en) 2004-08-24 2007-04-03 Micron Technology, Inc. Pass through via technology for use during the manufacture of a semiconductor device
JP4559801B2 (ja) 2004-09-06 2010-10-13 東京エレクトロン株式会社 ウエハチャック
JP4018096B2 (ja) 2004-10-05 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法、及び半導体素子の製造方法
US20060088984A1 (en) 2004-10-21 2006-04-27 Intel Corporation Laser ablation method
US20060086898A1 (en) 2004-10-26 2006-04-27 Matsushita Electric Industrial Co., Ltd. Method and apparatus of making highly repetitive micro-pattern using laser writer
US20060146910A1 (en) 2004-11-23 2006-07-06 Manoochehr Koochesfahani Method and apparatus for simultaneous velocity and temperature measurements in fluid flow
JP4288229B2 (ja) 2004-12-24 2009-07-01 パナソニック株式会社 半導体チップの製造方法
US7875898B2 (en) 2005-01-24 2011-01-25 Panasonic Corporation Semiconductor device
JP2006253402A (ja) 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
US7361990B2 (en) 2005-03-17 2008-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing cracking of high-lead or lead-free bumps by matching sizes of contact pads and bump pads
JP4478053B2 (ja) 2005-03-29 2010-06-09 株式会社ディスコ 半導体ウエーハ処理方法
JP4285455B2 (ja) 2005-07-11 2009-06-24 パナソニック株式会社 半導体チップの製造方法
JP4599243B2 (ja) 2005-07-12 2010-12-15 株式会社ディスコ レーザー加工装置
JP4769560B2 (ja) 2005-12-06 2011-09-07 株式会社ディスコ ウエーハの分割方法
JP4372115B2 (ja) 2006-05-12 2009-11-25 パナソニック株式会社 半導体装置の製造方法、および半導体モジュールの製造方法
JP4480728B2 (ja) 2006-06-09 2010-06-16 パナソニック株式会社 Ｍｅｍｓマイクの製造方法
JP4544231B2 (ja) 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
JP4840174B2 (ja) 2007-02-08 2011-12-21 パナソニック株式会社 半導体チップの製造方法
JP4840200B2 (ja) 2007-03-09 2011-12-21 パナソニック株式会社 半導体チップの製造方法
US7926410B2 (en) 2007-05-01 2011-04-19 J.R. Automation Technologies, L.L.C. Hydraulic circuit for synchronized horizontal extension of cylinders
JP5205012B2 (ja) 2007-08-29 2013-06-05 株式会社半導体エネルギー研究所 表示装置及び当該表示装置を具備する電子機器
JP4858395B2 (ja) 2007-10-12 2012-01-18 パナソニック株式会社 プラズマ処理装置
US7859084B2 (en) 2008-02-28 2010-12-28 Panasonic Corporation Semiconductor substrate
JP2009260272A (ja) 2008-03-25 2009-11-05 Panasonic Corp 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
WO2009126907A2 (en) 2008-04-10 2009-10-15 Applied Materials, Inc. Laser-scribing platform and hybrid writing strategy
US20100013036A1 (en) 2008-07-16 2010-01-21 Carey James E Thin Sacrificial Masking Films for Protecting Semiconductors From Pulsed Laser Process
US8609512B2 (en) 2009-03-27 2013-12-17 Electro Scientific Industries, Inc. Method for laser singulation of chip scale packages on glass substrates
JP5356962B2 (ja) 2009-09-21 2013-12-04 東京エレクトロン株式会社 載置機構、ダイシングフレーム付きウエハの搬送方法及びこの搬送方法に用いられるウエハ搬送用プログラム
US8642448B2 (en) 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
US8802545B2 (en) 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09153483A (ja) * 1995-11-30 1997-06-10 Sony Corp レジスト・アッシング方法およびこれに用いるアッシング装置
US20050032332A1 (en) * 2003-06-10 2005-02-10 Saburo Miyamoto Method for separating semiconductor wafer from supporting member, and apparatus using the same
JP2011009351A (ja) * 2009-06-24 2011-01-13 Hitachi High-Technologies Corp プラズマ処理装置およびプラズマ処理方法
US20120322238A1 (en) * 2011-06-15 2012-12-20 Wei-Sheng Lei Laser and plasma etch wafer dicing using water-soluble die attach film
WO2012173790A2 (en) * 2011-06-15 2012-12-20 Applied Materials, Inc. Hybrid laser and plasma etch wafer dicing using substrate carrier

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220075145A (ko) 2020-11-28 2022-06-07 주식회사 테크네스트 웨이퍼 엣지 파티클 제거 장치

Also Published As

Publication number Publication date
TWI640037B (zh) 2018-11-01
US20140213041A1 (en) 2014-07-31
TW201436015A (zh) 2014-09-16
WO2014116734A1 (en) 2014-07-31
JP6509744B2 (ja) 2019-05-08
JP2016506087A (ja) 2016-02-25
US9236305B2 (en) 2016-01-12
KR102199301B1 (ko) 2021-01-06

Similar Documents

Publication Publication Date Title
KR102199301B1 (ko) 필름 프레임 웨이퍼 어플리케이션들을 위한 에칭 챔버 쉴드 링을 사용한 레이저 및 플라즈마 에칭 웨이퍼 다이싱
US8969177B2 (en) Laser and plasma etch wafer dicing with a double sided UV-curable adhesive film
KR102250628B1 (ko) 높은 다이 파괴 강도 및 평활한 측벽을 위한 레이저 스크라이빙 및 플라즈마 에칭
KR102365042B1 (ko) 높은 다이 파괴 강도 및 매끈한 측벽을 위한 레이저 스크라이빙 및 플라즈마 에칭
JP6602850B2 (ja) プラズマダイシング中のダイシングテープ熱管理のための冷却ペデスタル
US9252057B2 (en) Laser and plasma etch wafer dicing with partial pre-curing of UV release dicing tape for film frame wafer application
JP6556759B2 (ja) プラズマダイシング中にウエハフレーム支持リングを冷却することによるダイシングテープ熱管理
US8912075B1 (en) Wafer edge warp supression for thin wafer supported by tape frame
WO2014011914A1 (en) Laser, plasma etch, and backside grind process for wafer dicing
US9117868B1 (en) Bipolar electrostatic chuck for dicing tape thermal management during plasma dicing
WO2015116348A1 (en) Improved wafer coating
US9443765B2 (en) Water soluble mask formation by dry film vacuum lamination for laser and plasma dicing
WO2015094863A1 (en) Plasma thermal shield for heat dissipation in plasma chamber
US9130030B1 (en) Baking tool for improved wafer coating process

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant