KR20150010601A - 리소그래피 장치, 리소그래피 방법, 리소그래피 시스템, 저장 매체 및 물품 제조 방법 - Google Patents

리소그래피 장치, 리소그래피 방법, 리소그래피 시스템, 저장 매체 및 물품 제조 방법 Download PDF

Info

Publication number
KR20150010601A
KR20150010601A KR1020140087391A KR20140087391A KR20150010601A KR 20150010601 A KR20150010601 A KR 20150010601A KR 1020140087391 A KR1020140087391 A KR 1020140087391A KR 20140087391 A KR20140087391 A KR 20140087391A KR 20150010601 A KR20150010601 A KR 20150010601A
Authority
KR
South Korea
Prior art keywords
patterning
information
preprocessing
substrate
controller
Prior art date
Application number
KR1020140087391A
Other languages
English (en)
Other versions
KR101758429B1 (ko
Inventor
신이치로 고가
노부루 다카쿠라
아키히코 가와무라
Original Assignee
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 가부시끼가이샤 filed Critical 캐논 가부시끼가이샤
Publication of KR20150010601A publication Critical patent/KR20150010601A/ko
Application granted granted Critical
Publication of KR101758429B1 publication Critical patent/KR101758429B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70058—Mask illumination systems
    • G03F7/70191—Optical correction elements, filters or phase plates for controlling intensity, wavelength, polarisation, phase or the like
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3174—Particle-beam lithography, e.g. electron beam lithography

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Electron Beam Exposure (AREA)

Abstract

본 발명은, 전처리 장치로부터 공급되는 기판에 대해 패터닝을 수행하도록 각각 구성된 복수의 패터닝 디바이스와; 복수의 로트에 각각 속하는 복수의 기판이 복수의 로트에 각각 대응하는 복수의 레시피 정보에 기초하여 복수의 패터닝 디바이스에 의해 병행 처리되도록 복수의 패터닝 디바이스를 제어하고, 병행 처리의 스케줄에 관한 정보를 전처리 장치로 송신하도록 구성된 컨트롤러를 포함하는 리소그래피 장치를 제공한다.

Description

리소그래피 장치, 리소그래피 방법, 리소그래피 시스템, 저장 매체 및 물품 제조 방법{LITHOGRAPHY APPARATUS, LITHOGRAPHY METHOD, LITHOGRAPHY SYSTEM, STORAGE MEDIUM, AND ARTICLE MANUFACTURING METHOD}
본 발명은 리소그래피 장치, 리소그래피 방법, 리소그래피 시스템, 저장 매체 및 물품 제조 방법에 관한 것이다.
리소그래피 장치는 반도체 디바이스, MEMS 등의 물품을 제조하는 단계 내에 포함되는 리소그래피 단계에서 공작물(기판) 상에 가공을 위한 패턴을 형성한다. 리소그래피 장치의 예는 몰드(mold)를 사용하여 기판 상의 미경화 수지를 성형하여 기판 상에 수지 패턴을 형성하는 임프린트 장치를 포함한다. 광-경화 방법을 채용하는 임프린트 장치는 우선 기판 상의 임프린트 영역(샷 영역) 상에 임프린트 재료(광경화성 수지)를 코팅한다. 다음에, 수지(미경화 수지)는 몰드에 의해 성형된다. 수지에 경화를 위한 광이 조사된 후에, 기판은 몰드로부터 이형되고, 그에 의해 수지 패턴이 기판 상에 형성된다. 일본 특허 제4185941호는 스텝-앤드-플래시 임프린트 장치(step-and-flash imprint apparatus)를 개시하고 있다.
일본 특허 공개 제2011-210992호는 생산성의 개선을 위해 복수의 리소그래피 장치(예컨대, 노광 장치 또는 임프린트 장치) 그리고 복수의 리소그래피 장치로 기판 또는 원판을 반송하는 반송 유닛을 포함하는 클러스터-타입 리소그래피 시스템(cluster-type lithography system)을 개시하고 있다.
종래의 리소그래피 단계에서, 기판 상에 레지스트(감광제)를 코팅하는 전처리 그리고 노광된 기판을 현상하는 후처리를 수행하는 코팅기/현상기가 노광 장치에 추가하여 사용된다. 생산성 그리고 기판의 청청도를 유지하는 관점으로부터, 코팅기/현상기는 전형적으로 노광 장치에 접속(소위, "인-라인 접속")된 상태로 사용된다. 임프린트 장치가 기판 상에 패턴을 형성하기 전에 기판을 클리닝하고 기판 상에 부착층을 코팅하는 등의 전처리를 수행하는 것도 필요하며, 이러한 전처리를 수행하는 전처리 장치는 임프린트 장치에 접속된 상태로 사용될 수 있다. 이러한 경우에, 전처리 장치에 의해 수행되는 전처리가 임프린트 장치에 의해 수행되는 임프린트 처리 직전에 수행되는 것이 바람직하다. 그 이유에 따르면, 먼지가 임프린트 처리 시에 기판 상에 부착되면, 이들은 몰드 그리고 몰드에 의해 형성되는 복수의 임프린트 영역에 대한 복수의 패턴의 품질에 악영향을 미칠 수 있다. 이것은 부착층이 시간에 따라 변화될 수 있는 경우에도 적용된다. 임프린트 처리 직전에 전처리를 수행하는 것이 바람직한 이유는 다른 리소그래피 장치에도 적용 가능할 수 있기 때문이다.
종래로부터, 1개의 노광 장치가 전형적으로 1개의 코팅기/현상기에 인-라인 접속된다. 대조적으로, 전처리 장치의 처리량(단위 시간당 처리되는 기판의 개수)이 리소그래피 장치보다 높은 경우가 있을 수 있다. 이러한 경우에, 1개의 전처리 장치에 접속되고 복수의 리소그래피 장치(또는 복수의 리소그래피 유닛)를 포함하는, 소위 클러스터-타입 리소그래피 장치가 요구될 수 있다.
이러한 클러스터-타입 리소그래피 장치에서, 동일한 로트(lot) 내의 복수의 기판이 동일한 장치(유닛)에 의해 처리되는 것이 바람직하다. 이러한 처리가 수행되면, 동일한 로트 내의 기판은 동일한 조건 하에서 처리될 수 있고, 그에 의해 후속의 검사, 처리 등의 용이화를 가져온다. 그러나, 이러한 처리를 수행하는 클러스터-타입 리소그래피 장치가 생산성의 관점으로부터 병렬로 복수의 로트를 처리하는 것이 바람직하다.
한편, 상술된 바와 같이 최대한 근접하게 리소그래피 처리 직전에 전처리를 수행하는 것이 유리하다. 따라서, 클러스터-타입 리소그래피 장치의 수율 및 생산성을 고려하여, 전처리 장치는 적시에 복수의 로트에 각각 속하는 복수의 기판을 처리하고 그 다음에 적시에 리소그래피 장치에 이들을 제공하는 것이 바람직하다.
본 발명은, 예컨대 수율 및 생산성의 관점에서 유리한 리소그래피 장치를 제공한다.
본 발명의 일 양태에 따르면, 전처리 장치로부터 공급되는 기판에 대해 패터닝을 수행하도록 각각 구성된 복수의 패터닝 디바이스와; 복수의 로트에 각각 속하는 복수의 기판이 복수의 로트에 각각 대응하는 복수의 레시피 정보에 기초하여 복수의 패터닝 디바이스에 의해 병행 처리되도록 복수의 패터닝 디바이스를 제어하고, 병행 처리의 스케줄에 관한 정보를 전처리 장치로 송신하도록 구성된 컨트롤러를 포함하는 리소그래피 장치가 제공된다.
본 발명의 추가적인 특징이 첨부 도면을 참조하여 이하의 예시적인 실시예의 설명으로부터 명확해질 것이다.
도 1은 본 발명의 일 실시예에 따른 리소그래피 장치의 구성을 도시하는 도면.
도 2는 임프린트 패터닝 디바이스의 구성을 도시하는 도면.
도 3은 클러스터 컨트롤러의 구성을 도시하는 도면.
도 4는 상태 스토리지 내에 기록되는 데이터를 도시하는 도면.
도 5는 레시피 스토리지 내에 기록되는 데이터를 도시하는 도면.
도 6은 이력 스토리지 내에 기록되는 데이터를 도시하는 도면.
도 7은 클러스터 구성의 임프린트 처리를 도시하는 흐름도.
도 8은 기판 요구 스케줄 송신 처리를 도시하는 흐름도.
도 9는 기판 요구 스케줄 내에 기록되는 데이터를 도시하는 도면.
도 10은 예외 처리 또는 예외 처리에 관련된 처리를 도시하는 흐름도.
이후에서, 본 발명의 바람직한 실시예가 도면을 참조하여 설명될 것이다.
우선, 본 발명의 일 실시예에 따른 리소그래피 장치가 설명될 것이다. 본 실시예에 따른 리소그래피 장치는 후술될 전처리 장치로부터 공급되는 기판에 대해 패터닝을 각각 수행하는 복수의 리소그래피 패터닝 디바이스를 포함하는, 소위 클러스터-타입 리소그래피 장치이다. 이후에, 본 실시예에서, 리소그래피 패터닝 디바이스가 임프린트 패터닝 디바이스(임프린트 장치)로서 사용되는 클러스터-타입 임프린트 장치의 설명이 예를 취함으로써 주어질 것이다.
도 1은 본 실시예에 따른 클러스터-타입 임프린트 장치(2) 그리고 클러스터-타입 임프린트 장치(2)를 포함하는 임프린트 시스템(1)의 구성을 도시하는 개략 평면도이다. 임프린트 시스템(1)은 클러스터-타입 임프린트 장치(2) 및 전처리 장치(3)를 포함한다. 클러스터-타입 임프린트 장치(2)는 복수(예컨대, 본 실시예에서, 6개)의 임프린트 패터닝 디바이스[4(4A 내지 4F)], 기판 반송 유닛(5) 그리고 클러스터 컨트롤러(6)를 포함한다.
도 2는 단일의 임프린트 패터닝 디바이스(이후에서, 간단하게, "패터닝 디바이스"로서 지칭됨)(4)의 구성을 도시하는 개략도이다. 패터닝 디바이스(4)는 반도체 디바이스 등의 물품을 제조하는 단계들 중 리소그래피 단계를 수행한다. 패터닝 디바이스(4)는 몰드(104)를 사용하여 웨이퍼(101) 상의(기판 상의), 즉 처리될 기판 상의 미경화 수지(109)를 성형하여 웨이퍼(101) 상의 수지(109)에 의해 형성되는 패턴을 형성한다. 여기에서, 패터닝 디바이스(4)는 광-경화 방법을 채용한다. 다음의 도면에서, Z 축이 웨이퍼(101) 상의 수지(109)에 자외선을 조사하는 조사 시스템(107)의 광학 축에 평행하게 정렬되고 상호 직교하는 축 X 및 Y가 Z 축에 직각인 평면 내에 정렬되는 경우가 설명될 것이다. 패터닝 디바이스(4)는 조사 시스템(107), 몰드 보유지지 기구(111) 및 정렬 측정 시스템(106)을 포함하는 임프린트 구조물(105), 웨이퍼 스테이지(102), 코팅기(108) 그리고 패터닝 디바이스 컨트롤러(110)를 포함한다.
조사 시스템(107)은 임프린트 처리 중에 광원으로부터 방출되는 자외선(112)을 임프린트에 적절한 광으로 조정하여 몰드(104)에 조정된 자외선(112)을 조사한다. 수은 램프 등의 램프가 광원으로서 사용될 수 있지만, 광원은 몰드(104)를 투과하고 수지(자외선 경화성 수지)(109)가 경화되는 파장을 갖는 광을 방출하기만 하면 특별히 제한되지 않는다. 본 실시예에서, 조사 시스템(107)은 광-경화 방법이 채용되기 때문에 제공되지만, 예컨대 열경화 수지를 경화시키는 열원이 열-경화 방법이 채용될 때에 조사 시스템(107) 대신에 제공된다.
몰드(104)의 외주연 형상은 다각형(바람직하게는, 직사각형 또는 정사각형)이고, 몰드(104)는 웨이퍼(101)와 대면하는 표면 상에 3-차원으로 형성되는 패턴 섹션(104a)(예컨대, 전사될 회로 패턴 등의 오목 및 볼록 패턴)을 포함한다. 제조될 물품의 형태에 따라 다양한 패턴 크기가 있지만, 십수 나노-스케일의 미세한 패턴 크기가 또한 포함될 수 있다. 몰드(104)의 재료는 자외선(112)의 통과를 허용할 수 있고 낮은 열 팽창을 갖는 것이 바람직하다. 몰드(104)의 예시의 재료는 석영일 수 있다.
몰드 보유지지 기구(111)는 도시되어 있지 않지만 몰드(104)를 보유지지하는 몰드 척 그리고 몰드 척을 보유지지하고 몰드(104)를 이동시키는 몰드 구동 기구를 갖는다. 몰드 척은 진공 흡착력 또는 정전력을 사용하여 자외선(112)이 조사된 몰드(104)의 표면의 외주연 영역을 흡착 또는 흡인함으로써 몰드(104)를 보유지지할 수 있다. 또한, 몰드 척 및 몰드 구동 기구의 각각은 조사 시스템(107)으로부터 방출된 자외선(112)이 몰드(104)를 투과하여 웨이퍼(101)를 향해 유도되도록 중심 부분(그 내부측)에 구멍 영역을 갖는다. 몰드 구동 기구는 각각의 축 방향으로 몰드(104)를 이동시켜 선택적으로 웨이퍼(101) 상의 수지(109)에 대해 몰드(104)를 가압하거나 수지(109)로부터 몰드(104)를 이형시킨다. 몰드 구동 기구에 채용 가능한 동력원의 예는 선형 모터, 공기 실린더 등을 포함한다. 몰드 구동 기구는 높은 정확도로 몰드(104)의 위치 설정을 수용하기 위해 조동 구동 시스템, 미동 구동 시스템 등의 복수의 구동 시스템에 의해 구성될 수도 있다. 또한, 몰드 구동 기구는 Z-축 방향으로 뿐만 아니라 X-축 방향, Y-축 방향 또는 θ(Z 축에 대한 회전) 방향으로 몰드(104)의 위치를 조정하는 위치 조정 기능, 몰드(104)의 경사를 보정하는 경사 기능 등을 가질 수 있다. 임프린트 처리 중의 가압 동작 및 이형 동작은 Z-축 방향으로 몰드(104)를 이동시킴으로써 구현될 수 있거나, Z-축 방향으로 웨이퍼 스테이지(102)를 이동시킴으로써 구현될 수 있거나, 또는 서로에 대해 몰드(104) 및 웨이퍼 스테이지(102)의 양쪽 모두를 이동시킴으로써 구현될 수도 있다.
정렬 측정 시스템(106)은 몰드(104) 상에 사전-형성되는 정렬 마크 그리고 웨이퍼(101) 상에 사전-형성되는 정렬 마크를 광학적으로 관찰하여 이들 사이의 상대 위치 관계를 측정한다.
웨이퍼(101)는, 예컨대 단결정 실리콘 기판 또는 SOI(Silicon on Insulator)이고, 몰드(104) 상에 형성된 패턴 섹션(104a)에 의해 성형되는 자외선 경화성 수지, 즉 수지(109)가 웨이퍼(101)의 처리 표면 상에 코팅된다.
웨이퍼 스테이지(102)는 웨이퍼(101)를 보유지지하고, 몰드(104)가 웨이퍼(101) 상의 수지(109)에 대해 가압될 때에 몰드(104)와 수지(109) 사이의 위치 정합을 실행한다. 웨이퍼 스테이지(102)는 도시되어 있지 않지만 흡착력에 의해 웨이퍼(101)를 보유지지하는 웨이퍼 척 그리고 기계 유닛에 의해 웨이퍼 척을 보유지지하고 적어도 웨이퍼(101)의 표면을 따른 방향으로 이동 가능한 스테이지 구동 기구를 갖는다. 스테이지 구동 기구에 채용 가능한 동력원의 예는 선형 모터, 평면형 모터 등을 포함한다. 동력원은 스테이지 컨트롤러(103)로부터의 구동 명령에 기초하여 동작된다. 스테이지 구동 기구는 X-축 및 Y-축 방향으로의 조동 구동 시스템, 미동 구동 시스템 등의 복수의 구동 시스템에 의해 구성될 수도 있다. 또한, 스테이지 구동 기구는 Z-축 방향으로의 웨이퍼(101)의 위치를 조정하는 구동 시스템, θ 방향으로의 웨이퍼(101)의 위치를 조정하는 위치 조정 기능, 웨이퍼(101)의 경사를 보정하는 경사 기능 등을 가질 수도 있다.
코팅기(108)는 몰드 보유지지 기구(111) 근처에 설치되고, 웨이퍼(101) 상에 존재하는 패턴 형성 영역으로서의 샷 상에 수지(미경화 수지)(109)를 코팅한다. 여기에서, 수지(109)는 자외선(112)이 조사됨으로써 경화되는 성질을 갖는 광경화성 수지(임프린트 재료)이고, 디바이스 등을 제조하는 단계를 위한 다양한 조건에 따라 적절하게 선택된다. 또한, 코팅기(108)로부터 분배(방출)될 수지(109)의 양은 웨이퍼(101) 상에 형성될 수지(109)의 요망 두께, 형성될 패턴의 밀도 등에 의해 적절하게 결정된다.
패터닝 디바이스 컨트롤러(110)는 패터닝 디바이스(4)의 구성 요소의 동작, 조정 등을 제어한다. 패터닝 디바이스 컨트롤러(110)는 도시되어 있지 않지만 CPU 또는 DSP 등의 계산 유닛 그리고 레시피 정보를 저장하는 메모리 또는 하드 디스크 등의 저장 유닛을 포함한다. 여기에서, 레시피 정보는 웨이퍼(101) 또는 동일한 처리가 수행되는 웨이퍼 그룹인 로트를 처리할 때에 사용되는 일련의 처리 파라미터로 구성되는 정보(데이터)이다. 처리 파라미터의 예는 샷의 레이아웃, 임프린트 처리가 적용될 샷의 순서, 각각의 샷에 대한 임프린트 조건 등을 포함한다. 임프린트 조건의 예는 몰드(104)가 웨이퍼(101) 상에 코팅된 수지(109)에 대해 가압되는 충전 시간 그리고 수지(109)가 자외선(112)이 조사됨으로써 경화되는 노광 시간을 포함한다. 임프린트 조건의 또 다른 예는 각각의 샷 상으로 코팅될 수지(109)의 양인 수지 코팅량을 포함한다. 패터닝 디바이스 컨트롤러(110)는 클러스터 컨트롤러(6)로부터 레시피를 수신하고, 그 다음에 레시피에 기초하여 기판 반송 유닛(5)에 의해 반입되는 웨이퍼(101)에 대해 임프린트 처리를 수행한다.
도 1을 다시 참조하면, 기판 반송 유닛(5)(도 1에서 파선에 의해 표시됨)은 각각의 패터닝 디바이스(4)와 전처리 장치(3) 사이에서 웨이퍼(101)를 반송(전달)한다. 구체적으로 도시되어 있지 않지만, 기판 반송 유닛(5)은 웨이퍼(101)를 보유지지하는 핸드(hand)를 포함하는 반송 로봇일 수 있다.
클러스터 컨트롤러(컨트롤러)(6)는 클러스터-타입 임프린트 장치(2)의 구성 요소의 동작, 조정 등을 제어한다. 클러스터 컨트롤러(6)는, 예컨대 정보 처리 장치(컴퓨터)로 구성된다. 본 실시예에 따른 처리(임프린트 방법)는 정보 처리 장치에 의해 프로그램으로서 실행될 수 있다. 클러스터 컨트롤러(6)는 내부 통신 라인(통신 라인)(7)을 통해 패터닝 디바이스(4) 및 기판 반송 유닛(5)에 통신 가능하게 접속되고, 패터닝 디바이스(4) 및 기판 반송 유닛(5)에 대해 제어 신호 그리고 다양한 형태의 정보(레시피)를 수신/송신한다.
도 3은 클러스터 컨트롤러(6)의 구성을 도시하는 개념도이다. 클러스터 컨트롤러(6)는 메인 컨트롤러(301), 상태 스토리지(저장 유닛)(302), 레시피 스토리지(저장 유닛)(303) 및 이력 스토리지(저장 유닛)(304)를 포함한다. 상태 스토리지(302)는 각각의 패터닝 디바이스(4)의 처리 상태를 기록한다. 도 4는 상태 스토리지(302) 내에 기록되는 데이터의 예를 도시하는 도면이다. 상태 스토리지(302)는 각각의 패터닝 디바이스(4)에 대해 처리 상태(처리/처리 대기/처리-정지), 처리 중의 레시피를 나타내는 레시피 명칭, 레시피 개시 시간, 처리 중의 로트를 나타내는 로트 번호 등을 기록한다. 또한, 상태 스토리지(302)는 처리 중인 웨이퍼(101)를 나타내는 기판 번호, 처리가 개시되는 웨이퍼(101)의 개시 시간인 기판 개시 시간 등을 기록한다. 레시피 스토리지(303)는 통합 컨트롤러(10)(아래에서 설명됨)로부터 수신되는 복수의 레시피를 기록한다. 도 5는 레시피 스토리지(303) 내에 기록되는 데이터의 예를 도시하는 도면이다. 레시피 스토리지(303) 내에 기록될 수 있는 내용은 패터닝 디바이스 컨트롤러(110)의 설명에서 설명된 바와 같다. 이력 스토리지(304)는 과거에 패터닝 디바이스(4)에 의해 수행된 임프린트 처리에 대한 이력 정보(실제 값)를 기록한다. 또한, 도 6은 이력 스토리지(304) 내에 기록되는 데이터의 예를 도시하는 도면이다. 이력 스토리지(304)는 각각의 패터닝 디바이스(4)에 대해 과거의 임프린트 처리의 레시피 명칭, 각각의 웨이퍼(101)를 처리하는 데 소요된 시간인 기판 처리 시간 등을 기록한다. 메인 컨트롤러(301)는 패터닝 디바이스(4)로 지시를 송신하여 상태 스토리지(302), 레시피 스토리지(303) 및 이력 스토리지(304)의 데이터 참조 및 데이터 설정을 실행하면서 통합 컨트롤러(10)로부터 수신된 레시피에 기초하여 임프린트 처리를 수행한다.
도 1을 다시 참조하면, 전처리 장치(3)는 클러스터-타입 임프린트 장치(2)에 의해 지정되는 로트 내의 웨이퍼(101)에 대해 웨이퍼(101)의 클리닝, 부착층의 코팅 등의 전처리를 수행하는 클리닝 디바이스 또는 코팅 디바이스이다. 전처리 장치(3)는 웨이퍼(101)의 처리를 담당하는 패터닝 디바이스(4)의 개수만큼 1개의 로트 내에 웨이퍼(101)를 저장하는 기판 저장 용기(FOUP)(8)를 설치(수납)할 수 있다. 또한, 통신 접속이 외부 통신 라인(통신 라인)(9)을 통해 클러스터 컨트롤러(6)와 전처리 장치(3) 사이에 수립되고, 후술될 기판 요구 스케줄이 이들 사이에서 송신/수신된다. 특히, 전처리 장치(3)는, 클러스터-타입 임프린트 장치(2)가 전처리 장치(3)로부터 처리될 웨이퍼(101)를 요구하는 타이밍에 따라 전처리를 완료하도록, 기판 요구 스케줄에 기초하여 임의의 순서로 복수의 로트 내의 웨이퍼(101)에 대해 전처리를 개시한다. 전처리가 완료된 웨이퍼(101)는 임시로 저장되고, 클러스터-타입 임프린트 장치(2)로부터의 기판 요구에 기초하여 반출된다.
또한, 임프린트 장치를 사용하여 물품(예컨대, 반도체 디바이스)을 제조하는 제조 장소(예컨대, 반도체 제조 공장)에 존재하는 종래의 통합 컨트롤러에서와 같이, 통합 컨트롤러(10)는 다양한 형태의 제조 장치들 사이에서 데이터 송신/수신을 수행하여 전체의 제조 단계를 통괄 제어한다. 다른 제조 장치에서와 같이, 본 실시예에 따른 클러스터-타입 임프린트 장치(2)를 포함하는 임프린트 시스템(1)은 제조 장소 내의 근거리 통신망 등의 통신망(11)을 통해 통합 컨트롤러(10)에 접속된다.
다음에, 임프린트 시스템(1)[클러스터-타입 임프린트 장치(2)]에 의해 수행되는 임프린트 방법(리소그래피 방법)이 설명될 것이다. 우선, 클러스터 컨트롤러(6)는 통합 컨트롤러(10)로부터의 복수의 요구(로트 번호 및 레시피의 조합)의 각각에 대해 후술될 병행 처리를 수행한다.
도 7은 통합 컨트롤러(10)로부터의 요구에 대해 클러스터 컨트롤러(6)에 의해 수행되는 처리(이후에서, "클러스터 구성의 임프린트 처리"로서 지칭됨)를 도시하는 흐름도이다. 우선, 클러스터 컨트롤러(6)는 통합 컨트롤러(10)로부터 다음에 처리될 로트(처리 로트)의 로트 번호 그리고 로트에 적용될 레시피(처리 레시피)를 수신한다(단계 S101). 클러스터 컨트롤러(6)는 레시피 스토리지(303) 내에 수신된 처리 레시피를 기록한다. 다음에, 클러스터 컨트롤러(6)는 단계 S101에서 수신된 처리 로트에 대해 처리를 수행하는 패터닝 디바이스(4)(이후에서, "선택 패터닝 디바이스"로서 지칭됨)를 선택한다(단계 S102). 보다 구체적으로, 이 때에, 클러스터 컨트롤러(6)는 클러스터 컨트롤러(6) 내에 제공된 상태 스토리지(302)를 참조하여 처리를 수행하지 않는 패터닝 디바이스(4)로부터 선택 패터닝 디바이스[이후에서, 선택 패터닝 디바이스로서의 패터닝 디바이스(4A)의 설명이 예를 취함으로써 주어짐]를 선택한다. 여기에서, 모든 패터닝 디바이스(4)가 처리 로트를 처리 중일 때에, 클러스터 컨트롤러(6)는 패터닝 디바이스(4) 중 어느 하나가 로트 처리를 완료할 때까지 대기한다. 그 다음에, 클러스터 컨트롤러(6)는 상태 스토리지(302)에 대해 선택 패터닝 디바이스(4A)의 항목(예컨대, "임프린트 패터닝 디바이스 1") 내에 상태, 레시피 명칭, 레시피 개시 시간 및 로트 번호를 기록한다. 웨이퍼(101)의 처리를 담당하는 패터닝 디바이스(4)가 통합 컨트롤러(10)에 의해 구체적으로 지정되고 클러스터 컨트롤러(6)가 또한 단계 S101에서 지정된 패터닝 디바이스(4)에 대한 정보를 수신할 때에, 클러스터 컨트롤러(6)는 선택 패터닝 디바이스로서 지정된 패터닝 디바이스(4)를 설정한다는 점에 유의한다. 다음에, 클러스터 컨트롤러(6)는 단계 S102에서 선택된 선택 패터닝 디바이스(4A)로 처리 레시피를 송신한다(단계 S103). 다음에, 클러스터 컨트롤러(6)는 전처리 장치(3)로부터 처리 로트 내의 웨이퍼(101)를 요구한다(단계 S104). 다음에, 클러스터 컨트롤러(6)는 기판 반송 유닛(5)이 전처리 장치(3)로부터 선택 패터닝 디바이스(4A)로 처리될 웨이퍼(타깃 웨이퍼)(101)를 반송하게 한다(단계 S105). 이 때에, 클러스터 컨트롤러(6)는 추가로 상태 스토리지(302)에 대해 선택 패터닝 디바이스(4A)의 항목 내에 기판 번호 및 기판 개시 시간을 기록한다. 다음에, 클러스터 컨트롤러(6)는 선택 패터닝 디바이스(4A)가 타깃 웨이퍼(101)에 대해 임프린트 처리를 수행하게 한다(단계 S106). 다음에, 단계 S106의 임프린트 처리의 완료 후에, 클러스터 컨트롤러(6)는 기판 반송 유닛(5)이 선택 패터닝 디바이스(4A)로부터 처리된 타깃 웨이퍼(101)를 반출하게 하고 전처리 장치(3)로 처리된 타깃 웨이퍼(101)를 반송하게 한다(단계 S107). 다음에, 클러스터 컨트롤러(6)는 이력 스토리지(304)에 대해 선택 패터닝 디바이스(4A)의 항목 데이터로서 단계 S105 내지 S107로부터의 타깃 웨이퍼(101)에 대해 소요되는 기판 처리 시간 그리고 그 레시피 명칭을 기록한다(단계 S108). 다음에, 클러스터 컨트롤러(6)는 단계 S104 내지 S109로부터의 처리가 처리 로트 내에 수용된 웨이퍼(101)의 모두에 대해 완료되었는 지를 판단한다(단계 S109). 여기에서, 클러스터 컨트롤러(6)가 단계 S104 내지 S109로부터의 처리가 처리 로트 내에 수용된 웨이퍼(101)의 모두에 대해 완료된 것으로 판단할 때에(단계 S109에서, 예), 공정은 단계 S110으로 이행되고, 반면에 클러스터 컨트롤러(6)가 단계 S104 내지 S109로부터의 처리가 처리 로트 내에 수용된 웨이퍼(101)의 모두에 대해 완료되지 않은 것으로 판단할 때에(단계 S109에서, 아니오), 클러스터 컨트롤러(6)는 처리 로트 내에 수용된 다음의 웨이퍼(101)에 대해 단계 S104의 처리 그리고 후속의 단계를 실행한다. 그 다음에, 클러스터 컨트롤러(6)는 처리 로트에 대한 임프린트 처리가 완료된 사실을 통합 컨트롤러(10)에 통지한다(단계 S110). 여기에서, 클러스터 컨트롤러(6)는 상태 스토리지(302)에 대해 선택 패터닝 디바이스의 항목에 대한 정보(상태)를 갱신한다.
한편, 클러스터 컨트롤러(6)는 위의 클러스터 구성의 임프린트 처리와 병행하여 전처리 장치(3)로 기판 요구 스케줄을 송신하는 처리(이후에서, "기판 요구 스케줄 송신 처리"로서 지칭됨)를 실행한다. 여기에서, 용어 "기판 요구 스케줄"은 클러스터 컨트롤러(6)가 전처리 장치(3)로부터 웨이퍼(101)를 요구하는 타이밍을 포함하는 정보를 말한다. 기판 요구 스케줄 송신 처리는, 예컨대 패터닝 디바이스(4) 중 어느 하나가 웨이퍼(101)에 대해 처리를 개시 또는 종료하는 타이밍에(도 7의 단계 S105 또는 단계 S108에 대응하여) 실행될 수 있다. 기판 요구 스케줄 송신 처리는 소정 시간 간격으로 실행될 수도 있다.
도 8은 기판 요구 스케줄 송신 처리를 도시하는 흐름도이다. 우선, 클러스터 컨트롤러(6)는 패터닝 디바이스(4)의 각각에 대해 기판 처리 스케줄을 생성한다(단계 S201). 보다 구체적으로, 클러스터 컨트롤러(6)는 우선 레시피 스토리지(303)로부터의 패터닝 디바이스(4)에 의한 처리 중의 레시피를 참조하여 웨이퍼(101)의 각각에 대해 처리 시간을 추정한다. 그 다음에, 클러스터 컨트롤러(6)는 상태 스토리지(302)로부터 참조되는 패터닝 디바이스(4)의 상태 그리고 웨이퍼(101)에 요구되는 추정된 처리 시간에 기초하여 후속의 웨이퍼(101)를 요구하는 스케줄을 생성할 수 있다. 다음에, 클러스터 컨트롤러(6)는 단계 S201의 공정이 패터닝 디바이스(4)의 모두에 대해 완료되었는 지를 판단한다(단계 S202). 여기에서, 클러스터 컨트롤러(6)가 단계 S201의 공정이 패터닝 디바이스(4)의 모두에 대해 완료된 것으로 판단하면(단계 S202에서, 예), 공정은 단계 S203으로 이행되고, 반면에 클러스터 컨트롤러(6)가 단계 S201의 공정이 패터닝 디바이스(4)의 모두에 대해 완료되지 않은 것으로 판단하면(단계 S202에서, 아니오), 단계 S201의 공정은 패터닝 디바이스(4)의 모두에 대해 완료될 때까지 반복된다. 다음에, 클러스터 컨트롤러(6)는 임시 순서로 단계 S201에서 발생된 패터닝 디바이스(4)의 기판 요구 타이밍을 배열하여 패터닝 디바이스(4)의 모두에 대해 기판 요구 스케줄을 생성한다(단계 S203).
도 9는 예시적인 기판 요구 스케줄을 도시하는 도면이다. 기판 요구 스케줄은 웨이퍼(101)를 요구하는 시간, 요구될 웨이퍼(101)의 로트 번호 그리고 웨이퍼(101)의 요구의 각각에 대한 로트 내의 기판 번호를 포함하는 데이터이다. 로트 번호가 이러한 예에서 전처리 장치(3)로 송신되지만, 전처리 장치(3)가 로트와 로트를 처리하는 패터닝 디바이스(4) 사이의 관계를 기록 및 관리하면, 로트 번호 대신에, 예컨대 패터닝 디바이스(4)를 나타내는 번호가 전처리 장치(3)로 송신될 수도 있다.
그 다음에, 클러스터 컨트롤러(6)는 전처리 장치(3)로 기판 요구 스케줄을 송신한다(단계 S204). 기판 요구 스케줄은 이러한 예에서 패터닝 디바이스(4)의 각각에 의해 처리 중의 레시피로부터 생성되지만, 기판 요구 스케줄은, 예컨대 이력 스토리지(304)로부터 동일한 패터닝 디바이스(4)의 동일한 레시피의 실행 시에 소요되는 과거의 처리 시간을 참조함으로써 생성될 수도 있다.
다음에, 정렬 마크를 검출할 수 없는 것과 같은 예외 처리가 각각의 패터닝 디바이스에서 발생될 때에 또는 각각의 패터닝 디바이스가 예외 처리로부터 복귀될 때에 수행되는 처리(이후에서, "예외 처리 또는 예외 처리에 관련된 처리"로서 지칭됨)가 설명될 것이다. 도 10은 예외 처리 또는 예외 처리에 관련된 처리를 도시하는 흐름도이다. 우선, 클러스터 컨트롤러(6)는 예외 처리가 발생되는 패터닝 디바이스(4) 또는 예외 처리로부터 복귀되는 패터닝 디바이스(4)로부터 예외 처리의 발생 또는 예외 처리로부터의 복귀를 나타내는 신호를 수신한다(단계 S301). 다음에, 클러스터 컨트롤러(6)는 상태 스토리지(302) 내에 당해 패터닝 디바이스(4)가 정지 또는 복귀된 사실을 기록한다(단계 S302). 다음에, 클러스터 컨트롤러(6)는 도 8의 단계 S201로부터 단계 S202까지의 절차와 동일한 절차로 기판 요구 스케줄을 생성한다(단계 S303). 여기에서, 예외 처리가 발생된 경우, 당해 패터닝 디바이스(4)로부터의 웨이퍼(101)의 요구는 삭제된다. 그 다음에, 클러스터 컨트롤러(6)는 전처리 장치(3)로 다시 새로운 기판 요구 스케줄을 송신한다(단계 S304).
상술된 바와 같이, 클러스터-타입 임프린트 장치(2)는 처리 시간의 관점으로부터 패터닝 디바이스(4)의 각각에 대해 가장 효율적이고 그에 의해 전체의 클러스터-타입 임프린트 장치(2)의 생산성의 개선을 가져오는 기판 요구 스케줄을 전처리 장치(3)로 송신한다. 또한, 전처리 장치(3)는, 예컨대 기판 요구 스케줄을 사용함으로써 최대한 근접하게 패터닝 디바이스(4)에 의해 수행되는 처리 직전에 부착층의 코팅을 수행할 수도 있다. 따라서, 클러스터-타입 임프린트 장치(2)는 수율의 감소를 억제할 수도 있다.
상술된 바와 같이, 본 실시예에 따르면, 클러스터 구성의 경우에 양호한 수율 및 생산성을 보증할 수 있는 리소그래피 장치, 리소그래피 방법 및 리소그래피 시스템이 제공될 수 있다.
상기 설명에서, 클러스터 컨트롤러(6)는 전처리 장치(3)로 기판 요구 스케줄을 송신하지만, 클러스터 컨트롤러(6)는, 예컨대 전처리 장치(3)의 전처리 개시 타이밍이 외부 장치에 의해 제어될 수 있도록 통합 컨트롤러(10) 등의 외부 장치로 기판 요구 스케줄을 송신할 수도 있다. 상기 설명에서, 패터닝 디바이스(4)의 각각은 1개의 임프린트 구조물(105)을 포함하지만, 패터닝 디바이스(4)의 각각은 복수의 임프린트 구조물을 포함할 수도 있다. 이러한 경우에, 동일한 로트 내의 웨이퍼(101)에는 동일한 임프린트 구조물에 의해 임프린트 처리가 적용되는 것이 바람직하다.
또한, 상기 설명은 리소그래피 장치로서 복수의 임프린트 패터닝 디바이스(임프린트 장치)를 포함하는 클러스터-타입 임프린트 장치의 예를 취함으로써 주어졌다. 본 발명은 그에 제한되지 않고, 전자 빔 등의 하전 입자 빔을 사용하여 기판(기판 상의 감광제)에 대해 묘화 처리(drawing processing)를 수행하는 복수의 묘화 처리 디바이스(묘화 장치)를 포함하는 클러스터-타입 묘화 장치 등에 적용 가능할 수도 있다.
(물품 제조 방법)
본 발명의 일 실시예에 따른 물품 제조 방법은 반도체 디바이스 등의 마이크로 디바이스, 미세 구조를 갖는 소자 등의 물품을 제조할 때에 바람직하다. 물품 제조 방법은 전술된 리소그래피 장치를 사용하여 물체(예컨대 감광 재료가 코팅된 기판) 상에 패턴(예컨대, 잠상 패턴)을 형성하는 단계 그리고 이전의 단계에서 잠상 패턴이 형성된 물체를 처리하는 단계(예컨대, 현상하는 단계)를 포함할 수 있다. 또한, 물품 제조 방법은 다른 공지된 단계(산화, 성막, 증착, 도핑, 평탄화, 식각, 레지스트 박리, 다이싱, 본딩, 패키징 등)를 포함할 수 있다. 본 실시예의 디바이스 제조 방법은 종래의 디바이스 제조 방법에 비해 디바이스의 성능, 품질, 생산성 및 생산 비용 중 적어도 하나에서 장점을 갖는다.
본 발명은 예시적인 실시예를 참조하여 설명되었지만, 본 발명은 개시된 예시적인 실시예에 제한되지 않는다는 것이 이해되어야 한다. 다음의 특허청구범위의 범주는 모든 이러한 변형 그리고 등가의 구조 및 기능을 포괄하도록 가장 넓은 해석과 일치되어야 한다.
본 출원은 2013년 7월 19일자로 출원된 일본 특허 출원 제2013-150054호의 우선권을 주장하고, 그 전체 내용이 본원에 참조로서 포함된다.

Claims (13)

  1. 전처리 장치로부터 공급되는 기판에 대해 패터닝을 수행하도록 각각 구성된 복수의 패터닝 디바이스와,
    복수의 로트에 각각 속하는 복수의 기판이 상기 복수의 로트에 각각 대응하는 복수의 레시피 정보에 기초하여 상기 복수의 패터닝 디바이스에 의해 병행 처리되도록 상기 복수의 패터닝 디바이스를 제어하고, 상기 병행 처리의 스케줄에 관한 정보를 상기 전처리 장치로 송신하도록 구성된 컨트롤러를 포함하는, 리소그래피 장치.
  2. 제1항에 있어서,
    상기 컨트롤러는 상기 복수의 패터닝 디바이스의 각각이 그에 대응하는 로트를 처리하는 데 필요한 처리 시간에 기초하여 상기 스케줄에 관한 정보를 생성하도록 구성되는, 리소그래피 장치.
  3. 제2항에 있어서,
    상기 컨트롤러는 상기 레시피 정보 및 상기 패터닝 디바이스의 상태에 기초하여 처리 시간을 얻도록 구성되는, 리소그래피 장치.
  4. 제2항에 있어서,
    상기 컨트롤러는 상기 처리 시간을 그에 대응하는 실제 값의 정보에 기초하여 얻도록 구성되는, 리소그래피 장치.
  5. 제1항에 있어서,
    상기 컨트롤러는 상기 복수의 패터닝 디바이스에 의해 수행되는 처리의 상태에 기초하여 상기 스케줄에 관한 정보를 갱신하고, 갱신된 상기 정보를 상기 전처리 장치로 송신하도록 구성되는, 리소그래피 장치.
  6. 제1항에 있어서,
    상기 컨트롤러는, 상기 전처리 장치 대신에, 상기 리소그래피 장치 및 상기 전처리 장치에 접속되는 정보 저리 장치로 상기 스케줄에 관한 정보를 송신하도록 구성되는, 리소그래피 장치.
  7. 제1항에 있어서,
    상기 복수의 패터닝 디바이스는 임프린트 처리를 수행하도록 구성된 패터닝 디바이스를 포함하는, 리소그래피 장치.
  8. 제1항에 있어서,
    상기 복수의 패터닝 디바이스는 하전 입자 빔으로 패터닝을 수행하도록 구성된 패터닝 디바이스를 포함하는, 리소그래피 장치.
  9. 전처리 장치로부터 공급되는 기판에 대한 패터닝을 복수의 패터닝 디바이스에 의해 병행하여 수행하는 리소그래피 방법이며,
    복수의 로트에 각각 대응하는 복수의 레시피 정보에 기초하여 상기 복수의 로트에 각각 속하는 복수의 기판에 대해 병행 처리의 스케줄에 관한 정보를 생성하는 단계와,
    상기 스케줄에 관한 정보를 상기 전처리 장치로 송신하는 단계를 포함하는, 리소그래피 방법.
  10. 컴퓨터가 제9항에 따른 리소그래피 방법을 실행하게 하는 프로그램을 저장하는, 컴퓨터 판독가능한 저장 매체.
  11. 제1항에 따른 리소그래피 장치와,
    상기 리소그래피 장치로 기판을 공급하는 전처리 장치를 포함하는, 리소그래피 시스템.
  12. 물품을 제조하는 방법이며,
    리소그래피 장치를 사용하여 기판에 대해 패터닝을 수행하는 단계와,
    패터닝이 수행된 상기 기판을 처리하여 물품을 제조하는 단계를 포함하고,
    상기 리소그래피 장치는,
    전처리 장치로부터 공급되는 기판에 대해 패터닝을 수행하도록 각각 구성된 복수의 패터닝 디바이스와,
    복수의 로트에 각각 속하는 복수의 기판이 상기 복수의 로트에 각각 대응하는 복수의 레시피 정보에 기초하여 상기 복수의 패터닝 디바이스에 의해 병행 처리되도록 상기 복수의 패터닝 디바이스를 제어하고, 상기 병행 처리의 스케줄에 관한 정보를 상기 전처리 장치로 송신하도록 구성된 컨트롤러를 포함하는, 물품 제조 방법.
  13. 전처리 장치로부터 공급되는 기판에 대한 패터닝을 리소그래피 장치 내에 포함되는 복수의 패터닝 디바이스에 의해 병행하여 수행함으로써 물품을 제조하는 방법이며,
    복수의 로트에 각각 대응하는 복수의 레시피 정보에 기초하여 상기 복수의 로트에 각각 속하는 복수의 기판을 패터닝하는 병행 처리의 스케줄에 관한 정보를 생성하는 단계와,
    상기 스케줄에 관한 정보에 기초하여 복수의 기판에 대한 전처리를 상기 전처리 장치가 수행하게 하는 단계와,
    상기 전처리 장치로부터 공급되는 복수의 기판에 대한 패터닝을 상기 리소그래피 장치가 병행하여 수행하게 하는 단계를 포함하는, 물품 제조 방법.
KR1020140087391A 2013-07-19 2014-07-11 리소그래피 장치, 리소그래피 방법, 리소그래피 시스템, 저장 매체 및 물품 제조 방법 KR101758429B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2013-150054 2013-07-19
JP2013150054A JP6312379B2 (ja) 2013-07-19 2013-07-19 リソグラフィ装置、リソグラフィ方法、リソグラフィシステム、プログラム、物品の製造方法

Publications (2)

Publication Number Publication Date
KR20150010601A true KR20150010601A (ko) 2015-01-28
KR101758429B1 KR101758429B1 (ko) 2017-07-14

Family

ID=52343343

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140087391A KR101758429B1 (ko) 2013-07-19 2014-07-11 리소그래피 장치, 리소그래피 방법, 리소그래피 시스템, 저장 매체 및 물품 제조 방법

Country Status (3)

Country Link
US (2) US9423700B2 (ko)
JP (1) JP6312379B2 (ko)
KR (1) KR101758429B1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6297001B2 (ja) * 2014-03-19 2018-03-20 キヤノン株式会社 リソグラフィ装置、リソグラフィ方法、リソグラフィシステム、プログラム、および物品の製造方法
JP6324246B2 (ja) * 2014-07-11 2018-05-16 キヤノン株式会社 リソグラフィ装置、および物品製造方法
JP6399839B2 (ja) * 2014-07-15 2018-10-03 キヤノン株式会社 インプリント装置、および物品の製造方法
JP6198805B2 (ja) * 2015-02-16 2017-09-20 キヤノン株式会社 リソグラフィ装置、リソグラフィ方法、プログラム、リソグラフィシステムおよび物品製造方法
US9927725B2 (en) 2015-02-16 2018-03-27 Canon Kabushiki Kaisha Lithography apparatus, lithography method, program, lithography system, and article manufacturing method
JP6438332B2 (ja) * 2015-03-18 2018-12-12 キヤノン株式会社 インプリントシステム、および物品の製造方法
JP2016207755A (ja) * 2015-04-17 2016-12-08 株式会社ニコン 露光システム及び交換方法
WO2016167339A1 (ja) * 2015-04-17 2016-10-20 株式会社ニコン 露光システム
JP6562707B2 (ja) * 2015-05-13 2019-08-21 キヤノン株式会社 インプリント装置、インプリント方法及び物品の製造方法
JP6320457B2 (ja) * 2016-05-31 2018-05-09 キヤノン株式会社 基板処理装置、基板処理方法、プログラム、及び物品製造方法
US10969680B2 (en) 2016-11-30 2021-04-06 Canon Kabushiki Kaisha System and method for adjusting a position of a template
JP6860365B2 (ja) * 2017-01-31 2021-04-14 キヤノン株式会社 基板処理装置、基板処理システム、基板処理方法、物品製造方法、およびプログラム
JP6853704B2 (ja) * 2017-03-22 2021-03-31 キヤノン株式会社 リソグラフィ装置、および物品の製造方法
JP7112220B2 (ja) * 2017-05-12 2022-08-03 キヤノン株式会社 方法、装置、システム、および物品の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0756619A (ja) * 1993-08-10 1995-03-03 Nissan Motor Co Ltd 生産管理装置
US6466838B1 (en) * 1998-05-14 2002-10-15 Canon Kabushiki Kaisha Semiconductor exposure apparatus and device manufacturing method using the same
JP4365934B2 (ja) * 1999-05-10 2009-11-18 キヤノン株式会社 露光装置、半導体製造装置およびデバイス製造方法
JP2000353649A (ja) 1999-06-09 2000-12-19 Tokyo Electron Ltd 基板処理装置および基板処理方法
JP4915033B2 (ja) 2000-06-15 2012-04-11 株式会社ニコン 露光装置、基板処理装置及びリソグラフィシステム、並びにデバイス製造方法
US20050137734A1 (en) 2003-12-23 2005-06-23 Asml Netherlands B.V. Method of operating a lithographic apparatus or lithographic processsing cell, lithographic apparatus and lithographic processing cell
JP2006005285A (ja) * 2004-06-21 2006-01-05 Canon Inc 露光処理ライン
US7699021B2 (en) * 2004-12-22 2010-04-20 Sokudo Co., Ltd. Cluster tool substrate throughput optimization
US7798764B2 (en) * 2005-12-22 2010-09-21 Applied Materials, Inc. Substrate processing sequence in a cartesian robot cluster tool
JP4509926B2 (ja) * 2005-12-27 2010-07-21 大日本スクリーン製造株式会社 基板処理装置
JP4185941B2 (ja) 2006-04-04 2008-11-26 キヤノン株式会社 ナノインプリント方法及びナノインプリント装置
JP5283842B2 (ja) * 2006-12-18 2013-09-04 キヤノン株式会社 処理装置
JP2011210992A (ja) 2010-03-30 2011-10-20 Canon Inc リソグラフィーシステム、及びリソグラフィーシステムの制御方法、それを用いたデバイスの製造方法及び物品の製造方法
JP5411201B2 (ja) * 2010-05-21 2014-02-12 東京エレクトロン株式会社 インプリントシステム、インプリント方法、プログラム及びコンピュータ記憶媒体
JP5951753B2 (ja) 2011-04-22 2016-07-13 マッパー・リソグラフィー・アイピー・ビー．ブイ． リソグラフィ機のクラスタのためのネットワークアーキテクチャおよびプロトコル

Also Published As

Publication number Publication date
JP6312379B2 (ja) 2018-04-18
US9880475B2 (en) 2018-01-30
KR101758429B1 (ko) 2017-07-14
US20150022793A1 (en) 2015-01-22
JP2015023146A (ja) 2015-02-02
US20160334714A1 (en) 2016-11-17
US9423700B2 (en) 2016-08-23

Similar Documents

Publication Publication Date Title
KR101758429B1 (ko) 리소그래피 장치, 리소그래피 방법, 리소그래피 시스템, 저장 매체 및 물품 제조 방법
CN105892231B (zh) 光刻装置、光刻方法、程序、光刻***和物品制造方法
KR101763002B1 (ko) 임프린트 장치, 임프린트 방법 및 물품의 제조 방법
JP2012164809A (ja) インプリント装置、および、物品の製造方法
JP5072247B2 (ja) リソグラフィ装置及び方法、並びに、デバイス製造方法
US10359711B2 (en) Lithography apparatus, lithography method, lithography system, storage medium, and article manufacturing method
JP2019204907A (ja) インプリント装置、インプリント方法および物品の製造方法
JP2011210992A (ja) リソグラフィーシステム、及びリソグラフィーシステムの制御方法、それを用いたデバイスの製造方法及び物品の製造方法
JP2015023149A (ja) インプリント装置、インプリント方法、プログラム、インプリントシステム、それらを用いた物品の製造方法
JP7121653B2 (ja) 膜形成装置および物品製造方法
JP2019046937A (ja) 基板処理装置、基板処理システム、基板処理方法、プログラム、および物品製造方法
US9927725B2 (en) Lithography apparatus, lithography method, program, lithography system, and article manufacturing method
KR102277776B1 (ko) 기판 처리 장치, 기판 처리 시스템, 기판 처리 방법, 물품 제조 방법, 및 컴퓨터 프로그램
JP2015023151A (ja) インプリント装置、インプリント方法、プログラム、インプリントシステム、それらを用いた物品の製造方法
JP7358192B2 (ja) インプリント装置、インプリント方法及び物品の製造方法
KR102296682B1 (ko) 리소그래피 장치 및 물품 제조 방법
KR102192911B1 (ko) 스테이지 장치, 리소그래피 장치, 플레이트 및 물품의 제조 방법
JP5871627B2 (ja) インプリントシステム、およびインプリント方法
JP2023183679A (ja) 基板処理システム及び基板処理方法
KR20230106507A (ko) 임프린트 장치, 임프린트 방법, 및 물품 제조 방법
KR20180123630A (ko) 반송 장치, 시스템 및 물품의 제조 방법
JP2018041809A (ja) リソグラフィ装置、および物品の製造方法
JP2020145354A (ja) 平坦化装置、平坦化方法及び物品の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant