JP6324246B2

JP6324246B2 - リソグラフィ装置、および物品製造方法

Info

Publication number: JP6324246B2
Application number: JP2014143668A
Authority: JP
Inventors: 小川　茂樹; 茂樹小川; 博義久保
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2014-07-11
Filing date: 2014-07-11
Publication date: 2018-05-16
Anticipated expiration: 2034-07-11
Also published as: JP2016021444A; US20160011519A1

Description

本発明は、リソグラフィ装置、および物品製造方法に関する。

共通の基板搬送部と共働する複数のリソグラフィ部（パターン形成部または単に形成部ともいう）を含むリソグラフィ装置（いわゆるクラスター型のリソグラフィ装置）が提案されている（特許文献１）。

特表２０１２−５１８８９８号

上記のようなリソグラフィ装置で複数の基板の並行処理を基板のロットごとに行う場合、１ロットに含まれる基板の総数が形成部の総数より少ないと、当該並行処理の期間に一部の形成部が使用されないことになる。これは、リソグラフィ装置の使用効率の点で不利である。

本発明は、使用効率の点で有利なリソグラフィ装置を提供することを例示的目的とする。

本発明の一側面は、それぞれがパターンの形成処理を基板に行う複数の形成部を含むリソグラフィ装置であって、それぞれが複数の基板を含む第１ロット及び第２ロットのそれぞれの属性の情報に基づいて、前記第１ロットの複数の基板に対して前記複数の形成部を割当て、前記第２ロットの複数の基板に対して前記複数の形成部を割当て、該割当てに基づいて前記第１ロットの複数の基板及び前記第２ロットの複数の基板に対して前記複数の形成部に並行してパターンの形成処理を行わせる制御部を含み、
優先度が高い基板を含む第３ロットの処理の割り込み要求があった場合、前記制御部は、前記優先度に基づいて、前記第３ロットの基板に対して前記形成部を割当て、前記第１ロットの複数の基板及び前記第２ロットの複数の基板に割当てる前記形成部の数を変更するように、前記第１ロットの複数の基板、前記第２ロットの複数の基板及び前記第３ロットの基板に対して前記複数の形成部の再割当てを行い、
前記制御部は、前記再割当てに基づいて、前記第１ロットの複数の基板、前記第２ロットの複数の基板及び前記第３ロットの基板に対して前記複数の形成部に並行してパターンの形成処理を行わせることを特徴とするリソグラフィ装置である。

本発明によれば、例えば、使用効率の点で有利なリソグラフィ装置を提供することができる。

実施形態に係るリソグラフィ装置の部分の構成例を示す図実施形態１に係るリソグラフィ装置の構成例を示す図主制御部の処理の流れを例示する図実施形態３に係るリソグラフィ装置の構成例を示す図実施形態３に係るリソグラフィ装置の他の構成例を示す図

〔実施形態１〕
以下、添付図面を参照して本発明の実施形態を説明する。なお、実施形態を説明するための全図を通して、原則として（断りのない限り）、同一の部材等には同一の符号を付し、その繰り返しの説明は省略する。

図１は、実施形態に係るリソグラフィ装置の部分の構成例を示す図である。本実施形態におけるリソグラフィ装置は、それぞれがパターンの形成（パターニング）を基板に行う複数の形成部（リソグラフィ部またはパターニング部ともいう）を含むものである。ここでは、当該形成部は、荷電粒子線（以下では電子線とするが、イオン線等他の荷電粒子線であってもよい）により基板（上のレジスト）に（潜像）パターンを形成するものとする。しかし、リソグラフィ装置は、それには限定されず、公知のいかなるものであってもよい。例えば、紫外線またはＸ線等の電磁波または光の投影および走査のうち少なくとも一方によりパターン形成を基板に行う露光装置や、インプリントによりパターン形成を基板に行うインプリント装置としうる。

図１において、形成部１は、電子銃２と、電子銃２の形成するクロスオーバ３から発散した電子線を変調する光学系４（電子光学系または荷電粒子光学系ともいう）と、基板７を保持するステージ５と、副制御部６とを含みうる。基板７は、例えば、その表面にフォトレジスト（単にレジストともいう）が塗布された単結晶シリコンウエハとしうる。なお、図１において、光学系４の（光）軸に平行にＺ軸をとり、Ｚ軸に直交するように互いに直交するＸ軸およびＹ軸をとっている。形成部１における電子線の経路の雰囲気は、不図示の真空チャンバおよび真空排気系により真空とされる。

電子銃２のクロスオーバ３からの電子の軌道を破線２ａで示している。光学系４は、例えば、電子銃２の側から順に、コリメーターレンズ１０、アパーチャアレイ１１、第１静電レンズアレイ１２、ブランキング偏向器アレイ１３、ブランキングアパーチャアレイ１４、偏向器アレイ１５、および第２静電レンズアレイ１６を備える。なお、光学系４は、ブランキングアパーチャアレイ１４の後側に、第３静電レンズアレイ１７を備えてもよく、図１はその場合を図示している。コリメーターレンズ１０は、クロスオーバ３から発散する電子線をコリメートする光学素子である。アパーチャアレイ１１は、複数の（円形）開口が形成され、コリメーターレンズ１０からの電子線を複数の電子線に分割する光学素子である。第１静電レンズアレイ１２は、例えば、複数の（円形）開口が形成された３枚の電極板（図１では模式図）から構成され、ブランキング偏向器アレイ１３上に複数のクロスオーバを形成する光学素子である。ブランキング偏向器アレイ１３およびブランキングアパーチャアレイ１４は、それぞれ、複数の偏向器および複数の開口が形成され、基板７への各電子線の照射（非ブランキング状態）と非照射（ブランキング状態）とを切り替えるための光学素子である。ブランキング偏向器アレイ１３およびブランキングアパーチャアレイ１４は、まとめてブランキング部ともいう。なお、ブランキング部は、電子線のブランキング機能を有するものであればよく、上記のように電子線を非透過としてブランキングを行う透過型のデバイスには限られない。例えば、電子線を非反射としてブランキングを行う反射型のデバイス（後述）であってもよい。第３静電レンズアレイ１７は、各電子線をコリメートする光学素子である。偏向器アレイ（偏向器）１５は、ステージ５に保持された基板７の上でＸ軸方向に電子線を変位させる光学素子である。また、第２静電レンズアレイ１６は、ブランキングアパーチャアレイ１４を通過した電子線を基板７の上に集束させる光学素子である。なお、２０は、ステージ５に設けられた検出器であり、第２静電レンズアレイ１６により集束された電子線を検出する。副制御部６は、検出器２０の出力に基づいて、クロスオーバ３の像（電子線の強度分布）を計測することができる。

ステージ５は、例えば静電力により基板７を保持し、６自由度における基板７の位置決めが可能な構成である。当該位置決めの制御は、不図示の計測器（干渉計等）によりステージ５の位置が計測されてなされうる。副制御部６は、ステージ５の位置の制御を行う。また、当該位置の情報と検出器２０の出力信号（電気信号）とに基づいて、電子線の強度分布を求める。

副制御部６は、形成部１のパターン形成に関わる構成要素の動作を制御する下位の各制御部と、各制御部を統括する上位の統括制御部３０とを含む。副制御部６は、当該下位の制御部として、ブランキング制御部３１と、変位制御部３２と、検出器制御部３３と、ステージ制御部３４とを含む。なお、不図示であるが、コリメーターレンズ１０や各静電レンズアレイ１２、１６、１７の動作を制御するレンズ制御部をも含みうる。ブランキング制御部３１は、ブランキング信号に基づいて、ブランキング偏向器アレイ１３の動作を制御する。当該ブランキング信号は、デバイスパターンの設計データに基づき、統括制御部３０により生成されうる。変位制御部３２は、偏向信号に基づいて、偏向器アレイ１５の動作を制御する。当該偏向信号は、統括制御部３０により生成されうる。

検出器制御部３３は、検出器２０からの出力に基づいて、電子線の特性を計測する。計測結果は、統括制御部３０に送信される。検出器制御部３３は、統括制御部３０を介して変位制御部３２およびステージ制御部３４のうちの少なくとも一方と協働することにより、電子線の強度分布を計測しうる。この計測は、例えば、検出器２０の出力、ステージの位置、および電子線の偏向量（変位量）に基づいて、計測対象の電子線の強度分布（または形状、位置、総強度等）を求めうる。

ステージ制御部３４は、統括制御部３０からの位置指令（目標位置）に基づいて、ステージ５の位置を制御する。ステージ制御部３４は、パターン形成のために、ステージ５をＹ軸方向に移動（走査）させる。これに並行して、偏向器アレイ１５は、ステージ５の位置に基づいて、基板７の上でＸ軸方向に電子線を変位させる。並行して、ブランキング偏向器アレイ１３は、基板７の上で目標線量が得られるように、電子線のブランキングを行う。なお、形成部１は、基板上に形成されたアライメントマークの位置を計測する機能を有し、当該計測の結果に基づいて、基板上に既に形成されたパターンに重ね合わせてパターン形成を行いうる。

副制御部６を含む形成部１は、図２を参照して後述するように複数あって、クラスター型のリソグラフィ装置を構成している。図１において、４０は、複数の副制御部６に接続され、複数の形成部１の動作を制御する主制御部である。４１は、主制御部に接続され、当該リソグラフィ装置に対するユーザーインターフェースを提供するコンソール部である。

図２は、実施形態１に係るリソグラフィ装置の構成例を示す図である。図２において、５０（５０−Ａないし５０−Ｅのそれぞれ）は、図１を参照して説明した形成部１を複数含んでなる形成部群である。この形成部群５０は、形成部群５０を構成する複数の形成部１で単一のロットに属する複数の基板にパターン形成を並行して行う。形成部１の単位時間当たりの基板処理枚数に形成部群５０を構成する形成部１の数を乗じることにより、各形成部群５０の単位時間当たりの基板処理枚数が決まる。すなわち、それに属する形成部１の数により各形成部群５０の単位時間当たりの基板処理枚数を調整することができる。

各形成部群５０を構成する形成部１の数は、例えば、リソグラフィ装置による生産する物品（半導体デバイス等）の生産計画に合せて事前に決定しうる。主制御部４０は、各ロットに属する複数の基板にパターン形成を並行して行う形成部群５０の割当てを行う。ここで、リソグラフィ装置は、主制御部４０と各形成部群５０と搬送部（白抜き矢印）５３（の一部）とを含んで構成されうる。また、主制御部４０は、基板７へのレジストの塗布、レジストを塗布された基板７の形成部群５０への供給、パターン形成の終了した基板７の（レジストの）現像等の一連の処理の流れを制御するため、当該割当てに基づいて必要な動作を行いうる。主制御部４０は、当該割当てに基づいてパターン形成がなされるように、例えば、塗布装置５１、現像装置５２および基板バッファ５４との間で必要な情報の通信を行って、それらの装置等と連携する。

図２は、５つのロットに属する基板に対して並行して処理（パターン形成）を行う場合の構成を模式的に示している。そのため、５つのロットにそれぞれ対応して５つの形成部群５０−Ａないし５０−Ｅが割当てられている。ここで、例えば、形成部１の単位時間当たりの基板処理枚数を１０枚とすると、形成部１を３個含む形成部群５０−Ａは、単位時間当たりの基板処理枚数が３０枚となる。同様に、形成部１を７個含む形成部群５０−Ｂは同７０枚、形成部１を５個含む形成部群５０−Ｃおよび５０−Ｄのそれぞれは同５０枚、形成部１を１０個含む形成部群５０−Ｅは同１００枚となる。

各形成部群５０に供給される基板７には、塗布装置５１によりレジストの塗布が行われる。塗布装置の台数は、図２では３台であるが、各塗布装置のスループットの合計が各形成部群５０のスループットの合計と同等以上であればよく、台数はそれには限定されない。また、５６（二点鎖線）は、通信線であり、通信線５６は、１台の塗布装置５１にしか接続されていないが、実際には各塗布装置５１に接続されている。この点は、形成部群５０および現像装置５２のそれぞれに関しても同様である。当該通信線５６を介して、各装置での処理に必要なロットの情報（レシピ情報等）が各装置に送られうる。また、当該通信線５６を介して、各装置の状態（処理の予定、進捗および異常（エラー）等のうち少なくとも１つ）の情報が主制御部４０に送られうる。

基板７は、レジストが塗布された後、基板バッファ５４に一時的に保持される。その後、主制御部４０の制御の下で、それを処理する形成部群５０に搬送部５３により搬送される。なお、基板の搬送は、基板バッファ５４と形成部群５０（のうちのいずれかの形成部１）との間の不図示の通信線を介した通信により制御されてもよい。基板バッファ５４に保持された基板は、それに対応する形成部群５０の処理タイミングに合わせて搬送部５３を介して形成部群５０に搬送される。各形成部群５０でパターン形成を行われた基板は、搬送部５３を介して基板バッファ５４に搬送されて一時的に保持される。図２では、基板バッファ５４を形成部群５０の左右に別個に配置しているが、それらは、同一（単一）の基板バッファとしてもよい。その後、基板７は、主制御部４０の制御の下で、それを処理する現像装置５２に搬送部５３により搬送される。なお、基板の搬送は、基板バッファ５４と現像装置５２との間の不図示の通信線を介した通信により制御されてもよい。基板バッファ５４に保持された基板は、それに対応する現像装置５２の処理タイミングに合わせて搬送部５３を介して現像装置５２に供給される。現像装置の台数は、図２では３台であるが、各現像装置のスループットの合計が各形成部群５０のスループットの合計と同等以上であればよく、台数はそれには限定されない。

ここで、図３は、主制御部の処理の流れを例示する図である。図３を参照して主制御部４０の処理の流れを説明する。まず、主制御部４０は、処理が開始されると、ステップＳ３０１において、それぞれがパターン形成の対象となる１以上の基板を含む複数のロットそれぞれの属性の情報を取得する。当該情報は、例えば、各ロットに対応するレシピの情報から取得しうる。ここで、当該属性は、各ロットに含まれる基板の数を含む。次に、ステップＳ３０２において、取得した属性の情報に基づいて、複数のロットに対応する複数の基板を並行処理する複数の形成部群５０の割当てを行う。ここで、当該割当ては、複数のロットに対応する複数の基板に対して複数の形成部を割り当てることに他ならない。上述したように、リソグラフィ装置で複数の基板の並行処理を基板のロットごとに行う場合、１ロットに含まれる基板の総数が形成部の総数より少ないと、当該並行処理の期間に一部の形成部が使用されないことになる。これは、リソグラフィ装置の使用効率の点で好ましくない。よって、当該割当ては、各ロットに含まれる基板の数に基づいて、並行処理の期間に一部の形成部が使用されないことに極力ならないように行われる。図２の例では、５つのロットにそれぞれ対応して５つの形成部群５０−Ａないし５０−Ｅ（形成部の総数は３０）が割当てられている。ここで、例えば、基板の数が３である第１ロットには形成部１を３個割り当てている。同様に、基板の数が７である第２ロットには形成部１を７個、基板の数がそれぞれ５である第３ロットおよび第４ロットにはそれぞれ形成部１を５個、基板の数が１０である第５ロットには形成部１を１０個割り当てている。つづいて、ステップＳ３０３において、上記の割当てに基づいて、複数のロットに対応する複数の基板に対して複数の形成部に並行処理を行わせる。図２の例では、５つのロットのいずれかにそれぞれが属する３０枚の基板を３０個の形成部（５つの形成部群５０−Ａないし５０−Ｅ）に並行して処理させる。

本実施形態によれば、例えば、複数の形成部のうち一部の形成部が使用されないことに極力ならないように並行処理が行われるため、使用効率の点で有利なリソグラフィ装置を提供することができる。

〔実施形態２〕
既に説明した図１−３を参照して実施形態２の説明を行う。実施形態１と共通する事項については説明を省略する。各ロットの属性は、実施形態１では、複数のロットそれぞれに属する基板の数を含むものとしたが、実施形態２では、複数のロットそれぞれに属する基板に形成されたパターンに対する重ね合わせの特性をさらに含む。各形成部１は、当該重ね合わせに影響する固有の特性を有する。当該特性は、例えば、光学系４の特性、ステージ５の位置決めのための制御系（計測器を含む）の特性、ならびに光学系４およびステージ５のうち少なくとも一方を支持する構造体の特性のうち少なくとも一つを含みうる。ここで、同一のロットに属する複数の基板をそれぞれ処理する複数の形成部（形成部群５０）は、当該特性が互いに同一または類似の形成部から構成されうる。当該複数の形成部（形成部群５０）は、主制御部４０により割り当てられる。

本実施形態のようなリソグラフィ装置は、複数の形成部１の間の特性の差（機差）を極力小さくするように調整、補正または補償等がなされているのが好ましい。しかし、そのような特性の差は、微小ではあっても、現実には残る。当該特性差は、許容範囲内に収まっているため、通常は問題にならないレベルである。しかし、要求される重ね合わせ精度によっては、割り当てる形成部を限定するのが好ましい。そのため、例えば、各形成部１の重ね合わせに関する特性の情報を事前に取得し、当該情報を主制御部４０またはその他の記憶部に記憶させておくのがよい。当該情報および重ね合わせ精度に基づき、主制御部４０は、形成部群５０（各ロットに対応する形成部１の組合せ）を決定しうる。

なお、主制御部４０は、図３のステップＳ３０１で取得する属性を、複数のロットそれぞれに属する基板の数のみならず、複数のロットそれぞれに属する基板に形成されたパターンに対する重ね合わせ特性（要求重ね合わせ精度等）を含むものとすればよい。また、同ステップＳ３０２での割当てを、そのような属性の情報に基づいて行えばよい。

本実施形態によれば、例えば、使用効率のみならず重ね合わせ精度の点でも有利なリソグラフィ装置を提供することができる。

〔実施形態３〕
図４および図５は、それぞれ実施形態３に係るリソグラフィ装置の構成例を示す図である。図４および図５を参照して実施形態３を説明する。まず、図４において、搬送部の構成が図３のそれとは異なっている。なお、図４において、各形成部群５０を５個の形成部１から構成しているが、各形成部群５０における形成部１の個数はそれには限定されない。図４において、搬送部５３は、形成部群５０を囲むように形成部群５０の周囲に配置されている。このように構成することにより、基板バッファ５４から目的の形成部１への基板７の搬送経路は複数通り採りうる。よって、一部の搬送経路にエラーが発生しても、他の搬送経路を介して基板の搬送が可能となり、搬送部のロバスト性が高まる。また、このような搬送部５３の構成により、形成部群５０を構成する形成部１の個数の変更を容易に行うことができる。また、ロバスト性の点で有利な搬送部５３の構成は、例えば、図５の構成によっても実現しうる。図５において、搬送部５３は、その搬送経路がネットワーク状（網状または網目状）に構成（形成）されている。なお、搬送経路の構成は、図４および図５の構成例に限られず、搬送部のロバスト性を高めるような構成であればよく、配置スペースやコスト等を考慮して決めうるものである。

〔変形例〕
以上の説明では、図３のステップＳ３０１で取得する属性は、複数のロットそれぞれに属する基板の数や、それに加えて複数のロットそれぞれに属する基板に形成されたパターンに対する重ね合わせ特性（要求重ね合わせ精度等）を含むものとした。しかしながら、当該属性は、それらには限定されず、以下を含むようなものであってもよい。
・「複数のロットそれぞれに属する基板の数に加えて」でなく、複数のロットそれぞれに属する基板に形成されたパターンに対する重ね合わせ特性（要求重ね合わせ精度等）のみ
・複数のロットそれぞれの処理（パターン形成）に許容される所要時間
・複数のロットそれぞれの処理（パターン形成）の優先度

ここで、２番目の属性（所要時間）は、例えば、基板に塗布されたレジストの使用に時間的な制約がある場合等に有利なものである。また、最後の属性は、それには限定されないが、物品の生産計画の遂行に有利なものである。例えば、優先度の高い上位３ロット（各ロットは１０枚の基板を含む）に関して、図４における３０個の形成部１で３ロット分（３０枚）の基板を並行処理することができる。つまり、１ロット当たりの形成部１の割当て数を可変することにより、１つの形成部当たり１０枚／時間のスループットとして、１０枚刻みで１０−３００枚／時間のスループットをロット毎に選択できることになる。なお、電子線のような荷電粒子線等を用いてパターン形成を行うようなマスクレスリソグラフィ装置を形成部１に採用すると、ロット毎の並行処理に使用する形成部１の数だけマスクを予め用意しておく必要がないとの利点がある。マスクを用いるリソグラフィ装置を形成部１に採用する場合は、図３のステップＳ３０１で取得する属性に、各ロットの処理に使用可能なマスクの数を含ませるのも好ましい。また、当該優先度は、各ロットの処理を完了すべき時刻に関する情報としうる。

また、当該属性としての当該優先度の採用は、処理すべき１以上の基板を含む優先度の高いロットの処理の割込みの要求があった場合（当該割込みが生産計画に生じた場合）にも有利なものである。その場合、主制御部４０は、例えば、形成部群５０を構成している複数の形成部１に関して、割込み毎に、現在並行処理を行っている複数ロットと割込み対象の（複数）ロットとの間で、上記ステップＳ３０１およびＳ３０２の処理を再度行えばよい。それに続くステップＳ３０３の並行処理は、各ロットにおいて未処理の基板に関して実行すればよい。これにより、その生産性は低下するものの並行処理中の複数のロットの処理を停止することなく、割込み対象のロットの処理を速やかに開始することができる。

〔物品製造方法の実施形態〕
本発明の実施形態における物品製造方法は、例えば、半導体デバイス等のマイクロまたはナノデバイスや微細構造を有する素子等の物品を製造するのに好適である。本実施形態の物品製造方法は、上記のリソグラフィ装置を用いて、パターン形成を基板に行う工程と、かかる工程でパターン形成を行われた基板を加工（現像等）する工程とを含みうる。更に、かかる製造方法は、他の周知の工程（酸化、成膜、蒸着、ドーピング、平坦化、エッチング、レジスト剥離、ダイシング、ボンディング、パッケージング等）を含みうる。本実施形態の物品製造方法は、従来の方法に比べて、物品の性能・品質・生産性・生産コストの少なくとも１つにおいて有利である。

以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態に限定されないことはいうまでもなく、その要旨の範囲内で種々の変形および変更が可能である。

例えば、以上の説明において、ブランキング部（ブランカアレイ）は、個別に駆動可能な電極対のアレイを含むものとして例示したが、それには限定されず、ブランキング機能を有する素子のアレイであればよい。例えば、ブランキング部は、米国特許第７８１６６５５号明細書に記載されているような反射性電子パターニングデバイス（ｒｅｆｌｅｃｔｉｖｅｅｌｅｃｔｒｏｎｐａｔｔｅｒｎｉｎｇｄｅｖｉｃｅ）を含みうる。当該デバイスは、上面（ｔｏｐｓｕｒｆａｃｅ）上のパターンと、該パターンのうちの電子反射部分と、該パターンのうちの電子非反射部分とを含む。当該デバイスは、さらに、独立に制御可能な複数の画素を用いて上記パターンのうちの電子反射部分および電子非反射部分を動的に変更するための回路アレイ（ａｒｒａｙｏｆｃｉｒｃｕｉｔｒｙ）を含む。このように、ブランキング部は、荷電粒子線に対する反射部分を非反射部分に変更することにより荷電粒子線のブランキングを行う素子（ブランカ）のアレイであってもよい。なお、そのような反射性デバイスを備える荷電粒子光学系の構成と電極対アレイのような透過性デバイスを備える荷電粒子光学系の構成とが互いに異なりうるのは当然である。

１形成部
４０主制御部

Claims

それぞれがパターンの形成処理を基板に行う複数の形成部を含むリソグラフィ装置であって、
それぞれが複数の基板を含む第１ロット及び第２ロットのそれぞれの属性の情報に基づいて、前記第１ロットの複数の基板に対して前記複数の形成部を割当て、前記第２ロットの複数の基板に対して前記複数の形成部を割当て、該割当てに基づいて前記第１ロットの複数の基板及び前記第２ロットの複数の基板に対して前記複数の形成部に並行してパターンの形成処理を行わせる制御部を含み、
優先度が高い基板を含む第３ロットの処理の割り込み要求があった場合、前記制御部は、前記優先度に基づいて、前記第３ロットの基板に対して前記形成部を割当て、前記第１ロットの複数の基板及び前記第２ロットの複数の基板に割当てる前記形成部の数を変更するように、前記第１ロットの複数の基板、前記第２ロットの複数の基板及び前記第３ロットの基板に対して前記複数の形成部の再割当てを行い、
前記制御部、前記再割当てに基づいて、前記第１ロットの複数の基板、前記第２ロットの複数の基板及び前記第３ロットの基板に対して前記複数の形成部に並行してパターンの形成処理を行わせることを特徴とするリソグラフィ装置。
前記属性の情報は、基板の数の情報を含むことを特徴とする請求項１に記載のリソグラフィ装置。
前記属性の情報は、パターン形成に許容される時間の情報を含むことを特徴とする請求項１に記載のリソグラフィ装置。
前記属性の情報は、パターン形成の優先度の情報を含むことを特徴とする請求項１に記載のリソグラフィ装置。
前記優先度の情報は、前記複数のロットのそれぞれのパターン形成を完了すべき時刻の情報を含むことを特徴とする請求項４に記載のリソグラフィ装置。
前記属性の情報は、要求されるパターンの重ね合わせ特性の情報を含むことを特徴とする請求項１に記載のリソグラフィ装置。
前記重ね合わせ特性の情報は、前記形成部の光学系、前記基板を保持するステージの位置決めのための制御系、および、前記光学系又は前記ステージを支持する構造体のうち少なくとも一つの特性の情報を含むことを特徴とする請求項６に記載のリソグラフィ装置。
前記制御部は、前記情報を、前記複数のロットのそれぞれに対応するレシピの情報から取得することを特徴とする請求項１ないし請求項７のうちいずれか１項に記載のリソグラフィ装置。
前記複数の形成部のそれぞれに基板を搬送する搬送部を含み、該搬送部は、１つの前記形成部へ基板を搬送するための搬送経路を複数有することを特徴とする請求項１ないし請求項８のうちいずれか１項に記載のリソグラフィ装置。
前記搬送経路が前記複数の形成部を囲むように配置されていることを特徴とする請求項９に記載のリソグラフィ装置。
前記複数の搬送経路が網目状に配置されていることを特徴とする請求項９に記載のリソグラフィ装置。
請求項１ないし請求項１１のうちいずれか１項に記載のリソグラフィ装置を用いてパターンの形成を基板に行う工程と、
前記工程で前記パターンの形成を行われた基板を加工する工程と、
を含み、加工された基板から物品を製造することを特徴とする物品製造方法。