KR20140111618A - 반도체 장치용 실리콘 부재 및 반도체 장치용 실리콘 부재의 제조 방법 - Google Patents

반도체 장치용 실리콘 부재 및 반도체 장치용 실리콘 부재의 제조 방법 Download PDF

Info

Publication number
KR20140111618A
KR20140111618A KR1020140027880A KR20140027880A KR20140111618A KR 20140111618 A KR20140111618 A KR 20140111618A KR 1020140027880 A KR1020140027880 A KR 1020140027880A KR 20140027880 A KR20140027880 A KR 20140027880A KR 20140111618 A KR20140111618 A KR 20140111618A
Authority
KR
South Korea
Prior art keywords
silicon
single crystal
crucible
crystal
seed crystals
Prior art date
Application number
KR1020140027880A
Other languages
English (en)
Other versions
KR102144135B1 (ko
Inventor
요시노부 나카다
Original Assignee
미쓰비시 마테리알 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시 마테리알 가부시키가이샤 filed Critical 미쓰비시 마테리알 가부시키가이샤
Publication of KR20140111618A publication Critical patent/KR20140111618A/ko
Application granted granted Critical
Publication of KR102144135B1 publication Critical patent/KR102144135B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B33/00—Silicon; Compounds thereof
    • C01B33/02—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B11/00—Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method
    • C30B11/02—Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method without using solvents
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B11/00—Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method
    • C30B11/14—Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method characterised by the seed, e.g. its crystallographic orientation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B28/00—Production of homogeneous polycrystalline material with defined structure
    • C30B28/04—Production of homogeneous polycrystalline material with defined structure from liquids
    • C30B28/06—Production of homogeneous polycrystalline material with defined structure from liquids by normal freezing or freezing under temperature gradient
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/21—Circular sheet or circular blank

Landscapes

  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Photovoltaic Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

[과제] 일방향 응고 실리콘으로 제작되고 있으면서, 단결정 실리콘으로 제작된 것과 거의 동등한 성능을 발휘할 수 있고, 또한 비교적 대형인 것으로도 제작할 수 있는 반도체 장치용 실리콘 부재를 제공하는 것을 과제로 한다.
[해결 수단] 도가니 바닥부에 단결정 실리콘판으로 이루어지는 복수 개의 종결정을 배치하고, 도가니 내의 용융 실리콘을 일방향 응고시킴으로써 복수 개의 종결정 각각으로부터 단결정을 성장시켜 얻어진 주상정 실리콘 잉곳으로부터 잘라내어 제작하였다.

Description

반도체 장치용 실리콘 부재 및 반도체 장치용 실리콘 부재의 제조 방법{SILICON MEMBER FOR SEMICONDUCTOR APPARATUS AND METHOD OF PRODUCING THE SAME}
본 발명은, 반도체 장치용 실리콘 부재 및 반도체 장치용 실리콘 부재의 제조 방법에 관한 것이다. 보다 구체적으로는 드라이 에칭용 실리콘 부재에 관한 것이다.
실리콘 반도체 디바이스를 제조하는 공정에서 사용되는 예를 들어 플라즈마 에칭 장치는, 산화막의 부분 제거 등을 위하여, CF6 이나 SF6 등의 불화계의 가스를 사용하고 있다. 에칭 대상인 실리콘 웨이퍼와의 사이에 고주파 전압이 인가되는, 다수의 구멍을 뚫은 극판 (전극판) 에 이들 불화계의 가스를 통과시키고, 플라즈마화시킨 가스를 사용하여, 실리콘 웨이퍼 표면의 실리콘 산화막의 에칭을 실시하고 있다 (하기 특허문헌 1 참조). 이들 전극판에는, 통상적으로 단결정의 실리콘이 사용되고 (하기 특허문헌 2 참조), 에칭의 균일성을 확보하기 위하여, 에칭 대상인 실리콘 웨이퍼보다 큰 사이즈인 것이 일반적으로 필요로 되고 있다.
일본 공개특허공보 2004-79961호 일본 특허공보 평7-40567호
최근, 차세대 450 ㎜ 실리콘 웨이퍼의 사용을 위한 움직임이 활발화되어 오고 있다. 450 ㎜ 실리콘 웨이퍼의 경우에는, 450 ㎜φ 보다 큰 전극판이 필요해진다. 전극판은, 480 ㎜φ, 500 ㎜φ, 바람직하게는 530 ㎜φ 이상의 전극판이 필요해지지만, 이와 같은 대구경의 실리콘 단결정을 성장하는 것은 현 상황에서는 어려우며, 또, 가능해진 경우라도 대폭적인 비용 상승이 전망된다. 각형의 반도체 부재의 경우에는, 적어도 한 변이 450 ㎜ 보다 큰 사이즈가 필요해진다. 한 변이 500 ㎜, 바람직하게는 한 변이 530 ㎜ 인 반도체 부재가 필요해진다.
그래서, 530 ㎜φ 이상의 사이즈의 전극판을 제조하는 것이 가능한 주상정 (柱狀晶) 실리콘이 주목받고 있다. 그러나, 주상정 실리콘은 통상적으로 다결정 실리콘이며, 전극판에 다결정 실리콘을 사용한 경우에는, 실리콘 웨이퍼에 파티클이 형성되기 쉽고, 전극판의 결정립계에 편석되어 있는 불순물이나 SiO2 등이 실리콘 웨이퍼 상에 강하하고, 상이한 결정 방위에 따른 에칭 속도의 차이에 의해 결정립계에 단차가 발생하는 등의 문제가 발생한다. 이 때문에, 파티클의 저감, 불순물에 의한 디바이스 불량의 저감, 또는 전계의 불균일성에 의한 실리콘 웨이퍼에 대한 에칭의 균일성 확보가 곤란해질 우려가 있다.
본 발명은, 이와 같은 배경 하에 이루어진 것으로, 일방향 응고 실리콘 주조법으로 제작되고 있으면서, 단결정 실리콘으로부터 만들어진 것과 거의 동등한 성능을 발휘할 수 있고, 또한 비교적 대형인 것으로도 제작할 수 있는 반도체 장치용 실리콘 부재를 제공하는 것을 과제로 한다.
상기 과제를 해결하기 위해서, 본 발명의 반도체 장치용 실리콘 부재는, 도가니 바닥부에 단결정 실리콘판으로 이루어지는 복수 개의 종결정 (種結晶) 을 배치하고, 도가니 내의 용융 실리콘을 일방향 응고시킴으로써 상기 복수 개의 종결정 각각으로부터 단결정을 성장시켜 얻어진 주상정 실리콘 잉곳으로 제작되는 것을 특징으로 한다.
상기 구성의 반도체 장치용 실리콘 부재에 의하면, 복수의 종결정 각각으로부터 단결정을 성장시켜 얻어진 주상정 실리콘 잉곳으로부터 잘라내어 제작되는 것으로서, 종전의 주상정 실리콘 잉곳으로부터 잘라내어 얻어지는 것에 비하여, 결정립계가 매우 적거나 또는 전혀 없다. 이 때문에, 예를 들어 플라즈마 에칭용 전극판에 사용하는 경우, 파티클의 발생, 결정립계에 편석된 불순물이나 SiO2 등의 강하에 의한 디바이스 불량이 저감되고, 또, 결정립에서 기인하는 단차의 발생이 감소된다. 이 결과, 거의 균일한 에칭을 할 수 있게 된다.
또, 종결정의 결정 방위면을 임의로 선택함으로써, 각 종결정 각각으로부터 원하는 면 방위를 갖고 단결정을 성장시킨 주상정 실리콘 잉곳을 얻을 수 있고, 이로써, 원하는 면 방위의 반도체 장치용 실리콘 부재를 얻을 수 있다.
또, 상기 반도체 장치용 실리콘 부재는, 450 ㎜φ 보다 큰 것이 바람직하고, 500 ㎜φ 이상인 것이 보다 바람직하고, 530 ㎜φ 이상인 것이 한층 더 바람직하다.
또, 상기 반도체 장치용 실리콘 부재는, 드라이 에칭용 실리콘 부재로서 사용되는 것이 바람직하다.
또, 상기 도가니 바닥부에 복수 개의 상기 종결정을 배치할 때, 각 종결정을 가로세로 및 성장 방향으로 동일한 결정 방위로 배열하는 것이 바람직하다.
이 경우, 각 종결정이 동일한 결정 방위로 배열되어 있기 때문에, 그것들 종결정으로부터 성장하는 단결정은 동일한 결정 방위로 되고, 이 때 바로 단결정의 실리콘 잉곳이 얻어진다. 이 결과, 이와 같은 이 때 바로 단결정의 실리콘 잉곳으로부터 잘라내어 얻어지는 반도체 장치용 실리콘 부재를 플라즈마 에칭용 전극판으로서 사용하는 경우, 에칭의 균일성을 보다 높일 수 있다. 또, 파티클의 발생, 결정립계에 편석된 불순물이나 SiO2 등의 강하에 의한 디바이스 불량을 저감시킬 수 있다.
상기 도가니의 바닥부에 상기 종결정을 배치할 때, 서로의 종결정끼리 사이에 간극을 형성하지 않고 밀착시켜 배치하는 것이 바람직하다.
이 경우, 종결정을 밀착시켜 배치하기 때문에, 종결정 사이에서 결정이 개별적으로 성장하는 현상을 회피할 수 있고, 결정립계가 보다 적은 일방향 응고 실리콘 잉곳을 얻을 수 있다. 이 결과, 이와 같은 결정립계가 보다 적은 일방향 응고 실리콘 잉곳으로부터 잘라내어 얻어지는 드라이 에칭용 실리콘 부재를 플라즈마 에칭용 전극판으로서 사용하는 경우, 에칭의 균일성을 보다 높일 수 있다. 또, 파티클의 발생, 결정립계에 편석된 불순물이나 SiO2 등의 강하에 의한 디바이스 불량을 저감시킬 수 있다.
사용 부위 표면에 노출되어 있는 면적의 적어도 1/3 이상이 1 개의 결정립으로 간주되는 결정 (면 방위가 동일) 으로 차지되는 것이 바람직하다.
종전의 주상정 실리콘 잉곳으로부터 잘라내어 얻어지는 반도체 장치용 실리콘 부재에서는, 통상적으로, 사용 부위 표면에 있어서 1 개의 결정립으로 차지되는 면적이 사용 부위 표면 전체의 1/3 에 못 미친다. 이와 같은 종전의 반도체 장치용 실리콘 부재에 비하여, 본원발명의 반도체 장치용 실리콘 부재 자체는, 결정립계가 매우 적다. 이 때문에, 상기 반도체 장치용 실리콘 부재를 예를 들어 플라즈마 에칭용 전극판에 사용하는 경우에는, 균일성이 높은 에칭을 할 수 있게 된다.
사용 부위 전체가 하나의 결정립으로 이루어져 있는 것이 바람직하다.
이 경우, 단결정의 실리콘 잉곳으로부터 잘라내어 얻어지는 반도체 장치용 실리콘 부재와 거의 동등한 성능을 발휘할 수 있다.
또, 단면에 있어서의 결정립의 입계 길이의 합계 LS 와 단면적 A 로부터 산출되는 입계 밀도 P ＝ LS/A 가 0.24 이하로 되어 있는 것이 바람직하다.
이 구성의 반도체 장치용 실리콘 부재에 있어서는, 상기 서술한 결정 밀도 P 가 0.24 이하로 결정립계가 적게 되어 있기 때문에, 상기 반도체 장치용 실리콘 부재를 예를 들어 플라즈마 에칭용 전극판에 사용하는 경우에는, 균일성이 높은 에칭을 할 수 있게 된다.
또한, 결정 중의 산소 농도가 5 × 1017 atoms/㎖ 이하인 것이 바람직하다.
이 구성의 반도체 장치용 실리콘 부재에 있어서는, 결정 중의 산소 농도가 5 × 1017 atoms/㎖ 이하인 점에서, 에칭 속도를 느리게 할 수 있게 된다.
또, 결정 중의 질소 농도가 7 × 1014 atoms/㎖ 이상 4 × 1015 atoms/㎖ 이하인 것이 바람직하다.
이 구성의 반도체 장치용 실리콘 부재에 있어서는, 질소 농도가 7 × 1014 atoms/㎖ 이상 4 × 1015 atoms/㎖ 이하의 범위 내로 되어 있는 점에서, 에칭 속도를 느리게 하는 것이 가능해진다.
본 발명의 반도체 장치용 실리콘 부재의 제조 방법은, 도가니 바닥부에 단결정 실리콘판으로 이루어지는 복수 개의 종결정을 배치하는 단결정 실리콘판 배치 공정과, 상기 단결정 실리콘판이 배치된 도가니 내에 실리콘 원료를 장입 (裝入) 하고, 상기 단결정 실리콘판이 완전히 용해되지 않는 조건으로 상기 실리콘 원료를 용융시켜 실리콘 융액을 얻는 실리콘 원료 용융 공정과, 상기 실리콘 융액을, 상기 단결정 실리콘판이 배치되는 상기 도가니 바닥부로부터 상방을 향하여 일방향 응고시켜 주상정 실리콘 잉곳을 얻는 일방향 응고 공정과, 상기 주상정 실리콘 잉곳을 가공하여 반도체 장치용 실리콘 부재로 하는 가공 공정을 구비하고 있는 것을 특징으로 한다.
상기 구성의 반도체 장치용 실리콘 부재의 제조 방법에 의하면, 종전의 주상정 실리콘 잉곳으로부터 잘라내어 얻어지는 것에 비하여, 결정립계가 매우 적거나 또는 전혀 없는 반도체 장치용 실리콘 부재를 얻을 수 있다.
종전의 주상정 실리콘 잉곳으로부터 잘라내어 얻어지는 것에 비하여, 결정립계가 매우 적다. 이 때문에, 예를 들어 플라즈마 에칭용 전극판에 사용하는 경우, 파티클의 발생, 결정립계에 편석된 불순물이나 SiO2 등의 강하에 의한 디바이스 불량이 저감되고, 또, 결정립에서 기인되는 단차의 발생이 적어져, 이 결과, 거의 균일한 에칭을 할 수 있게 된다.
도 1 은 본 실시형태인 반도체 장치용 실리콘 부재의 소재가 되는 주상정 실리콘 잉곳을 제조할 때에 사용되는 주상정 실리콘 잉곳 제조 장치의 개략도이다.
도 2a 는 단결정 실리콘으로 제작한 전극판을 나타내는 평면도이다.
도 2b 는 본 발명에 관련된 의사 단결정 실리콘 잉곳으로 제작한 전극판을 나타내는 평면도이다.
도 3a 는 도 2b 에 있어서의 Ⅲ 으로 나타내는 확대 단면도로서, 의사 단결정 실리콘 잉곳으로 제작한 전극판의 사용 전의 단면도이다.
도 3b 는 의사 단결정 실리콘 잉곳으로 제작한 전극판의 사용 후의 단면도이다.
도 4a 는 본 실시형태의 비교를 위해 나타내는 것으로서, 종전의 주상정 실리콘 잉곳으로 제작한 전극판의 사용 전의 단면도이다.
도 4b 는 종전의 주상정 실리콘 잉곳으로 제작한 전극판의 사용 후의 전극판의 단면도이다.
도 5 는 본 실시형태인 드라이 에칭용 링 (R) 을 나타내는 평면도이다.
도 6 은 종전의 주상정 실리콘 잉곳의 종단면의 모식도이다.
도 7 은 종전의 주상정 실리콘 잉곳의 횡단면의 모식도이다.
도 8 은 의사 단결정 실리콘 잉곳의 일례의 종단면의 모식도이다.
도 9 는 의사 단결정 실리콘 잉곳의 일례의 횡단면의 모식도이다. 도면 중 파선으로 둘러싼 영역은 의사 단결정 잉곳 중의 종결정 대응 단결정 영역이다.
도 10 은 의사 단결정 실리콘 잉곳의 그 밖의 예의 종단면의 모식도이다.
도 11 은 의사 단결정 실리콘 잉곳의 그 밖의 예의 횡단면의 모식도이다. 도면 중 파선으로 둘러싼 영역은 의사 단결정 잉곳 중의 종결정 대응 단결정 영역이다 (각형 결정에서 종결정을 간극을 두지 않고 배치한 경우).
도 12 은 의사 단결정 실리콘 잉곳의 그 밖의 예의 종단면의 모식도이다.
도 13 은 의사 단결정 실리콘 잉곳의 그 밖의 예의 횡단면의 모식도이다. 도면 중 파선으로 둘러싼 영역은 의사 단결정 잉곳 중의 종결정 대응 단결정 영역이다 (각형 결정에서 종결정을 간극을 두고 배치한 경우).
도 14 는 의사 단결정 실리콘 잉곳의 그 밖의 예의 종단면의 모식도이다.
도 15 는 의사 단결정 실리콘 잉곳의 그 밖의 예의 횡단면의 모식도이다. 도면 중 파선으로 둘러싼 영역은 의사 단결정 잉곳 중의 종결정 대응 단결정 영역이다 (각형 결정에서 종결정을 간극을 두지 않고 배치한 경우).
도 16a 는 의사 단결정 실리콘 잉곳 주조시의 종결정의 배치예. 결정의 면 방위 관계는 도면 중의 화살표로 나타낸다.
도 16b 는 의사 단결정 실리콘 잉곳 주조시의 종결정의 배치예. 결정의 면 방위 관계는 도면 중의 화살표로 나타낸다.
도 16c 는 의사 단결정 실리콘 잉곳 주조시의 종결정의 배치예. 결정의 면 방위 관계는 도면 중의 화살표로 나타낸다.
이하, 도면을 참조하여 본 발명에 관련된 반도체 장치용 실리콘 부재의 실시형태를 설명한다.
본 실시형태인 반도체 장치용 실리콘 부재는, 드라이 에칭용 실리콘 부재로서 사용되는 것이다. 이 반도체 장치용 실리콘 부재 (드라이 에칭용 실리콘 부재) 는, 다결정 실리콘 잉곳으로부터 얻어지는 것으로, 보다 구체적으로는, 특수한 공정을 얻어 일방향 응고에 의해 제조되는 주상정 실리콘 잉곳으로부터 잘라내어 얻어지는 것이다.
이 본 실시형태에서 사용하는 주상정 실리콘 잉곳은, 주조에 있어서 제조되는데, 그 제조 과정이 통상적인 주상정 실리콘 잉곳의 경우와는 상이하다. 즉, 본 실시형태에서 사용하는 주상정 실리콘 잉곳은, 도가니 바닥부에 단결정 실리콘판으로 이루어지는 복수 개의 종결정을 배치하고, 도가니 내의 용융 실리콘을 일방향 응고시킴으로써 복수 개의 종결정 각각으로부터 단결정을 성장시켜 얻어지는 주상정 실리콘 잉곳 (이하, 의사 단결정 실리콘 잉곳이라고 부른다) 이다.
이와 같이 본 실시형태의 의사 단결정 실리콘 잉곳은, 종결정으로부터 성장시킨 단결정 부위를 복수 갖는 실리콘 잉곳으로, 종결정의 배치에 따라서는, 실리콘 잉곳 전체를 거의 단결정으로 할 수도 있다.
다음으로, 본 실시형태인 반도체 장치용 실리콘 부재 (드라이 에칭용 실리콘 부재) 의 소재가 되는 의사 단결정 실리콘 잉곳을 제조할 때에 사용되는 주상정 실리콘 잉곳 제조 장치 (10) 에 대해, 도 1 을 참조하여 설명한다.
이 주상정 실리콘 잉곳 제조 장치 (10) 는, 실리콘 융액 (L) 이 저류되는 도가니 (20) 와, 이 도가니 (20) 가 재치 (載置) 되는 칠 플레이트 (12) 와, 이 칠 플레이트 (12) 를 하방으로부터 지지하는 하부 히터 (13) 와, 도가니 (20) 의 상방에 배치 형성된 상부 히터 (14) 를 구비하고 있다. 또, 도가니 (20) 의 주위에는, 단열재 (15) 가 형성되어 있다.
칠 플레이트 (12) 는, 중공 구조로 되어 있고, 공급 파이프 (16) 를 통하여 내부에 Ar 가스가 공급되는 구성으로 되어 있다.
도가니 (20) 는, 수평 단면 형상이 각형 (사각형) 또는 환형 (원형) 으로 되어 있고, 본 실시형태에서는, 각형 (사각형) 과 환형 (원형) 으로 되어 있다.
이 도가니 (20) 는, 석영 (SiO2) 으로 구성되어 있고, 그 내면에 실리콘나이트라이드 (Si3N4) 가 코팅되어 있다. 즉, 도가니 (20) 내의 실리콘 융액 (L) 이 석영 (SiO2) 과 직접 접촉하지 않도록 구성되어 있는 것이다.
다음으로, 이 주상정 실리콘 잉곳 제조 장치 (10) 를 사용하여 의사 단결정 실리콘 잉곳을 제조하는 방법에 대해 설명한다. 먼저, 도가니 (20) 내에 실리콘 원료를 장입한다. 구체적으로는, 도가니 (20) 의 바닥부에 단결정 실리콘판으로 이루어지는 복수 개의 종결정 (C) 을 도가니 (20) 의 바닥면을 따라 평행하게 배치한다 (단결정 실리콘판 배치 공정). 그것들 종결정 (C) 은, 동일한 결정 방위로 배열하는 것이 바람직하지만, 반드시 그럴 필요는 없다. 또, 그것들 종결정 (C) 은, 사이에 간극을 형성하지 않고 밀착시켜 배치하는 것이 바람직하지만, 이것에 대해서도 반드시 그럴 필요는 없다.
의사 단결정 실리콘 잉곳 주조시의 종결정 (C) 의 배치예를 도 16a ∼ 16c 에 나타낸다. 도 16a 는 각형 도가니의 바닥부에 동일한 결정 방위로 간극을 두고 배열한 경우, 도 16b 는 각형 도가니의 바닥부에 동일한 결정 방위로 간극을 두지 않고 배열한 경우, 도 16c 는 환형 도가니의 바닥부에 동일한 결정 방위로 간극을 두고 배열한 경우를 나타낸다. 또, 도면 중의 화살표와 기호는 종결정 (C) 의 배치시의 방위를 나타낸다.
그리고, 그것들 종결정 (C) 의 상측에 11 N (순도 99.999999999) 의 고순도 폴리실리콘을 분쇄하여 얻어진 「청크」로 불리는 괴상의 것을 배치한다. 이 괴상의 실리콘 원료의 입경은, 예를 들어, 30 ㎜ 내지 100 ㎜ 로 되어 있다.
이와 같이 하여 배치한 실리콘 원료를, 상부 히터 (14) 와 하부 히터 (13) 에 통전하여 가열한다. 이 때, 도가니 (20) 의 바닥부에 배치한 종결정 (C) 이 완전히 녹지 않도록, 하부 히터 (13) 의 출력을 조정하고, 주로 종결정 (C) 의 상측의 청크를 상측부터 녹인다 (실리콘 원료 용융 공정). 이로써, 도가니 (20) 내에 실리콘 융액이 저류된다.
다음으로, 하부 히터 (13) 에 대한 통전량을 더욱 낮추고, 칠 플레이트 (12) 의 내부에 공급 파이프 (16) 를 통하여 Ar 가스를 공급한다. 이로써, 도가니 (20) 의 바닥부를 냉각시킨다. 또한, 상부 히터 (14) 로의 통전을 서서히 감소시킴으로써, 도가니 (20) 내의 실리콘 융액 (L) 은, 도가니 (20) 의 바닥부에 배치한 종결정 (C) 을 그대로 이어받아 결정 성장한다. 그 결과, 종결정 (C) 으로부터 그 종결정 (C) 의 결정 방위를 이어받으면서 성장하여, 거의 종결정 (C) 과 평면적으로 동 사이즈의 단결정부를 갖는 일방향 응고법에 의한 주상정 실리콘 잉곳 (의사 단결정 실리콘 잉곳) 을 주조한다 (일방향 응고 공정). 여기서는, 이와 같이 하여 얻어진 의사 단결정 실리콘 잉곳은, 다결정이면서 단결정의 성질도 겸비한다.
이렇게 하여 얻어진 의사 단결정 실리콘 잉곳을 가공하고, 표면을 경면 연마 이상의 평탄도가 되도록 연마한다 (가공 공정). 이로써, 반도체 장치용 실리콘 부재 (드라이 에칭용 실리콘 부재), 예를 들어 플라즈마 에칭용 반응실 내부에서 사용되는 플라즈마 에칭용 실리콘 부재가 제조된다. 여기서는, 플라즈마 에칭용 실리콘 부재의 예로서 전극판을 예시한다.
도 2a 및 도 2b 는, 플라즈마 에칭용 전극판 (이하 간단히 전극판이라고 한다) 을 나타내고, 도 2a 는 단결정 실리콘 잉곳으로 제작한 전극판 (Ea), 도 2b 는 본 발명에 관련된 의사 단결정 실리콘 잉곳으로 제작한 전극판 (Eb) 이다. 도 2b 로부터 알 수 있는 바와 같이 의사 단결정 실리콘 잉곳으로 제작한 전극판 (Eb) 은, 일부에 결정립계 (Eba) 가 관찰되고, 다결정으로 되어 있는 것을 알 수 있다.
전극판 (Ea, Eb) 에는, 불화계의 가스를 통과시키기 위하여 복수의 구멍 (H) 이 각각 뚫려 있다. 의사 단결정 실리콘 잉곳으로 제작한 전극판 (Eb) 에서는, 구멍 (H) 이 단결정 부위에 형성되어 있다. 도 3a 는, 도 2b 에 있어서 화살표 Ⅲ 으로 나타내는 바와 같이 구멍 (H) 을 포함하는 위치에서 절단한 전극판 (Eb) 사용 전의 확대한 단면도, 도 3b 는 전극판 (Eb) 의 사용 후의 확대한 단면도이다. 또한, 도 4a 및 도 4b 는 본 실시형태의 비교를 위하여 나타내는 것으로서, 도 4a 는 종전의 주상정 실리콘 잉곳으로 제작한 전극판 (Ec) 의 사용 전의 단면도, 도 4b 는, 종전의 주상정 실리콘 잉곳으로 제작한 전극판 (Ec) 의 사용 후의 단면도이다.
종전의 주상정 실리콘 잉곳으로 제작한 전극판 (Ec) 에서는, 사용 후에 있어서 구멍 (H) 의 가스 출구 부근이 불화계 가스의 부식에 의해 넓어져 있다 (도면 중 부호 Ha). 또, 전극판 (Ec) 의 표면에 결정립에서 기인하는 단차의 발생이 관찰된다. 이것은, 각 결정에 의해 표면을 향하는 결정 방위가 상이하기 때문에, 표면의 에칭 속도가 상이하기 때문이다.
한편, 의사 단결정 실리콘 잉곳으로 제작한 전극판 (Eb) 에서는, 사용 후에 있어서 구멍 (H) 의 가스 출구 부근이 불화계 가스의 부식에 의해 넓어져 있기는 하지만 (도면 중 부호 Ha), 전극판 (Eb) 의 표면에 결정립에서 기인하는 단차의 발생이 관찰되지 않는다. 이것은, 전극판 (Eb) 이 1 개의 결정에 의해 구성되고 표면을 향하는 결정 방위가 동일하기 때문에, 표면의 에칭 속도에 차이가 발생하지 않기 때문이다.
이상과 같은 구성으로 된 본 실시형태인 반도체 장치용 실리콘 부재 (드라이 에칭용 실리콘 부재) 에 의하면, 복수의 종결정 각각으로부터 단결정을 성장시켜 얻어진 의사 단결정 실리콘 잉곳으로부터 잘라내어 제작되는 것으로, 종전의 주상정 실리콘 잉곳으로부터 잘라내어 얻어지는 것에 비하여, 결정립계가 매우 적거나 또는 전혀 없기 때문에, 예를 들어 플라즈마 에칭용 전극판 (Eb) 에 사용하는 경우, 실리콘 웨이퍼의 파티클의 발생, 결정립계에 편석된 불순물이나 SiO2 등의 강하에 의한 디바이스 불량이 저감된다. 또, 전극판에 결정립에서 기인하는 단차의 발생이 감소되어, 거의 균일한 에칭을 할 수 있게 된다.
또, 도가니 (20) 의 바닥부에 복수 개의 종결정 (C) 을 배치할 때에, 각 종결정 (C) 을 동일한 결정 방위로 배열하는 경우에는, 그것들 종결정 (C) 으로부터 성장하는 단결정은 동일한 결정 방위가 되어, 이 때 바로 단결정의 실리콘 잉곳이 얻어진다. 이 결과, 이와 같은 마치 단결정의 실리콘 잉곳으로부터 잘라내어 얻어지는 반도체 장치용 실리콘 부재 (드라이 에칭용 실리콘 부재) 를 예를 들어 플라즈마 에칭용 전극판으로서 사용하는 경우에는, 에칭의 균일성을 보다 높일 수 있다.
또, 도가니 (20) 의 바닥부에 종결정 (C) 을 배치할 때에, 서로의 종결정 (C) 끼리 사이에 간극을 형성하지 않고 밀착시키는 경우에는, 종결정 (C) 사이에서 결정이 개별적으로 성장하는 현상을 회피할 수 있어, 결정립계가 보다 적은 주상정 실리콘 잉곳을 얻을 수 있다. 이 결과, 이와 같은 결정립계가 보다 적은 주상정 실리콘 잉곳으로부터 잘라내어 얻어지는 반도체 장치용 실리콘 부재 (드라이 에칭용 실리콘 부재) 를 예를 들어 플라즈마 에칭용 전극판으로서 사용하는 경우에는, 에칭의 균일성을 보다 높일 수 있다.
여기서, 실시형태의 반도체 장치용 실리콘 부재 (드라이 에칭용 실리콘 부재) 에서는, 사용 부위 표면에 노출되어 있는 면적의 적어도 1/3 이상이 1 개의 결정립으로 간주되는 결정 (면 방위가 동일) 으로 차지되는 것이 바람직하고, 동 면적의 1/2 이상이 1 개의 결정립으로 간주되는 결정 (면 방위가 동일) 으로 차지되는 것이 보다 바람직하고, 동 면적의 2/3 이상이 1 개의 결정립으로 간주되는 결정 (면 방위가 동일) 으로 차지되는 것이 더욱 더 바람직하다. 실리콘 부재가 플라즈마 또는 드라이 에칭용 반도체 장치에 사용되는 전극인 경우, 실리콘 부재의 사용 부위는 실리콘 부재의 전체이다.
이 경우, 종전의 주상정 실리콘 잉곳으로부터 잘라내어 얻어지는 반도체 장치용 실리콘 부재 (드라이 에칭용 실리콘 부재) 에서는, 통상적으로, 사용 부위 표면에 있어서 1 개의 결정립으로 차지되는 면적이 사용 부위 표면 전체의 1/3 에 못 미친다. 이와 같은 종전의 반도체 장치용 실리콘 부재 (드라이 에칭용 실리콘 부재) 를 예를 들어 플라즈마 에칭용 전극판으로서 사용하는 경우에는, 상기 「발명이 해결하고자 하는 과제」에서 서술한 문제가 발생한다.
이것에 비하여, 본원발명의 반도체 장치용 실리콘 부재 (드라이 에칭용 실리콘 부재) 는, 사용 부위 표면에 노출되어 있는 면적의 적어도 1/3 이상이 1 개의 결정립으로 간주되는 결정 (면 방위가 동일) 으로 차지되기 때문에, 결정립계가 적다. 이 때문에, 상기 문제가 해소된다. 또, 사용 부위 표면에 노출되어 있는 면적의 적어도 1/2 이상이 1 개의 결정립으로 간주되는 결정 (면 방위가 동일) 으로 차지되는 경우에는, 보다 균일성이 높은 에칭을 할 수 있게 된다. 또한, 사용 부위 표면에 노출되어 있는 면적의 적어도 2/3 이상이 1 개의 결정립으로 간주되는 결정 (면 방위가 동일) 으로 차지되는 경우에는, 한층 더 균일성이 높은 에칭을 할 수 있게 된다.
또, 실시형태의 반도체 장치용 실리콘 부재 (드라이 에칭용 실리콘 부재) 는 사용 부위 전체가 하나의 결정립으로 이루어져 있는 것이 바람직하다.
이 경우, 단결정의 실리콘 잉곳으로부터 잘라내어 얻어지는 반도체 장치용 실리콘 부재 (드라이 에칭용 실리콘 부재) 와 거의 동등한 성능을 발휘할 수 있다.
또, 본원발명의 반도체 장치용 실리콘 부재 (드라이 에칭용 실리콘 부재) 는, 530 ㎜φ 이상의 비교적 대형 사이즈의 부재를 용이하게 제작할 수 있다.
또한, 결정립의 크기는, 에칭 속도의 결정 방위 의존성이 높은 KOH 나 NaOH 등의 알칼리 에칭을 실시하고, 개개의 결정을 판별하여 화상 해석 장치를 사용하여 사이즈를 측정하였다.
그런데, CZ 법에 의한 단결정 실리콘으로 제작된 전극판은, 일방향 응고 실리콘 (다결정, 의사 단결정) 보다 산소 농도가 높고, 또, 질소는 일반적으로 함유되어 있지 않기 때문에, 플라즈마 에칭시의 에칭 레이트가 커 전극의 소모가 빠르다. 여기서, 일방향 응고 실리콘 (다결정, 의사 단결정) 의 산소 농도가 낮은 것은, 실리카 도가니의 내면에 실리콘나이트라이드를 코팅하고 있으므로, 직접 실리콘 융액과 접하지 않기 때문에, SiO2 의 용입이 매우 작기 때문이다. 또, 질소가 함유되는 것은, 실리카 도가니 내면의 실리콘나이트라이드 코팅층의 실리콘나이트라이드가 실리콘 융액에 용해되어 용입되기 때문이다. 산소 농도가 낮고, 질소가 고용 한계 이하로 고용되어 있는 경우에는, 플라즈마 에칭에 의한 에칭 레이트가 작기 때문에, 일방향 응고 실리콘은, CZ 법의 단결정 실리콘에 비하여 에칭 레이트가 작다는 특징을 갖고 있다.
또한, 본 발명은 상기 서술한 실시형태에 한정되는 것이 아니며, 본 발명의 취지를 일탈하지 않는 범위에 있어서 여러 가지의 변경을 가할 수 있다.
예를 들어, 상기 실시형태에서는, 본 발명의 반도체 장치용 실리콘 부재로서 플라즈마 에칭용 전극을 예로 들어 설명했지만, 이것에 한정되지 않고, 도 5 에 나타내는 바와 같이, 플라즈마 에칭용으로서 사용하는, 보호 링, 시일 링, 어스 링 등의 각종 링 (R) 등에 사용해도 된다. 또한, 여기서는, 링 (R) 의 일부에, 다결정으로 이루어지는 부위 (Ra) 가 관찰된다.
또, 본 발명의 반도체 장치용 실리콘 부재는, 반드시 플라즈마 에칭용 실리콘 부재에 한정되지 않고, 플라즈마를 사용하지 않고 반응 가스 중에 재료에 노출되는 반응성 가스 에칭용 실리콘 부재에도 적용할 수 있다.
실시예
이하, 본 발명의 실시예를 설명한다.
폴리실리콘 176 ㎏ 을 넣은 내경 570 ㎜φ 의 도가니를 주조로에 넣어 용해시키고, 종전의 수법인 일방향 응고에 의해, 내경 570 ㎜φ × 300 ㎜H 의 원주상의 일방향 응고 실리콘 잉곳을 주조하였다. 도 6 은 이 주상정 실리콘 잉곳 (Ia) 의 종단면의 모식도, 도 7 은 이 주상정 실리콘 잉곳 (Ia) 의 횡단면의 모식도이다. 도 7 중의 복수의 직선은 전부 직선에 근접한 입계 (L) 를 나타내고, 후술하는 총 입계의 길이 (LS) 는, 측정 범위 내에 존재하는 입계 (L) 의 총합을 의미한다. 이 주상정 실리콘 잉곳 (Ia) 은 평균 결정 입경이 5 ㎜ 였다.
다음으로, 동 사이즈의 도가니를 사용하여, 도가니의 바닥부에 200 ㎜ (세로) × 200 ㎜ (가로) × 10 ㎜ (두께), 결정면 방위 [001] 의 단결정 실리콘판으로 이루어지는 종결정 (C) 을 각각 1 ㎝ 의 간극을 두고 배치하였다. 또한, 도가니의 바닥부의 내주 부분에는, 200 ㎜ (세로) × 200 ㎜ (가로) × 10 ㎜ (두께), 결정면 방위 [001] 의 단결정 실리콘판을 워터 제트로 사각형으로 절단한 것을, 간극을 발생시키지 않고 과부족 없이 매립하였다. 원료 실리콘의 총 중량은, 바닥부에 깐 종결정을 포함하여 176 ㎏ 으로 하였다. 종결정 (C) 의 배치예를 도 16c 에 나타낸다. 하부의 종결정이 완전히 녹지 않도록, 하부 히터의 출력을 조정하고, 실리콘 원료를 위부터 녹였다. 도가니의 바닥부의 온도를 1380 ℃ 로 하고, 결정을 일방향으로 응고시키기 위하여, 하부 히터와 상부 히터의 각 출력을 컨트롤하여 당해 결정을 성장시켰다.
이와 같이 하여 제조한 것이, 도 8, 도 9 에 나타내는 의사 단결정 실리콘 잉곳 (Ib) 이다. 도 8 은 의사 단결정 실리콘 잉곳 (Ib) 의 종단면의 모식도, 도 9 는 의사 단결정 실리콘 잉곳 (Ib) 의 횡단면의 모식도이다.
의사 단결정 실리콘 잉곳 (Ib) 에서는, 종결정 (C) 과 종결정 (C) 의 경계에 근소하게 작은 결정이 형성되었는데, 거의 바닥부의 단결정을 그대로 이어받아 결정 성장하였다. 그 결과, 종결정 부분으로부터 단결정의 결정 방위를 이어받으면서 결정이 성장하여, 거의 단결정판과 동 사이즈의 단결정부 (Iba) 를 갖는 의사 단결정 실리콘 잉곳 (Ib) 을 주조할 수 있었다. 단결정부 (Iba) 의 최대 사이즈는 한 변이 140 ㎜, 대각선으로 200 ㎜ 길이였다. 단결정부 (Iba) 의 결정면 방위는 [001] 이었다.
또, 동일하게 200 ㎜ (세로) × 200 ㎜ (가로) × 10 ㎜ (두께), 결정면 방위 [111] 의 단결정 실리콘판으로 이루어지는 종결정 (C) 을 사용하여, 상기 서술한 것과 동일한 방법으로 의사 단결정을 주조하였다. 이 경우에도, 거의 동일한 의사 단결정 실리콘 잉곳을 얻을 수 있었다. 그 때의 단결정부 (Iba) 의 결정면 방위는 [111] 이었다.
다음으로, 도가니의 바닥부의 평탄성이 양호한 한 변 670 ㎜ × 670 ㎜ × 420 ㎜ 의 각형 도가니를 선택하고, 내바닥면의 외주부를 제외하고 600 ㎜ × 600 ㎜ 의 영역에, 300 ㎜ × 300 ㎜ × 10 ㎜, 결정면 방위 [001] 의 단결정 실리콘판으로 이루어지는 종결정 (C) 을 간극이 없도록 깔았다. 종결정 (C) 의 배치예를 도 16b 에 나타낸다. 상기 서술한 바닥부에 종결정 (C) 을 배치하고 일방향으로 응고시켜 실리콘 잉곳 (Ib) 을 주조했을 때와 동일한 조건으로 의사 단결정 실리콘 잉곳 (Ic) 을 주조하였다. 도 10 은 제조한 의사 단결정 실리콘 잉곳 (Ic) 의 종단면의 모식도, 도 11 은 동 의사 단결정 실리콘 잉곳 (Ic) 의 횡단면의 모식도이다.
의사 단결정 실리콘 잉곳 (Ic) 에서는, 중앙의 600 ㎜ × 600 ㎜ 의 영역 (Ica) 에 작은 결정립이 형성되지 않고, 이 영역은 전체가 단결정상이 되었다. 이 단결정 부위의 결정면 방위는 [001] 이었다. 또, 이 의사 단결정 실리콘 잉곳 (Ic) 에 있어서 외주 35 ㎜ 의 영역 (Icb) 은, 평균 결정 입경이 5 ㎜ 인 주상정이었다.
또, 도가니의 바닥부의 평탄성이 양호한 한 변 670 ㎜ × 670 ㎜ × 420 ㎜ 의 각형 도가니를 선택하고, 내바닥면의 외주부를 제외하고 600 ㎜ × 600 ㎜ 의 영역에, 300 ㎜ × 300 ㎜ × 20 ㎜, 결정면 방위 [001] 의 단결정 실리콘판으로 이루어지는 종결정 (C) 을 간극이 없이 깔았다. 종결정 (C) 의 배치예를 도 16b 에 나타낸다. 상기 서술한 바닥부에 종결정 (C) 을 배치하고 일방향으로 응고시켜 실리콘 잉곳 (Ic) 을 주조했을 때와 동일한 조건으로 의사 단결정 실리콘 잉곳 (Ie) 을 주조하였다. 도 14 는 제조한 의사 단결정 실리콘 잉곳 (Ie) 의 종단면의 모식도, 도 15 는 동 의사 단결정 실리콘 잉곳 (Ie) 의 횡단면의 모식도이다.
의사 단결정 실리콘 잉곳 (Ie) 은, 중앙의 600 ㎜ × 600 ㎜ 의 영역 (Iea) 에 작은 결정립이 형성되지 않고, 이 영역은 전체가 단결정상이 되었다. 이 단결정 부위의 결정면 방위는 [001] 이었다. 또, 이 의사 단결정 실리콘 잉곳 (Ie) 에 있어서 외주 30 ㎜ 의 영역 (Ieb) 은, 평균 결정 입경이 5 ㎜ 인 주상정이었다.
또한, 도가니의 바닥부의 평탄성이 양호한 한 변 670 ㎜ × 670 ㎜ × 420 ㎜ 의 각형 도가니를 선택하고, 내바닥면의 외주부를 제외하고 600 ㎜ × 600 ㎜ 의 영역에, 300 ㎜ × 300 ㎜ × 10 ㎜, 결정면 방위 [001] 의 단결정 실리콘판으로 이루어지는 종결정 (C) 을 간극을 두고 배치하였다. 종결정 (C) 의 배치예를 도 16a 에 나타낸다. 상기 서술한 바닥부에 종결정 (C) 을 배치하고 일방향으로 응고시켜 실리콘 잉곳 (Ib) 을 주조했을 때와 동일한 조건으로 의사 단결정 실리콘 잉곳 (Id) 을 주조하였다. 도 12 는 제조한 의사 단결정 실리콘 잉곳 (Id) 의 종단면의 모식도, 도 13 은 동 의사 단결정 실리콘 잉곳 (Id) 의 횡단면의 모식도이다.
또한, 이들 의사 단결정을 주조하는 경우, 200 ㎜ (세로) × 200 ㎜ (가로) × 10 ㎜ (두께), 결정면 방위 [111] 의 단결정 실리콘판을 종결정 (C) 으로서 사용하고, 상기 서술한 것과 동일한 방법으로 의사 단결정을 주조하였다. 이 경우에도, 거의 동일한 의사 단결정 실리콘 잉곳을 얻을 수 있었다. 그 때의 단결정부 (Ida) 의 결정면 방위는 [111] 이었다.
상기 서술한 주상정 실리콘 잉곳 (Ia), 의사 단결정 실리콘 잉곳 (Ib, Ic, Ie) 과 종래부터 사용하고 있는 단결정으로 이루어지는 실리콘 잉곳으로부터, 각각 380 ㎜φ × 10 ㎜ 의 드라이 에칭용 전극판을 제작하였다. 종전의 주상정 실리콘 잉곳 (Ia) 으로 제작한 것을 「주상정」, 의사 단결정 실리콘 잉곳 (Ib) 으로 제작한 것을 「의사 단결정 1」, 의사 단결정 실리콘 잉곳 (Ic) 으로 제작한 것을 「의사 단결정 2」, 의사 단결정 실리콘 잉곳 (Ie) 으로 제작한 것을 「의사 단결정 3」, 단결정 실리콘 잉곳으로 제작한 것을 「단결정」이라고 부른다. 이들 시료에 대해, 모니터용 300 ㎜ 실리콘 웨이퍼를 사용하고, 그 300 ㎜φ 의 단결정 실리콘 웨이퍼 표면의 파티클의 수와 표면의 불순물 농도를 측정하여 비교하였다. 또한, 파티클 수는 파티클 카운터 (KLA-Tencor Surfscan) 를 사용하여 측정하였다.
파티클수의 측정은, 이하의 순서로 실시하였다. 300 ㎜φ 용 산화막 드라이 에처의 평행 평판형 장치를 사용하고, 전극판에 단결정 실리콘과 주상정 실리콘을 각각 사용하였다. 동작 압력은 700 torr, RF 파워 : 300 W, 가스는CF4, He 를 4 : 1 로 혼합한 가스를 800 ㎤/min 흘렸다. 200 회 에칭을 실시한 후, 장치 중에 모니터용 300 ㎜φ 웨이퍼를 두고, RF 파워는 off 로 하여 불활성 가스의 Ar 를 흘린 상태에서 1 분간 노출시키고, 노출 전후의 파티클의 증가수를 조사하였다. 그 후, 표면의 불순물 농도를 측정하였다.
그 결과를 하기 표 1 에 나타낸다.
Figure pat00001
표 1 로부터, 종전의 주상정 실리콘 잉곳 (Ia) 으로 제작한 전극판 (주상정) 에 비하여, 의사 단결정 실리콘 잉곳 (Ib, Ic, Ie) 으로 제작한 전극판 (의사 단결정 1, 2, 3) 을 사용한 경우, 모두 파티클이 감소된 것이 확인되었다. 특히, 의사 단결정 2 및 의사 단결정 3 의 전극판은, 단결정 실리콘으로 제작한 것까지 감소하지 않더라도, 그것에 근접할 정도까지 감소된 것을 확인할 수 있었다.
또, 불순물 농도는, 전극판에 사용한 주상정, 의사 단결정 1, 의사 단결정 2, 의사 단결정 3, 단결정에 사용한 결정의 일부를 사용하고, ICP-MS 법을 사용하여 측정하였다.
그 결과를 하기 표 2 에 나타낸다.
Figure pat00002
표 2 로부터, 종전의 주상정 실리콘 잉곳 (Ia) 으로 제작한 전극판 (주상정) 에 비하여, 의사 단결정 실리콘 잉곳 (Ib, Ic, Ie) 으로 제작한 전극판 (의사 단결정 1, 2, 3) 을 사용한 경우, Fe, Ni, Cu, Zn 의 불순물 농도가 감소된 것이 확인되었다.
또, 상기 서술한 드라이 에칭용 전극판에 대해 단결정 영역 면적을 측정하고, 전체 단면적에 대한 비율을 산출하였다. 또한, 단결정 영역은 도 9, 도 11, 도 13, 도 15 중의 파선으로 나타내는 바와 같이, 큰 단결정 영역의 외측의 다결정 영역의 다결정으로부터 내측 수 ㎜ (본 실시예에서는 최대로 내측 5 ㎜)를 단결정과의 경계로 하여 단결정 영역을 사각형으로 둘러싸고, 이 면적의 총합을 원래의 결정의 횡단면적으로 나누어 구하였다. 사각형은, 주어진 조건하에서, 그 면적이 최대가 되도록, 그 사변 (四邊) 을 그음으로써 그린다.
그 결과를 하기 표 3 에 나타낸다.
Figure pat00003
표 3 으로부터, 각형 의사 단결정 1 에서는 단결정 영역이 36 ％, 각형 의사 단결정 2 에서는 단결정 영역이 51 ％, 각형 의사 단결정 3 에서는 단결정 영역이 54 ％ 인 것을 알 수 있다. 또, 환형 의사 단결정 1 에서는 단결정 영역이 35 ％ 인 것을 알 수 있다.
또, 상기 서술한 드라이 에칭용 전극판에 대해 입계 밀도를 측정하였다. 또한, 입계 밀도는 이하와 같이 정의하였다. 단면 내의 모든 결정립의 입계의 길이를 더하고, 그것을 원래의 결정의 단면적으로 나눈 값을 입계의 밀도로 하였다. 또한, 본 실시예에서는, 일방향 응고의 응고 방향에 직교하는 단면에서 측정하였다.
그 결과를 하기 표 4 에 나타낸다.
Figure pat00004
입계 밀도 ＝ 단위 면적당의 총 입계 길이/면적
표 4 로부터, 각형 주상정에서는 입계 밀도가 0.26, 각형 의사 단결정 1 에서는 입계 밀도가 0.17, 각형 의사 단결정 2 에서는 입계 밀도가 0.11, 각형 의사 단결정 3 에서는 입계 밀도가 0.10 인 것을 알 수 있다. 또, 환형 주상정에서는 입계 밀도가 0.28, 환형 의사 단결정 1 에서는 입계 밀도가 0.24 인 것을 알 수 있다.
또, 상기 서술한 주상정 실리콘 잉곳, 의사 단결정 실리콘 잉곳, 종래부터 사용하고 있는 단결정으로 이루어지는 실리콘 잉곳으로 제작된 반도체 장치용 실리콘 부재의 플라즈마 에칭 레이트를 평가하였다.
플라즈마 에칭용 시료는, 각 잉곳으로부터, 가로세로 100 ㎜ × 두께 1 ㎜ 의 판을 잘라내고, 판의 주면을 경면 연마하여 공시재를 제조하였다. 플라즈마 에칭 장치 (주식회사 유텍 제조 YR-4011 1H-DXII) 를 사용하여 플라즈마 에칭 처리를 실시하고, 에칭부와 마스크부의 단차를, 표면 조도계 (Bruker AXS 제조 Dektak) 를 사용하여 측정하고, 에칭 속도를 산출하였다. 또한, 플라즈마 에칭 조건은, 진공도 : 50 mTorr, 에칭 시간 : 30 분, 에칭 가스 : SF6, 에칭 가스 유량 : 10 sccm, 출력 : 100 W 로 하였다.
또, 이들의 반도체 장치용 실리콘 부재의 산소 농도 및 질소 농도, 그리고, 에칭 후의 파티클의 개수를 측정하였다.
그 결과를 하기 표 5 에 나타낸다.
Figure pat00005
표 5 로부터, 산소 농도가 5 × 1017 atoms/㎖ 이하이고, 질소 농도가 7 × 1014 atoms/㎖ 이상 4 × 1015 atoms/㎖ 이하에서, 에칭 레이트가 느린 것을 알 수 있다. 질소 농도가 4 × 1015 atoms/㎖ 이상에서는 Si3N4 의 석출물이 발생하기 때문에이다.
C : 종결정
Ib : 의사 단결정 실리콘 잉곳
Ic : 의사 단결정 실리콘 잉곳
Ie : 의사 단결정 실리콘 잉곳
Eb : 의사 단결정 실리콘 잉곳으로 제작한 전극판
R : 의사 단결정 실리콘 잉곳으로 제작한 링

Claims (13)

  1. 도가니 바닥부에 단결정 실리콘판으로 이루어지는 복수 개의 종결정을 배치하고, 도가니 내의 용융 실리콘을 일방향 응고시킴으로써 상기 복수 개의 종결정 각각으로부터 단결정을 성장시켜 얻어진 주상정 실리콘 잉곳으로 제작되는 것을 특징으로 하는 반도체 장치용 실리콘 부재.
  2. 도가니 바닥부에 단결정 실리콘판으로 이루어지는 복수 개의 종결정을 배치하고, 도가니 내의 용융 실리콘을 일방향 응고시킴으로써 상기 복수 개의 종결정 각각으로부터 단결정을 성장시켜 얻어진 주상정 실리콘 잉곳으로 제작되고, 450 ㎜φ 보다 큰 것을 특징으로 하는 반도체 장치용 실리콘 부재.
  3. 도가니 바닥부에 단결정 실리콘판으로 이루어지는 복수 개의 종결정을 배치하고, 도가니 내의 용융 실리콘을 일방향 응고시킴으로써 상기 복수 개의 종결정 각각으로부터 단결정을 성장시켜 얻어진 주상정 실리콘 잉곳으로 제작되고, 500 ㎜φ 이상인 것을 특징으로 하는 반도체 장치용 실리콘 부재.
  4. 도가니 바닥부에 단결정 실리콘판으로 이루어지는 복수 개의 종결정을 배치하고, 도가니 내의 용융 실리콘을 일방향 응고시킴으로써 상기 복수 개의 종결정 각각으로부터 단결정을 성장시켜 얻어진 주상정 실리콘 잉곳으로 제작되고, 530 ㎜φ 이상인 것을 특징으로 하는 반도체 장치용 실리콘 부재.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 기재된 반도체 장치용 실리콘 부재가 드라이 에칭용 실리콘 부재로서 사용되는 것을 특징으로 하는 반도체 장치용 실리콘 부재.
  6. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 도가니 바닥부에 복수 개의 상기 종결정을 배치할 때, 각 종결정을 동일한 결정 방위로 배열하는 것을 특징으로 하는 반도체 장치용 실리콘 부재.
  7. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 도가니의 바닥부에 상기 종결정을 배치할 때, 서로의 종결정끼리 사이에 간극을 형성하지 않고 밀착시켜 배치하는 것을 특징으로 하는 반도체 장치용 실리콘 부재.
  8. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    사용 부위 표면에 노출되어 있는 면적의 적어도 1/3 이상이 1 개의 결정립으로 간주되는 결정 (면 방위가 동일) 으로 차지되는 것을 특징으로 하는 반도체 장치용 실리콘 부재.
  9. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    사용 부위 전체가 하나의 결정립으로 이루어져 있는 것을 특징으로 하는 반도체 장치용 실리콘 부재.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    단면에 있어서의 결정립의 입계 길이의 합계 LS 와 단면적 A 로부터 산출되는 입계 밀도 P ＝ LS/A 가 0.24 이하로 되어 있는 것을 특징으로 하는 반도체 장치용 실리콘 부재.
  11. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    결정 중의 산소 농도가 5 × 1017 atoms/㎖ 이하인 것을 특징으로 하는 반도체 장치용 실리콘 부재.
  12. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    결정 중의 질소 농도가 7 × 1014 atoms/㎖ 이상 4 × 1015 atoms/㎖ 이하인 것을 특징으로 하는 반도체 장치용 실리콘 부재.
  13. 도가니 바닥부에 단결정 실리콘판으로 이루어지는 복수 개의 종결정을 배치하는 단결정 실리콘판 배치 공정과,
    상기 단결정 실리콘판이 배치된 도가니 내에 실리콘 원료를 장입하고, 상기 단결정 실리콘판이 완전히 용해되지 않는 조건으로 상기 실리콘 원료를 용융시켜 실리콘 융액을 얻는 실리콘 원료 용융 공정과,
    상기 실리콘 융액을, 상기 단결정 실리콘판이 배치되는 상기 도가니 바닥부로부터 상방을 향하여 일방향 응고시켜 주상정 실리콘 잉곳을 얻는 일방향 응고 공정과,
    상기 주상정 실리콘 잉곳을 가공하여 반도체 장치용 실리콘 부재로 하는 가공 공정을 구비하고 있는 것을 특징으로 하는 반도체 장치용 실리콘 부재의 제조 방법.
KR1020140027880A 2013-03-11 2014-03-10 반도체 장치용 실리콘 부재 및 반도체 장치용 실리콘 부재의 제조 방법 KR102144135B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2013-048150 2013-03-11
JP2013048150 2013-03-11

Publications (2)

Publication Number Publication Date
KR20140111618A true KR20140111618A (ko) 2014-09-19
KR102144135B1 KR102144135B1 (ko) 2020-08-12

Family

ID=50241186

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140027880A KR102144135B1 (ko) 2013-03-11 2014-03-10 반도체 장치용 실리콘 부재 및 반도체 장치용 실리콘 부재의 제조 방법

Country Status (6)

Country Link
US (1) US9878915B2 (ko)
EP (1) EP2778264B1 (ko)
JP (1) JP6233114B2 (ko)
KR (1) KR102144135B1 (ko)
CN (1) CN104047052B (ko)
TW (1) TWI624568B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108396376A (zh) * 2017-07-18 2018-08-14 陕西西京电子科技有限公司 一种类单晶和高效多晶的混合硅锭的制备方法
WO2021010468A1 (ja) * 2019-07-18 2021-01-21 京セラ株式会社 シリコンのインゴット、シリコンのブロック、シリコンの基板、シリコンのインゴットの製造方法および太陽電池
CN112746321A (zh) * 2019-10-31 2021-05-04 赛维Ldk太阳能高科技(新余)有限公司 一种籽晶铺设方法、类单晶硅锭的制备方法和类单晶硅锭
JP7392524B2 (ja) * 2020-03-05 2023-12-06 三菱マテリアル株式会社 プラズマ処理装置用内壁部材及びプラズマ処理装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0740567A (ja) 1993-07-29 1995-02-10 Graphtec Corp サーマルヘッド
JP2004079961A (ja) 2002-08-22 2004-03-11 Mitsubishi Materials Corp プラズマエッチング用シリコン電極板
WO2009015168A1 (en) * 2007-07-25 2009-01-29 Bp Corporation North America Inc. Methods for manufacturing geometric multi-crystalline cast materials
KR20100038306A (ko) * 2007-06-26 2010-04-14 메사추세츠 인스티튜트 오브 테크놀로지 박막 캡슐 내의 반도체 웨이퍼들의 재결정화 및 관련 공정
JP2011231012A (ja) * 2007-02-02 2011-11-17 Siltronic Ag シリコン半導体ウェハ

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0210605B1 (en) 1985-07-25 1991-02-27 Texas Instruments Incorporated Plasma processing method and apparatus
JPH107493A (ja) * 1996-06-20 1998-01-13 Sharp Corp シリコン半導体基板および太陽電池用基板の製造方法
JPH11310496A (ja) * 1998-02-25 1999-11-09 Mitsubishi Materials Corp 一方向凝固組織を有するシリコンインゴットの製造方法およびその製造装置
JPH11281307A (ja) 1998-03-26 1999-10-15 Shin Etsu Chem Co Ltd 電極板、電極板の製造方法およびその小径孔内壁表面粗さの測定方法
CN100433270C (zh) * 2004-04-01 2008-11-12 株式会社上睦可 耐久性的等离子体蚀刻用硅电极板
CN101370970B (zh) * 2006-01-20 2014-05-14 Amg艾迪卡斯特太阳能公司 制造单晶铸硅的方法和装置以及用于光电领域的单晶铸硅实体
AU2012203668A1 (en) * 2007-07-20 2012-07-12 Amg Idealcast Solar Corporation Methods and apparatuses for manufacturing cast silicon from seed crystals
KR20100050510A (ko) 2007-07-20 2010-05-13 비피 코포레이션 노쓰 아메리카 인코포레이티드 시드 결정으로부터 캐스트 실리콘을 제조하는 방법
KR20100049078A (ko) * 2007-07-20 2010-05-11 비피 코포레이션 노쓰 아메리카 인코포레이티드 시드 결정으로부터 캐스트 실리콘을 제조하는 방법 및 장치
DE102007038851A1 (de) * 2007-08-16 2009-02-19 Schott Ag Verfahren zur Herstellung von monokristallinen Metall- oder Halbmetallkörpern
CN101591807A (zh) * 2009-06-24 2009-12-02 浙江大学 掺氮的定向凝固铸造单晶硅及其制备方法
DE102010029741B4 (de) 2010-06-07 2013-02-28 Solarworld Innovations Gmbh Verfahren zum Herstellen von Silizium-Wafern, Silizium Wafer und Verwendung eines Silizium-Wafer als Silizium-Solarzelle
TWI534307B (zh) * 2010-06-15 2016-05-21 中美矽晶製品股份有限公司 製造矽晶鑄錠之方法
CN102312291A (zh) * 2010-07-05 2012-01-11 赵钧永 一种掺杂的铸造单晶硅及制备方法
CN102732943A (zh) * 2011-04-02 2012-10-17 上海太阳能工程技术研究中心有限公司 单晶硅铸锭的生产方法
TWI580825B (zh) * 2012-01-27 2017-05-01 Ｍｅｍｃ新加坡有限公司 藉由定向固化作用製備鑄態矽之方法
US20130192516A1 (en) * 2012-01-27 2013-08-01 Memc Singapore Pte. Ltd. (Uen200614794D) Method of preparing cast silicon by directional solidification
CN102703965A (zh) * 2012-05-08 2012-10-03 常州天合光能有限公司 一种降低铸锭硅单晶晶体缺陷的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0740567A (ja) 1993-07-29 1995-02-10 Graphtec Corp サーマルヘッド
JP2004079961A (ja) 2002-08-22 2004-03-11 Mitsubishi Materials Corp プラズマエッチング用シリコン電極板
JP2011231012A (ja) * 2007-02-02 2011-11-17 Siltronic Ag シリコン半導体ウェハ
KR20100038306A (ko) * 2007-06-26 2010-04-14 메사추세츠 인스티튜트 오브 테크놀로지 박막 캡슐 내의 반도체 웨이퍼들의 재결정화 및 관련 공정
WO2009015168A1 (en) * 2007-07-25 2009-01-29 Bp Corporation North America Inc. Methods for manufacturing geometric multi-crystalline cast materials

Also Published As

Publication number Publication date
TW201506210A (zh) 2015-02-16
US20140255641A1 (en) 2014-09-11
JP2014198664A (ja) 2014-10-23
EP2778264B1 (en) 2021-11-10
TWI624568B (zh) 2018-05-21
CN104047052A (zh) 2014-09-17
CN104047052B (zh) 2018-10-19
US9878915B2 (en) 2018-01-30
JP6233114B2 (ja) 2017-11-22
KR102144135B1 (ko) 2020-08-12
EP2778264A1 (en) 2014-09-17

Similar Documents

Publication Publication Date Title
JP3551867B2 (ja) シリコンフォーカスリング及びその製造方法
KR102275678B1 (ko) n형 실리콘 단결정의 제조 방법, n형 실리콘 단결정의 잉곳, 실리콘 웨이퍼 및, 에피택셜 실리콘 웨이퍼
JP5678721B2 (ja) 炭化珪素単結晶育成用種結晶及び炭化珪素単結晶の製造方法
KR20020081370A (ko) 실리콘 단결정 웨이퍼 및 실리콘 단결정 제조방법
KR102144135B1 (ko) 반도체 장치용 실리콘 부재 및 반도체 장치용 실리콘 부재의 제조 방법
KR100637915B1 (ko) 실리콘 전극판
TWI600810B (zh) 鑄造裝置及鑄造方法
KR20020019025A (ko) 실리콘 웨이퍼 및 실리콘 단결정의 제조방법
JP6286514B2 (ja) 多結晶シリコンインゴットの製造方法
KR101279390B1 (ko) 단결정 잉곳 성장장치 및 잉곳 성장장치에서의 가스분사방법
US7175706B2 (en) Process of producing multicrystalline silicon substrate and solar cell
JP2008247737A (ja) シリコン単結晶の製造装置及び製造方法並びにシリコンウェーハ
JP6432879B2 (ja) エピタキシャルウェーハの製造方法
KR102115038B1 (ko) 플라즈마 에칭 장치용 실리콘 부재 및 플라즈마 에칭 장치용 실리콘 부재의 제조 방법
JP3339429B2 (ja) 均一なエッチング面の形成を可能とするプラズマエッチング装置の電極板
JP2000138206A (ja) 均一なエッチング面の形成を可能とするプラズマエッチング装置の電極板
JP3208216U (ja) 多結晶シリコンインゴット
KR20030043387A (ko) 단결정 실리콘 웨이퍼 제조 방법
KR100379549B1 (ko) 반도체소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant